JP4695021B2 - インパルス無線装置 - Google Patents

Description

本発明は、搬送波を用いず、非常に短いインパルス信号を使うインパルス方式のＵＷＢ（Ultra Wide Band ）無線装置に関するものであり、特に、インパルス方式ＵＷＢ無線装置（以下、「インパルス無線装置」と記す）において、インパルス波の受信時刻を求める部分に特徴を有するインパルス無線装置に関する。

§１：従来例１の説明
(1) ：従来のインパルス無線装置の特徴点の説明
(a) ：インパルス無線装置とは、搬送波を用いずに非常に短い（通常、１ｎｓ程度）インパルス波を使用して通信する方式であり、主に室内用として、例えば、３０ｍ程度の範囲の通信等に使用する装置である。インパルスを用いることで、非常に広帯域のスペクトルになるが、スペクトル密度が低いために他のシステムに干渉を与え難い、インパルス送信時しか電力送信しないために低消費電力、高帯域を使用することで高転送速度、インパルスのためにマルチパスを分離し易い（マルチパスやフェージングに強い）、非常に短いインパルスを検出することで測距分解能が高い、といった特徴を持っている。

(b) ：これらの特徴のうち、通信と同時に高い分解能で測距を行うことが可能であるという特徴が注目されている。インパルス無線装置（又はインパルス無線通信装置）において測距を行う場合、２つのインパルス無線装置間におけるインパルス波の送受信時刻を用いて伝搬時間を計測する方法がとられることがある｛Ｔｗｏ ｗａｙ ｒａｎｇｉｎｇとか、ＴＷＴＴ（ｔｗｏ ｗａｙ ｔｉｍｅ ｔｒａｎｓｆｅｒ）と呼ばれる。｝。

これは、レーダのようにパルス送信後、対象物からの反射波が戻ってくるまでの時間を測定するものではなく、２つの装置間における送受信時刻を得ることで、互いに２つの装置が非同期で動作していても、インパルス波の往復により、平均の伝搬時間が演算できるというものである。

(c) ：レーダにしろ、Ｔｗｏ Ｗａｙ Ｒａｎｇｉｎｇ方式にしろ、測距を行うということは、伝搬時間を計測することであり、結局、インパルス波の受信時刻を正確に測定することに他ならない。インパルス波を用いる場合、１ｎｓ程度の非常に短い時間波であるから、受信時刻の計測において高い分解能を得やすい。その反面、高精度な時間計測能力が必要となる。

(d) ：このような高精度な時間分解能の時間計測手段として、半導体のゲート遅延を利用したタップ状の遅延器が用いられることがある。半導体のゲート遅延時間は、そのプロセス、サイズなどに依存するが、数百ｐｓ（ｐｓ：ピコセコンド）と非常に短い。このゲート遅延をタップ状に複数つなぎ合わせることで、全体として一定時間の遅延量を得る。適当なタイミングで各ゲートの出力を取り込めば、ある瞬間のタイミングがデジタル化（符号化）された形で取り込める、ということになる。

(2) ：タップ遅延器の説明
図８はタップ遅延器の構成図及びタップ遅延器のタイムチャートであり、Ａ図はタップ遅延器の構成図、Ｂ図はタップ遅延器のタイムチャートである。以下、図８に基づいてタップ遅延器を説明する。

図８のＡ図において、ＴＧ１、ＴＧ２、ＴＧ３・・・ＴＧｎが半導体ゲートである。これらの半導体ゲートＴＧ１、ＴＧ２、ＴＧ３・・・ＴＧｎと、該半導体ゲートＴＧ１、ＴＧ２、ＴＧ３・・・ＴＧｎの各出力信号をそれぞれラッチするＤＦＦ（ディレイ型フリップフロップ）によりタップ遅延器を構成している。そして、前記ＤＦＦからそれぞれラッチ出力Ｄ１、Ｄ２、Ｄ３・・・Ｄｎを取り出している。

前記半導体ゲートにおいて、あるタイミングで受信パルスが発生する（図８の「data in 」参照）。このパルスをラッチしたものをタップ遅延器（図８のＡ図参照）に入力する。各ゲートの出力ＴＧｎは、タップ状になっていることから順々にＬｏからＨｉに変化する。

ＴＧｎは、各々クロックＣＬＫで動作するＤＦＦ（ディレイ型フリップフロップ）に接続され、Ｄｎとして取り込まれる。各ゲートＴＧｎの入力からＤｎ出力までの遅延時間をタップの遅延時間（タップ遅延時間）と呼ぶ。複数のタップ遅延時間の総和がＣＬＫ時間分あれば、ＣＬＫで取り込まれたＤＦＦによる出力Ｄ１〜Ｄｎを符号化されたデータとしてとらえ、デコードすれば、１クロック内のより細かい時間が得られる。図８のＢ図にタイムチャートを示したように、この例ではＤ１〜Ｄ３までに１が立っており、この部分の遅延量をＣＬＫの時間から差し引けば、パルスの受信タイミングが得られる。

このようなタップ遅延器を高精度なタイマとして利用できる。単純には、クロック周期を必要なタップ数で割った平均遅延時間を用いれば良い。ただし、各タップ遅延時間にはばらつきがある。半導体ゲートの遅延時間自体にばらつきがあるだけでなく、図８で説明したように、実際にはゲートからＤＦＦまでの配線遅延時間も考慮する必要があり、これもばらつきが生じるからである。

また、タップ遅延器を構成する半導体素子（例えば、ＦＰＧＡ）内の配置上の制約からばらつきが生じる場合がある。そのため、より高精度にするためには、各タップがどの程度の遅延量なのかといったことを調べておく必要がある。

(3) ：タップ遅延器の各タップ遅延時間の測定の説明
(a) ：測定例１
図９はリングオシレータ方式によるタップ遅延測定回路を示す。なお、図９において、ＯＲはオアゲート、ＴＧは半導体ゲート回路、ＤＦＦはディレイ型フリップフロップを示す。また、点線は、追加配線ゲートを示している。以下、図９に基づいてタップ遅延器の各タップ遅延時間の測定例１を説明する。

この例は、各ゲート＋配線をリングオシレータ構造にするというものである。出力を入力に戻す構造にしておけば、パルス入力により発振する。発振出力をカウンタ回路により、所定時間（発振周期に比べ十分長い時間）カウントすれば、遅延時間が分かる。特許文献１にも示されているように、リングオシレータ構造を用いて周波数（時間）を計測することは、一般的な手法である。

(b) ：測定例２
図１０は外部パルスジエネレータによる遅延測定回路を示す。以下、図１０に基づいてタップ遅延器の各タップ遅延時間の測定例２を説明する。

この例では、タップ遅延器（ＴＧ１、ＴＧ２、ＴＧ３・・・ＴＧｎを有するタップ遅延器で図８のＡ図と同じ）に用いられているクロック信号を外部に取り出し、トリガパルスに対する出力タイミングを制御可能なパルスジェネレータに入力する。さらにパルスジェネレータ出力をタップ遅延器に入力する。こうすることで、パルスジェネレータ側のタイミングを制御することで、タップ遅延器に入力されるパルスの受信タイミングも変更できるため、各タップ遅延時間が測定できる。

§２：従来例２の説明
以下、特許文献２を従来例２として説明する。従来例２には次のような内容が記載されている。

(a) ：「リングオシレータ及びその発振周波数を計数する計数回路を設け、その計数値をモニタすることにより、特別な測定機器を用いることなく、精度よく集積回路の遅延時間がモニタできる回路を得る。」・・・抄録の欄を参照

(b) ：「集積回路上にリングオシレータ４とその出力パルスを計数する計数回路５を設ける。リングオシレータ４は、２ｎ段のシリアル接続されたインバータ回路１、及び最終段のインバータ回路１の出力１０を一方の入力とし半導体集積回路の入力端子２を他の入力１１とするＮＡＮＤ回路３を有し、ＮＡＮＤ回路３の出力１２がインバータ回路１の初期入力にフィードバックされている。そして、計数回路５はＮＡＮＤ回路３の出力１２をクロックとし、このクロックに応じて計数値をカウントアップまたはカウントダウンさせる。この計数回路５はリセット入力１３によりその内容をクリアされ、計数結果をモニタ出力１４として出力する。」・・・抄録の欄を参照
特開平１１−１２２０８３号公報 特開昭６１−４１９７６号公報

(1) ：図９のリングオシレータ構造の場合、測定に用いるタップ遅延器に追加の配線やゲートを付加することになる。図９中の入力段のＯＲゲートや点線で示した部分の配線が問題である。そもそもゲート遅延や配線による遅延量を求めようとしているため、リングオシレータ構造では、正確な遅延量を求められず、追加配線分により誤差が大きい。

(2) ：図１０に示した外部パルスジェネレータによる遅延測定回路の場合、タップ遅延器に追加の配線などは不要であるが、外部に測定器が必要になるため、測定が大がかりになり、面倒である。

本発明は従来の課題を解決するためになされたものであり、既知のジッタ（時間ばらつき）をもつアナログ回路を利用してタップ遅延時間を測定する手法を用いることにより、タップ遅延器の遅延時間測定を、正確、かつ簡単に行えるようにすることを目的とする。

本発明は前記の目的を達成するため、次のように構成した。

(1) ：インパルスの送信制御を行うインパルス送信手段と、受信したインパルスの受信処理を行うインパルス受信手段と、前記受信したインパルスを遅延させるために半導体ゲート構造をタップ上に配置したタップ遅延器と、インパルスの送受信の制御や処理を行うコントローラを備えたインパルス無線装置において、前記インパルス送信手段と前記インパルス受信手段を導体で直結する直結手段と、インパルス送信タイミングを可変にするタイミング可変手段と、前記タップ遅延器の各タップ出力のうち、インパルス受信タイミングを示す出力となるタップ位置の出現回数をカウントする出現回数カウント手段と、前記出現回数カウント手段におけるカウントデータを基に、累積度数から各タップの遅延時間を演算する演算手段を備えていることを特徴とする。

(2) ：前記(1) のインパルス無線装置において、前記インパルス送信タイミングを可変にするタイミング可変手段が、半導体ゲート構造をタップ上に配置したタップ遅延器と、該タップ遅延器の各タップのいずれか１つを選択可能なセレクタから構成されていることを特徴とする。

(3) ：前記(1) のインパルス無線装置において、送信命令による受信パルスを、予め決めた所定の回数までは、ジッタ拡大のために循環させて、前記所定回数に達したら、前記タップ遅延器に出力する出力分周手段を設けたことを特徴とする。

（作用）
図１は本発明の原理説明図である。以下、図１を参照しながら本発明の作用を説明する。

(a) ：前記(1) 、(2) 、(3) の作用
送信制御部２の出力を受けて、ＲＦアナログ部のインパルス送信回路９は、実際にインパルス波を送信する。また、タイミング変更部３は、タップ遅延器とセレクタから構成されていて、コントローラ１からの制御によりタイミング変更部３におけるタイミング変更ができる。

ＲＦアナログ部では、インパルス送信回路９とインパルス受信回路１０間を導体により直結している。受信処理部４は、タップ遅延器５やそれ以外の受信時間測定関係の処理を行うものである。コントローラ１では送信処理を実行する。その後、インパルスを受信した後に、タップ遅延器５の出力を取り込む。

コントローラ１は、複数回測定を行い（送信命令を発行し）、その際の受信時間のばらつきから求まる累積分布と、ＲＦアナログ部の既知のジッタ量から、タップ遅延器５における特定の数個のゲート遅延時間を求める。

また、コントローラ１により、各タップの発生頻度をカウントする。所定回数測定を実行後、その結果と、累積頻度から遅延時間を求める処理を行う。タップ遅延時間を求めたら、タイミング変更部３で出力タイミングを変更するような命令を発行して、同様のタップ遅延時間測定を行う。これを繰り返すことで、必要な全てのタップ遅延時間を測定する。

このようにすれば、既知のジッタ（時間ばらつき）をもつアナログ回路を利用してタップ遅延時間を測定する手法を用いることにより、タップ遅延器の遅延時間測定を、正確、かつ簡単に行える。

(1) ：既知のジッタ（時間ばらつき）をもつアナログ回路を利用してタップの遅延時間を測定する手法を用いることにより、タップ遅延器の遅延時間測定を、正確、かつ簡単に行える。

(2) ：追加のゲート、配線が不要な形となり、正確にタップ遅延器の各タップの遅延時間が測定できる。

(3) ：パルスジェネレータのような外部の機器も不要になり、簡単かつ正確にタップ遅延時間の測定が可能になる。

(4) ：測定したタップ遅延時間を用いることで、測距がより正確に行える。

§１：インパルス無線装置の概要の説明
以下、図１に基づき、インパルス無線装置の概要を説明する。

(1) ：インパルス無線装置は、インパルスの送信制御を行うインパルス送信手段（送信制御部２、インパルス送信回路９）と、受信したインパルスの受信処理を行うインパルス受信手段（受信処理部４、インパルス受信回路１０）と、前記受信したインパルスを遅延させるために半導体ゲート構造をタップ上に配置したタップ遅延器５と、インパルスの送受信制御や処理を行うコントローラ１を備えている。

そして、このインパルス無線装置には、前記インパルス送信手段と前記インパルス受信手段を導体で直結する直結手段と、インパルス送信タイミングを可変にするタイミング可変手段（タイミング変更部３）と、前記タップ遅延器の各タップ出力のうち、インパルス受信タイミングを示す出力となるタップ位置の出現回数をカウントする出現回数カウント手段と、前記出現回数カウント手段におけるカウントデータを基に、累積度数から各タップの遅延時間を演算する演算手段を備えている。

(2) ：前記(1) のインパルス無線装置は、更に、前記インパルス送信タイミングを可変にするタイミング可変手段が、半導体ゲート構造をタップ上に配置したタップ遅延器（タップ遅延器５とは別のタップ遅延器）と、該タップ遅延器の各タップのいずれか１つを選択可能なセレクタから構成されている。

(3) ：前記(1) のインパルス無線装置は、更に、送信命令による受信パルスを、予め決めた所定の回数までは、ジッタ拡大のために循環させて、前記所定回数に達したら、前記タップ遅延器５に出力する出力分周手段を設けた。

§２：インパルス無線装置の構成例の説明
(1) ：例１
図２はインパルス無線装置の構成例１である。以下、図２に基づいて、インパルス無線装置の構成例１を説明する。なお、以下に説明するインパルス無線装置は、搬送波を用いずに非常に短い（通常、１ｎｓ程度）インパルス波を使用して通信する方式であり、主に室内用として、例えば、３０ｍ程度の範囲の通信等に使用する装置である。

例１のインパルス無線装置は、ディジタル部（フィールドＰＧＡ：ＦＰＧＡ）と、ＲＦアナログ部と、アンテナ２０を備えている。そして、前記ディジタル部には、コントローラ１と、送信制御部２と、タイミング変更部３と、受信処理部４と、タップ遅延器５を備えている。また、ＲＦアナログ部には、インパルス送信回路９と、インパルス受信回路１０と、アンテナ切り換え器２１を備えている。更に、コントローラ１には、タップ位置カウント部１１と、遅延時間演算部１２を備えていて、送受信制御や遅延時間の処理などを行うものである。なお、コントローラ１は、例えば、パーソナルコンピュータと同じ処理（例えば、プログラムによる統計処理など）や制御を行う機能を有する手段を用いる（パーソナルコンピュータ自体を利用することも可能である）。

また、送信制御部２の出力を受けて、ＲＦアナログ部のインパルス送信回路９は、実際にインパルス波を送信する。また、送信制御部２の後段に、タイミング変更部３を備えている。タイミング変更部３は、後述するタップ遅延器とセレクタ（図６参照）から構成されていて、コントローラ１からの制御によりタイミング変更部３におけるタイミング変更ができるようになっている。

ＲＦアナログ部では、インパルス送信回路９とインパルス受信回路１０間を導体により直結している（アンテナ切り換え部２１の２つの端子間を導体で短絡する）。これは、単純に各出力をコネクタで直結可能な構造になっているものとしても良いし、タップ遅延時間の測定を行う時だけ手作業で直結するものでも良い。また、スイッチなどで外部から結合状態を制御できるものであってもかまわない。

受信処理部４は、タップ遅延器５やそれ以外の受信時間測定関係の処理を行うものである。コントローラ１では送信処理を実行する。その後、インパルスを受信した後に、タップ遅延器５の出力を取り込む。

コントローラ１は、複数回（例えば、１０００回）測定を行い（送信命令を発行し）、その際の受信時間のばらつきから求まる累積分布と、ＲＦアナログ部の既知のジッタ量から、タップ遅延器５における特定の数個のタップ遅延時間を求める。

また、コントローラ１により、各タップの発生頻度をカウントする。所定回数測定を実行後、その結果と、累積頻度から遅延時間を求める処理を行う。タップ遅延時間を求めたら、タイミング変更部３で出力タイミングを変更するような命令を発行して、同様のタップ遅延時間測定を行う。これを繰り返すことで、必要な全てのタップ遅延時間を測定する。

(2) ：例２
図３はインパルス無線装置の構成例２である。以下、図３に基づいて、インパルス無線装置の構成例２を説明する。なお、以下に説明するインパルス無線装置は、搬送波を用いずに非常に短い（通常、１ｎｓ程度）インパルス波を使用して通信する方式であり、主に室内用として、例えば、３０ｍ程度の範囲の通信等に使用する装置である。

例２のインパルス無線装置は、ディジタル部（フィールドＰＧＡ：ＦＰＧＡ）と、ＲＦアナログ部と、アンテナ２０を備えている。そして、前記ディジタル部には、コントローラ１と、送信制御部２と、タイミング変更部３と、受信処理部４と、タップ遅延器５と、出力分周部６を備えている。

また、ＲＦアナログ部には、インパルス送信回路９と、インパルス受信回路１０と、アンテナ切り換え器２１を備えている。更に、コントローラ１には、タップ位置カウント部１１と、遅延時間演算部１２を備えていて、送受信制御や遅延時間の処理などを行うものである。

例２では、基本構造や処理シーケンスは前記例１と同じである。但し、ディジタル部とＲＦアナログ部の間に出力分周器６を介する構造とする。出力分周器６は図７に示したようなカウンタ回路などからなり、インパルス受信回路１０の出力をループ化してインパルス送信回路９に戻し、ジッタを拡大するような動作をする。

出力分周部６は、コントローラ１からの制御により分周の比率を制御できるようになっている。これは、コントローラ１内の測定結果に応じて、ばらつきが小さくゲート遅延時間が測定できない場合に、前記のように分周比率を変更できるようになっている。

§３：インパルス無線装置の一部詳細構成の説明
図４はインパルス無線装置の一部詳細図である。以下、図４に基づき、インパルス無線装置の一部詳細構成を説明する。

図４（図２、図３も参照）に示したように、インパルス無線装置には、インパルス送信回路９と、インパルス受信回路１０と、アンテナ切り換え部２１を含むＲＦアナログ部がある。また、ＲＦアナログ部を制御するためのディジタル部がある。ディジタル部は、送信制御部２（送信命令をＲＦアナログ部に出力する）や、タップ遅延器５や、クロックのカウンタ（ラフタイマ）からなる受信処理部４などからなる。

前記タップ遅延器５は、図８のＡ図に示したものと同じ構成のものを使用する。すなわち、ＴＧ１、ＴＧ２、ＴＧ３・・・ＴＧｎが半導体ゲートである。これらの半導体ゲートＴＧ１、ＴＧ２、ＴＧ３・・・ＴＧｎと、該半導体ゲートＴＧ１、ＴＧ２、ＴＧ３・・・ＴＧｎの各出力信号をそれぞれラッチするＤＦＦ（ディレイ型フリップフロップ）によりタップ遅延器を構成している。そして、前記ＤＦＦからそれぞれラッチ出力Ｄ１、Ｄ２、Ｄ３・・・Ｄｎを取り出している。

ＲＦアナログ部のＲＦアナログ回路は、ハードウェアが固定されていれば、送受信時間のジッタ（時間ばらつき）は、ほぼ一定になる。また、ほぼ正規分布となる。ＲＦアナログ部のジッタは性能上の重要な要素であり、必ず評価する。また、測定も比較的簡単である。そのため、インパルス無線装置においては、その値は既知と考えられる。そこで、インパルス送信回路９と、インパルス受信回路１０を直結した際のディジタル部における受信状況を以下に示す（図５参照）。

§４：インパルス受信状況の説明
図５は受信状況の説明図である。以下、図５に基づいて、インパルス送信回路９と、インパルス受信回路１０を導体により直結した際のディジタル部における受信状況を説明する。なお、図５に示した受信状況はコントローラ１内で処理したものを図示してある。

図５のＡ図において、直結時の受信時刻のばらつきは、ＲＦアナログ部のジッタ＋ディジタル部のクロックジッタ等である。また、図５のＢ図において、遅延時間はばらついているので、頻度分布は形が異なる。また、図５のＣ図において、既知の分散値（ジッタ）の正規分布を仮定した累積分布から、遅延時間を逆算している。

インパルス送信回路９と、インパルス受信回路１０を導体により直結した状態で複数回送受信を行う場合、或る一定の遅延時間をおいて受信され、かつジッタによりばらつきが生じる。図５のＡ図に示すように、或る複数のタップの位置でジッタによる正規分布でばらつく。頻度分布について考えると、各タップで遅延量のばらつきがなければ、正規分布と同じになるが、遅延量にばらつきがあるため、図５のＢ図のように、正規分布と異なる形状になる。

但し、正規分布による累積頻度を用いれば、図５のＣ図のように、各タップの遅延時間が測定できる。ＲＦアナログ部のジッタが既知であれば、累積頻度を用いることで、或る特定の位置のタップ遅延量が測定できることになる。

§５：パルス送信命令出力のタイミング変更方法の説明
図６はタイミング変更部の構成例であり、Ａ図は構成図、Ｂ図は受信位置変化の説明図である。以下、図６に基づいて、タップ遅延器を利用したパルス送信命令出力のタイミング変更方法を説明する。

前記図５に示したタップ遅延量の測定では、ハードウェアに依存した或る一定の位置のタップ遅延時間しか得られない。受信時間におけるタップ遅延器の受信位置は、動作クロックに対して遅延がかかることで変更できる。そこで、ディジタル部の送信制御部２における命令出力タイミングを変更するタイミング変更手段を用いる。

タイミング変更手段として、図６に示したように、元の出力命令パルスを、受信部におけるタップ遅延器５と同様の複数の遅延用ゲートＴＧ１、ＴＧ２、ＴＧ３・・・ＴＧｎで構成されたタップ遅延器１４と、この遅延用ゲートの各タップのいずれか１つを選択出力するセレクタ１５を用いる。この場合、セレクタ１５は、コントローラ１からの選択制御信号により、遅延用ゲート１４の各タップのいずれか１つを選択出力する。

これにより、送信命令パルスは、動作クロックに対して遅延がかかる。最終的に受信部のタップ遅延器５は受信位置を変更することが可能になる。なお、送信部におけるタイミング変更部３内のタップ遅延器１４は、受信部のタップ遅延器５のように各タップの遅延時間を正確に把握しておく必要はない。既知のジッタ量より細かく遅延がかけられるとともに、遅延量の合計（全体）が凡そクロックと同程度の範囲であればよい。測定しようとしているタップ遅延器と同様の構成とすれば、この条件を満たすことができる。

§６：ジッタ拡大方法の説明
図７は出力分周部の構成例であり、Ａ図は構成図、Ｂ図はジッタ拡大方法の説明図である。以下、図７に基づいて、ジッタ拡大方法を説明する。

図７に示したように、出力分周部６は、ＯＲゲート３１と、ＡＮＤゲート３２、３３と、カウント制御部３４を備えている。そして、ＯＲゲート３１は、出力端子がインパルス送信回路９へ接続され、一方の入力端子は送信命令が入力し、他方の入力端子はＡＮＤゲート３２の出力端子へ接続されている。

ＡＮＤゲート３２は、出力端子がＯＲゲート３１の他方の入力端子に接続され、一方の入力端子がインパルス受信回路１０へ接続され、他方の入力端子が、インバータを介してカウント制御部３４に接続されている。ＡＮＤゲート３３は、出力端子が受信処理（タップ遅延器５）へ接続され、一方の入力端子がインパルス受信回路１０へ接続され、他方の入力端子が、カウント制御部３４に接続されている。

本来、ＲＦアナログ部のジッタは、性能上小さい方が良い。従って、性能向上していく過程で、タップ遅延器における１タップの遅延時間よりも小さくなる可能性もある。その場合、累積頻度をとっても、全て１タップ以内に全て入ってしまうため、ジッタを利用したタップ遅延時間測定ができなくなる。そこで、ジッタを拡大するための手段が必要になる。

図７に受信パルスのジッタ拡大方法を示す。ＲＦアナログ部からの出力をループ化し、所定の回数Ｎだけループした後の出力（分周する）を用いれば、各部のジッタが独立したものであれば、ルートＮ（Ｎの平方根）でジッタが拡大する。これを受信手段に入力すれば、ＲＦアナログ部のジッタ自体が小さくても、必要な数タップ分に相当するジッタを得ることができる。

このように、無線装置内にあるアナログ部のジッタを利用して、タップ遅延時間を測定することができる。このため、外部機器が不要になり、また、簡単、かつ正確に測定が可能となる。

本発明の原理説明図である。 実施の形態におけるインパルス無線装置の構成例１である。 実施の形態におけるインパルス無線装置の構成例２である。 実施の形態におけるインパルス無線装置の一部詳細図である。 実施の形態における受信状況の説明図である。 実施の形態におけるタイミング変更部の構成例であり、Ａ図は構成図、Ｂ図は受信位置変化の説明図である。 実施の形態における出力分周部の構成例であり、Ａ図は構成例、Ｂ図はジッタ拡大方法の説明図である。 従来のタップ遅延器の構成図及びタップ遅延器のタイムチャートであり、Ａ図はタップ遅延器の構成図、Ｂ図はタップ遅延器のタイムチャートである。 従来のリングオシレータ方式によるタップ遅延測定回路である。 従来の外部パルスジェネレータによる遅延測定回路である。

符号の説明

１ コントローラ
２ 送信制御部
３ タイミング変更部
４ 受信制御部
５ タップ遅延器
６ 出力分周部
９ インパルス送信回路
１０ インパルス受信回路
１１ タップ位置カウント部
１２ 遅延時間演算部
１４ タップ遅延器
１５ セレクタ
２０ アンテナ
２１ アンテナ切り換え部
３１ ＯＲゲート
３２、３３ ＡＮＤゲート
３４ カウント制御部

Claims (3)

1. インパルスの送信制御を行うインパルス送信手段と、受信したインパルスの受信処理を行うインパルス受信手段と、前記受信したインパルスを遅延させるために半導体ゲート構造をタップ上に配置したタップ遅延器と、インパルスの送受信の制御や処理を行うコントローラを備えたインパルス無線装置において、
   前記インパルス送信手段と前記インパルス受信手段を導体で直結する直結手段と、
   インパルス送信タイミングを可変にするタイミング可変手段と、
   前記タップ遅延器の各タップ出力のうち、インパルス受信タイミングを示す出力となるタップ位置の出現回数をカウントする出現回数カウント手段と、
   前記出現回数カウント手段におけるカウントデータを基に、累積度数から各タップの遅延時間を演算する演算手段を備えていることを特徴とするインパルス無線装置。
2. 前記インパルス送信タイミングを可変にするタイミング可変手段が、半導体ゲート構造をタップ上に配置したタップ遅延器と、該タップ遅延器の各タップのいずれか１つを選択可能なセレクタから構成されていることを特徴とする請求項１記載のインパルス無線装置。
3. 送信命令による受信パルスを、予め決めた所定の回数までは、ジッタ拡大のために循環させて、前記所定回数に達したら、前記タップ遅延器に出力する出力分周手段を設けたことを特徴とする請求項１記載のインパルス無線装置。

Images