DE4002871C2

DE4002871C2 - Verstärkerausgangsstufenschaltung geringer Leistung

Info

Publication number: DE4002871C2
Application number: DE4002871A
Authority: DE
Inventors: Stephen F Bily; Kenneth Jeffrey Stern
Original assignee: Crystal Semiconductor Corp
Current assignee: Crystal Semiconductor Corp
Priority date: 1989-04-28
Filing date: 1990-02-01
Publication date: 1993-10-07
Anticipated expiration: 2010-02-02
Also published as: JPH02305007A; US4988954A; GB2232547B; DE4002871A1; GB9009568D0; JP2611022B2; GB2232547A

Description

Die Erfindung betrifft eine Verstärkerausgangsstufenschaltung geringer Leistung in einem Verstärker nach dem Oberbegriff von Anspruch 1.

Lineare Leistungsverstärker werden häufig in elektronischen Anwendungen eingesetzt, um elektronische Signale niedrigen Impedanzlasten zuzuführen. Diese Verstärker werden gewöhn licherweise mit einem einfachen Ausgang oder mit Diffe renzausgängen versehen, was von den Erfordernissen der spe ziellen Anwendung abhängt. Zum Beispiel wird eine Telefonübertragungsleitung, die digitale Daten entsprechend einem T1-Protokoll transferiert, im allgemeinen von einem linearen Leistungsverstärker angetrieben, der Differenzaus gänge hat, und zwar wegen des erforderlichen, hohen Ausgangspegelbereichs und der erforderlichen Symmetrie.

Die Ausgangsstufe des linearen Leistungsverstärkers wird für gewöhnlich mit einem Paar von Gegentakttransistoren gebildet. Bei einer Gegentaktschaltung gibt ein oberer Transistor Strom an die Last von einer positiven Spannungsversorgung ab und ein unterer Tranistor nimmt Strom von der Last zu einer negativen Spannungsversorgung auf. Ein Strom, der direkt von dem obere ren Transistor durch den unteren Transistor fließt, ohne daß er durch die Last fließt, wird im nachfolgenden als Durch laufstrom (rush-through current) bezeichnet, erzeugt Verlust leistung. Der größte Teil dieser Verlustleistung tritt wäh rend der Schaltphase auf, wenn ein Transistor leitend wird, bevor der andere Transistor nicht leitend wird. Auf der ande ren Seite, wenn ein Tranistor vollständig abschaltet, bevor der andere eingeschaltet ist, erzeugt die Ausgangsstufe eine tote Ausgangszone, die Übergangsverzerrungen verursacht.

Um die Übergangsverzerrungen zu minimieren, wird ein gewisser Betrag des Durchlaufstromes in der Ausgangsstufe für gewöhn lich zugelassen, um sicherzustellen, daß zumindest einer der Ausgangstransistoren während der Schaltphase leitend wird. Man spricht hier davon, daß die Ausgangsstufe ein Verstärker mit AB-Betrieb ist. Die Steuerung des Durchlaufstromes bezüg lich Veränderungen der Umgebung und der Herstellung ist kri tisch darin, daß eine niedrige Übergangsverzerrung ohne Auf treten eines großen Leistungsverlustes erhalten wird. Diese Steuerung ist bei Verstärkern mit Differenzausgang im erhöh ten Maße kritisch, die zwei Ausgänge mit dem zweifachen an potentieller Verlustleistung haben.

Hinweise zu relevanten Verstärkerschaltungen ergeben sich aus den Druckschriften US 3 887 881, US 4 038 607, US 4 622 482, DE 38 28 546 und DE 31 38 078, wobei insbesondere das zuletztgenannte Dokument einen Differenzverstärker mit Stromspiegelschaltungen betrifft, die die Unabhängigkeit des Verhältnisses von Ein- und Ausgangssignalen von den Basis- Emitterspannungen der Differentialtransistoren bewirken.

Es ist Aufgabe der Erfindung, eine Ausgangsstufenschaltung geringer Leistung in einem Verstärker zu schaffen, die den Durchlaufstrom in einem linearen Leistungsverstärker mit Gegentaktausgängen wirksam steuert und in der der Strom vermindert wird, der in der Ausgangsstufe eines linearen Leistungsverstärkers verbraucht wird.

Diese Aufgabe wird durch die Verstärkerausgangsstufe nach An spruch 1 gelöst. Die Schaltung zum effektiven Steuern des Durchlaufstroms in einem linearen Leistungsverstärker mit Gegentaktausgängen ist durch eine Verstärkerausgangsstufe mit einem positiven Ausgang und einem negativen Ausgang gegeben, wobei der positive Ausgang zumindest teilweise von einem er sten Ausgangstransistor angesteuert wird, der zwischen einer ersten Referenzspannung und dem positiven Ausgang verschaltet ist, und wobei der negative Ausgang zumindest teilweise von einem zweiten Ausgangstransistor angesteuert wird, der zwi schen der ersten Referenzspannung und dem negativen Ausgang verschaltet ist. Die Verstärkerausgangsstufe umfaßt weiterhin einen ersten Parallelzweig mit variablem Strom, der mit einem Steueranschluß des ersten Ausgangstransistors verbunden ist, wobei der erste Parallelzweig mit variablem Strom auf die Spannung an einem Steueranschluß des zweiten Ausgangstransis tors reagiert, so daß der Strom durch den ersten Parallel zweig mit variablem Strom die Leitfähigkeit des ersten Ausgangstransistors beeinflußt, und ebenfalls einen zweiten Parallelzweig mit variablem Strom, der mit dem Steueranschluß des zweiten Ausgangstransistors verbunden ist, wobei der zweite Parallelzweig mit variablem Strom auf die Spannung an einem Steueranschluß des ersten Ausgangstransistors reagiert, so daß der Stromwert durch den zweiten Parallelzweig mit va riablem Strom die Leitfähigkeit des zweiten Ausgangstransi stors beeinflußt.

Weiterhin wird der positive Ausgang auch von einem dritten Ausgangstransistor angesteuert, der zwischen einer zweiten Referenzspannung und dem positiven Ausgang liegt, und der negative Ausgang wird auch von einem vierten Ausgangstransistor angesteuert, der zwischen der zweiten Re ferenzspannung und dem negativen Ausgang liegt. Die Ver stärkerausgangsstufe enthält weiterhin einen dritten Paral lelzweig mit variablem Strom, der mit einem Steueranschluß des dritten Ausgangstransistors verbunden ist, wobei der dritte Parallelzweig mit variablem Strom auf die Spannung an einem Steueranschluß des vierten Ausgangstransistors rea giert, so daß der Strombetrag durch den dritten Parallelzweig mit variablem Strom die Leitfähigkeit des dritten Aus gangstransistors beeinflußt, und einen vierten Parallelzweig mit variablem Strom, der mit dem Steueranschluß des dritten Ausgangstransistors verbunden ist, so daß der Strombetrag durch den vierten Parallelzweig mit variablem Strom die Leit fähigkeit des vierten Ausgangstransistors beeinflußt.

Gemäß einer alternativen Ausführungsform der Erfindung nach Anspruch 2 wird eine Verstärkerausgangsstufe angegeben, die einen positiven Ausgang und einen negativen Ausgang hat, wo bei der postive Ausgang zumindest teilweise von einem ersten Ausgangstransistor angesteuert wird, der zwischen einer er sten Referenzspannung und dem positiven Ausgang verschaltet ist, und wobei der negative Ausgang zumindest teilweise von einem zweiten Ausgangstransistor angesteuert wird, der zwi schen der ersten Referenzspannung und dem negativen Ausgang liegt. Die Verstärkerausgangsstufe weist weiterhin einen er sten Kreuzkoppeltransistor auf, der zwischen der ersten Refe renzspannung und einem Steueranschluß des ersten Kreuz koppeltransistors gekoppelt ist, der mit einem Steueranschluß des zweiten Ausgangstransistors verbunden ist, und einen zweiten Kreuzkoppeltransistor, der zwischen der ersten Refe renzspannung und dem Steueranschluß des zweiten Kreuzkoppel transistors verbunden ist, der mit dem Steueranschluß des er sten Ausgangstransistors verbunden ist.

Der posi tive Ausgang wird auch von einem dritten Ausgangstransistor ange steuert, der zwischen einer zweiten Referenzspannung und dem positiven Ausgang verschaltet ist, und der negative Ausgang wird auch von einem vierten Ausgangstransistor, der zwischen einer zweiten Referenzspannung und dem negativen Ausgang ver schaltet ist, angesteuert. Die Verstärkerausgangsstufe umfaßt weiterhin einen dritten Kreuzkoppeltransistor, der zwischen der zweiten Referenzspannung und einem Steueranschluß des dritten Ausgangstransistors verschaltet ist, wobei ein Steu eranschluß des dritten Kreuzkoppeltransistors mit einem Steu eranschluß des vierten Ausgangstransistors verbunden ist, der zwischen der zweiten Spannungsquelle und dem Steueranschluß des vierten Ausgangstransistors verschaltet ist, wobei der Steueranschluß des vierten Kreuzkoppeltransistors mit dem Steueranschluß des dritten Ausgangstransistors verbunden ist.

In einer alternativen Ausführungsform nach Anspruch 10 der Erfindung ist ein Verstärker angegeben, der eine Ein gangsstufe und einen Ausgangstransistor aufweist. Der Aus gangstransistor ist zwischen einer Referenzspannung und einem Ausgangsanschluß verschaltet und hat einen Steueranschluß, der mit der Eingangsstufe verbunden ist. Eine Schaltung ist vorgesehen, die zwischen der Eingangsstufe und dem Steueran schluß des Ausgangstransistors verschaltet ist. In Antwort auf ein Steuersignal isoliert die Schaltung die Eingangsstufe von dem Steueranschluß des Ausgangstransistors und führt eine Spannung dem Steueranschluß zu, der den Ausgangstransistor im nichtleitenden Zustand hält.

In einer weiteren, alternativen Ausführungsform der Erfindung nach Anspruch 12 ist eine Verstärkerausgangsstufe gezeigt, die aufweist einen ersten Ausgangstransistor, der zwischen einer ersten Referenzspannung und einem Ausgangsanschluß ver schaltet ist, und einen zweiten Ausgangstransistor, der zwi schen einer zweiten Referenzspannung und dem Ausgangsanschluß verschaltet ist. Ein erster Parallelzweig mit variablem Strom ist mit einem Steueranschluß des ersten Ausgangstransistors verbunden. Der erste Parallelzweig mit variablem Strom rea giert auf die Spannung am Steueranschluß des zweiten Aus gangstransistors, so daß der Strombetrag durch den ersten Parallelzweig mit variablem Strom die Leitfähigkeit des er sten Ausgangstransistors beeinflußt.

Die Ausführungsform nach Anspruch 12 enthält gemäß der Aus gestaltung nach Anspruch 13 einen zweiten Parallelzweig mit variablem Strom, der mit dem Steueranschluß des zweiten Aus gangstransistors verbunden ist. Der zweite Parallelzweig mit variablem Strom reagiert auf die Spannung am Steueranschluß des ersten Ausgangstransistors, so daß der Strombetrag durch den zweiten Parallelzweig mit variablem Strom die Leitfähig keit des zweiten Ausgangstransistors beeinflußt.

In einer weiteren, alternativen Ausführungsform nach Anspruch 14 ist eine Verstärkerausgangsstufe gegeben, die aufweist einen ersten Ausgangstransistor, der zwischen einer ersten Referenzspannung und einem Ausgangsanschluß verschaltet ist, und einen zweiten Ausgangstransistor, der zwischen dem Aus gangsanschluß und einer zweiten Referenzspannung verschaltet ist. Die Verstärkerausgangsstufe enthält ebenfalls einen er sten Transistor, der zwischen der ersten Referenzspannung und einem Steueranschluß des ersten Ausgangstransistors verschal tet ist. Ein zweiter Transistor ist zwischen der ersten Refe renzspannung und einem ersten Knoten verschaltet, wobei ein Steueranschluß des ersten Transistors mit einem Steueran schluß des zweiten Transistors und auch mit dem ersten Knoten verbunden ist. Ein dritter Transistor ist zwischem dem ersten Knoten und der zweiten Referenzspannung verschaltet, wobei ein Steueranschluß des dritten Transistors mit einem Steu eranschluß des zweiten Ausgangstransistors verbunden ist.

Gemäß einer Ausgestaltung nach Anspruch 15 der Ausführungs form der Erfindung nach Anspruch 14 ist ein vierter Transi stor zwischen dem Steueranschluß des zweiten Ausgangstran sistors und der zweiten Referenzspannung verschaltet. Ein fünfter Transistor ist zwischen der zweiten Referenzspannung und einem zweiten Knoten verschaltet, wobei ein Steu eranschluß des vierten Transistors mit einem Steueranschluß des fünften Transistors und auch mit dem zweiten Knoten ver bunden ist. Ein sechster Transistor ist zwischen dem zweiten Knoten und der ersten Referenzspannung verschaltet, wobei ein Steueranschluß des sechsten Transistors mit dem Steueran schluß des ersten Transistors verbunden ist.

Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus der nachfolgenden Beschreibung in Verbindung mit den begleitenden Zeichnungen. Es zeigen:

Fig. 1 ein vereinfachtes Blockdiagramm eines linearen Leistungsverstärkers gemäß der vorliegenden Er findung mit Rückkoppelwiderständen;

Fig. 2 ein vereinfachtes, schematisches Diagramm eines linearen Leistungsverstärkers gemäß der vorlie genden Erfindung;

Fig. 3 ein detailliertes, schematisches Diagramm eines linearen Leistungsverstärkers gemäß der vorlie genden Erfindung;

Fig. 4 ein detailliertes Blockdiagramm eines linearen Leistungsverstärkers gemäß der vorliegenden Er findung;

Fig. 5a und 5b Schaltungsdiagramme von Vorspannungserzeugungs schaltungen, die eingesetzt werden, um die Vor spannungen gemäß Fig. 3 zu erzeugen;

Fig. 6 ein Schaltungsdiagramm einer Schalterschaltung, die eingesetzt wird, um die Logiksignale gemäß Fig. 3 zu erzeugen;

Fig. 7 ein Schaltungsdiagramm einer kreuzgekoppelten un symmetrischen Ausgangsstufe gemäß der vorliegen den Erfindung.

Ein linearer Leistungsverstärker gemäß einer bevorzugten Aus führungsform der vorliegenden Erfindung hat positive und ne gative Eingänge und positive und negative Ausgänge, wobei der positive Eingang über einen Widerstand mit dem negativen Aus gang des Verstärkers und ebenfalls über einen weiteren Wider stand mit einem ersten Eingangsanschluß verbunden ist, und wobei in ähnlicher Weise der negative Ausgang über einen Wi derstand mit dem positiven Ausgang und auch über einen weite ren Widerstand mit einem zweiten Eingangsanschluß verbunden ist, so daß das Differenzsignal, daß zwischen dem ersten Ein gangsanschluß und dem zweiten Eingangsanschluß auftritt, den linearen Leistungsverstärker veranlaßt, eine Last, die zwi schen den zwei Ausgangsanschlüssen liegt, anzusteuern.

Jeder der Ausgänge des Verstärkers wird von einer Ausgangs stufe angesteuert, die aus einem oberen p-Kanal-Aus gangstransistor, der zwischen einer positiven Versorgungs spannung und einem Ausgangsanschluß verschaltet ist, und ei nem unteren n-Kanal-Ausgangstransistor besteht, der zwischen dem Ausgangsanschluß und einer negativen Versorgungsspannung verschaltet ist, die Masse bei gewissen Anwendungen sein kann. Zwischen dem Gate jedes oberen p-Kanal-Aus gangstransistors und der positiven Versorgungsspannung ist ein zusätzlicher p-Kanal-Transistor verbunden, wobei das Gate desselben mit dem Gate des anderen oberen p-Kanal-Aus gangstransistors verbunden ist. Ähnlich ist zwischen dem Gate jedes unteren n-Kanal-Ausgangstransistors und der negativen Versorgungsspannung ein zusätzlicher n-Kanal-Transistor ver schaltet, dessen Gate mit dem Gate des anderen, unteren n-Ka nal-Ausgangstransistors verbunden ist. Dieser zusätzliche p- Kanal-Transistor und dieser zusätzliche n-Kanal-Transistor bewirken ein Abschalten ihrer zugeordneten Ausgangstransisto ren, wenn sie leitend sind. Wenn der obere p-Kanal-Aus gangstransistor oder der untere n-Kanal-Ausgangstransistor eines Ausgangs eine ausreichende Gateansteuerung hat, um den Transistor zumindest teilweise leitend zu machen, wird der jeweilige, zusätzliche p-Kanal-Transistor oder n-Kanal-Tran sistor, der dem weiteren Ausgangsanschluß zugeordnet ist, ebenfalls zum Teil leitend, und hilft dabei, den zugeordne ten, oberen p-Kanal-Ausgangstransistor oder den unteren n- Kanal-Ausgangstransistor des anderen Ausgangs abgeschaltet zu halten.

Obwohl der Durchlaufstrom, der gesteuert werden soll, von dem oberen p-Kanal-Ausgangstransistor zu dem unteren n-Kanal-Aus gangstransistor bei jedem Ausgang verläuft und das beschrie bene Kreuzkoppeln des zusätzlichen p-Kanal-Transistors und n- Kanal-Transistors direkt nur die Gleichzeitigkeiten der obe ren p-Kanal-Ausgangstransistoren oder der unteren n-Kanal- Ausgangstransistoren steuert, veranlaßt eine nicht nullwer tige Differenzspannung am Ausgang des Verstärkers den Betrieb der zusätzlichen p-Kanal-Transistoren und n-Kanal-Transisto ren, um den Durchlaufstrom durch jede der jeweiligen Aus gangsstufen zu dämpfen.

Die bevorzugte Ausführungsform des Leistungsverstärkers ent hält auch eine Isolations- und Abschaltschaltung, die mit den Gates der Ausgangstransistoren verbunden ist. Diese Schaltung isoliert, und zwar in Antwort auf ein äußeres Signal am Lei stungsverstärker, die Ausgangstransistoren gegenüber der Ein gangsstufe und zieht die Gates der Ausgangstransistoren auf VCC oder Masse, um die Ausgangstransistoren nicht leitend zu machen. Dieses Hochziehen und Runterziehen tritt mit einer gesteuerten Rate auf, so daß die Ausgangstransistoren, die leitend sind, wenn die Isolationsschaltung freigegeben ist, eine abnehmende Spannung an die Last mit einer vorgebenen Rate abgeben. Die Isolations- und Abschaltschaltung bewirkt eine potentielle Ausgangsstufenverlustleistung während der Übertragung einer Nulldifferenzspannung. Obwohl die kreuz koppelnden Transistoren wirksam den Durchlaufstrom bei Dif ferenzausgangsspannungen steuern, die nicht Null sind, be wirken sie bei ihrem Kippunkt, der bei einer Differenzspan nung vom Werte Null auftritt, keine Steuerung. Die Isolations- und Abschaltschaltung ist gerade vor der Übertragung einer Differenzspannung vom Werte Null freigegeben, was verursacht, daß die Ausgangstransistoren bei einer gesteuerten Rate ab geschaltet werden, womit vorteilhafterweise sichergestellt wird, daß Leistung in den Ausgangsstufen während dieser Zeit nicht verschwendet wird.

In Fig. 1 wird ein linearer Leistungsverstärker 10, ent sprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung, gezeigt. Der Verstärker 10 hat zwei Analog eingänge, einen positiven Eingang 12, gezeigt als INP, und einen negativen Eingang 14, gezeigt als INN, und vier logi sche Eingänge, EN, ENB, CBS, CBSB, deren Betrieb untenstehend mit Bezug auf Fig. 3 erläutert wird. Der Verstärker 10 hat auch 2 Ausgänge, einen postiven Ausgang 16, gezeigt als OUTP, und einen negativen Ausgang 18, gezeigt als OUTN, in den Zeichnungen. Zwischen dem positiven Ausgang 16 und dem nega tiven Ausgang 18 ist eine Last 20 verschaltet. Zwischen dem negativen Ausgang 18 und dem positiven Eingang 12 ist ein er ster Rückkoppelwiderstand 22 verschaltet, und ähnlich ist zwischen dem postiven Ausgang 16 und dem negativen Eingang 14 ein zweiter Rückkoppelwiderstand 24 verschaltet. Mit dem po sitiven Eingang 12 ist ein weiterer Widerstand 26 verbunden, dessen anderes Ende mit einem ersten Eingangsanschluß 28 ver bunden ist, der mit VINP in Fig. 1 bezeichnet ist. Ähnlich ist der negative Eingang 14 über einen Widerstand 30 mit ei nem weiteren Eingangsanschluß 32 verbunden, der als VINN in Fig. 1 gezeigt ist.

Beim Betrieb hat der Verstärker 10 eine große Differenz spannungsverstärkung. Die negative Differenz-Rückkopplung, die von den Widerständen 22, 24, 26 und 30 bewirkt wird, ver ursacht, daß die Gesamtspannungsverstärkung des Rückkop pelkreises durch Widerstandsverhältnisse festgelegt ist. Der rückgekoppelte Schleifenverstärker nach Fig. 1 (closed loop amplifier) wird eingesetzt, um gewisse Spannungsverläufe an einer Last mit niedriger Impedanz zu erzeugen. Als Ergebnis ist der Verstärker 10 ausgelegt, ein großes Aus gangsstromvermögen zu haben.

In Fig. 2 ist ein vereinfachtes Schaltungsdiagramm des Ver stärkers 10 gezeigt. Der Verstärker 10 enthält eine Ein gangsstufe 33 mit AB-Betrieb und hohem Anstiegsstrom. Die Eingangsstufe 33 hat 2 Stromquellen, eine erste Stromquelle 34, die von der Spannung am postiven Eingangsanschluß 12 mi nus der Spannung am negativen Eingangsanschluß 14 gesteuert wird, und eine zweite Stromquelle 36, die von der Span nung am negativen Eingangsanschluß 14 minus der Spannung am positiven Eingangsanschluß 12 gesteuert wird. Zwischen der Stromquelle 34 und der postiven Spannungsversorgung VCC ist ein p-Kanal-Transistor 38 verschaltet, dessen Source mit VCC verbunden ist und dessen Gate und Drain zusammen mit der Stromquelle 34 verbunden sind. Mit der anderen Seite der Stromquelle 34 ist ein n-Kanal-Transistor 40 verbunden, des sen Source mit der negativen Versorgungsspannung verbunden ist, die als Masse in Fig. 2 gezeigt ist, und dessen Drain und Gate miteinander und mit der Stromquelle 34 verbunden sind. Ähnlich ist ein weiterer p-Kanal-Tranistor 42 zwischen der Stromquelle 36 und VCC verschaltet, wobei dessen Source mit VCC verbunden ist und dessen Gate mit dessen Drain und mit der Stromquelle 36 verbunden ist. Mit der anderen Seite der Stromquelle 36 ist ein weiterer n-Kanal-Tranistor 44 ver bunden, dessen Source mit der Masse und dessen Gate mit des sen Drain und mit der Stromquelle 36 verbunden ist.

In der Eingangsstufe ist das Gate des p-Kanal-Transistors 38 mit den Gates von zwei zusätzlichen p-Kanal-Tranistoren 46 und 48 verbunden. Die Sourcen der p-Kanal-Tranistoren 46 und 48 sind mit VCC verbunden. Das Drain des p-Kanal-Transistors 46 ist mit dem Drain eines n-Kanal-Transistors 50 verbunden, wohingegen das Drain des p-Kanal-Tranistors 48 mit dem Drain eines weiteren n-Kanal-Tranistors 52 verbunden ist. Die Sour cen der n-Kanal-Tranistoren 50 und 52 sind mit Masse verbun den und ihre Gates sind mit dem Gate des n-Kanal-Tranistors 44 verbunden. Zusätzlich ist das Gate des p-Kanal-Tranistors 42 mit den Gates zweier zusätzlicher p-Kanal-Tranistoren 58 und 60 verbunden. Die Sourcen der p-Kanal-Transistoren 58 und 60 sind mit VCC verbunden. Das Drain des p-Kanal-Tranistors 58 ist mit dem Drain eines weiteren n-Kanal-Tranistors 62 verbunden und das Drain des p-Kanal-Tranistors 60 ist mit dem Drain eines weiteren n-Kanal-Tranistors 64 verbunden. Die Sourcen der n-Kanal-Transistoren 62 und 64 sind mit Masse ver bunden und ihre Gates sind mit dem Gate des n-Kanal-Transi stors 40 verbunden.

Die Ausgangsstufe in Fig. 2 enthält vier Ausgangstransistoren 54, 56, 66 und 68. Das Gate des oberen p-Kanal-Aus gangstransistors 54 ist mit dem Drain des p-Kanal-Transistors 46 verbunden und das Gate des unteren n-Kanal-Aus gangstransistors 56 ist mit dem Drain des p-Kanal-Transistors 48 verbunden, die Source des oberen p-Kanal-Aus gangstransistor 54 ist mit VCC verbunden und dessen Drain ist mit dem negativen Ausgang 18 des Verstärkers 10 verbunden. Die Source des unteren n-Kanal-Ausgangstransistors 56 ist mit Masse verbunden und sein Drain ist mit dem negativen Ausgang 18 verbunden. Ähnlich ist das Gate des oberen p-Kanal-Aus gangstransistors 66 mit dem Drain des p-Kanal-Transistors 58 verbunden und das Gate des unteren n-Kanal-Ausgangstransi stors 68 ist mit dem Drain des p-Kanal-Transistors 60 verbun den. Die Source des oberen p-Kanal-Ausgangstransistors 66 ist mit VCC verbunden und dessen Drain ist mit dem positiven Aus gang 16 des Verstärkers 10 verbunden. Die Source des unteren n-Kanal-Ausgangstransistors 68 ist mit Masse verbunden und dessen Drain ist mit dem positiven Ausgang 16 verbunden. Somit bilden die Transistoren 54 und 56 bzw. die Transistoren 66 und 68 die Ausgangsstufen des Verstärkers 10, die von der Eingangsstufe 33 angesteuert werden.

In der Ausgangsstufe gemäß Fig. 2 sind ebenfalls vier Kreuz koppeltransistoren 70, 72, 74 und 76 gezeigt. Der Kreuzkop peltransistor 70 ist ein p-Kanal-Transistor, dessen Source mit VCC, dessen Drain mit dem Gate des oberen p-Kanal-Aus gangstransistors 54 und dessen Gate mit dem Gate des oberen p-Kanal-Ausgangstransistors 66 verbunden sind. Der Kreuzkop peltransistor 72 ist auch ein p-Kanal-Transistor, dessen Source mit VCC, dessen Drain mit dem Gate des oberen p-Kanal- Ausgangstransistors 66 und dessen Gate mit dem Gate des obe ren p-Kanal-Ausgangstransistors 54 verbunden sind. Der Kreuz koppeltransistor 74 ist ein n-Kanal-Transistor, dessen Source mit Masse verbunden ist, dessen Drain mit dem Gate des unte ren n-Kanal-Ausgangstransistors 56 verbunden ist und dessen Gate mit dem Gate des unteren n-Kanal-Ausgangstransistors 68 verbunden ist. Der Kreuzkoppeltransistor 76 ist auch ein n- Kanal-Transistor, dessen Source mit Masse verbunden ist, des sen Drain mit dem Gate des unteren n-Kanal-Ausgangstransi stors 68 verbunden ist und dessen Gate mit dem Gate des unteren n-Kanal-Ausgangstransistors 56 verbunden ist.

Beim Betrieb stellt der Verstärker 10 nach Fig. 2 die Span nungen an den Eingangsanschlüssen 12 und 14 fest, die die Größe bzw. den Wert des Stromes steuern, der durch die Strom quellen 34 und 36 fließt. Wenn die Ströme durch die Strom quellen 34 und 36 gleich sind, sind die Ströme durch die Transistoren 38, 40, 42 und 44 ebenfalls gleich. Der Strom durch den p-Kanal-Transistor 38 wird von den p-Kanal-Transi storen 46 und 48 gespiegelt. Der Strom durch den p-Kanal- Transistor 42 wird durch die p-Kanal-Transistoren 58 und 60 gespiegelt. Der Strom durch den n-Kanal-Transistor 44 wird durch die n-Kanal-Transistoren 50 und 52 gespiegelt. Und der Strom durch den n-Kanal-Transistor 40 wird durch die n-Kanal- Transistoren 62 und 64 gespiegelt. Unter diesen symmetrischen Strombedingungen ist das Spannungspotential an den Gates des oberen p-Kanal-Ausgangstransistors 54 und des oberen p-Kanal- Ausgangstransistors 66 gleich, und das Spannungspotential an den Gates der unteren n-Kanal-Ausgangstransistoren 56 und 68 ist ebenfalls gleich. Die Charakteristiken der Transistoren im Verstärker 10 sind so ausgelegt, daß unter diesen Bedin gungen die Ausgangstransistoren 54, 56, 66 und 68 nichtlei tend sind, aber an der Grenze des Leitendwerdens für jede kleine Erhöhung ihrer Gate-Source-Spannung sind.

Wenn die Differenzeingangsspannung an den Eingängen 12 und 14 zum Beispiel positiver wird, beginnt die Stromquelle 34 mehr Strom abzugeben und die Stromquelle 36 beginnt weniger Strom zu leiten. Die Erhöhung des Stromes in der Stromquelle 34 er höht den Strom durch den p-Kanal-Transistor 38 und den n-Ka nal-Transistor 40. Diese Erhöhung im Strom versucht von den p-Kanal-Transistoren 46 und 48 und den n-Kanal-Transistoren 62 und 64 gespiegelt zu werden. Anders gesagt, haben die Ströme, die von den p-Kanal-Transistoren 46 und 48 und den n- Kanal-Transistoren 62 und 64 gespiegelt werden, eine obere Grenze, die proportional zum Strom durch den p-Kanal-Transi stor 38 und n-Kanal-Transistor 40 ist. Ähnlich erniedrigt eine Abnahme in der Stromquelle 36 den Strom durch den p-Ka nal-Transistor 42 und den n-Kanal-Transistor 44. Diese Strom abnahme wird von den p-Kanal-Transistoren 58 und 60 und den n-Kanal-Transistoren 50 und 52 gespiegelt. Unter diesen un symmetrischen Strombedingungen werden die Drains der p-Ka nal-Transistoren 46 und 48 positiver, wodurch der obere p-Ka nal-Ausgangstransistor 54 hart abgeschaltet wird und der un tere n-Kanal-Ausgangstransistor 56 eingeschaltet wird. Ähn lich werden die Drains der n-Kanal-Transistoren 62 und 64 negativer, wodurch sie den oberen p-Kanal-Ausgangstransistor 66 einschalten und den unteren n-Kanal-Ausgangstransistor 68 hart abschalten .

Inzwischen, wenn die Ströme durch die Stromquellen 34 und 36 gleich sind, sind die vier kreuzgekoppelten Transistoren 70, 72, 74 und 76 nichtleitend, aber an der Grenze zum Leitend werden, und zwar für jede kleine Erhöhung der Gate-Source- Spannung. Beim Beispiel im vorgehenden Absatz, wenn die Dif ferenzspannung an den Eingängen 12 und 14 positiver wird und die Drains der p-Kanal-Transistoren 46 und 48 positiver wer den, wird der p-Kanal-Kreuzkoppeltransistor 72 hart abge schaltet, wodurch dem oberen p-Kanal-Ausgangstransistor 66 erlaubt wird, leitend zu werden. Ebenfalls wird der n-Kanal- Kreuzkoppeltransistor 76 leitend, der dazu beiträgt, den un teren n-Kanal-Ausgangstransistor 68 abzuschalten. Zusätzlich, wenn die Differenzspannung an den Eingängen 12 und 14 positiver wird und die Drains der n-Kanal-Transistoren 62 und 64 nega tiver werden, wird der p-Kanal-Kreuzkoppeltransistor 70 lei tend werden, der weiterhin den oberen p-Kanal-Ausgangstransi stor 54 abschaltet. Ebenfalls wird der n-Kanal-Kreuzkoppel transistor 74 hart abgeschaltet, womit der untere n-Kanal- Ausgangstransistor 56 leitend wird. Die Kreuzkoppeltransisto ren 70-76 bewirken demnach, sicherzustellen, daß einer der p- Kanal-Ausgangstransistoren 54 oder 66 und einer der n-Kanal- Ausgangstransistoren 56 oder 68 abgeschaltet wird oder nicht leitend wird, wenn der entsprechende Ausgangstransistor am anderen Ausgang 16 oder 18 leitend gemacht wird.

Anders ausgedrückt, wirken die Kreuzkoppeltransistoren 70 bis 76 als Parallelzweige mit variablem Strom (shunts), wenn sie leiten. Die Stromspiegeltransistoren 46 bis 52 und 58 bis 64 sind nicht fähig dazu, ihre jeweiligen Ausgangstransistoren 54, 56, 66 oder 68 einzuschalten, und zwar bis sie einen aus reichenden Strom zugeführt haben, um das Stromaufnahmever mögen dieser Kreuzkoppeltransistoren 70 bis 76 zu überwinden. Zum Beispiel, und zwar für die Spannung am Drain des p-Kanal- Transistors 48, damit sie über die Schwellenspannung des n- Kanal-Ausgangstransistors 56 ansteigt, muß der Strom, der von dem p-Kanal-Transistor 48 zugeführt wird, größer sein als der Strom, der von dem n-Kanal-Transistor 52 und dem n-Kanal- Kreuzkoppeltransistor 74 aufgenommen wird. Der Strom, der von dem n-Kanal-Kreuzkoppeltransistor 74 aufgenommen wird, wird durch dessen Gatespannung bestimmt, die die gleiche ist der Gatespannung des unteren n-Kanal-Ausgangstransistors 68. Des halb, wenn die Gatespannung des unteren n-Kanal-Ausgangstran sistors 68 ausreicht, um den Ausgangstransistor 68 leitend zu machen, wird der n-Kanal-Kreuzkoppeltransistor 74 auch lei tend werden und wird das Gate des unteren n-Kanal-Aus gangstransistors 56 unter dessen Schwellenspannung ziehen und ihn deshalb davon abhalten, leitend zu werden.

Der Kreuzkoppeltransistor 74 kann auch als ein Transistor des Stromspiegeltransistorpaares angesehen werden, bei dem der zweite Transistor der untere n-Kanal-Ausgangstransistor 68 ist, weil die Gates dieser beiden Transistoren miteinander verbunden sind und weil ihre Sourcen mit der gleichen Refe renzspannung verbunden sind. Deshalb ist der Strom durch den Kreuzkoppeltransistor 74 proportional zu dem Strom durch den unteren n-Kanal-Ausgangstransistor 68. Ähnlich können auch der Kreuzkoppeltransistor 76 und der untere n-Kanal-Aus gangstransistor 56, der Kreuzkoppeltransistor 70 und der un tere p-Kanal-Ausgangstransistor 66 und der Kreuzkoppeltransi stor 72 und der obere p-Kanal-Ausgangstransistor 54 als Stromspiegeltransistorpaare angesehen werden.

Obwohl der Durchlaufstrom von den oberen p-Kanal-Aus gangstransistoren 54 und 66 direkt zu ihrem entprechenden n- Kanal-Ausgangstransistor 56 bzw. n-Kanal-Ausgangstransistor 68 verläuft, steuert der beschriebene Betrieb der Kreuzkop peltransistoren 70 bis 76 direkt nur die Gleichzeitigkeit der oberen p-Kanal-Ausgangstransistoren 54 und 66 oder der unte ren n-Kanal-Ausgangstransistoren 56 und 68. Eine nicht null wertige Differenzspannung an den Ausgängen 16 und 18 verur sacht jedoch den Betrieb der Kreuzkoppeltransistoren 70 bis 76 so, daß der Durchlaufstrom durch jede der jeweiligen Aus gangsstufen gedämpft wird.

Es ist klar für jeden Fachmann, daß die relative Größe der Ausgangstransistoren und der Kreuzkoppeltransistoren einen Kompromiß zwischen dem Durchlaufstrom und der Übergangsver zerrung darstellt. Für den AB-Betrieb der Ausgangsstufe wer den die Kreuzkoppeltransistoren groß genug bemessen, um den Betrag des Durchlaufstroms in den Ausgangsstufen noch klein genug zu machen, um eine zu große stromlose Ausgangszone zu vermeiden, die eine Übergangsverzerrung verursacht.

Ein detailliertes Schaltungsdiagramm des linearen Lei stungsverstärkers 10 wird in Fig. 3 gezeigt. Die Stromquellen 34 und 36 werden innerhalb der gestrichelt ausgezogenen Be reiche gemäß Fig. 3 gezeigt und bestehen aus Schaltungen, die Fachleuten bekannt sind. Die Vorspannungen BVOP, BVON, BVP und BVN werden von Schaltungen zugeführt, die in den Fig. 5a und 5b gezeigt werden. Die Schaltung gemäß Fig. 3 unterschei det sich von der Schaltung nach Fig. 2 auch dadurch, daß zwi schen den Gates jedes der Ausgangstransistoren und den Drains ihrer jeweiligen Stromspiegeltreibertransistoren zusätzliche Schaltungsnetzwerke vorgesehen sind, die innerhalb der ge strichelten Linien 80, 82, 84 und 86 gezeigt werden. Insbe sondere ist das Netzwerk 80 zwischen dem Gate des oberen p- Kanal-Ausgangstransistors 54 und dem Drain des p-Kanal-Tran sistors 46 angeordnet. Das Netzwerk 82 ist zwischen dem Gate des oberen p-Kanal-Ausgangstransistors 66 und dem Drain des p-Kanal-Transistors 58 angeordnet. Das Netzwerk 84 ist zwi schen dem Gate des unteren n-Kanal-Ausgangstransistors 56 und dem Drain des n-Kanal-Transistors 52 angeordnet. Das Netzwerk 86 ist zwischen dem Gate des unteren n-Kanal-Ausgangstransi stors 68 und dem Drain des n-Kanal-Transistors 64 angeordnet.

Die Netzwerke 80-86 sind im wesentlichen gleich und enthalten ein Transmissions-Gatter 88, das zwischen dem Gate des je weiligen Ausgangstransistors und dem Drain des jeweiligen Treibertransistors angeordnet ist. Das Netzwerk 80 enthält auch eine Serienschaltung aus einem Kondensator 90 und einem p-Kanal-Transistor 92, der zwischen dem Drain des Trei bertransistors 46 und VCC angeordnet ist, wobei das Gate des p-Kanal-Transistors 92 mit einem Logiksignal CBSB verbunden ist. Ein p-Kanal-Transistor 94 ist zwischen dem Drain des Treibertransistors 46 und VCC angeordnet, wobei dessen Gate mit dem gemeinsamen Knoten zwischen dem Kondensator 90 und dem p-Kanal-Transistor 92 verbunden ist. Die Serienkombi nation aus zwei p-Kanal-Transistoren 96 und 98 ist zwischen dem Gate des oberen p-Kanal-Ausgangstransistors 54 und VCC verschaltet, wobei das Gate des p-Kanal-Transistors 96 von einem Logiksignal EN und das Gate des p-Kanal-Transistors 98 von einer Vorspannung BVOP angesteuert werden. Wie in Fig. 3 gezeigt, ist das Netzwerk 82 identisch mit dem Netzwerk 80 und die Netzwerke 84 und 86 sind identisch mit den Netzwerken 80 und 82, mit der Ausnahme, daß n-Kanal-Transistoren anstatt p-Kanal-Transistoren eingesetzt werden und daß CBS anstatt CBSB, und ENB anstatt EN und BVON anstatt BVOP eingesetzt werden.

Die Netzwerke 80 bis 86 werden in Kombination mit einer zu sätzlichen Schalterschaltung, die in Fig. 4 gezeigt wird, und aus zwei weiteren Transmissions-Gattern 100 und 102 besteht, eingesetzt, wobei jedes der Transmissions-Gatter zwischen den gemeinsamen Knoten der Widerstände 22 und 26 bzw. 24 und 30 und dem Pluseingang 12 bzw. dem Minuseingang 14 des linearen Leistungsverstärkers 10 verschaltet sind. Zusätzlich sind der positive Eingang 12 und der negative Eingang 14 des linearen Leistungsverstärkers 10 mit den jeweiligen Eingangsspannungen VINP und VINN über einen n-Kanal-Transistor 104 bzw. einen n- Kanal-Transistor 106 verbunden.

Die bevorzugte Ausführungsform der vorliegenden Erfindung ist ausgelegt worden, um Impulse auf einer Übertragungsleitung gemäß einem T1-Protokoll zu treiben. Bei Normalbetrieb, wenn der Leistungsverstärker 10 an den Eingangsanschlüssen VINP und VINN Signalspannungen empfängt und auf die Leitung Im pulse ausgibt, sind die n-Kanal-Transistoren 104 und 106 nichtleitend und die Transmissions-Gatter 100 und 102 sind leitend, und in dem Leistungsverstärker 10 sind die Transmis sions-Gatter 88 leitend und die Transistoren 96 und 92 sind nichtleitend. Diese Bedingungen versetzen den Verstärker in eine Regelkreiskonfiguration mit Differenz-Rückkopplung, die von den Widerständen 22, 24, 26 und 30, wie in Fig. 1 ge zeigt, erzeugt wird. In dieser Konfiguration begrenzen die Kreuzkoppeltransistoren 70 bis 76 wirksam den Durchlaufstrom, da die Ausgänge des Verstärkers 10 nicht auf einer Differenz spannung vom Wert Null gehalten werden.

Wenn eine Differenzausgangsspannung vom Werte Null auf die Übertragungsleitung ausgegeben wird ist der Leistungsver stärker 10 in einen offenen Kreis, in einen Vorspannauf frischmodus versetzt. In diesem Modus sind die Eingangssi gnale VINP und VINN auf eine Differenzspannung vom Wert Null gesetzt und die n-Kanal-Transistoren 104 und 106 sind leitend gemacht, während die Transmissions-Gatter 100 und 102 nicht leitend gemacht sind, wodurch die Differenzspannung vom Wert Null an den positiven und negativen Eingängen 12 und 14 des Leistungsverstärkers 10 erzwungen wird. Zur gleichen Zeit sind die Transmissions-Gatter 88 nichtleitend gemacht, die Transistoren 96 sind durch EN oder ENB wirksam gemacht, wie geeignet, und die Gates der oberen p-Kanal-Ausgangstransisto ren 54 und 66 werden auf VCC durch die Transistoren 98 gezo gen. Ähnlich werden die Gates der n-Kanal-Ausgangstransisto ren 56 und 68 auf Masse durch die n-Kanal-Transistoren ent sprechend zu den p-Kanal-Transistoren 98 gezogen. Der Wert der Vorspannspannungen BVOP und BVON und die Größe des p-Ka nal-Transistors 98 und seiner Gegentransistoren sind so ausgewählt, daß der Ausgang des linearen Leistungsverstärkers 10 während der abfallenden Flanke des Impulses die gewünschte Steigung hat.

Zu dieser Zeit wird auch das Ausgangsstufenvorspannen auf gefrischt. Der Transistor 92 und seine entsprechenden bzw. zugeordneten Transistoren werden durch CBS oder CBSB, je nach Zuständigkeit, leitend gemacht, um zu verursachen, daß der Transistor 94 und seine entsprechenden Transistoren als Di oden arbeiten. Während dieser Zeit neigen die Stromtran sistoren 46 bis 52 und 58 bis 64 dazu, den gleichen Strom zu führen, da die Eingangsstufe nominell symmetrisch ist. Ohne die zusätzlichen Netzwerke 80 bis 86 würde die Spannung an den Drains dieser Stromtransistoren nur durch die Ausgangs leitfähigkeit der Stromtransistoren bestimmt sein und könnte so sein, daß große Durchlaufströme in den Ausgangsstufen vor handen sein würden. Der Transistor 94 und seine Gegenparte nehmen den Vorstrom auf, der notwendig ist, um ihre Drains in der Nähe einer Schwellenspannung zu halten. Dieser Strom ent hält einen Betrag, der die Ausgangsleitungsfähigkeitseffekte der Stromtransistoren 46 bis 52 und 58 bis 64 überwindet, und einen zusätzlichen Betrag, um Offsetströmen entgegenzuwirken, die durch Fehlanpassungen in der Eingangstufe des Verstärkers erzeugt werden.

Wenn der lineare Leistungsverstärker 10 zum Normalbetrieb zu rückkehrt, zwingt die Spannung, die in dem Kondensator 90 und seinen Gegenparten gespeichert ist, den Transistor 94 und dessen Gegenparte dazu, einen festgelegten Vorstrom zu erzeu gen, so daß alle Ausgangstransistoren 54, 56, 66 und 68 bei ihren Abschneidpunkten vorgespannt sind. Somit schaltet jede Ansteuerung sofort die jeweiligen Ausgangstransistoren aus oder ein. Auf diese Art und Weise steuert das dynamische Vor spannen des Kondensators 90 und seiner Gegenparte grob den Durchlaufstrom und die Überkreuzverzerrung in den Ausgangs stufen.

Die zusätzlichen Netzwerke 80 bis 86 bieten deshalb drei Funktionen. Zum Ersten isolieren sie die Ausgangsstufe ge genüber der Eingangsstufe, um ein Abschalten und ein Vor spannauffrischen zu gestatten, wenn ein Ausgang vom Wert Null übertragen wird. Zweitens schalten sie die Aus gangstransistoren auf kontrollierte Weise ab, um einen po tentiellen Durchlaufstrom bei Differenzausgangsspannungen vom Wert Null zu eliminieren. Schließlich erzeugen sie dynamische Vorströme, um die Ausgangsstufe grob in einem AB-Betriebsmo dus vorzuspannen. Diese Netzwerke steuern in Verbindung mit den Kreuzkoppeltransistoren 70 bis 76 den Durchlaufstrom für alle Betriebsweisen des Verstärkers.

Fig. 5a ist ein schematisches Diagramm der Schaltung, die eingesetzt wird, um die Vorspannspannungen BVP und BVN, die in Fig. 3 eingesetzt werden, zu erzeugen. Der Eingangsstrom BI1 ist ausgewählt, die gewünschten Vorspannspannungen BVP und BVN zuzuführen, die die geeigneten Vorströme in dem Ver stärker erzeugen.

Fig. 5b ist ein schematisches Diagramm der Schaltung, die eingesetzt wird, um die Vorspannspannungen BVOP und BVON, die in Fig. 3 eingesetzt werden, zu erzeugen. Der Eingangsstrom BI2 ist ausgewählt, um die gewünschten Vorspannspannungen BVOP und BVON zu liefern, die die geeignete Steigung an den abfallenden Impulsflanken, wie oben beschrieben, erzeugen. Die Vorspannspannungen, die von den Schaltungen nach den Fig. 5a und 5b erzeugt werden, sind in der bevorzugten Ausführungsform Gleichspannungen. Es liegt jedoch innerhalb des Bereichs der vorliegenden Erfindung, daß der BI2 Strom mit der Zeit variiert, um eine unterschiedliche Verlaufsform der Impulsspannung bezüglich der abfallenden Flanke gegenüber jener zu erzeugen, die mit dem BI2 Eingangsgleichstrom er zeugt wird.

Fig. 6 ist ein schematisches Diagramm einer Schaltung, die eingesetzt wird, um die Logikspannungen, die in der Fig. 3 und Fig. 4 eingesetzt werden, zu erzeugen. Das Eingangs signal, Ausgang Null Balken, das als OZB in Fig. 6 gezeigt wird, ist hoch oder auf logischem Pegel 1 während des Nor malbetriebs des linearen Leistungsverstärkers 10 und niedrig oder auf Logikpegel Null während der Zeit, während der der lineare Leistungsverstärker 10 einen Nullwert auf die Leitung ausgibt und die Vorspannspannungen an den Kondensatoren 90 auffrischt. Das OZB-Signal ist mit einem Eingang eines NOR- Gatters 108 und mit dem Eingang des Inverters 110 verbunden. Der Ausgang des Inverters 110 ist mit einem Eingang eines weiteren NOR-Gatters 112 verbunden, dessen Ausgang mit dem Eingang eines weiteren Inverters 114 verbunden ist. Der Aus gang des Inverters 114 bildet das Signal ENB und ist eben falls mit dem Eingang eines weiteren Inverters 116 verbunden. Der Ausgang des Inverters 116 erzeugt das Signal EN und ist auch mit dem Eingang einer Verzögerungsschaltung 118 verbun den. Der Ausgang der Verzögerungsschaltung 118 ist mit einem zweiten Eingang des NOR-Gatters 108 verbunden, dessen Ausgang mit dem Eingang eines weiteren Inverters 120 verbunden ist. Der Ausgang des Inverters 120 erzeugt das Signal CBSB und ist auch mit dem Eingang eines weiteren Inverters 122 verbunden. Der Ausgang des Inverters 122 erzeugt das Signal CBS und ist auch mit dem zweiten Eingang des NOR-Gatters 112 verbunden.

Beim Betrieb geht der ENB-Ausgang auf Hochpegel und der EN- Ausgang auf Niedrigpegel, wenn das OZB-Signal auf Niedrig pegel geht, um den Ausgang des linearen Leistungsverstärkers 10 auf Null zu zwingen. Eine kurze Zeit später, die durch die Verzögerung in der Verzögerungsschaltung 118 bestimmt wird, geht der CBSB-Ausgang auf Niedrigpegel und der CBS-Ausgang geht auf Hochpegel. Dieser Zustand wird so lange gehalten, bis der OZB-Eingang wieder auf Hochpegel geht, wobei zu dieser Zeit der CBSB-Ausgang auf Hochpegel geht und der CBS-Ausgang auf Niedrigpegel geht, wonach der ENB-Ausgang auf Niedrigpe gel und der EN-Ausgang auf Hochpegel geht.

Die kreuzgekoppelte Steuerung der Ausgangstransistoren, um den Durchlaufstrom zu begrenzen, ist auf differentielle Ge gentaktausgänge in der vorhergehenden Abhandlung angewendet worden. Diese kreuzgekoppelte Steuerung kann jedoch auch in nerhalb einer einfachen Gegentaktausgangsstufe angewendet werden. Wenn sie in einer einfachen Ausgangsstufe eingesetzt wird, wird die Spannung, die den unteren Ausgangstransistor ansteuert, eingesetzt, um eine Stromquelle zu steuern, die mit dem Steueranschluß des oberen Ausgangstransistors gekop pelt ist, und ähnlich wird die Spannung am Steueranschluß des oberen Ausgangstransistors eingesetzt, um eine Strom quelle zu steuern, die mit dem Steueranschluß des unteren Ausgangstransistors verbunden ist. Diese kreuzgekoppelten Stromquellen schalten einen der Ausgangstransistoren ab, wenn der andere Ausgangstransistor einen signifikanten Strom führt, wodurch ein zu großer Durchlaufstrom in den Aus gangstransistoren verhindert wird. Diese Einfachstufen kreuzkopplung begrenzt direkt den Durchlaufstrom und ist so mit sogar bei Ausgangsspannungen vom Wert Null wirksam.

Fig. 7 ist ein Schaltungsdiagramm der Ausgangstransistoren eines unsymmetrischen Verstärkers mit einer kreuzgekoppelten Transistorschaltung, die hinzugefügt ist, um den Durchlauf strom der Ausgangsstransistoren zu steuern. Die Ausgangstran sistoren 66 und 68 und die Kreuzkoppeltransistoren 72 und 76 gemäß der Fig. 3 können durch die Schaltung nach Fig. 7 er setzt werden. Ähnlich können auch die Ausgangstransistoren 54 und 56 und die Kreuzkoppeltransistoren 70 und 74 der Fig. 3 mit der Schaltung nach Fig. 7 ersetzt werden. Wie in Fig. 7 gezeigt wird ist das Gate des oberen p-Kanal-Ausgangstransi stors 66 mit dem Gate eines p-Kanal-Tranistors 230 verbunden, dessen Source mit VCC verbunden ist und dessen Drain mit dem Drain und dem Gate eines n-Kanal-Transistors 232 verbunden ist. Die Source des n-Kanal-Transistors 232 ist mit Masse verbunden. Ebenfalls mit dem Gate des n-Kanal-Transistors 232 ist das Gate eines weiteren n-Kanal-Transistors 234 verbun den, dessen Source mit Masse und dessen Drain mit dem Gate des unteren n-Kanal-Ausgangstransistors 68 verbunden ist. Das Gate des unteren n-Kanal-Ausgangstransistors 68 ist auch mit dem Gate eines n-Kanal-Transistors 236 verbunden, dessen Source mit Masse verbunden ist und dessen Drain mit dem Drain und dem Gate eines p-Kanal-Transistors 238 verbunden ist. Die Source des p-Kanal-Transistors 238 ist mit VCC verbunden. Das Gate des p-Kanal-Transistors 238 ist auch mit dem Gate eines weiteren p-Kanal-Transistors 240 verbunden, dessen Source mit VCC verbunden ist und dessen Drain mit dem Gate des oberen p-Kanal-Ausgangstransistors 66 verbunden ist.

Beim Betrieb wird die Spannung vom Gate des oberen p-Kanal- Ausgangstransistors 66 eingesetzt, um den Strom durch den p- Kanal-Transistor 230 zu steuern. (Dies kann so betrachtet werden, daß ein Strom proportional zu dem Strom durch den oberen p-Kanal-Ausgangstransistor 66 erhalten wird.) Dieser Strom wird von den Transistoren 232 und 234 gespiegelt, die beabsichtigen, den Strom von dem Gate des unteren n-Kanal- Ausgangstransistors 68 aufzunehmen. Auf ähnliche Weise wird die Spannung am Gate des unteren n-Kanal-Ausgangstransistors 68 eingesetzt, um den Strom durch den n-Kanal-Transistor 236 zu steuern. (Dieses kann auch so angesehen werden, daß ein Strom proportional zu dem Strom durch den unteren n-Kanal- Ausgangstransistor 68 erhalten wird.) Dieser Strom wird von den p-Kanal-Transistoren 238 und 240 gespiegelt, die darauf abzielen, Strom in das Gate des oberen p-Kanal-Ausgangstran sistors 66 zu schicken. Wenn die Spannung am Gate des oberen p-Kanal-Ausgangstransistors 66 ausreichend unter VCC ist, um den oberen p-Kanal-Ausgangstransistor 66 zu zwingen, daß er signifikant leitet, wird der p-Kanal-Transistor 230 leitend. Dies zwingt den n-Kanal-Stromspiegel, der aus den Transisto ren 232 und 234 zusammengesetzt ist, dazu, zu versuchen, Strom von dem Gateknoten des unteren n-Kanal-Ausgangstransi stors 68 aufzunehmen, und zwar mit dem Ziel, den unteren n- Kanal-Ausgangstransistor 68 davon abzuhalten, leitend zu sein. Wenn die Spannung am Gate des oberen p-Kanal-Aus gangstransistors 66 jedoch hoch genug ist, um den oberen p- Kanal-Ausgangstransistor 66 abzuhalten, daß er leitend ist, leitet der p-Kanal-Transistor 230 keinen Strom. Dies zwingt den n-Kanal-Transistor 232 und den n-Kanal-Transistor 234 dazu, keinen Strom aufzunehmen, wodurch dem unteren n-Kanal- Ausgangstransistor 68 ermöglicht wird, leitend zu werden. Auf ähnliche Art und Weise versuchen die Transistoren 236, 238 und 240, den oberen p-Kanal-Ausgangstransistor 66 davon abzu halten, leitend zu sein, wenn der untere n-Kanal-Aus gangstransistor 68 leitend ist, und ermöglichen es dem oberen p-Kanal-Ausgangstransistor 66 leitend zu werden, wenn der un tere n-Kanal-Ausgangstransistor 68 nichtleitend ist.

Das Verhältnis des Ausgangstransistorstroms, der von den Transistoren 230, 232 und 234 gespiegelt wird und von den Transistoren 236, 238 und 240 gespiegelt wird, stellt den Kompromiß zwischen Ausgangstotzone und Durchlaufstrom dar.

Größere Verhältnisse reduzieren den Durchlaufstrom in der Nähe des Umschaltpunktes, erhöhen aber stark die Ausgang stotzone. Obwohl die Sourcen der p-Kanal-Transistoren 238 und 240 als mit VCC verbunden dargestellt sind und die Sourcen der n-Kanal-Transistoren 232 und 234 als mit Masse verbunden dargestellt sind, ist es klar, daß andere geeignete Referenz spannungen anstatt VCC und Masse für diese Verbindungen ein gesetzt werden können.

Claims

1. Verstärkerausgangsstufenschaltung mit einem positiven Ausgang (16) und einem negativen Ausgang (18), wobei der positive Ausgang (16) von einem ersten Aus gangstransistor (66) angesteuert wird, der zwischen ei ner ersten Referenzspannung und dem positiven Ausgang (16) verschaltet ist, und wobei der negative Ausgang (18) von einem zweiten Ausgangstransistor (54) ange steuert wird, der zwischen einer ersten Referenz spannung und dem negativen Ausgang (18) verschaltet ist, dadurch gekennzeichnet, daß der positive Ausgang (16) auch durch einen dritten Aus gangstransistor (68) angesteuert wird, der zwischem dem positiven Ausgang (16) und einer zweiten Referenzspan nung verschaltet ist, und daß der negative Ausgang (18) auch von einem vierten Ausgangstransistor (56), der zwischen dem negativen Ausgang (18) und der zweiten Re ferenzspannung verschaltet ist, angesteuert wird, wobei die Verstärkerausgangsstufe aufweist:

a) einen ersten Parallelzweig mit variablem Strom, der mit einem Steueranschluß des dritten Ausgangstransistors (66) verbunden ist, wobei der erste Parallelzweig mit variablem Strom auf die Spannung an einem Steueran schluß des zweiten Ausgangstransistors (54) anspricht, so daß der Strombetrag durch den dritten Parallelzweig mit variablem Strom die Leitfähigkeit des dritten Aus gangstransistors (66) beeinflußt;
b) einen zweiten Parallelzweig mit variablem Strom, der mit dem Steueranschluß des zweiten Ausgangstransistors (54) verbunden ist, wobei der zweite Parallelzweig mit variablem Strom auf die Spannung am Steueranschluß des ersten Ausgangstransistors (66) anspricht, so daß der Strombetrag durch den zweiten Parallelzweig mit vari ablem Strom die Leitungsfähigkeit des zweiten Aus gangstransistors (54) beeinflußt.
c) einen dritten Parallelzweig mit variablem Strom, der mit einem Steueranschluß des dritten Ausgangstransi stors (68) verbunden ist, wobei der dritte Parallel zweig mit variablem Strom auf die Spannung an einem Steueranschluß des vierten Ausgangstransistors (56) an spricht, so daß der Strombetrag durch den dritten Paral lelzweig mit variablem Strom die Leitfähigkeit des dritten Ausgangstransistors (68) beeinflußt, und
d) einen vierten Parallelzweig mit variablem Strom, der mit dem Steueranschluß des vierten Ausgangstransistors (56) verbunden ist, wobei der vierte Parallelzweig mit variablem Strom auf die Spannung an dem Steueranschluß des dritten Ausgangstransistors (68) reagiert, so daß der Strombetrag durch den vierten Parallelzweig mit va riablem Strom die Leitfähigkeit des vierten Aus gangstransistors (56) beeinflußt.

2. Schaltung nach Anspruch 1, gekennzeichnet durch:

a) einen ersten Kreuzkoppeltransistor (72), der zwi schen der ersten Referenzspannung und einem Steueran schluß des ersten Ausgangstransistors (66) verschaltet ist, wobei ein Steueranschluß des ersten Kreuzkoppel transistors (72) mit einem Steueranschluß des zweiten Ausgangstransistors (54) verbunden ist;
b) einen zweiten Kreuzkoppeltransistor (70), der zwi schen der ersten Referenzspannung und dem Steueran schluß des zweiten Ausgangstransistors (54) verschaltet ist, wobei ein Steueranschluß des zweiten Kreuzkoppel transistors (70) mit dem Steueranschluß des ersten Aus gangstransistors (66) verbunden ist.
c) einen dritten Kreuzkoppeltransistor (76), der zwi schen einem Steueranschluß des dritten Ausgangstransi stors (68) und der zweiten Referenzspannung verschaltet ist, wobei ein Steueranschluß des dritten Kreuzkoppel transistors (76) mit einem Steueranschluß des vierten Ausgangstransistors (56) verbunden ist; und
d) einen vierten Kreuzkoppeltransistor (74), der zwi schen dem Steueranschluß des vierten Ausgangstransi stors (56) und der zweiten Referenzspannung verschaltet ist, wobei ein Steueranschluß des vierten Kreuzkoppel transistors (74) mit dem Steueranschluß des dritten Ausgangstransistors (68) verbunden ist.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß der erste, zweite, dritte und vierte Kreuzkoppeltran sistor (72, 70, 76, 74) MOS-Transistoren sind.

4. Schaltung nach einem der vorhergehenden Ansprüche, ge kennzeichnet durch:

a) eine Stromquellen-Einrichtung (34, 36) zum Erzeugen eines ersten Stromsignals und eines zweiten Stromsig nals, wobei der Differenzstrom des ersten Stromsignals und des zweiten Stromsignals durch die Spannung an ei nem ersten Eingang (12) gesteuert wird;
b) eine Serienkombination aus einer dritten Stromquelle (58) und einer vierten Stromquelle (62), wobei der Strom durch die dritte Stromquelle (58) eine obere Grenze hat, die proportional zu dem Strom durch die er ste Stromquelle (36) ist, und wobei der Strom durch die vierte Stromquelle (62) eine obere Grenze hat, die pro portional zu dem Strom durch die zweite Stromquelle (34) ist;
c) eine Serienkombination einer fünften Stromquelle (46) und einer sechsten Stromquelle (50), wobei der Strom durch die fünfte Stromquelle (46) eine obere Grenze hat, die proportional zu dem Strom durch die zweite Stromquelle (34) ist, und wobei der Strom durch die sechste Stromquelle (50) eine obere Grenze hat, die proportional zu dem Strom durch die erste Stromquelle (36) ist,
d) eine erste Stromparalleleinrichtung, die mit dem Steueranschluß des ersten Ausgangstransistor (66) ver bunden ist, wobei der Strom durch die erste Stromparal leleinrichtung auf die Spannung an dem Steueranschluß des zweiten Ausgangstransistors (54) anspricht;
e) eine zweite Stromparalleleinrichtung, die mit dem Steueranschluß des zweiten Ausgangstransistors (54) verbunden ist, wobei der Strom durch die zweite Strom paralleleinrichtung auf die Spannung an dem Steueran schluß des ersten Ausgangstransistors (66) anspricht, wobei der Steueranschluß des ersten Ausgangstransistors (66) mit einem Knoten zwischen der dritten Stromquelle (58) und der vierten Stromquelle (62) und der Steueran schluß des zweiten Ausgangstransistors (54) mit einem Knoten zwischen der fünften Stromquelle (46) und der sechsten Stromquelle (50) verbunden ist.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Stromparalleleinrichtung einen Transistor (72) aufweist, der zwischen einem Steueranschluß des ersten Ausgangstransistors (66) und der ersten Refe renzspannung verschaltet ist, von dem ein Steueran schluß mit dem Steueranschluß des zweiten Ausgangstran sistors (54) verbunden ist, und daß die zweite Strom paralleleinrichtung einen Transistor (70) aufweist, der zwischen dem Steueranschluß des zweiten Ausgangstransi stors und der ersten Referenzspannung verschaltet ist, und von dem ein Steueranschluß mit dem Steueranschluß des ersten Ausgangstransistors (66) verbunden ist.

6. Schaltung nach Anspruch 4, gekennzeichnet durch:

a) eine Serienkombination aus einer siebten Stromquelle (60) und einer achten Stromquelle (64), wobei der Strom durch die siebte Stromquelle eine obere Grenze hat, die proportional zu dem Strom durch die erste Stromquelle ist, und wobei der Strom durch die achte Stromquelle (64) eine obere Grenze hat, die pro portional zu dem Strom durch die zweite Stromquelle (34) ist;
b) eine Serienkombination aus einer neunten Stromquelle (48) und einer zehnten Stromquelle (52), wobei der Strom durch die neunte Stromquelle (48) eine obere Grenze hat, die proportional zu dem Strom durch die zweite Stromquelle (34) ist, und wobei der Strom durch die zehnte Stromquelle (52) eine obere Grenze hat, die proportional zu dem Strom durch die erste Stromquelle (36) ist;
c) eine dritte Stromparalleleinrichtung, die mit dem Steueranschluß des dritten Ausgangstransistors (68) verbunden ist, wobei der Strom durch die dritte Strom paralleleinrichtung auf die Spannung an dem Steueran schluß des vierten Ausgangstransistors (56) anspricht; und
d) eine vierte Stromparalleleinrichtung, die mit dem Steueranschluß des vierten Ausgangstransistors (56) ge koppelt ist, wobei der Strom durch die vierte Strompa ralleleinrichtung auf die Spannung an dem Steueran schluß des dritten Ausgangstransistors (68) anspricht, wobei der Steueranschluß des dritten Ausgangstransi stors (68) mit einem Knoten zwischen der siebten Strom quelle (60) und der achten Stromquelle (64) und der Steueranschluß des vierten Ausgangstransistors (56) mit einem Knoten zwischen der neunten Stromquelle (48) und der zehnten Stromquelle (52) verbunden ist.

7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß die dritte Stromparalleleinrichtung aufweist, einen Transistor (76), der zwischen der zweiten Referenzspan nung und dem Steueranschluß des dritten Ausgangs transistors (68) verschaltet ist und der einen Steuer anschluß hat, der mit dem Steueranschluß des vierten Ausgangstransistors (56) verbunden ist, und daß die vierte Stromparalleleinrichtung einen Transistor (74) aufweist, der zwischen der zweiten Referenzspannung und dem Steueranschluß des vierten Ausgangstransistors (56) verschaltet ist, und der einen Steueranschluß hat, der mit dem Steueranschluß des dritten Ausgangstransistors (68) gekoppelt ist.

8. Schaltung nach Anspruch 4, gekennzeichnet durch eine Schaltung, die zwischen dem Knoten zwischen der dritten Stromquelle (58) und der vierten Stromquelle (62) und dem Steueranschluß des ersten Ausgangstransistors (66) verschaltet ist, wobei die Schaltung in Antwort auf ein Steuersignal den Knoten zwischen der dritten Strom quelle (58) und der vierten Stromquelle (62) gegenüber dem Steueranschluß des ersten Ausgangstransistors (66) isoliert und den Steueranschluß des ersten Aus gangstransistors (66) mit einer Spannung koppelt, um den ersten Ausgangstransistor (66) nichtleitend zu ma chen.

9. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Differenzstrom aus der ersten Stromquelle (36) und der zweiten Stromquelle (34) proportional zu der Diffe renzspannung an dem ersten Eingang und dem zweiten Ein gang ist.

10. Schaltung nach einem der vorhergehenden Anprüche, ge kennzeichnet durch eine Eingangsstufe (33) zum Empfang eines Eingangssignals, wobei der Steueranschluß von zumindest einem Ausgangstransi stor mit der Eingangsstufe (33) verbunden ist, und die Eingangsstufe (33) eine Schaltung enthält, die in Ant wort auf ein Steuersignal die Eingangsstufe gegenüber dem Steueranschluß des zumindest einen Ausgangsstransi stors isoliert und eine Spannung an den Steueranschluß des zumindest einen Ausgangstransistors anlegt, um den zumindest einen Ausgangstransistor nichtleitend zu ma chen.

11. Verstärker nach Anspruch 10, dadurch gekennzeichnet, daß die Spannung am Steueranschluß des zumindest einen Ausgangstransistors diesen derart steuert, daß der Strom durch den Ausgangstransistor mit einer vorgegebe nen Rate abnimmt, wenn der Steueranschluß des zumindest einen Ausgangstransistors gegenüber der Eingangsstufe (33) isoliert ist.

12. Schaltung nach einem der vorhergehenden Ansprüche, ge kennzeichnet durch:

a) einen ersten Transistor, der zwischen der er sten Referenzspannung und einem Steueranschluß des er sten Ausgangstransistors (66) verschaltet ist;
b) einen zweiten Transistor (238), der zwischen der er sten Referenzspannung und einem ersten Knoten ver schaltet ist, wobei ein Steueranschluß des ersten Tran sistors (240) mit einem Steueranschluß des zweiten Transistors (238) und ebenfalls mit einem ersten Knoten verbunden ist; und
c) einen dritten Transistor (236), der zwischen einem ersten Knoten und der zweiten Referenzspannung ver schaltet ist, wobei ein Steueranschluß des dritten Transistors (236) mit dem Steueranschluß des zweiten Ausgangstransistors (68) verbunden ist und die Leitfä higkeit des dritten Transistors (236) auf die Spannung am Steueranschluß des zweiten Ausgangstransistors (68) anspricht.

13. Schaltung nach Anspruch 12, gekennzeichnet durch:

a) einen vierten Transistor (234), der zwischen dem Steueranschluß des zweiten Ausgangstransistors (68) und der zweiten Referenzspannung verschaltet ist;
b) einen fünften Transistor (232), der zwischen der zweiten Referenzspannung und einem zweiten Knoten ver schaltet ist, wobei der Steueranschluß des vierten Transistors (234) mit einem Steueranschluß des fünften Transistors (232) und auch mit dem zweiten Knoten ver bunden ist; und
c) einen sechsten Transistor (230), der mit dem zweiten Knoten und der ersten Referenzspannung verbunden ist, wobei ein Steueranschluß des sechsten Transistors (230) mit dem Steueranschluß des ersten Ausgangstransistors (66) verbunden ist und die Leitfähigkeit des sechsten Transistors (230) auf die Spannung am Steueranschluß des ersten Ausgangstransistors (66) anspricht.