JP2509462Y2

JP2509462Y2 - 増幅器

Info

Publication number: JP2509462Y2
Application number: JP1985160161U
Authority: JP
Inventors: 雅憲藤沢
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1985-10-18
Filing date: 1985-10-18
Publication date: 1996-09-04
Anticipated expiration: 2000-10-18
Also published as: JPS6268318U

Description

【考案の詳細な説明】（イ）産業上の利用分野本考案は、Ｂ級プツシユプル増幅器の改良に関するも
ので、特にクロスオーバー歪の改善を行なわんとするも
のである。

（ロ）従来の技術特願昭59−200773号（特開昭61−78212号公報）に示
される如く、最大出力電流を大にすることが出来、IC
（集積回路比）に適した増幅器が知られている。この増
幅器は第２図に示す如く、ベースが共通接続された第１
及び第２トランジスタ（１）及び（２）と、ベースが共
通接続された第３及び第４トランジスタ（３）及び
（４）と、前記第１乃至第４トランジスタ（１）乃至
（４）の共通エミツタにコレクタが接続された定電流ト
ランジスタ（５）と、前記第１及び第３トランジスタ
（１）及び（３）のコレクタ間に接続された第１電流反
転回路（６）と、前記第２及び第４トランジスタ（２）
及び（４）のコレクタ間に接続された第２電流反転回路
（７）とから成る差動増幅回路（８）を備えている。前
記差動増幅回路（８）は、入力端子（９）に正の入力信
号が印加されたとき、第１及び第２トランジスタ（１）
及び（２）のコレクタ電流が第３及び第４トランジスタ
（３）及び（４）のコレクタ電流よりも大になって前記
第２トランジスタ（２）のコレクタに出力電流が発生さ
せ、入力端子（９）に負の入力信号が印加されたとき、
第１及び第２トランジスタ（１）及び（２）のコレクタ
電流が第３及び第４トランジスタ（３）及び（４）のコ
レクタ電流よりも小により、前記第３トランジスタ
（３）のコレクタに出力電流を発生させる。しかして、
前記第２トランジスタ（２）のコレクタはPNP型の第１
段間トランジスタ（10）のベースに、前記第３トランジ
スタ（３）のコレクタはPNP型の第２段間トランジスタ
（11）のベースにそれぞれ印加されるので、正の入力信
号の印加時に第１段間トランジスタ（10）が導通し、第
１出力トランジスタ（12）が駆動されて、出力端子（1
3）に正の出力信号が発生するとともに、負の入力信号
の印加時に第２段間トランジスタ（11）が導通し、第２
出力トランジスタ（14）が駆動されて、出力端子（13）
に負の出力信号が発生する。その際、第１段間トランジ
スタ（10）とベース及びエミツタが共通接続されたトラ
ンジスタ（15）と第３電流反転回路（16）とから成る第
１調整回路（17）と、第２段間トランジスタ（11）とベ
ース及びエミツタが共通接続されたトランジスタ（18）
と第４電流反転回路（19）とから成る第２調整回路（2
0）とが設けられているので、トランジスタの電流増幅
率に無関係で、定電流トランジスタ（５）のコレクタ電
流に応じたアイドリング電流の設定を行なうことが出来
る。

（ハ）考案が解決しようとする問題点しかしながら第２図の増幅器は、周波数が高くレベル
が大なる入力信号が印加された時、PNPトランジスタの
スイッチング特性に起因する時間遅れが生じ、クロスオ
ーバー歪が増大するという問題があった。例えば、正の
高周波大入力信号が印加されたとき、第１及び第２トラ
ンジスタ（１）及び（２）のコレクタ電流が大になり、
大３及び大４トランジスタ（３）及び（４）のコレクタ
電流が零になって、第１段間トランジスタ（10）が導
通、第２段間トランジスタ（11）が非常導通になるが、
前記正の高周波大入力信号が終了したとき、前記第２段
間トランジスタ（11）が非導通状態から導通状態に切換
わるのに時間遅れを生じるので、第２出力トランジスタ
（14）にアイドリング電流が流れず、クロスオーバー歪
が増大する。

（ニ）問題点を解決するための手段本考案は、上述の点に鑑み成されたもので、段間トラ
ンジスタのベース電流を常時流す為の定電流回路を前記
段間トランジスタのベースに接続した点を特徴とする。

（ホ）作用本考案に依れば、入力信号のレベルに関係無く段間ト
ランジスタを導通状態に維持することが出来、出力トラ
ンジスタに常にアイドリング電流を流し続けることが出
来る。

（ヘ）実施例第１図は本考案の一実施例を示すもので、（21）は第
１乃至第４トランジスタ（22）乃至（25）と第１及び第
２電流反転回路（26）及び（27）とを含む差動増幅回
路、（28）はベースが前記第２トランジスタ（23）のコ
レクタに接続された第１段間トランジスタ、（29）は該
第１段間トランジスタ（28）により駆動される第１出力
トランジスタ、（30）はベースが前記第３トランジスタ
（24）のコレクタに接続された第２段間トランジスタ、
（31）は該第２段間トランジスタ（30）により駆動され
る第２出力トランジスタ、（32）はベース及びエミツタ
が前記第１段間トランジスタ（23）と共通接続それたト
ランジスタ（33）と第３電流反転回路（34）とを含む第
１調整回路、（35）はベース及びエミツタが前記第２段
間トランジスタ（30）と共通接続されたトランジスタ
（36）と第４電流反転回路（37）とを含む第２調整回
路、（38）はベースが差動増幅回路（21）の定電流トラ
ンジスタ（39）のベースに接続された定電流トランジス
タ（40）と、コレクタが該定電流トランジスタ（40）の
コレクタに接続されたダイオード接続型のトランジスタ
（41）と、前記第１段間トランジスタ（28）のベースと
前記ダイオード接続型のトランジスタ（41）のベースと
の間に直列接続された第１及び第２抵抗（42）及び（4
3）とから成る第１定電流回路、及び（44）はベースが
差動増幅回路（21）の定電流トランジスタ（39）のベー
スに接続された定電流トランジスタ（45）と、コレクタ
が該定電流トランジスタ（45）のコレクタに接続された
ダイオード接続型のトランジスタ（46）と、第２段間ト
ランジスタ（30）のベースと前記ダイオード接続型のト
ランジスタ（46）のベースとの間に直列接続された第３
及び第４抵抗（47）及び（48）とから成る第２定電流回
路である。

入力端子（49）に印加された正の入力信号は、差動増
加回路（21）で増幅それた後、第１段間トランジスタ
（28）を介して第１出力トランジスタ（29）に印加さ
れ、該第１出力トランジスタ（29）で更に増幅された後
出力端子（50）に導出される。また、入力端子（49）に
印加された負の入力信号は、差動増幅回路（21）で増幅
された後、第２段間トランジスタ（30）を介して第２出
力トランジスタ（31）に印加され、該第２出力トランジ
スタ（31）で更に増幅された後出力端子（50）に導出さ
れる。従って、出力端子（50）に得られる出力信号は、
プツシユプルの関係でヘツドフオン等の負荷に供給さ
れ、該負荷を駆動する。

次に、第１及び第２定電流回路（38）及び（44）につ
いて説明する。第１及び第２定電流回路（38）及び（4
4）は、それぞれ第１及び第２段間トランジスタ（23）
及び（30）のベース電流を供給し、前記第１及び第２段
間トランジスタ（28）及び（30）を導通状態に維持する
ものである。しかして、入力端子（49）に正の大入力信
号が印加された場合、第２トランジスタ（23）が導通
し、第４トランジスタ（25）が非導通となるので、第２
電流反転回路（27）を構成するトランジスタ（51）も非
導通になり、前記第２トランジスタ（23）のコレクタ電
流はすべて第１段間トランジスタ（28）及び第１電流調
整回路（32）を構成するトランジスタ（33）のベースか
ら供給される。いま、第１定電流回路（38）の第２抵抗
（43）に流れる電流をI_B、第２トランジスタ（23）のコ
レクタ電流をI_C1とすれば、第１段間トランジスタ（2
8）のコレクタ電流I_C2は、 I_C2＝1/2h_EFP（I_B＋I_C1） ……（１）（ただし、h_EFPはPNPトランジスタの電流増幅率）と
なる。また、入力端子（49）に負の大入力信号が印加さ
れた場合、第２トランジスタ（23）が非導通となり、第
４トランジスタ（25）が導通となるので、第２電流反転
回路（27）のトランジスタ（51）が導通する。その為、
前記トランジスタ（51）のコレクタ電流をI_C3とすれ
ば、第１段間トランジスタ（28）のこれ電流I_C2は、 I_C2＝1/2h_EFP（I_B−I_C3） ……（２）となる。前記第（２）式で示される第１段間トランジ
スタ（28）のコレクタ電流が正になる条件は、I_B＞I_C3
であり、第２抵抗（43）に流れる電流I_Bの値をその様に
設定すれば、正の大入力信号から負の大入力信号迄第１
段間トランジスタ（28）を導通状態に維持することが出
来る。

一般に、PNPトランジスタはその遮断周波数が低く、
非導通状態から導通状態に切換わるとき時間遅れを生じ
る。しかして第１図に示す如く、PNP型の第１段間トラ
ンジスタ（28）のベースに第１定電流回路（38）を接続
し、前記第１段間トランジスタ（28）を常に導通状態に
維持すれば、例えば高周波大入力信号が印加された場合
でも、追従性が悪化することが無く、第１出力トランジ
スタ（29）に所定のアイドリング電流を流し続けること
が出来るので、クロスオーバー歪を軽減することができ
る。

第２段間トランジスタ（30）のベースに接続された第
２定電流回路（44）も第１定電流回路と同一の目的を達
成する為に配置されているもので、前記第２定電流回路
（44）の配置により前記第２段間トランジスタ（30）は
常に導通状態を維持し、第２出力トランジスタ（31）に
アイドリング電流を流し続けることが出来るので、クロ
スオーバー歪の低減が計れる。

尚、第１定電流回路（38）の定電流トランジスタ（4
0）のコレクタ電流をI_refとし、第１及び第２抵抗（4
2）及び（43）の値を等しいものとすれば、前記第１及
び第２抵抗（42）及び（43）にそれぞれ流れる電流I
_Bは、となり、前記定電流トランジスタ（40）のエミツタに接
続された抵抗（52）の値を調整することにより前記I_ref
の値を自由に調整出来るので、前記第１及び第２抵抗
（42）及び（43）に流れる電流I_Bも自由に調整出来、I_B
＞I_C3とすることは容易である。

尚、第１調整回路（32）のトランジスタ（33）のコレ
クタと出力端子（50）との間には、発振防止用の小容量
（25PF以上）のコンデンサ（53）が設けられている。通
常ヘツドフオンを駆動する場合、出力端子（50）とアー
スとの間に抵抗とコンデンサとから成る発振防止用の直
列回路を挿入しなければならないが、前記コンデンサ
（53）を接続すれば前記直列回路の省略を計ることが出
来、外付部品の削減を計ることが出来る。

（ト）考案の効果以上述べた如く、本考案に依れば出力トランジスタを
駆動する段間トランジスタを常に導通状態にする為の定
電流回路を設けているので、前記段間トランジスタとし
て遮断周波数の低いPNPトランジスタを用いたとしても
出力トランジスタのアイドリング電流を安定に流し続け
ることが出来る。その為、高周波大入力信号の印加時に
おいてもクロスオーバー歪が悪化することがない。従っ
て、本考案を用いれば、IC化に適し、特性の良い増幅器
を提供出来る。

【図面の簡単な説明】第１図は、本考案の一実施例を示す回路図、及び第２図
は従来の増幅器を示す回路である。主な図番の説明（21）…差動増幅回路、（28）（30）…段間トランジス
タ、（29）（31）…出力トランジスタ、（38）…第１定
電流回路、（44）…第２定電流回路。

Claims

(57)【実用新案登録請求の範囲】

【請求項１】ベースが共通接続された第１及び第２トラ
ンジスタと、ベースが共通接続された第３及び第４トラ
ンジスタと、前記第１乃至第４トランジスタのエミッタ
に共通接続された定電流源と、前記第１及び第３トラン
ジスタのコレクタ間に接続された第１電流反転回路と、
前記第２及び第４トランジスタのコレクタ間に接続され
た第２電流反転回路と、前記第２トランジスタのコレク
タ電流に応じて動作するPNP型の第１段間トランジスタ
と、前記第３トランジスタのコレクタ電流に応じて動作
するPNP型の第２段間トランジスタと、前記第１段間ト
ランジスタの出力信号を増幅する第１出力トランジスタ
と、前記第２段間トランジスタの出力信号を増幅する第
２出力トランジスタとから成り、前記第１及び第２出力
トランジスタによりプッシュプルの関係で負荷を駆動す
る様にした増幅器において、ベースーコレクタ間に抵抗が接続されるとともに、前記
第１及び第２段間トランジスタのベースに抵抗を介して
ベースがそれぞれ接続されるダイオード接続型の第１及
び第2PNPトランジスタと、該ダイオード接続型の第１及
び第2PNPトランジスタに定電流を供給する定電流回路と
を設け、前記第１及び第２段間トランジスタによって前
記第２及び第３トランジスタの出力信号を増幅するとと
もに、前記定電流を前記第１及び第２段間トランジスタ
に電流反転比に応じて伝達し、前記第１または第２電流
反転回路を構成するトランジスタが遮断状態になった場
合にも前記定電流回路に流れる電流に応じて前記段間ト
ランジスタのコレクタ電流を流し、前記出力トランジス
タにアイドリング電流が流れ続けるようにし、前記段間
トランジスタの電荷蓄積効果に起因するクロスオーバー
歪の改善を計ったことを特徴とする増幅器。