JPH02305007A - 増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は増幅器に関し、さらに詳細には、リニア電力増
幅器の出力段において浪費される電流量を減少する回路
に関する。

電子回路の信号を低インピーダンス負荷に供給するため
、リニア電力増幅器が電子装置に広範に用いられている
。このタイプの増幅器は通常、特定の用途の必要に応じ
てシングルエンド出力または差動出力を持つように設計
されている。

例えば、Ｔ１プロトコルに従ってデジタルデータを伝送
する電話伝送ラインは通常、大きな出力変動幅と対称性
が必要とされるため差動出力を有するリニア電力増幅器
により駆動される。

リニア電力増幅器の出力段は普通一対のプッシュプル・
トランジスタにより構成されている。

プッシュプル型の出力段では、上部トランジスタが正の
電源から負荷へ電流を供給し、また下部トランジスタが
負荷から負の電源へ電流をシンクさせる。本明細書で「
ラッシュスルー電流ｊ（ｒｕｓｈ−ｔｈｒｏｕｇｈ　ｃ
ｕｒｒｅｎｔ）と呼ぶ、負荷を流れずに上部トランジス
タから下部トランジスタを流れる電流が存在し、これに
より電力の浪費が生じる。

この電力損の大部分は、スイッチング時一方のトランジ
スタが他方のトランジスタがオフになる前オンになると
き生じる。もう一方の極端な事態については、一方のト
ランジスタが他方のトランジスタがオンになる前完全オ
フ状態になると、出力段がデッドバンドを生じ、これに
よりクロスオーバひずみが発生する。

クロスオーバひずみを最小限に抑えるには、出力段に多
少のラッシュスルー電流が普通流れるようにしてスイッ
チング時少なくとも一方の出力トランジスタが確実にオ
ンになるようにする。

このようにすると、出力段はＡＢ級動作の増幅器として
働く、大きな電力損を伴なわずにクロスオーバひずみを
低く抑える上で、周囲環境上及び加工処理上のばらつき
とは無関係にラッシュスルー電流を抑制することが重要
である。このことは、２つの出力により浪費電力量が倍
加する可能性のある差動出力増幅器においてはさらに一
層重要である。

従って、プッシュプル出力を有するリニア電力増幅器の
ラッシュスルー電流を効果的に抑制する回路に対する高
い要望があることが解かる。

プッシュプル出力を有するリニア電力増幅器のラッシュ
スルー電流を効果的に抑制する回路は、本発明の１つの
特徴によれば、正の出力が第１の基準電圧との間に結合
された第１の出力トランジスタにより少なくとも部分的
に駆動され、また負の出力が第１基準電圧との間に結合
された第２の出力トランジスタにより少なくとも部分的
に駆動される増幅器出力段により提供される。増幅器の
出力段はさらに、第１出力トランジスタの制御端子に結
合され且つ第２出力トランジスタの制御端子の電圧に応
答して流れる電流が第１出力トランジスタの導電率を変
化させるようにした第１の可変電流分路と、第２出力ト
ランジスタの制御端子に結合され且つ第１出力トランジ
スタの制御端子の電圧に応答して流れる電流が第２出力
トランジスタの導電率を変化させるようにした第２の可
変電流分路とを備える。

本発明の別の特徴によれば、正の出力はまた第２の基準
電圧との間に結合された第３の出力トランジスタにより
駆動され、負の出力もまた第２基準電圧との間に結合さ
れた第４の出力トランジスタにより駆動される。増幅器
出力段はさらに、第３出力トランジスタの制御端子に結
合され且つ第４出力トランジスタの制御端子の電圧に応
答して流れる電流が第３出力トランジスタの導電率を変
化させるようにした第３の可変電流分路と、第４出力ト
ランジスタの制御端子に結合され且つ第３出力トランジ
スタの制０１１端子の電圧に応答して流れる電流が第４
出力トランジスタの導電率を変化させるようにした第４
の可変電流分路とを具備する。

本発明の別の実施例は、正の出力と負の出力とを有する
増幅器出力段より成り、正の出力は第１の基準電圧との
間に結合された第１の出力トランジスタにより少なくと
も部分的に駆動され、負の出力は第１基準電圧との間に
結合された第２の出力トランジスタにより少なくとも部
分的に駆動される。増幅器出力段はさらに、第１基準電
圧と第１出力トランジスタの制御端子との間に結合され
、制御端子が第２出力トランジスタの制御端子に結合さ
れた第１の交差結合トランジスタと、第１基準電圧と第
２出力トランジスタの制御端子との間に結合され、制御
端子が第１出力トランジスタの制御端子に結合された第
２の交差結合トランジスタとを有する。

この別の実施例のさらに別の特徴によれば、正の出力は
第２の基￥電圧との間に結合された第３の出力トランジ
スタによフても駆動され、負の出力もまた第２基準電圧
との間に結合された第４の出力トランジスタによっても
駆動される。増幅器出力段はさらに、第２基準電圧と第
３出力トランジスタの制御端子との間に結合され、制御
端子が第４出力トランジスタの制御端子に結合された第
３の交差結合トランジスタと、第２基準電圧と第４出力
トランジスタの制御端子との間に結合され、制御端子が
第３出力トランジスタの制御端子に結合された第４の交
差結合トランジスタとを具備する。

本発明の図示実施例ではさらに、入力段と出力トランジ
スタを有する増幅器が提供される。出力トランジスタは
基準電圧と出力端子との間に結合され、その制御端子が
入力段に結合されている。

入力段と出力トランジスタの制御端子との間に結合され
た回路もその一部である。制御信号に応答して、この回
路が入力段を出力トランジスタの制御端子から隔離し、
また出力トランジスタを遮断状態にする電圧をその制御
端子に印加する。

本発明の図示実施例の増幅器出力段はＪ第１の基準電圧
と出力端子との間に結合された第１の出・カトランジス
タと、第２の基準電圧と出力端子との間に結合された第
２の出力トランジスタとを有する。第１の可変電流分路
が第１出力トランジスタの制御端子に結合される。第１
の可変電流分路は第２出力トランジスタの制御端子の電
圧に応答して、そこを流れる電流により第１出力トラン
ジスタの導電率が影響を受けるようにする。

本発明のこの実施例のさらに別の特徴によれば、増幅器
出力段は第２出力トランジスタの制御端子に結合した第
２の可変電流分路を有する。

第２の可変電流分路は第１の出力トランジスタの制御端
子の電圧に応答して、そこを流れる電流により第２の出
力トランジスタの導電率が影響を受けるようにする。

本発明の実施例によればさらに、第１の基準電圧と出力
端子との間に結合された第１の出力トランジスタ及び出
力端子と第２の基準電圧との間に結合された第２の出力
トランジスタを有する増幅器出力段が提供される。増幅
器出力段はまた、゛第１基準電圧と第１出力トランジス
タの制御端子との間に結合された第１のトランジスタを
有する。第２のトランジスタが第１基準電圧と第１のノ
ードとの間に結合され、第１トランジスタの制御端子が
第２トランジスタの制御端子及び第１のノードに結合さ
れる。第３のトランジスタが第１ノードと第２基準電圧
との間に結合され、第３トランジスタの制御端子が第２
出力トランジスタの制御端子に結合される。

本発明のこの実施例のさらに別の特徴によれば、第４の
トランジスタが第２出力トランジスタの制御端子と第２
基準電圧との間に結合される。

第５のトランジスタが第２基準電圧と第２のノードとの
間に結合され、第４トランジスタの制御端子が第５トラ
ンジスタの制御端子と第２ノードとに結合される。第６
のトランジスタが第２ノードと第１基準電圧との間に結
合され、第６トランジスタの制御端子が第１出力トラン
ジスタの制御端子に結合される。

以下、添付図面を参照して本発明を実施例につき詳細に
説明する。

説明を明解にするため、同一の参照番号を適宜用いて対
応部分を指示するようにした。

本発明の好ましい実施例によるリニア電力増幅器は、正
及び負の入力と正及び負の出力とを有し、正の入力が抵
抗を介して増幅器の負の出力に、また別の抵抗を介して
第１の入力端子に接続され、また同様に負の出力が抵抗
を介して正の出力に、また別の抵抗を介して第２の入力
端子に接続されて、第１と第２の入力端子間の差信号に
よりリニア電力増幅器が２つの出力端子間に接続された
負荷を駆動するようにする。

増幅器の各出力は、正の供給電圧と出力端子との間に接
続された上部ｐチャンネル出力トランジスタと、出力端
子と負の供給電圧との間に接続された下部ｎチャンネル
出力トランジスタとよりなる出力段により駆動される。

負の供給電圧は用途によフてはアース電位であることも
ある。各上部ｐチャンネル出力トランジスタのゲートと
正の供給電圧との間には別のｐチャンネルトランジスタ
が接続され、そのゲートは別の上部ｐチャンネル出力ト
ランジスタのゲートに接続される。同様に、各下部ｎチ
ャンネル出力トランジスタのゲートと負の供給電圧との
間には別のｎチャンネルトランジスタが接続され、その
ゲートは別の下部ｎチャンネル出力トランジスタのゲー
トに接続される。これらの別のｐチャンネルトランジス
タ及びｎチャンネルトランジスタが導通ずるとそれぞれ
に関連の出力トランジスタを遮断する傾向がある。従っ
て、一方の出力の上部ｐチャンネル出力トランジスタま
たは下部ｎチャンネル出力トランジスタにそのトランジ
スタを少なくとも部分的導通状態にするに充分なゲート
駆動電圧がかかると、もう一方の出力端子に関連するそ
れぞれの別のｐチャンネルトランジスタまたはｎチャン
ネルトランジスタも部分的導通状態となり、他方の出力
の関連する上部ｐチャンネル出力トランジスタまたは下
部ｎチャンネル出力トランジスタをオフ状態に維持する
手助けをする。

低く抑えることが必要なラッシュスルー電流は各出力を
上部ｐチャンネル出力トランジスタから下部ｎチャンネ
ル出力トランジスタに流れ、別のｐチャンネルトランジ
スタと別のｎチャンネルトランジスタとの上述した交差
結合により上部ｐチャンネル出力トランジスタまたは下
部ｎチャンネル出力トランジスタの同時動作のみが直接
制御されるが、増幅器出力の差電圧はゼロでないため別
のｐチャンネルトランジスタ及び別のｎチャンネルトラ
ンジスタの強制動作によりそれぞれの出力段を流れるラ
ッシュスルー電流が減衰する。

電力増幅器の好ましい実施例はまた出力トランジスタの
ゲートに結合された隔１１１／遮断回路を有する。この
回路は、電力増幅器への外部コマンドに応答して出力ト
ランジスタを入力段から隔離し、出力トランジスタ遮断
のためそのゲートをＶＣＣに引き上げるかまたはアース
電位に引き下げる。この引幹上げ及び引き下げは隔離回
路が作動状態にある時導通している出力トランジスタが
所定のレートで負荷に減少する電圧を供給するように制
御されたレートで起こる。隔１ｍ／遮断回路は差がゼロ
の電圧を伝送する際生じる可能性のある出力段の電力損
に対処するためのものである。交差結合トランジスタは
出力差電圧がゼロでないときラッシュスルー電流を効果
的に抑制するが、差電圧がゼロの時に生じるそれらのト
リップポイントでは抑制能力を失う。この隔Ｉｌ！ｔ／
遮断回路はゼロの差電圧が送られる直前に作動状態にさ
れて、出力トランジスタを制御されたレートで遮断し、
これによりその時の出力段の電力浪費を確実に回避する
。

（以　下　余　白） 添付図面を参照して、第１図は本発明の好ましい実施例
によるリニア電力増幅器１０を示す。

増幅器１０は２つのアナログ入力、即ちＩＮＦで示した
正の入力１２及びＩＮＮで示した負の入力１４と、４つ
の論理入力、即ちＥＮ、ＥＮＢ。

ＣＢＳ、ＣＢＳＢとを有し、その動作は第３図を参照し
て後で説明する。増幅器１０はまた２つの出力、即ち０
ＵＴＰで示す正の出力１６と０ＵＴＮで示す負の出力１
８とを有する。正の出力１６と負の出力１８との間には
負荷２０が接続されている。負の出力１８と正の入力１
２との間には第１のフィードバック抵抗２２が接続され
、同様に正の出力１６と負の入力１４との間には第２の
フィードバック抵抗２４が接続されている。

正の入力１２には別の抵抗２６が接続され、その他端は
ＶＩＮＰで示した第１の入力端子２８に接続されている
。同様に、負の入力１４は抵抗３０を介してＶＩＮＮで
示した別の入力端子３２に接続されている。

増幅器１０は大きな差動電圧利得を有する。

抵抗２２．２４．２６．３ｏによる負の差動フィードバ
ックにより、閉ループ総合電圧利得がこれらの抵抗の比
率により設定される。第１図の閉ループ増幅器は特定の
電圧波形を低インピーダンス負荷に供給するために用い
られる。その結果、増幅器１ｏは大きな出方電圧を発生
できるように設計されている。

第２図は、増幅器１ｏの単純化回路図である。

増幅器１０はＡＢ級の高スリュー電流（ｈｉ、ｇｈ　ｓ
ｌｅｗｃｕｒｒｅｎｔ）入力段３３を有する。入力段３
３は正の入力端子１２の電圧から負の入力端子１４の電
圧を差し引いた電圧により制御される第１の電流源３４
及び負の入力端子１４の電圧から正の入力端子１２の電
圧を差し引いた電圧により制御される第２の電流源３６
の２つの電流源を有する。電流源３４と正の供給電圧Ｖ
ＣＣとの間にはｐチャンネルトランジスタ３８が接続さ
れ、そのソースはＶＣＣに、またゲートとドレインは電
流源３４に接続されている。電流源３４のもう一方の端
子にｎチャンネルトランジスタ゛４ｏが接続され、その
ソースは第２図においてアースとして示される負の供給
電圧に接続され、またドレインとゲートは電流源３４に
接続されている。同様に、電流源３６とＶＣＣとの間に
は別のｐチャンネルトランジスタ４２が接続され、その
ソースはｖＣＣにまたゲートはドレインと共に電流源３
６に接続されている。電流源３６のもう一方の端子には
別のｎチャンネルトランジスタ４４が接続され、そのソ
ースはアースに、ゲートとドレインは電流源３６に接続
されている。

入力段において、ｐチャンネルトランジスタ３８のゲー
トは２つの別のｐチャンネルトランジスタ４６．４８の
ゲートに接続されている。

ｐチャンネルトランジスタ４６．４８のソースはＶＣＣ
に接続されている。ｐチャンネルトランジスタ４６のド
レインはｎチャンネルトランジスタ５０のドレインに接
続され、またｐチャンネルトランジスタ４８のドレイン
は別のｎチャンネルトランジスタ５２のドレインに接続
されている。

ｎチャンネルトランジスタ５０，５２のソースはアース
に接続され、それらのゲートはｎチャンネルトランジス
タ４４のゲートに接続されている。

さらに、ｐチャンネルトランジスタ４２のゲートは２つ
の別のｐチャンネルトランジスタ５８．６０のゲートに
接続されている。ｐチャンネルトランジスタ５８．６ｏ
のソースはｖｃｃに接続されている。ｐチャンネルトラ
ンジスタ５８のドレインは別のｎチャンネルトランジス
タ６２のドレインに接続され、ｐチャンネルトランジス
タ６゜のドレインは別のｎチャンネルトランジスタ６４
のドレインに接続されている。ｎチャンネルトランジス
タ６２，６４のソースはアースに接続され、またそれら
のゲートはｎチャンネルトランジスタ４０のゲートに接
続されている。

第２図に示した出力段は４つの出力トランジスタ５４．
５６．６６．６８を有する。上部ｐチャンネル出力トラ
ンジスタ５４のゲートはＰチャンネルトランジスタ４６
のドレインに接続され、また下部ｎチャンネル出力トラ
ンジスタ５６のゲートはρチャンネルトランジスタ４８
のドレインに接続されている。上部ｐチャンネル出力ト
ランジスタ５４のソースはｖＣＣに接続され、そのドレ
インは増幅器１０の負の出力１８に接続されている。下
部ｎチャンネル出力トランジスタ５６のソースはアース
に接続され、またそのドレインは負の出力１８に接続さ
れている。

同様に、上部ｐチャンネル出力ドランジスタロ６のゲー
トはｎチャンネルトランジスタ５８のドレインに接続さ
れ、また下部ｎチャンネル出力ドランジスタロ８のゲー
トはｎチャンネルトランジスタ６０のドレインに接続さ
れている。上部ｐチャンネル出力ドランジスタロ６のソ
ースはＶＣＣに接続され、またそのドレインは増幅器１
０の正の出力１６に接続されている。下部ｎチャンネル
出力ドランジスタロ８のソースはアースに接続され、そ
のドレインは正の出力１６に接続されている。かくして
、トランジスタ５４．５６及びトランジスタ６６．６８
は入力段３３により駆動される増幅器１０の出力段を形
成する。

第２図の出力段にはまた４つの交差結合トランジスタ７
０．７２．７４．７６が設けられている。交差結合トラ
ンジスタ７０はｐチャンネル、　トランジスタであり、
そのソースはＶＣＣに、ドレインは上部ｐチャンネル出
力トランジスタ５４のゲートに、またゲートは上部ｐチ
ャンネル出力ドランジスタロ６のゲートに接続されてい
る。

交差結合トランジスタ７２もまたｐチャンネルトランジ
スタであり、そのソースはｖＣＣに、ドレインは上部ｐ
チャンネル出力ドランジスタロ６のゲートに、またゲー
トは上部ｐチャンネル出力トランジスタ５４のゲートに
接続されている。交差結合トランジスタ７４はｎチャン
ネルトランジスタであり、そのソースはアースに、ドレ
インは下部ｎチャンネル出力トランジスタ５６のゲート
に、またゲートは下部ｎチャンネル出力ドランジスタロ
８のゲートに接続されている。交差結合トランジスタ７
６もまたｎチャンネルトランジスタであり、そのソース
はアースに、ドレインは下部ｎチャンネル出力ドランジ
スタロ８のゲートに、またゲートは下部ｎチャンネル出
力トランジスタ５６のゲートに接続されている。

動作について説明すると、第２図の増幅器１０は電流源
３４．３６を流れる電流の大きさを制御する入力端子１
２．１４上の電圧を感知する。

電流源３４と３６を流れる電流が等しいとき、トランジ
スタ３８．４０．４２．４４を流れる電流もまた等しい
、ｐチャンネルトランジスタ３８を梳れる電流はｐチャ
ンネルトランジスタ４６．４８を流れる電流に反映し、
ｐチャンネルトランジスタ４２を流れる電流はｎチャン
ネルトランジスタ５８．６０を流れる電流に反映し、ま
たｎチャンネルトランジスタ４４を流れる電流はｎチャ
ンネルトランジスタ５０．５２を流れる電流に反映し、
さらにｎチャンネルトランジスタ４０を流れる電流はｎ
チャンネルトランジスタ６２．６４を流れる電流に反映
する。このような電流平衡状態のもとでは、上部ｐチャ
ンネル出力トランジスタ５４．６６のゲート電圧は等し
く、また下部ｎチャンネル出力トランジスタ５６．６８
のゲート電圧も等しい。増幅器１０のトランジスタの特
性は、かかる条件のもとでは出力トランジスタ５４．５
６．６６．６８は遮断状態にあるがそれらのゲート−ソ
ース電圧が僅かでも上昇すると導通をまさに回復せんと
する状態にあるように選択されている。

例えば、入力１２．１４にかかる差動入力電圧の正の値
が大きくなると、電流源３４を流れる電流が増加し始め
ると共に電流源３６を流れる電流が減少を開始する。電
流源３４の電流の増加によりｐチャンネルトランジスタ
３８及びｎチャンネルトランジスタ４０を流れる電流が
増加する。

このように電流が増加するとｐチャンネルトランジスタ
４６．４８及びｎチャンネルトランジスタ６２．６４が
それらを流れる電流を増加させようとする。別の言い方
をすれば、ｐチャンネルトランジスタ４６．４８及びｎ
チャンネルトランジスタ６２．６４により反映される電
流にはｐチャンネルトランジスタ３８及びｎチャンネル
トランジスタ４０を流れる電流に比例する上限がある。

同様に、電流源３６を流れる電流が減少するとｐチャン
ネルトランジスタ４２及びｎチャンネルトランジスタ４
４を流れる電流が減少する。

この電流の減少はｐチャンネルトランジスタ５８．６０
及びｎチャンネルトランジスタ５０．５２を流れる電流
に反映される。このような電流不平衡状態のもとでは、
ｐチャンネルトランジスタ４６．４８のドレインの正の
電圧はさらに大きくなり、そのため上部ｐチャンネル出
力トランジスタ５４が強制的にオフとなると共に下部ｎ
チャンネル出力トランジスタ５６がオンになる。

同様に、ｎチャンネルトランジスタ６２．６４のドレイ
ンの負の電圧がさらに大きくなって、上部ｐチャンネル
出力ドランジスタロ６がオンになると共に下部ｎチャン
ネル出力ドランジスタロ８が強制的にオフにされる。

ところで、電流源３４．３６を流れる電流が等しいとき
は、４つの交差結合トランジスタ７０．７２．７４．７
６は遮断状態であって、そのゲート−ソース電圧が僅か
でも上昇すると直ちに導通する状態にある。前のバラグ
ラフで説明した例において、入力１２．１４にかかる差
動電圧の正の値が大きくなり、ｐチャンネルトランジス
タ４６．４８のドレインもさらに大きくなると、ｐチャ
ンネル交差結合トランジスタ７２が激しくオフ状態とな
り、そのため上部ｐチャンネル出力ドランジスタロ６が
導通させられる。またｎチャンネル交差結合トランジス
タ７６が導通し、下部ｎチャンネル出力ドランジスタロ
８のオフ状態への移行を助ける。さらに、入力１２．１
４にかかる差動電圧の正の値が大きくなり、ｎチャンネ
ルトランジスタ６２．６４のドレインの負の値がさらに
大きくなると、ｐチャンネル交差結合トランジスタ７０
が導通して上部ｐチャンネル出力トランジスタ５４をオ
フにする。また％ｎチャンネル交差結合トランジスタ７
４が激しくオフとなって、下部ｎチャンネル出力トラン
ジスタ５６を導通させる。従って、交差結合トランジス
タ７０−７６は、ｐチャンネル出力トランジスタ５４ま
たは６６の一方とｎチャンネル出力トランジスタ５６ま
たは６Ｂの一方とが他方の出力１６または１８の対応出
力トランジスタが導通状態にあるとき確実にオフ即ち遮
断状態に維持されるように動作する。

別の言い方をすれば、交差結合トランジスタ７０−７６
はそれらが導通状態にあるときは電流分路として働く。

電流を反映する電流ミラートランジスタ４Ｂ−５２，５
８−６４は、これらの交差結合トランジスタ７０−７６
の電流シンク能力を凌駕するに充分な電流を供給するま
で、それらに対応する出力トランジスタ５４．５６．６
６または６８は導通させることができない。

例えば、ｐチャンネルトランジスタ４８のドレイン電圧
がｎチャンネル出力トランジスタ５６のしきい電圧以上
に増加するためには、ｐチャンネルトランジスタ４８に
より供給される電流はｎチャンネルトランジスタ５２及
びｎチャンネル交差結合トランジスタ７４によりシンク
されつつある電流よりも大きい値を持つ必要がある。

ｎチャンネル交差結合トランジスタ７４によりシンクさ
れつつある電流は下部ｎチャンネル出力ドランジスタロ
８のゲート電圧と同じそのゲート電圧により決まる。従
うて、下部ｎチャンネル出力ドランジスタロ８のゲート
電圧が出力ドランジスタロ８を導通させるに充分な大き
さであれば、ｎチャンネル交差結合トランジスタ７４も
また導通状態にあって、下部ｎチャンネル出力トランジ
スタ５６のゲートをそのしきい電圧以下に引き下げ、従
ってそのトランジスタの導通を阻止する。

交差結合トランジスタ７４はまた２つのトランジスタの
ゲートが互いに接続され、それらのソースが同じ基準電
圧に接続されているという理由で下部ｎチャンネル出力
ドランジスタロ８が第２のトランジスタである一対の電
流ミラートランジスタの一方であるとみることが可能で
ある。

従って、交差結合トランジスタフ４を流れる電流は下部
ｎチャンネル出力ドランジスタロ８を流れる電流に比例
する。同様に、交差結合トランジスタ７６及び下部ｎチ
ャンネル出力トランジスタ５６、交差結合トランジスタ
７ｏ及び上部ｐチャンネル出力ドランジスタロ６並びに
交差結合トランジスタ７２及び上部ｐチャンネル出力ト
ランジスタ５４もまた電流ミラートランジスタの対とみ
ることが可能である。

ラッシュスルー電流は上部ｐチャンネル出力トランジス
タ５４．６６からそれらに対応するｎチャンネル出力ト
ランジスタ５６．６８に直接流れるのであるが、交差結
合トランジスタ７〇−７６の上述した動作により上部ｐ
チャンネル出力トランジスタ５４．６６または下部ｎチ
ャンネル出力トランジスタ５６．６８の同時動作だけが
直接制御される。しかしながら、出力１６．１８にかか
る差動電圧がゼロでない場合、交差結合トランジスタ７
０−７６の動作によりそれぞれの出力段を流れるラッシ
ュスルー電流が減衰させられる。

当業者にとフては、出力トランジスタ及び交差結合トラ
ンジスタの相対的なサイズによりラッシュスルー電流と
クロスオーバーひずみとの間のトレードオフ関係が決ま
ることがわかる。出力段をＡＢ級動作させるためには、
交差結合トランジスタを出力段のラッシュスルー電流を
最小源に抑えるに充分なだけ大きくして、しかもクロス
オーバーひずみを生ぜしめろ過大な出力デッドバンドを
回避するに充分なだけ小さくする。

（以　下　余　白） 第３図は、リニア電力増幅器１０の詳細な回路図である
。第３図の点線で囲んだ領域内の電流源３４．３６は、
当業者によく知られた回路よりな゛る。バイアス電圧Ｂ
ＶＯＰ％　ＢＶＯＮ、ＢＶＰ。

ＢＶＮは第５Ａ、５Ｂ図の回路により供給される。第３
図の回路と第２図の回路との違いは、各出力トランジス
タのゲートと対応する電流ミラー駆動トランジスタのド
レインとの間に点線８０、Ｂ２．８４．８６で囲んだ別
の回路を設けたことである。詳しく説明すると、回路８
０は上部ｐチャンネル出力トランジスタ５４のゲートと
ｐチャンネルトランジスタ４６のドレインとの間に接続
されている。回路８２は上部ｐチャンネル出力ドランジ
スタロ６のゲートとｐチャンネルトランジスタ５８のド
レインとの間に接続されている。回路８４は下部ｎチャ
ンネル出力トランジスタ５６のゲートとｎチャンネルト
ランジスタ５２のドレインとの間に接続されている０回
路８６は下部ｎチャンネル出力ドランジスタロ８のゲー
トとｎチャンネルトランジスタ６４のドレインとの間に
接続されている。

回路８０−８６は木質的に同一で、それぞれの出力トラ
ンジスタのゲートとそれぞれの駆動トランジスタのドレ
インとの間に接続された伝送ゲート８８を有する。回路
８０はまた、駆動トランジスタ４６のドレインとＶＣＣ
との間に直列接続したキャパシタ９０とｐチャンネルト
ランジスタ９２とを有し、ｐチャンネルトランジスタ９
２のゲートは論理信号ＣＢＳＢに接続されている。

回路８０はさらに駆動トランジスタ４６のドレインとＶ
ＣＣとの間に結合されたｐチャンネルトランジスタ９４
を有し、そのトランジスタのゲートはキャパシタ９０と
ｐチャンネルトランジスタ９２との間の共通ノードに接
続されている。回路８０はまた上部ｐチャンネル出力ト
ランジスタ５４のゲートとＶＣＣとの間に直列に接続さ
れた２つのｐチャンネルトランジスタ９６．９８を有し
、ｐチャンネルトランジスタ９６のゲートは論理信号Ｅ
Ｎより駆動され、ｐチャンネルトランジスタ９８のゲー
トはバイアス電圧ＢＶＯＰにより駆動される。第３図に
示すように、回路８２は回路８０と同一であり、回路８
４と８６はｐチャンネルトランジスタの代りにｎチャン
ネルトランジスタを用いたこと、またＣＢＳＢの代りに
ＣＢＳを用いたこと、ＥＮの代りにＥＮＢを用いたこと
、さらにＢＶＯＰの代りにＢＶＯＮを用いたことを除き
回路８０．８２と同じである。

回路８０−８６は、第４図に示すようにそれぞれが抵抗
２２と２６の共通ノード及び２４と３０の共通ノードと
リニア電力増幅器１０のプラス及びマイナス入力１２．
１４との間に接続された２つの伝送ゲート１００，１０
２よりなる別のスイッチング回路と共に用いられる。さ
らに、電力増幅器１０のプラス及びマイナス入力１２．
１４はそれぞれｎチャンネルトランジスタ１０４．１０
６を介して入力電圧ＶＩＮＰ、ＶＩＮＮにそれぞれ接続
されている。

本発明の好ましい実施例はＴ１プロトコルに従ってパル
スを伝送ライン上に駆動する目的で設計されている。通
常の動作では、電力増幅器１０が入力端子ＶＩＮＰ％Ｖ
ＩＮＮ上の信号電圧を受信し、伝送ライン上にパルスを
駆動するとき、ｎチャンネルトランジスタ１０４，１０
６は遮断状態にあり、伝送ゲート１００．１０２は導通
状態にある。

また電力増幅器１０において伝送ゲート８８は導通状態
に、トランジスタ９６，９２は遮断状態にある。これら
の状態により増幅器は差動フィードバックが第１図に示
した抵抗２２．２４．２６．３０により得られる閉ルー
プ構成となる。この閉ループ構成では、交差結合トラン
ジスタ７０−７６は増幅器１０の出力がゼロ差動電圧に
維持されないためラッシュスルー電流を有効に抑制する
。

ゼロの差動出力電圧が差動出力電圧を伝送ライン上に送
信する場合、電力増幅器１０は開ループ、バイアス−リ
フレッシュモードにおかれる。

このモードでは、入力信号ＶＩＮＰ、ＶＩＮＮが差動ゼ
ロ電圧にセットされ、ｎチャンネルトランジスタ１０４
．１０８が導通状態に、また伝送ゲート１００、１０２
が遮断状態にされて差動ゼロ電圧が電力増幅器１０の正
及び負の入力１２．１４上に強制的に送られる。同時に
、伝送ゲート８８は遮断状態に、トランジスタ９６は適
宜ＥＮまたはＥＮＢによりイネーブル状態に、また上部
Ｐ−チャンネル出力トランジスタ５４．８６のゲートは
トランジスタ９８を介してｖＣＣの方に引き寄せられる
。同様に、ｎチャンネル出力トランジスタ５６．６８の
ゲートはｐチャンネルトランジスタ９８に対応するｎチ
ャンネルトランジスタを介してアースの方に引き寄せら
れる。バイアス電圧ＢＶＯＰ％ＢＶＯＮの値及びｐチャ
ンネルトランジスタ９８及びその対応素子のサイズはリ
ニア電力増幅器１０の出力がパルスの後縁において所望
のスロープをもつように選択されている。

またこの時点において、出力段のバイアスがリフレッシ
ュされる。トランジスタ９２及びその対応トランジスタ
は適宜ＣＢＳまたはＣＢＳＢにより導通状態におかれ、
このためトランジスタ９４及びその対応トランジスタが
ダイオードとして働く、この時、入力段は名目上平衡状
態にあるため、電流トランジスタ４６−５２及び５８−
６４に同じ電流が流れる傾向がある。別の回路８０−８
８がなければ、これらの電流トランジスタのドレイン電
圧は電流トランジスタの出力コンダクタンスのみにより
決定され、出力段に大きいラッシュスルー電流が流れる
ようにすることが可能であろう。トランジスタ９４及び
その対応素子がダイオードとして接続されると、それら
のドレインを１つのしきい電圧近くに強制的に変化させ
るに必要なバイアス電流をシンクさせる。この電流は電
流トランジスタ４６−５２及び５８−６４の出力コンダ
クタンスの作用を克服するための電流分と増幅器の入力
段のミスマツチにより生じるオフセット電流を打ち消す
別の電流分とを含む。

リニア電力増幅器１０が通常動作に戻ると、キャパシタ
９０及びその対応素子に蓄積された電圧によりトランジ
スタ９４及びその対応素子が、全ての出力トランジスタ
５４．５６．６６．６８がそれらのカットオフ点にバイ
アスされるような一定のバイアス電流を供給する。かく
して、駆動電流が流れるとただちにそれぞれの出力トラ
ンジスタが遮断或いは導通状態となる。このようにして
、キャパシタ９０及びその対応素子の動的バイアスが出
力段のラッシュスルー電流及びクロスオーバひずみを抑
制する。

以上より、別の回路８０−８６は３つの機能を有する。

まず第１に、出力段を入力段から隔離してゼロ出力の時
出力段の遮断及びバイアスリフレッシングを可能にする
。第２に、出力トランジスタを制御された態様で遮断状
態にしてゼロ差動出力電圧において生じる可能性のある
ラッシュスルー電流を消滅させる。最後に、出力段をほ
ぼＡＢ級モードにバイアスするための動的バイアス電流
を供給する。これらの回路は交差結合トランジスタ７０
−７６に関連して増幅器の全てのモードにおいてラッシ
ュスルー電流を抑制する。

第５Ａ図は、第３図において用いるバイアス電圧ＢＶＰ
、ＢＶＮの発生に用いられる回路の概略図である。入力
電流Ｂｌｌは増幅器において適当なバイアス電流を発生
させる所望のバイアス電圧ＢＶＰ、ＢＶＮを供給するよ
うに選択される。

第５Ｂ図は第３図のバイアス電圧ＢＶＯＰ。

ＶＶＯＮの発生に用いる回路の概略図である。

入力電流Ｂｒ２は、上述したパルスの後縁において適当
なスロープを生ぜしめる所望のバイアス電圧ＢＶＯＰ、
ＢＶＯＮを供給するように選択されている。第５Ａ、５
Ｂ図の回路により発生されるバイアス電圧は好ましい実
施例では直流電圧である。しかしながら、直流ＢＩ２入
力端子により発生されるものとは異なる電圧パスル波形
の後縁を生ぜしめるためにＢ　■２７４．流として時間
により変化する電流を用いるのも本発明の範囲内である
。

！６図は、第３及び第４図の論理電圧の発生に用いる回
路の概略図である。第６図においてＯＺＢ　（出力ゼロ
バ−）で示した入力信号は、リニア電力増幅器１０の通
常動作時においては高即ち論理ルベル、またリニア電力
増幅器１０がラインにゼロ電圧を供給しキャパシタ９０
上のバイアス電圧がリフレッシュされている時は低また
は論理Ｏレベルである。Ｏ’ＺＢ信号はＮＯＲゲート１
０８の１つの入力とインバータ１１０の入力に接続され
ている。インバータ１１０の出力は別のＮＯＲゲート１
１２の１つの入力に接続され、その出力は別のインバー
タ１１４の入力に接続されている。インバータ１１４の
出力は信号ＥＮＢを形成し、また別のインバータ１１Ｂ
の入力にも接続されている。インバータｌｌｌ＋の出力
は信号ＥＮを形成し、また遅延回路１１８の入力に接続
されている。

遅延回路１１８の出力はＮＯＲゲート１０８の第２の入
力に接続され、その出力は別のインバータ１２０の入力
に接続されている。インバータ１２０の出力は信号ＣＢ
ＳＲを形成し、また別のインバータ１２２の入力に接続
されている。インバータ１２２の出力は信号ＣＢＳを形
成し、ＮＯＲゲート１１２の第２の入力に接続されてい
る。

（以　下　余　白） 動作について説明すると、ＯＺＢ信号が低レベルとなっ
てリニア電力増幅器１０の出力をゼロに変化させると、
ＥＮＢ出力が高レベルとなりＥＮ出力が低レベルとなる
。遅延回路１１８の遅延により決まる短い時間ののち、
ＣＢＳＢ出力が低レベルとなりＣＢＳ出力が高レベルと
なる。この状態はＯＺＢ入力が再び高レベルとなり、Ｃ
ＢＳＢ出力が高レベル、ＣＢＳ出力が低レベルとなるま
で保持され、その後ＥＮＢ出力が低レベル、ＥＮ出力が
高レベルとなる。

ラッシュスルー電流を制限するための出力トランジスタ
の交差結合による制御は上述の説明では差動プッシュプ
ル出力に対して行なわれる。

しかしながら、この交差結合による制御は単一のプッシ
ュプル出力段内においても用いることが可能である。単
一の出力段に用いる場合、下部出力トランジスタを駆動
する電圧を用いて上部出力トランジスタの制御端子に結
合された電流源を制御し、同様に、上部出力トランジス
タの制御端子の電圧により下部出力トランジスタの制御
端子に接続された電流源を制御する。これらの交差結合
電流源は、出力トランジスタの一方をその他方が有意な
電流を導通しているとき遮断し、それによ・り出力トラ
ンジスタに過大なラッシュスルー電流が流れるのを防止
する。この単一段における交差結合によりラッシュスル
ー電流は直接制限され、従りてこの作用は出力電圧がゼ
ロのと咎でも有効である。

第７図は、シングルエンド増幅器の出力トランジスタと
、その出力トランジスタのラッシュスルー電流を制御す
るために設けた交差結合トランジスタ回路との回路図で
ある。第３図の出力及び交差結合トランジスタ６６．６
８．７２．７６を第７図の回路と置き換えることが可能
である。同様に、第３図の出力及び交差結合トランジス
タ５４．５６．７０，７４を第７図の回路により置換す
ることも可能である。第７図に示すように、上部ｐチャ
ンネル出力ドランジスタロ６のゲートはｐチャンネルト
ランジスタ２３０のゲートに接続され、そのソースはｖ
ＣＣに、またドレインはｎ２１１Ｌチヤンネルトランジ
スタ２３２のトレイン及びゲートに接続されている。ｎ
チャンネルトランジスタ２３２のソースはアースに接続
されている。ｎチャンネルトランジスタ２３２のゲート
には別のｎチャンネルトランジスタ２３４のゲートが接
続され、そのソースはアースに、ドレインは下部ｎチャ
ンネル出力ドランジスタロ８のゲートに接続されている
。下部ｎチャンネル出力ドランジスタロ８のゲートはま
たｎチャンネルトランジ　′スタ２３６のゲートに接続
され、そのソースはアースに、ドレインはｐチャンネル
トランジスタ２３８のドレイン及びゲートに接続されて
いる。ｐチャンネルトランジスタ２３８のソースはＶＣ
Ｃに接続されている。ｐチャンネルトランジスタ２３８
のゲートはまた別のｐチャンネルトランジスタ２４０の
ゲートに接続され、そのソースはｖＣＣに、ドレインは
上部ｐチャンネル出力ドランジスタロ６のゲートに接続
されている。

動作について説明すると、上部ｐチャンネル出力ドラン
ジスタロ６のゲート電圧を用いてｐチャンネルトランジ
スタ２３０を流れる電流が制御される。（これは上部ｐ
チャンネル出力ドランジスタロ６を流れる電流に比例す
る電流を得るためのものと考えることが可能である）、
この電流は、下部ｎチャンネル出力ドランジスタロ８の
ゲートからの電流をシンクさせようとするトランジスタ
２３２．２３４により反映される。同様に、下部ｎチャ
ンネル出力ドランジスタロ８のゲート電圧を用いてｎチ
ャンネルトランジスタ２３６を流れる電流が制御される
。（同様に、これは下部ｎチャンネル出力ドランジスタ
ロＢを流れる電流に比例する電流を得るあためのものと
考えることが可能である）。この電流は、上部ｐチャン
ネル出力ドランジスタロ６のゲートに電流を流そうとす
るｐチャンネルトランジスタ２３８，２４０により反映
される。上部ｐチャンネル出力ドランジスタロ６のゲー
ト電圧が上部ｐチャンネル出力ドランジスタロ６を有意
な導通状態にさせるに充分、なほどＶＣＣより低い値に
あれば、ｐチャンネルトランジスタ２３０が導通する。

このためトランジスタ２３２．２３４よりなるｎチャン
ネル電流ミラーが下部ｎチャンネル出力ドランジスタロ
８のゲートノードからの電流をシンクさせようとして、
下部ｎチャンネル出力ドランジスタロ８が導通しないよ
うにする。しかしながら、上部ｐチャンネル出力ドラン
ジスタロ６のゲート電圧が上部ｐチャンネル出力ドラン
ジスタロ６の導通を阻止するに充分な高い値にある場合
、ｐチャンネルトランジスタ２３０は導通しない。この
ためｎチャンネルトランジスタ２３２，２３４は電流を
シンクさせず、下部ｎチャンネル出力ドランジスタロ８
が導通する。

同様に、２３６，２３８．２４０は下部ｎチャンネル出
力ドランジスタロ８が導通状態にあるとき上部ｐチャン
ネル出力ドランジスタロ６が導通しないようにし、また
下部ｎチャンネル出力ドランジスタロ８が遮断状態にあ
るとき上部ｐチャンネル出力ドランジスタロ６を導通さ
せる。

トランジスタ２３０．２３２．２３４，２３６，２３８
．２４０により反映される出力トランジスタ電流の割合
が出力デッドバンドとラッシュスルー電流との間のトレ
ードオフ関係を決める。この比率が大きければラッシュ
スルー電流がスイッチポイント近くに減少するが出力デ
ッドバンドが増大する可能性がある。ｐチャンネルトラ
ンジスタ２３８，２４０のソースをｖＣＣに接続される
ものとしで、またｎチャンネルトランジスタ２３２．２
３４のソースをアースに接続されるものとして示したが
、当業者であればＶＣＣ及びアースの代りに他の適当な
基準電圧に接続可能なことが理解されるであろう。

以上において、増幅器のプッシュプル出力段を流れるラ
ッシュスルー電流を有効に制御する回路″を備えたリニ
ア電力増幅器について説明した。

本発明をある特定の実施例に関連して説明したが、かか
る実施例の詳細は限定的なものでなくて説明の目的をも
つものにすぎないことを理解されたい。当業者であれば
、本明細書において説明した本発明の精神及び範囲から
逸脱することなくその構成や動作において種々の変形例
または設計変更が可能であることが理解されるであろう
。

【図面の簡単な説明】

第１図は、本発明によるフィードバック抵抗を有するリ
ニア電力増幅器の簡単なブロック図である。 第２図は、本発明によるリニア電力増幅器の簡単な概略
図である。 第３図は本発明によるリニア電力増幅器の詳細な回路図
である。 第４図は、本発明によるリニア電力増幅器の詳細なブロ
ック図である。 第５Ａ及び５Ｂ図は、第３図のバイアス電圧を供給する
ためのバイアス電圧発生回路の回路図である。 第６図は、第３図の論理信号を供給するためのスイッチ
ング回路の回路図である。 第７図は、本発明による交差結合単一出力段の回路図で
ある。 １０・・・・リニア電力増幅器 １２・・・・正入力 １４・・・・負入力 １６・・・・正出力 １８・・・・負出力 ３４．３６・・・・電流源 ５４．５６．６６．６８・・・・出力トランジスタ７０
．７２．７４．７６・・・・交差結合トランジスタ 出願人；　　クリスタル・セミコンダクター・コーポレ
ーシゴン代　理　人：加藤　紘一部（番ま力１１名）Ｆ
ＩＧ、Ｉ ＦＩＧ、４

Claims (17)

【特許請求の範囲】
1. （１）正出力が第１基準電圧とその正出力の間に結合さ
   れた第１の出力トランジスタにより少なくとも部分的に
   駆動され、また負出力が第１基準電圧とその負出力との
   間に結合された第２の出力トランジスタにより少なくと
   も部分的に駆動される増幅器出力段において、 （ａ）第１出力トランジスタの制御端子に結合され且つ
   第２出力トランジスタの制御端子の電圧に応答して流れ
   る電流が第１出力トランジスタの導電率を変化させるよ
   うにした第１の可変電流分路と、 （ｂ）第２出力トランジスタの制御端子に結合され且つ
   第１出力トランジスタの制御端子の電圧に応答して流れ
   る電流が第２出力トランジスタの導電率を変化させるよ
   うにした第２の可変電流分路とより成ることを特徴とす
   る増幅器出力段。
2. （２）正出力がまた第２基準電圧との間に結合された第
   ３の出力トランジスタにより駆動され、負出力がまた第
   ２基準電圧との間に結合された第４の出力トランジスタ
   により駆動され、増幅器出力段がまた、 （ａ）第３出力トランジスタの制御端子に結合され且つ
   第４出力トランジスタの制御端子の電圧に応答して流れ
   る電流が第３出力トランジスタの導電率を変化させるよ
   うにした第３の可変電流分路と、 （ｂ）第４出力トランジスタの制御端子に結合され且つ
   第３出力トランジスタの制御端子に応答して流れる電流
   が第４出力トランジスタの導電率を変化させるようにし
   た第４の可変電流分路とを具備することを特徴とする請
   求項第（１）項に記載の増幅器出力段。
3. （３）正出力が第１の基準電圧との間に結合された第１
   の上部出力トランジスタ及び第２の基準電圧との間に結
   合された第１の下部出力トランジスタにより駆動され、
   負出力が第１基準電圧との間に結合された第２の上部出
   力トランジスタ及び第２基準電圧との間に結合された第
   ２の下部出力トランジスタにより駆動される増幅器出力
   段であって、 （ａ）第１基準電圧と第１上部出力トランジスタの制御
   端子との間に結合され且つ制御端子が第２上部出力トラ
   ンジスタの制御端子に結合された第１の交差結合トラン
   ジスタと、 （ｂ）第１基準電圧と第２上部出力トランジスタの制御
   端子との間に結合され且つ制御端子が第１上部出力トラ
   ンジスタの制御端子に結合された第２の交差結合トラン
   ジスタとより成ることを特徴とする増幅器出力段。
4. （４）第１下部出力トランジスタの制御端子と第２基準
   電圧との間に結合され且つ制御端子が第２下部出力トラ
   ンジスタの制御端子に結合された第３の交差結合トラン
   ジスタと、 （ｂ）第２下部出力トランジスタの制御端子と第２基準
   電圧との間に結合され且つ制御端子が第１下部出力トラ
   ンジスタの制御端子に結合された第４の交差結合トラン
   ジスタとをさらに含んでなることを特徴とする請求項第
   （３）項に記載の増幅器出力段。
5. （５）第１、第２、第３及び第４の交差結合トランジス
   タがＭＯＳトランジスタであることを特徴とする請求項
   第（４）項に記載の増幅器出力段。
6. （６）第１及び第２の出力を有する増幅器であつて、 （ａ）差電流が第１の入力の電圧により少なくとも部分
   的に制御される第１及び第２の電流信号を発生する手段
   と、 （ｂ）流れる電流の上限が第１電流源を流れる電流に比
   例する第３の電流源と流れる電流の上限が第２電流源を
   流れる電流に比例する第４の電流源との直列回路と、 （ｃ）第１出力と第１の基準電圧との間に結合され且つ
   制御端子が第３と第４の電流源との間のノードに結合さ
   れた第１の出力トランジスタと、 （ｄ）流れる電流の上限が第２電流源を流れる電流に比
   例する第５の電流源と、流れる電流の上限が第１電流源
   を流れる電流に比例する第６の電流源との直列回路と、 （ｅ）第２出力と第１基準電圧との間に結合され且つ制
   御端子が第５と第６の電流源との間のノードに接続され
   た第２の出力トランジスタと、 （ｆ）流れる電流が第２出力トランジスタの制御端子の
   電圧に比例する、第１出力トランジスタの制御端子に結
   合された第１の電流分路手段と、 （ｇ）流れる電流が第１出力トランジスタの制御端子の
   電圧に比例する、第２出力トランジスタの制御端子に結
   合された第２の電流分路手段とより成ることを特徴とす
   る増幅器。
7. （７）第１電流分路手段が、第１出力トランジスタの制
   御端子と第１基準電圧との間に結合され且つ制御端子が
   第２出力トランジスタの制御端子に結合されたトランジ
   スタより成り、第２電流分路手段が、第２出力トランジ
   スタの制御端子と第１基準電圧との間に結合され且つ制
   御端子が第１出力トランジスタの制御端子に結合された
   トランジスタより成ることを特徴とする請求項第（６）
   項に記載の増幅器。
8. （８）流れる電流の上限が第１電流源を流れる電流に比
   例する第７の電流源と、流れる電流の上限が第２電流源
   を流れる電流に比例する第８の電流源との直列回路と、 （ｂ）第１出力と第２の基準電圧との間に結合され且つ
   制御端子が第７と第８の電流源との間のノードに結合さ
   れた第３の出力トランジスタと、 （ｃ）流れる電流の上限が第２電流源を流れる電流に比
   例する第９の電流源と、流れる電流の上限が第１電流源
   を流れる電流に比例する第１０の電流源との直列回路と
   、 （ｄ）第２出力と第２基準電圧との間に結合され且つ制
   御端子が第９と第１０の電流源との間のノードに結合さ
   れた第４の出力トランジスタと、 （ｅ）流れる電流が第４出力トランジスタの制御端子の
   電圧に応答する、第３出力トランジスタの制御端子に結
   合された第３の電流分路手段と、 （ｆ）流れる電流が第３出力トランジスタの制御端子に
   応答する、第４出力トランジスタの制御端子に結合され
   た第４の電流分路手段とより成ることを特徴とする請求
   項第（６）項に記載の増幅器。
9. （９）第３電流分路手段が、第２基準電圧と第３出力ト
   ランジスタの制御端子との間に結合され且つ制御端子が
   第４出力トランジスタの制御端子に結合されたトランジ
   スタより成り、第４電流分路手段が、第２基準電圧と第
   ４出力トランジスタの制御端子との間に結合され且つ制
   御端子が第３出力トランジスタの制御端子に結合された
   トランジスタより成ることを特徴とする請求項第（８）
   項に記載の増幅器。
10. （１０）第３と第４電流源との間のノードと第１出力ト
    ランジスタの制御端子との間に結合され、制御信号に応
    答して第３と第４の電流源のノードを第１出力トランジ
    スタの制御端子から隔離し、また第１出力トランジスタ
    の制御端子を第１出力トランジスタを遮断する電圧に結
    合する回路を具備してなることを特徴とする請求項第（
    ６）項に記載の増幅器。
11. （１１）第１電流源と第２電流源との間の差電流が第１
    入力と第２入力の電圧の差に比例することを特徴とする
    請求項第（６）項に記載の増幅器。
12. （１２）（ａ）入力段と、 （ｂ）基準電圧と出力端子との間に結合され制御端子が
    入力段に結合された少なくとも１つの出力トランジスタ
    と、 （ｃ）入力段と前記少なくとも１つの出力トランジスタ
    の制御端子との間に結合され、制御信号に応答して入力
    段を前記少なくとも１つの出力トランジスタの制御端子
    から隔離し、また前記少なくとも１つの出力トランジス
    タの制御端子にそのトランジスタを遮断する電圧を印加
    する回路とを備えてなることを特徴とする増幅器。
13. （１３）前記少なくとも１つの出力トランジスタが入力
    段から隔離される際少なくとも１つの出力トランジスタ
    の制御端子に印加される前記電圧が前記出力トランジス
    タを流れる電流を所定のレートで減少させるものである
    ことを特徴とする請求項第（１２）項に記載の増幅器。
14. （１４）（ａ）第１の基準電圧と出力端子との間に結合
    された第１の出力トランジスタ及び第２の基準電圧と出
    力端子との間に結合された第２の出力トランジスタ、 （ｂ）第１出力トランジスタの制御端子に結合され且つ
    第２出力トランジスタの制御端子の電圧に応答して流れ
    る電流が第１出力トランジスタの導電率を変化させるよ
    うにした第１の可変電流分路より成ることを特徴とする
    増幅器出力段。
15. （１５）第２出力トランジスタの制御端子に結合され且
    つ第１出力トランジスタの制御端子の電圧に応答して流
    れる電流が第２出力トランジスタの導電率を変化させる
    ようにした第２の可変電流分路をさらに具備してなるこ
    とを特徴とする請求項第（１４）項に記載の増幅器出力
    段。
16. （１６）第１の基準電圧と出力との間に結合された第１
    の出力トランジスタ及び前記出力と第２の基準電圧との
    間に結合された第２の出力トランジスタを有する増幅器
    出力段であって、 （ａ）第１基準電圧と第１出力トランジスタの制御端子
    との間に結合された第１のトランジスタと、 （ｂ）第１基準電圧と第１のノードとの間に結合され且
    つ制御端子が第２トランジスタの制御端子及び第１ノー
    ドに結合された第２のトランジスタと、 （ｃ）第１ノードと第２基準電圧との間に結合され且つ
    制御端子が第２出力トランジスタの制御端子に結合され
    た第３のトランジスタとをさらに具備してなることを特
    徴とする増幅器出力段。
17. （１７）（ａ）第２出力トランジスタの制御端子と第２
    基準電圧との間に結合された第４のトランジスタと、 （ｂ）第２基準電圧と第２のノードとの間に結合され且
    つ制御端子が第４トランジスタの制御端子と第２ノード
    とに結合された第５のトランジスタと、 （ｃ）第２ノードと第１基準電圧とに結合され且つ制御
    端子が第１出力トランジスタの制御端子に結合された第
    ６のトランジスタとをさらに具備してなることを特徴と
    する請求項第（１６）項に記載の増幅器出力段。