DE3885191T2 - Nichtflüchtige latente Speicherzelle mit reduzierter Tunneleffektschaltung für verbesserte Betriebssicherheit. - Google Patents

Nichtflüchtige latente Speicherzelle mit reduzierter Tunneleffektschaltung für verbesserte Betriebssicherheit.

Info

Publication number
DE3885191T2
DE3885191T2 DE88401991T DE3885191T DE3885191T2 DE 3885191 T2 DE3885191 T2 DE 3885191T2 DE 88401991 T DE88401991 T DE 88401991T DE 3885191 T DE3885191 T DE 3885191T DE 3885191 T2 DE3885191 T2 DE 3885191T2
Authority
DE
Germany
Prior art keywords
volatile
memory cell
circuit
level
tunnel effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88401991T
Other languages
English (en)
Other versions
DE3885191D1 (de
Inventor
George Dater O'brien
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Application granted granted Critical
Publication of DE3885191D1 publication Critical patent/DE3885191D1/de
Publication of DE3885191T2 publication Critical patent/DE3885191T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C14/00Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

  • Die Erfindung betrifft eine nichtflüchtige, latente CMOS- oder NMOS-Speicherzelle, in welcher die Anzahl an Isolier- Tunnelelementen und die zugeordnete erforderliche Siliziumfläche auf fünfzig Prozent reduziert ist, und bei welcher verbesserte Pegelschiebe-Einheiten in dem Eingangs/Ausgangsteil der Schaltung verwendet werden können.
  • Nichtflüchtige Speicherzellen werden im allgemeinen dazu verwendet, Daten zu speichern, die von einer zugeordneten flüchtigen Speicherzelle abgeleitet worden sind, damit die Daten während eines Energie-Abschaltabschnittes nicht verloren gehen. Die nichtflüchtigen Zellen werden im allgemeinen als "latente" Zellen bezeichnet. Die Verbindungen zwischen der nichtflüchtigen und der flüchtigen Zelle sind üblicherweise zweiseitig gerichtet; sie fungieren als Eingänge während eines nichtflüchtigen Speichervorgangs und als Ausgänge während eines Abrufs der Daten an der flüchtigen Zelle von der nichtflüchtigen Zelle aus. Eine Spannungsquelle mit einer verhältnismäßig hohen Spannung in der Größenordnung von 10 bis 20V induziert eine Tunnelung in einem von zwei Fowler-Nordheim-(FN-)Isolierelementen in der nichtflüchtigen Zelle während Speichervorgängen. Das FN-Element hat eine sehr hohe Impedanz, wenn es sich nicht in einem Tunnelungszustand befindet, so daß die gespeicherte Ladung von dem übrigen Teil der Schaltung während eines Abschaltvorgangs isoliert ist.
  • Aus US-Patent 4 510 584 von Leuschner, Guterman, Proebsting und Dias bezüglich einer nichtflüchtigen Speicherzelle ist das schematische Diagramm von Fig. 1 bekannt. Zwei Fowler- Nordheim-(FN-)Tunnelelemente 20, 22 sind verwendet, um eine Ladung auf dem Gateelektrode von Q&sub2;&sub4; zu speichern und zu isolieren. Ein Kondensator C&sub2;&sub6; vervollständigt die Isolierschaltung. C&sub2;&sub6; kann eine FET-Einheit sein. FN-Einheiten 20, 22 können als zwei leitende Schichten ausgeführt sein, welche durch eine dünne (100 Å) dielektrische Schicht, beispielsweise aus SiO&sub2; voneinander getrennt sind. Infolge der Verbiegung der Leitungsbänder in den Leiterschichten können Elektronen durch die dielektrische Schicht mit einer höheren Wahrscheinlichkeit tunneln, wenn das elektrische Feld an der dielektrischen Schicht erhöht wird. Die Gleichung für dieses Verhalten lautet:
  • J = a*E²*e(-b/E)
  • wobei J die Stromdichte (A/cm²),
  • E die elektrische Feldstärke (V/cm),
  • a, b Konstanten und
  • e = 2,718 . . . sind.
  • Zum Zwecke der Erläuterung der nachstehend noch zu beschreibenden Schaltungen kann das FN-Element als ein zweiseitig gerichteter getriggerter Spannungsschalter betrachtet werden, der einem Paar gegeneinander geschalteter Zenerdioden entspricht. Wenn das absolute Potential an dem FN-Element niedriger als die Fowlwer-Nordheim-Spannung ist, ist das Element nichtleitend, und wenn das Potential die Fowler-Nordheim-Spannung übersteigt, leitet das Element mit einer sehr niedrigen Impedanz.
  • Der Vorteil der Zelle in Fig. 1 liegt darin, daß sie ohne weiteres mit einem (nicht dargesellten) flüchtigen Speicherelement über Anschlüsse D, verbunden werden kann, und daß eine solche Verbindung den normalen Betrieb des flüchtigen Elements nicht stört. Folglich kann praktisch sowohl ein schneller Betrieb als auch eine Nichtflüchtigkeit erreicht werden. Ein Abrufenolen der nichtflüchtigen Daten erfolgt über einen Anschluß 21, welcher üblicherweise mit der flüchtigen, latenten Speicherzelle verbunden ist, durch die D- und -Eingänge geschaffen sind. Mit Hilfe eines einzigen Steuertransistors Q&sub2;&sub4; und einem floatenden Schaltungspunkt 32 ist es möglich, eine minimale Spannungsdifferenz zwischen den zwei komplementären Datenzuständen von mindestens 2 bis 3V zu schaffen, da ein Fühltransistor Q&sub2;&sub4; sicher genug in einen Datenzustand geschaltet werden muß, um das flüchtige Element zu überwinden, sollte es sich in dem entgegengesetzten Zustand befinden. Die Spannungsdifferenz zwischen den zwei komplementären Datenzuständen des nichtflüchtigen Elements steht in direkter Beziehung zu der Ladungsmenge, welche von FN-Tunnelelementen 20, 22 durchgelassen worden ist.
  • Die Zuverlässigkeit von Tunnelelementen 20, 22 steht wiederum in direkter Beziehung zu dem Ladungstransfer im Oxid, und der Tunnelungs-Ladetransfer sollte minimiert sein, um eine maximale Zuverlässigkeit zu erreichen. Außerdem hängt die Zuverlässigkeit signifikant von der elektrischen Feld/Stromdichte im Oxid ab und folglich besteht ein weiteres Ziel darin, eine Stromdichte im Oxid zu minimieren.
  • Diese Forderungen haben dann zu der Schaltung der Fig. 2 geführt, welche als ein Teil von Mostek-Part No. MK 4701 auf den Markt gebracht worden ist, wobei dieses als eine Bezugszelle verwendet wird. Durch Vergleichen von Fig. 1 und 2 kann festgestellt werden, was großteils an zwei Stellen in Fig. 2 erscheint. (Identische Bezugszeichen sind in jedem Halbmodul von Fig. 2 verwendet, und Suffixe A und B zeigen einen Teil an, welcher in beiden Modulen verwendet ist). Sie sind komplementär mit dem (wiederum nicht dargestellten) flüchtigen Speicherelement über Anschlüsse D und wie im vorherigen Fall verbunden. Der wichtige Unterschied besteht darin, daß in der Schaltung der Fig. 2 die Anschlüsse D und sowohl als Eingangs- als auch als Ausgangsanschlüsse dienen. Wegen der komplementären Art der Schaltung der Fig. 2 und wegen der Symmetrie der Speicherzelle ist es nicht notwendig, eine große Spannungsdifferenz in den zwei Datenzuständen zu erreichen, welche gleichzeitig an Schaltungspunkten 32A und 32B gespeichert sind, wie es in der Schaltung der Fig. 1 der Fall war. Folglich können Anforderungen bezüglich eines Tunnelungsstroms geringer werden und die Zuverlässigkeit von FN-Tunnelelementen 20A, 22A, 20B und 22B ist größer.
  • Jedoch sind in den bekannten Schaltungen der Fig. und 2 zwei Tunnelelemente pro Zelle (im Fall der Fig. 1) und vier Tunnelelemente pro Zelle (im Falle der Fig. 2) verwendet. Da die Ausbeute und Zuverlässigkeit solcher Zellen eine gewichtige Funktion der Anzahl Tunneleinheiten ist, die in jeder derartigen Zelle verwendet sind, wäre es vorteilhaft, die Anzahl an Tunnelelementen pro Zelle zu verringern.
  • In den Schaltungen der Fig. 1 und 2 bilden FN-Einheiten 20, 22 immer eine Reihenschaltung zwischen der eine hohe Spannung liefernden Quelle und Erdpotential. Dies bedeutet, daß die hohe Spannung so gewählt werden muß, daß sie niemals das Zweifache der Fowler-Nordheim-Spannung der Tunnelelemente überschreitet, da unter dieser Voraussetzung beide Elemente leitend würden und ein großer Strom von dem hohen Spannungsanschluß zu dem Erdanschluß fließen würde. Ein solcher hoher Strom würde sich auf die Zuverlässigkeit der FN-Elemente stark auswirken. Selbstverständlich würde, wenn eines der FN-Elemente des Elementenpaars ausfallen würde, der Strom zu Fehlfunktionen führen.
  • In den bekannten Schaltungen fließt Strom immer in derselben Richtung durch ein vorgegebenes FN-Element. Es ist bekannt, daß dies zu einer Erscheinung führt, die als Fowler-Nordheim- Spannung-"Weglaufen" bekannt ist, was als ein Anzeichen für einen Zusammenbruch eines Elements und für den Ausfall des dünnen Tunnelmediums angesehen wird.
  • Es wird auch Bezug genommen auf EP-A-0 204 385, in welcher eine nichtflüchtige, statische Speicherzelle beschrieben ist, welche einen programmierbaren Transistor mit floatenden Elektrode hat, in welche Ladung injiziert werden kann.
  • Diese Druckschrift betrifft keine latente Speicherzelle und befaßt sich auch nicht mit den vorstehend erwähnten Schwierigkeiten.
  • Es ist daher Aufgabe der Erfindung, die Zuverlässigkeit und die Lebensdauer einer nichtflüchtigen, latenten Speicherzelle zu verbessern, indem die Anzahl an Tunnelelementen pro nichtflüchtiger Speicherzelle um einen Faktor zwei verringert wird.
  • Ein weiteres Ziel der Erfindung liegt darin, die Tunnelelemente der Erfindung in einem zweiseitig gerichteten Betrieb zu verwenden, um auf diese Weise Schwierigkeiten aufgrund des F-N-"Weglaufens" zu verringern, wenn die Tunnelelemente ein Fowler-Nordheim-(FN-) Tunnelelement aufweisen.
  • Gemäß der Erfindung ist eine nichtflüchtige, latente Speicherzelle geschaffen, die zumindest ein nichtflüchtiges Speicherelement, ein Isolierelement, das mit einer Steuerelektrode des nichtflüchtigen Speicherelements verbunden ist, um dessen Zustand zu steuern, und eine Pegelschiebeeinrichtung aufweist, um den Pegel eines Datensignals zu schieben, das an einen Eingangsanschluß der Speicherzelle angelegt ist, und um das im Pegel verschobene Signal an das Isolierelement anzulegen, und welche dadurch gekennzeichnet ist, daß die nichtflüchtige, latente Speicherzelle ein Paar Eingangsanschlüsse aufweist, um ein Paar komplementärer Datensignale aufzunehmen;
  • die Pegelschiebeeinrichtung erste und zweite Pegelschiebeschaltungen aufweist, die jeweils einen Eingangsanschluß zum Aufnehmen eines entsprechenden Datensignals und jeweils einen Ausgangsanschluß haben, und daß
  • es ein einziges Isolierelement gibt, das dem Speicherelement zugeordnet ist und eine Tunneleffekteinheit aufweist, die zwischen den Ausgangsanschluß der ersten Pegelschiebeschaltung und die Steuerelektrode des nichtflüchtigen Speicherelements geschaffen ist, wobei der Ausgangsanschluß der zweiten Pegelschiebeschaltung mit der Steuerelektrode des nichtflüchtigen Speicherelements über einen Kondensator verbunden ist, wobei die Anordnung so ausgeführt ist, daß die Tunneleffekteinheit sowohl einen Lade- als auch einen Entladestrom an dem nichtflüchtigen Speicherelement in Abhängigkeit von dem Zustand der Datensignale erzeugt.
  • In der vorstehend beschriebenen Erfindung werden somit halbsoviele Tunnelelemente verwendet wie die entsprechenden Zellen, welche beim Stand der Technik vorstehend beschrieben sind. Dies ist mittels einer verbesserten Schaltung erreicht, welche die Verwendung von halbsovielen Tunnelelementen erfordert, wobei ein einziges Tunnelelement die Funktionen von zwei solchen Elemente in den herkömmlichen Schaltungen erfüllt. Jedoch leiten die Tunnelelemente, welche verwendet werden, alternativ zweiseitig gerichtet, so daß das F-N- "Weglauf"-Problem erheblich geringer ist. Hierdurch ergibt sich dann wiederum der zweifache Vorteil einer höheren Ausbeute und einer hohen Zuverlässigkeit bei dem gemäß der Erfindung hergestellten Produkt.
  • Bei der hier beschriebenen Erfindung kann auch eine verbesserte Pegelschiebeschaltung benutzt werden. Die verbesserte Schaltung kann entweder als P-CMOS oder als N-CMOS ausgeführt sein; in beiden Fällen sind Vorteile gegenüber dem Stand der Technik zu erkennen. In dieser Hinsicht wird auch noch auf die anhängige europäische Patentanmeldung Nr. 88 401 990.2 der Anmelderin verwiesen.
  • Die bevorzugten Ausführungsformen der Erfindung schließen folglich eine verbesserte, statische Pegelschiebeschaltung für eine nichtflüchtige, latente Speicherzelle ein, wobei ein kapazites Anheben von Transistorelektroden nicht notwendig ist und wobei durch die eine hohe Spannung liefernde Spannungsquelle ein Langzeit-Ladungsverlust ersetzt wird.
  • Die verbesserte Pegelschiebeschaltung kann auch bei kleineren Elementen verwendet werden, so daß weniger Siliziumfläche in der Zelle benötigt wird.
  • Diese und andere Vorteile werden besser anhand der detaillierten Beschreibung der Erfindung verständlich, bei welcher auf die anliegenden Zeichnungen Bezug genommen ist, in welchen
  • Fig. 1 ein schematisches Diagramm wiedergibt, das in dem US-Patent Nr.4 510 584 beschrieben ist;
  • Fig. 2 ein herkömmliches, schematisches Diagramm eines Teils von Mostek Part Nr. MK 4701 ist;
  • Fig. 3 ein schematisches Diagramm der bekannten Schaltung aus Fig. 1 mit einer verbesserten Pegelschiebeschaltung 41 ist;
  • Fig. 3A ein schematisches Diagramm der Schaltung der Fig. 3
  • mit einer Pegelschiebeschaltung 41 ist, welche in Blockdiagrammform als LS-(Pegelschieber) 41 bezeichnet ist;
  • Fig. 4 ein schematisches Diagramm der Schaltung der Fig. 2 ist, wobei die Pegelschiebeschaltungen in Blockdiagrammform als LS, 41A und 41B wiedergegeben sind;
  • Fig. 5 ein schematisches Diagramm einer Ausführung der Erfindung in N-CMOS-Technik ist, wie sie bei einer einzelnen Zelle wie in der bekannten Schaltung der
  • Fig. 1 angewendet ist, wobei die Pegelschiebeschaltung in Blockdiagrammform in Verbindung mit einem einzigen FN-Tunnelelement dargestellt ist;
  • Fig. 6 ein schematisches Diagramm einer Differenzzellenausführung der Erfindung ist, wobei ein einzigen FN-Tunnelelement auf jeder Seite der Differenzschaltung verwendet ist und der Pegelschieber generell in Blockdiagrammform dargestellt ist;
  • Fig. 7 ein detailliertes, schematisches Diagramm einer weiteren Ausführungsform der Einzelschaltung von Fig. 5 ist, die in P-CMOS-Technik ausgeführt ist;
  • Fig. 8 ein detailliertes, schematisches Diagramm der Schaltung der Fig. 6 ist, die in P-CMOS-Technik ausgeführt ist;
  • Fig. 9 ein detailliertes, schematisches Diagramm der Schaltung der Fig. 5 ist, die in NMOS-Technik ausgeführt ist;
  • Fig. 10 ein detailliertes, schematisches Diagramm der Schaltung der Fig. 6 ist, welche in NMOS-Technik ausgeführt ist;
  • Fig. 11 ein detailliertes, schematisches Diagramm einer Ausführungsform der Schaltung der Fig. 5 ist,welche in N-CMOS-Technik ausgeführt ist;
  • Fig. 12 ein detailliertes, schematisches Diagramm einer Ausführungsform der Schaltung der Fig. 6 ist, die in N-CMOS-Technik ausgeführt ist;
  • Fig. 14 ein detailliertes, schematisches Diagramm einer latenten Speicherzelle ist, wie in Fig. 13 dargestellt, welche dort als eine Differenzzelle verwendet ist, wie in Fig. 2 dargestellt ist;
  • Fig. 15 ein detailliertes, schematisches Diagramm einer alternativen Zellenausführung zu derjenigen der Fig. 13 ist, welche in P-CMOS-Technik ausgeführt ist, und
  • Fig. 16 ein detailliertes, schematisches Diagramm einer alternativen Zelle zu derjenigen der Fig. 14 ist, welche in P-CMOS-Technik ausgeführt ist.
  • (Es sollte beachtet werden, daß, wenn in der vorliegenden Beschreibung gleiche Bezugszeichen verwendet werden, diese sich auf gleiche Merkmale der Erfindung beziehen. Wenn jedoch ein alphabetisches Suffix an ein Bezugszeichen angehängt ist, zeigt dies an, daß das so bezeichnete Merkmal verwendet ist, um dieselbe Funktion wie das nicht mit Suffix versehenes Merkmal durchzuführen. Wenn jedoch zwei verschiedene alphabetische Suffixe an zwei gleichen Bezugszeichen verwendet sind, ist dies ein Anzeichen dafür, daß die beiden so bezeichneten Merkmale verwendet werden, um eine identische Funktion an den zwei Stellen durchzuführen, an welchen das Merkmal dargestellt ist). In der folgenden Beschreibung werden Fig. 3, 4 und 13 bis 16 informationshalber beschrieben.
  • In Fig. 3 ist eine verbesserte Pegelschiebeschaltung 41 dargestellt, welche der Ersatz für die Schaltung 40 in Fig. 1 ist. Die Schaltung 41 ist eine Pegelschiebeschaltung mit FET Q&sub4;&sub4;, dessen Gateelektrode mit einem Eingangsanschluß verbunden ist. Die Senkenelektrode von Q&sub4;&sub4; ist mit Erde verbunden. Die Drain-Elektrode von Q&sub4;&sub4; ist mit der Senkenelektrode eines P-FET Q&sub2;&sub6; und mit der Gateelektrode eines P-FET Q&sub5;&sub0; verbunden. Die Drain-Elektrode von Q&sub2;&sub6; und die Drainelektrode von Q&sub5;&sub0; ist mit der eine hohe Spannung liefernden Quelle HV verbunden. Die Gateelektrode von Q&sub4;&sub6; ist mit der Drainelektrode von FET Q&sub4;&sub8;, der Drainelektrode von Q&sub5;&sub2; und mit der Senkenelektrode von P-FET Q&sub5;&sub0; verbunden. (Der gemeinsame Anschluß ist ein Schaltungspunkt 54). Der Schaltungspunkt 54 ist mit der linken Seite von C&sub2;&sub6; verbunden. Die Steuerelektrode von Q&sub4;&sub8; ist mit einem Eingangsanschluß D verbunden. Die Senkenelektrode von Q&sub4;&sub8; ist mit Erde verbunden. Die Gateelektrode von Q&sub5;&sub2; ist mit einem Abrufanschluß 60 verbunden. Die Senkenelektrode von Q&sub5;&sub2; ist mit Erde verbunden.
  • Transistoren Q&sub4;&sub6; und Q&sub5;&sub0; stellen eine Halteschaltung mit Rückkopplung dar, welche von der Senkenelektrode des jeweiligen Transistors aus mit der Steuerelektrode des anderen verbunden ist.
  • Die zwei FN-Tunnelelemente 20, 22, über welche Lade- und Entladestrom zu und von dem Knotenpunkt 32 fließt, verbleiben in dieser Version der Schaltung. Der Knotenpunkt 32 ist natürlich mit dem floatenden Gate von Steuertransistor Q&sub2;&sub4; verbunden.
  • Die Schaltung 41 ist vorgesehen, um die Porgrammierspannung HV erforderlichenfalls in der nichtflüchtigen Speicherzelle der verbesserten, in Fig. 3 dargestellten Schaltung zu schalten. Wenn der Zustand des flüchtigen Speicherelements (das mit D und verbunden ist, was jedoch nicht dargestellt ist) so ist, daß der Anschluß D auf einem hohen und der Anschluß D auf einem niedrigen Pegel liegt, dann wird der Schaltungspunkt 54 durch N-FET Q&sub4;&sub8; auf niedrigem Pegel gehalten. P-FET Q&sub4;&sub6; ( mit einem niedrigen Pegel an seiner Gateelektrode) verbindet dann die Gateelektrode von FET Q&sub5;&sub0; mit HV und Q&sub5;&sub0; wird ausgeschaltet. Da der Koppelkondensator C&sub2;&sub6; im Vergleich zu der Kapazität des Schaltungspunktes 32 verhältnismäßig groß ist, folgt der Schaltungspunkt 32 unmittelbar den Spannungsänderungen am Schaltungspunkt 54, bis eine der FN-Einheiten 20, 22 beginnt, leitend zu werden. Wenn das Potential an FN 20 die Fowler-Nordheim-Spannung erreicht, tunneln Elektroden vom Schaltungspunkt 32 auf HV, was eine positive Ladungsansammlung am Kondensator C&sub2;&sub6; zur Folge hat.
  • Während eines Abrufs wird der Schaltungspunkt 54 über Q&sub5;&sub2; geerdet, und da der Schaltungspunkt 32 am Anschluß des Kondensators C26 positiv geladen ist, befindet sich FET Q&sub2;&sub4; in einem leitenden, angeschalteten Zustand. Umgekehrt wird, wenn die D- und -Anschlüsse auf niedrigem bzw. hohem Pegel sind, der Schaltungspunkt 54 über P-FET Q&sub5;&sub0;, dessen Steuerelektrode durch FET Q&sub2;&sub4; auf einem niedrigen Spannungspegel gehalten ist, auf das hohe Spannungspotential von HV hochgezogen. Wiederum folgt der Schaltungspunkt 32 eng dem Schaltungspunkt 54, und eine ausreichend große Spannung erscheint an FN 22, so daß Elektronen von Erdpotential zum Punkt 32 tunneln, wodurch dieser (32) wirksam auf der FN-Spannung gehalten ist, während der Anschluß des Kondensators C&sub2;&sub6; am Schaltungspunkt 54 fortwährend ansteigt. Dies hat eine negative Ladungsanhäufung am Schaltungspunkt 32 zur Folge, wodurch FET Q&sub2;&sub4; in einen nicht-leitenden oder abgeschalteten Zustand gebracht wird. Folglich hat der Steuertransistor Q&sub2;&sub4; zwei Zustände, nämlich einen leitenden (eine positive Ladung am Punkt 32) und einen nicht-leitenden (eine negative Ladung am Punkt 32).
  • Die in der Zelle der Fig. 3 gespeicherten Daten werden über den Schaltungspunkt 21 gefühlt, der mit demselben flüchtigen Speicherelement verbunden sein kann, welches die Signale an den Eingangsanschlüssen D und erzeugt. Ein Fühlen der nichtflüchtigen Daten wird dadurch initiert, daß ein hoher Pegel über den Abrufanschluß 60 an die Steuerelektrode von FET Q&sub5;&sub8; angelegt wird. Strom fließt zu dem geerdeten Schaltungspunkt, wenn der Transistor Q&sub2;&sub4; leitend wird, und es fließt kein Strom, wenn Q&sub2;&sub4; nicht leitend wird. Folglich bewirkt die Schaltung eine nichtflüchtige Speicherung auf dieselbe Weise wie bei der bekannten Schaltung der Fig. 1.
  • Die Vorteile, die sich durch das Anwenden einer Pegelschiebetechnik anbieten, wie an dem Beispiel von Fig. 3 gezeigt ist, sind mannigfach; der Schaltungsbetrieb ist vollkommen statisch, d. h. die Gateelektrode des Transistors Q&sub5;&sub0; wird kapazitiv nicht angehoben, jedoch ist die Schaltung durch Gleichspannung gekoppelt. Bei der bekannten Schaltung der Fig. 3 ist die Unterschwellenwert-Leckage von Transistoren Q&sub2;&sub8; und Q&sub3;O und die Verbindungsleckage am Knotenpunkt 62 von Belang, da erwartet wird, daß der Knotenpunkt 62 über eine lange Zeitspanne mit der hohen Knotenpunktspannung KV ansteigt. Ferner ist der Kondensator C&sub3;&sub8; von Fig. 1 ein verhältnismäßig große Element, um eine wirksame Kopplung der hohen Spannung an der Gateelektrode vom Transistor Q&sub3;&sub4; zu erreichen.
  • Durch die Pegelschiebeschaltung 41 sind diese beiden Nachteile beseitigt. Die hohe Schaltungspunktspannung HV kann irgend einen Ladungsverlust am Schaltungspunkt über eine Leckage ersetzen, und die Siliziumfläche, welche für die vier Elemente der Fig. 3 erforderlich ist, ist kleiner, da es kein Äquivalent zu dem Koppelkondensator C&sub3;&sub8; gibt.
  • Der Transistor Q&sub5;&sub2; ist ein frei wählbares Element, welches erforderlich sein kann, um ein Fühlen der nichtflüchtigen Daten während eines Abrufs der Daten durch das flüchtige Speicherelement zu korrigieren. Ein floatender Gate-Schaltungspunkt 32 ist nur als eine Spannungsdifferenz an dem Kopplungskondensator C&sub2;&sub6; festgelegt, was durch die FN-induzierte Ladung bewirkt worden ist, die in C&sub2;&sub6; gespeichert ist. Damit die Gateelektrode vom Transistor Q&sub2;&sub4; festgelegt ist, muß die andere Seite des Kopplungskondensators C&sub2;&sub6;, der Schaltungspunkt 54, zuerst festgelegt werden. Falls es das Anwenden der nichtflüchtigen Speicherung erfordert, daß die nichtflüchtige Gateelektrode in das nichtflüchtige Speicherelement bei dem anfänglichen Anlegen von Energie an die Zelle abzurufen ist, ist es notwendig, die Spannung am Knotenpunkt 54 über Transistor Q&sub5;&sub2; als D, festzulegen, und der Knotenpunkt HV ist beim Hochziehen anfangs niedrig. Diese Bedingung würde sonst den Schaltungspunkt 54 auf einem undefinierten Pegel belassen.
  • Fig. 4 veranschaulicht das Prinzip, das vorstehend für Fig. 3 beschrieben worden ist, wenn es bei der herkömmlichen Differenzschaltung von Fig. 2 angewendet wird. In der Schaltung der Fig. 4 vervielfachen sich die Vorteile der Pegelschiebetechnik, da es nur notwendig ist, die vier Einheiten zu verwenden, welche den Pegelschieber einmal aufweisen, selbst wenn es zwei Sätze von Tunnelelementen 20A und 20B, 22A und 22B gibt. Ferner sind vier Elemente, nämlich Transistoren 64A und 64B und Kondensatoren C&sub3;8A und C&sub3;8B entfallen, da sie nicht mehr länger notwendig sind.
  • Fig. 5 veranschaulicht ein schematisches Diagramm einer Ausführungsform der Erfindung, wie sie angewendet würde, um die Schaltung der Fig. 3 zu verbessern. Ein Pegelschieber 66 wird zu der ursprünglichen Schaltung der Fig. 3 hinzugefügt und so, wie dargestellt, mit dem Eingangsanschluß verbunden, der mit D verbunden ist, während sein Energiezuführanschluß mit HV und sein Ausgangsanschluß mit FN 20 verbunden ist. Diese Schaltung weicht von derjenigen in Fig. 1 und 3 ab, so daß FN 22 dieser Figuren entfallen ist. Das obere Ende von FN 20 ist nicht mehr länger direkt mit der hohen Spannung HV verbunden, sondern ist vielmehr mit dem Ausgang des Pegelschiebers 66 verbunden.
  • Der Eingangsanschluß eines zweiten Pegelschiebers 68 ist mit D verbunden, der Ausgangsanschluß ist mit dem Schaltungspunkt 54 verbunden und der Energiezuführanschluß ist mit HV verbunden. Der Pegelschieber 68 ersetzt den Pegelschieber 41 von Fig. 3 und 3A in der Weise, daß er auf der linken Seite des Kondensators C&sub2;&sub6; mit dem Punkt 54 verbunden ist.
  • Um eine positive Ladung am Schaltungspunkt 32 zu bewirken, müssen D und wie vorher auf einem hohen bzw. einem niedrigen Pegel sein. Die hohe Spannung HV erscheint am Ausgang des Pegelschiebers 66 und, wie vorher, kommt es zu einer Elektronentunnelung in FN&sub2;&sub0;. Um eine negative Ladungsansammlung am Knotenpunkt 32 zu induzieren, werden, wie vorher, die Eingänge und D und auf entgegengesetzte Zustände gebracht. Die hohe Spannung erscheint dann über den Pegelschieber 68 am Schaltungspunkt 54 und der Schaltungspunkt 32, der eng an dem Punkt 54 gekoppelt ist, steigt mit der hohen Spannung an den Punkten HV und 54 an. Der Pegelschieber 66 mit einem hohen Pegel an seinem Eingänge hält das obere Ende von FN&sub2;&sub0; auf Erdpotential. Folglich dringen die Elektroden über dasselbe Tunnelelement 20, durch welches sie entfernt wurden, in den Schaltungspunkt 32 ein. Das Tunnelelement 22 der Fig. 3 ist nicht mehr länger notwendig und daher entfallen. Da Laden und Entladen des floatenden Gate von Q&sub2;&sub4; dadurch erreicht ist, daß sowohl Lade- als auch Entladestrom über FN 20 in beiden Richtungen gezogen wird, ist der "Weglauf"-Effekt in dieser Einheit merklich reduziert.
  • Fig. 6 ist ein schematisches Diagramm einer Verwirklichung der Ausführungsform der Erfindung von Fig. 5 wie sie bei der Differenzschaltung von Fig. 2 und 4 angewendet worden ist. Die Anzahl an Elementen ist wegen der Doppelfunktion der Pegelschieber 68A und 68B wieder verringert, da die Notwendigkeit für die äquivalente Schaltung von Pegelschieber 66 entfällt, und da die Hälfte der FN-Elemente 22A und 223B entfallen sind, wie in Fig. 2 und 4 dargestellt ist.
  • Fig. 7 und 8 stellen die Schaltungen von Fig. 5 und 6 dar, wenn sie in P-CMOS-Technik ausgeführt sind. Die gleichen Bezugszeichen tragen in Fig. 7 ein Suffix "C" und in Fig. 8 Suffixe "D" und "E".
  • Fig. 9 bzw. Fig. 10 stellen die Schaltungen der Fig. 5 und 6 dar, wenn sie in NMOS-Technik mit N-Kanaleinheiten ausgeführt sind; es sind keine P-Kanaleinheiten verwendet. Bei dieser Ausführung sind Kondensatoren C&sub7;&sub0; und C&sub7;&sub2; hinzugefügt worden. Obwohl die gleichen Bezugszeichen verwendet sind, tragen sie in Fig. 9 ein Suffix "F" und in Fig. 10 Suffixe "G" und "H".
  • Fig. 11 und 12 stellen die Schaltungen von Fig. 5 und Fig. 6 dar, wenn sie in N-CMOS-Technik ausgeführt sind. Hierbei ist zu beachten, daß dieselben Bezugszeichen verwendet werden, um diejenigen Elemente der Schaltungen zu identifizieren, welche die Funktionen der mit denselben Bezugszeichen bezeichneten Elemente der Fig. 4, 5 und 6 durchführen; jedoch tragen sie in Fig. 11 ein Suffix "K" und in Fig. 12 Suffixe "L" und "M".
  • Fig. 13 ist ein detailliertes, schematisches Diagramm einer latenten Speicherzelle, die in einer N-CMOS-Technik ausgeführt ist, wie sie bei einer Zelle mit einem einzigen Anschluß in der bekannten Schaltung der Fig. 1 angewendet ist, wobei Elemente, welche dieselben Bezugszeichen tragen, dieselbe Funktion wie diejenige der anderen Elemente durchführen, welche in den verschiedenen Zeichnungen dieser Beschreibung offenbart sind.
  • Fig. 14 ist ein detailliertes schematisches Diagramm einer Schaltung, wie sie in Fig. 13 dargestellt ist, wobei jedoch eine Differenzzelle verwendet ist, wie in Fig. 2 dargestellt ist. Die Suffixe "A" und "B" bezeichnen die Doppelelemente, welche für die Differenzversion der Schaltung erforderlich sind.
  • Fig. 15 ist ein detailliertes, schematisches Diagramm der Schaltung von Fig. 13, wenn sie in P-CMOS-Technik ausgeführt ist. Wiederum bezeichnen dieselben Bezugszeichen Elemente, welche dieselben Funktionen wie diejenigen in Fig. 13 durchführen.
  • Fig. 16 ist ein detailliertes, schematisches Diagramm der Schaltung der Fig. 14, wenn sie in P-CMOS-Technik ausgeführt ist. Die gleichen Bezugszeichen bezeichnen Elemente, welche Funktionen durchführen, welche denjenigen der Fig. 14 entsprechen. Es gibt mehrere Vorteile gegenüber den herkömmlichen Schaltungen der Fig. 1 und 2, welche auf die Verwendung der in Fig. 7 bis 12 beschriebenen Schaltungen zurückzuführen sind. Die Reihenschaltung über zwei FN-Elemente 20, 22 von dem auf hoher Spannung (HV) liegenden Schaltungspunkt zum Erdpotential sind in diesen Schaltungen der Erfindung nicht vorhanden. Da ein Kondensator immer in Reihe mit dem einzigen FN-Element erscheint, das in diesen Schaltungen der Erfindung verwendet ist, ist der Zwang bezüglich der Wahl eines Hochspannungswertes, wie er bei den herkömmlichen Schaltungen in Fig. 1 und 2 gegeben ist, beseitigt.
  • Durch die Verwendung von nur halbsovielen FN-Tunnelelemente ist die Ausbeute bei integrierten Schaltungen verbessert, da die Ausbeute von annehmbar dünnen Tunnelelementen einer der verlockenden Aspekte bei der Herstellung von nichtflüchtigen Speicherelementen ist.
  • In der Erfindung, bei welcher nur ein FN-Element pro Zellenmodul verwendet ist, wird der Stromfluß während der Lade- und Entladezyklen umgekehrt, wodurch das Problem infolge des "Weglaufens" der Fowler-Nordheim-Spannung gemindert ist.
  • Im Falle der in Fig. 8, 10 und 12 dargestellten Differenz- Speicherschaltung ergibt sich noch der weitere Vorteil, daß die Zelle ständig betrieben werden kann, selbst wenn eines der FN-Tunnelelemente ausgefallen sein sollte. Infolge der Verwendung von Pegelschiebern und der darin vorgesehenen Schaltungstechnik ist das Programmieren der zwei Tunnelelemente voneinander unabhängig. Ein Ausfallen eines der FN- Elemente (die als ein verhältnismäßig niedriger Shuntwiderstand an dem ausgefallenen Element festgelegt sind) hat keine Wirkung auf den Betrieb des anderen Elements. Zu beachten ist jedoch, daß der Vorteil der differentiellen Arbeitsweise verlorengegangen ist, und die Schaltung sich dann ähnlich verhält, wie die mit nur einem einzigen Anschluß versehene Schaltung der Fig. 5. Dadurch ergibt sich ein geringerer Betriebsspielraum.

Claims (6)

1. Nichtflüchtige, latente Speicherzelle mit reduzierter Tunneleffektschaltung für verbesserte Betriebssicherheit, mit zumindest einem nichtflüchtigen Speicherelement (Q24); einem Isolierelement (20), das mit einer Steuerelektrode des nichtflüchtigen Speicherelements verbunden ist, um dessen Zustand zu steuern, und mit einer Pegelschiebeeinrichtung (42), um den Pegel eines Datensignals zu schieben, das an einen Eingangsanschluß (D oder ) der Speicherzelle angelegt ist, und um das pegelverschobene Signal an das Isolierelement anzulegen, dadurch gekennzeichnet, daß
die nichtflüchtige latente Speicherzelle ein Paar Eingangsanschlüsse (D, ) aufweist, um ein Paar komplementärer Datensignale aufzunehmen;
die Pegelschiebeeinrichtung erste und zweite Pegelschiebeschaltungen (66, 68; 68A, 68B) aufweist, die jeweils einen Eingangsanschluß (D, ) zum Aufnehmen eines entsprechenden Datensignals und jeweils einen Ausgangsanschluß haben, und
es ein einziges Isolierelement gibt, das dem Speicherelement zugeordnet ist und eine Tunneleffekteinheit (20) aufweist, die zwischen den Ausgangsanschluß der ersten Pegelschiebeschaltung und die Steuerelektrode des nichtflüchtigen Speicherelements (Q24) geschaltet ist, wobei der Ausgangsanschluß der zweiten Pegelschiebeschaltung mit der Steuerelektrode des nichtflüchtigen Speicherelements über einen Kondensator (C28) verbunden ist, wobei die Anordnung so ausgeführt ist, daß die Tunneleffekteinheit (20) sowohl einen Lade- als auch einen Entladestrom an dem nichtflüchtigen Speicherelement in Abhängigkeit von dem Zustand der Datensignale (D, ) erzeugt.
2. Speicherzelle nach Anspruch 1, welche erste und zweite nichtflüchtige Speicherelemente (Q24A, Q24B) aufweist, denen jeweils eine entsprechende einzelne Tunneleffekteinheit (20A, 20B) zugeordnet ist, die vorgesehen ist, um sowohl einen Entlade- als auch einen Ladestrom an ihren zugeordneten nichtflüchtigen Speicherelementen zu erzeugen.
3. Nichtflüchtige, latente Speicherzelle nach Anspruch 1 oder 2, bei welcher jede Tunneleffekteinheit ein Fowler- Nordheim-Tunnelelement aufweist.
4. Nichtflüchtige, latente Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Pegelschiebeeinrichtung aufweist:
eine Halteschaltung (Q46C, Q50C; Q50D, Q50E; Q46K, Q50K; Q50L, Q50M) mit einem ersten und einem zweiten Eingangsansteueranschluß, wobei jeder der ersten und zweiten Eingangsansteueranschlüsse auch Ausgangsanschlüsse (54C; 54D, 54E; 54K; 54L, 54M) schafft;
einen ersten Ansteuertransistor (Q44C; Q48E; Q44K; Q48M) mit einer Gate-Elektrode, die geschaltet ist, um ein erstes der Datensignale ( ) aufzunehmen;
wobei der zweite Ansteuertransistor (Q48C; Q48D; Q48K; Q48L) eine Gate-Elektrode hat, die geschaltet ist, um ein zweites der logischen Datensignale (D) zu empfangen, wobei die ersten und die zweiten Datensignale komplementär zueinander sind;
wobei der erste Ansteuertransistor (Q44C; Q48E; Q44K; Q48M) eine erste Elektrode hat, die mit dem ersten Ansteueranschluß der Halteschaltung (Q46C; Q50C; Q50D, Q50E; Q46K, Q50K; Q50L, Q50M) hat, und der erste Ansteuertransistor (Q44C; Q48E; Q44K; Q48M) eine zweite Elektrode hat, welche mit einer Bezugsspannung verbunden ist,
der zweite Ansteuertransistor (Q48C; Q48D; Q48K; Q48L) eine erste Elektrode hat, die mit dem zweiten Eingangsansteueranschluß der Halteschaltung (Q46C, Q50C; Q50D, Q50E; Q46K, Q50K; Q50L, Q50M) verbunden ist, und der zweite Ansteuertransistor (Q48C; Q48D; Q48K; Q48L) eine zweite Elektrode hat, welche mit der Referenzspannung verbunden ist.
5. Nichtflüchtige, latente Speicherzelle nach Anspruch 4, dadurch gekennzeichnet, daß die Referenzspannung Erdpotential ist.
6. Nichtflüchtige, latente Speicherzelle nach Anspruch 4, dadurch gekennzeichnet, daß die Referenzspannung eine Versorgungsspannung ist.
DE88401991T 1987-08-03 1988-07-29 Nichtflüchtige latente Speicherzelle mit reduzierter Tunneleffektschaltung für verbesserte Betriebssicherheit. Expired - Fee Related DE3885191T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/081,032 US4802124A (en) 1987-08-03 1987-08-03 Non-volatile shadow storage cell with reduced tunnel device count for improved reliability

Publications (2)

Publication Number Publication Date
DE3885191D1 DE3885191D1 (de) 1993-12-02
DE3885191T2 true DE3885191T2 (de) 1994-05-05

Family

ID=22161684

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88401991T Expired - Fee Related DE3885191T2 (de) 1987-08-03 1988-07-29 Nichtflüchtige latente Speicherzelle mit reduzierter Tunneleffektschaltung für verbesserte Betriebssicherheit.

Country Status (4)

Country Link
US (1) US4802124A (de)
EP (1) EP0302780B1 (de)
JP (1) JP2696769B2 (de)
DE (1) DE3885191T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189641A (en) * 1987-06-08 1993-02-23 Fujitsu Limited Non-volatile random access memory device
US5434811A (en) * 1987-11-19 1995-07-18 National Semiconductor Corporation Non-destructive read ferroelectric based memory circuit
IT1228822B (it) * 1989-03-23 1991-07-04 Sgs Thomson Microelectronics Cella di riferimento per la lettura di dispositivi di memoria eeprom.
JP3569728B2 (ja) * 1995-01-11 2004-09-29 直 柴田 不揮発性半導体メモリ装置
CN102257111B (zh) 2008-12-25 2014-06-11 陶氏环球技术有限责任公司 具有宽pH稳定性的表面活性剂组合物
US9715480B1 (en) * 2011-06-24 2017-07-25 United States Of America As Represented By Secretary Of The Navy Method for analytical reconstruction of digital signals via stitched polynomial fitting

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54150955A (en) * 1978-05-18 1979-11-27 Mitsubishi Electric Corp Voltage converter circuit
US4545035A (en) * 1982-07-20 1985-10-01 Mostek Corporation Dynamic RAM with nonvolatile shadow memory
US4510584A (en) * 1982-12-29 1985-04-09 Mostek Corporation MOS Random access memory cell with nonvolatile storage
IT1212765B (it) * 1983-07-27 1989-11-30 Ates Componenti Elettron Cella di memoria di tipo ram con elemento di memoria non volatile elettricamente programmabile.
NL8501631A (nl) * 1985-06-06 1987-01-02 Philips Nv Niet vluchtige, programmeerbare, statische geheugencel en een niet vluchtig, programmeerbaar statisch geheugen.
US4651303A (en) * 1985-09-23 1987-03-17 Thomson Components--Mostek Corporation Non-volatile memory cell
US4685083A (en) * 1985-10-03 1987-08-04 Thomson Components-Mostek Corporation Improved nonvolatile memory circuit using a dual node floating gate memory cell

Also Published As

Publication number Publication date
EP0302780A3 (en) 1990-11-07
JP2696769B2 (ja) 1998-01-14
EP0302780B1 (de) 1993-10-27
JPH01112594A (ja) 1989-05-01
EP0302780A2 (de) 1989-02-08
US4802124A (en) 1989-01-31
DE3885191D1 (de) 1993-12-02

Similar Documents

Publication Publication Date Title
DE69029132T2 (de) Novramzell unter verwendung von zwei differentialen entkopplungsbaren nichtflüchtigen speicherelementen
DE3032657C2 (de)
DE2601622C3 (de) wertspeicheranordnung
DE68917609T2 (de) Schaltung zum Treiben eines Dekodierers für Programmierung von hochkapazitiven Zeilen.
DE3148806C2 (de)
DE3041176A1 (de) Halbleiterspeichervorrichtung
DE2757987A1 (de) Halbleiterspeicher
DE3486418T2 (de) Halbleiterspeicheranordnung
DE2740700A1 (de) Speicher
DE2332643C2 (de) Datenspeichervorrichtung
WO2000005720A1 (de) Ferroelektrische speicheranordnung
DE3236729C2 (de)
DE3885191T2 (de) Nichtflüchtige latente Speicherzelle mit reduzierter Tunneleffektschaltung für verbesserte Betriebssicherheit.
EP1794758B1 (de) Nicht-flüchtiges speicherelement
DE3881296T2 (de) Nichtfluechtige latente speicherzelle mit pegelumformerschaltung und reduzierter tunneleffektschaltung fuer verbesserte betriebssicherheit.
DE3329096C2 (de)
DE68924843T2 (de) Transistordurchbruchs-schutzschaltung.
DE2609714C3 (de)
EP1153394B1 (de) Verfahren zum betrieb einer speicherzellenanordnung mit selbstverstärkenden dynamischen speicherzellen
DE2128792A1 (de) Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE69514802T2 (de) Verfahren zum Parallel-Programmieren von Speicherwörtern und entsprechende Schaltung
DE2309616A1 (de) Hybride speicherschaltung
DE69325809T2 (de) Nicht-flüchtige Speicheranordnung mit Mitteln zur Erzeugung negativer Programmierspannungen
DE2748571B2 (de)
DE2165160C2 (de) CMOS-Schaltung als exklusives ODER-Glied

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee