DE3881296T2

DE3881296T2 - Nichtfluechtige latente speicherzelle mit pegelumformerschaltung und reduzierter tunneleffektschaltung fuer verbesserte betriebssicherheit.

Info

Publication number: DE3881296T2
Application number: DE8888401990T
Authority: DE
Inventors: Horst Leuschner
Original assignee: SGS Thomson Microelectronics Inc
Current assignee: STMicroelectronics lnc USA
Priority date: 1987-08-03
Filing date: 1988-07-29
Publication date: 1993-09-09
Anticipated expiration: 2008-07-30
Also published as: EP0302779B1; EP0302779A3; JPH01112595A; DE3881296D1; EP0302779A2; JP3080624B2; US4787066A

Description

Die Erfindung betrifft eine nichtflüchtige CMOS- oder NMOS- Speicherzelle, in welcher die Anzahl an Isolier-Tunnelelementen und die zugeordnete erforderliche Siliziumfläche auf fünfzig Prozent verringert sind, und bei welcher verbesserte Pegel-Schiebeeinheiten in dem Ein-/Ausgabeteil der Schaltung verwendet werden können.
Nichtflüchtige Speicherzellen werden im allgemeinen verwendet, um Daten, die aus einer zugeordneten flüchtigen Speicherzelle stammen, zu speichern, so daß die Daten während eines Abschaltabschnitts nicht verloren gehen. Diese nichtflüchtigen Zellen werden im allgemeinen als "Schatten"- Zellen bezeichnet. Die Verbindungen zwischen der nichtflüchtigen und flüchtigen Zelle sind üblicherweise zweiseitig gerichtet; sie fungieren als Eingänge während eines nichtflüchtigen Speichervorgangs und als Ausgänge während eines Rückrufens der Daten von der nichtflüchtigen zu der flüchtigen Zelle. Eine Quelle mit einer verhältnismäßig hohen Spannung in der Größenordnung von 10 bis 20V induziert eine Tunnelung in einem von einem Paar Fowler-Nordheim (FN-) Isolierelementen in der nichtflüchtigen Zelle während Speichervorgängen. Das FN-Element hat eine sehr hohe Impedanz, außer in einem Tunnelungszustand, so daß die gespeicherte Ladung während des Abschaltens von dem übrigen Teil der Schaltung isoliert ist.
Der Gegenstand des US-Patents Nr. 4 510 584,das Leuschner, Guterman, Proebsting und Dias für eine nichtflüchtige Speicherzelle erteilt, ist in dem schematischen Diagramm der Fig.1 dargestellt. Zwei Fowler-Nordheim-(FN) Tunnelelemente 20, 22 sind verwendet, um eine Ladung auf der Gate-Elektrode von Q&sub2;&sub4; zu speichern und zu isolieren. Ein Kondensator C26 vervollständigt die Isolierschaltung. C&sub2;&sub6; kann ein FET- Element sein. Die FN-Elemente 20, 22 können als zwei leitende Schichten ausgeführt sein, welche durch eine dünne (100 Angström) dieleketrische Schicht, wie SiO&sub2; getrennt sind. Infolge der Durchbiegung der leitenden Bänder in der Leiterschicht können Elektroden die dielektrische Schicht mit einer höheren Wahrscheinlichkeit durchtunneln, wenn das elektrische Feld an der dielektrischen Schicht zunimmt. Die Fowler-Nordheim-Gleichung für dieses Verhalten lautet:
J = a*E² * e(-b/E)
wobei mit J die Stromdichte (A/cm²), und mit E die elektrische Feldstärke (V/cm) bezeichnet sind und a,b Konstante und e = 2.718............ sind.
Zur Erläuterung der später noch zu beschreibenden Schaltungen kann das FN-Element als ein zweigerichteter spannungsgesteuerter Schalter ähnlich einem Paar Zenerdioden betrachtet werden, die gegeneinander geschaltet sind. Wenn das absolute Potential an dem FN-Element kleiner als die Fowler- Nordheim-Spannung ist, ist das Element nicht-leitend, und wenn das Potential die Fowler-Nordheim-Spannung übersteigt, leitet das Element mit einer sehr niedrigen Impedanz.
Der Vorteil der Zelle in Fig.1 beruht auf der Tatsache, daß sie leicht über Knotenpunkte D, mit einem (nicht dargestellten) flüchtigen Speicherelement verbunden werden kann, und daß eine solche Verbindung den normalen Betrieb des flüchtigen Elements nicht stört. Folglich kann in der Praxis sowohl ein hochschneller Betrieb als auch eine Nichtflüchtigkeit erreicht werden. Eine Rückrufen der nichtflüchtigen Daten erfolgt über einen Knotenpunkt 21, welcher üblicherweise mit der flüchtigen Speicherzelle verbunden ist, welche die D- und -Eingänge versorgt. Bei einem einzigen Steuertransistor Q&sub2;&sub4; und einem nichtgeerdeten Knotentpunkt ist es notwendig, eine minimale Spannungsdifferenz zwischen den zwei komplementären Datenzuständen von zumindest 2V bis 3V vorzusehen, da ein fühlender Transistor Q&sub2;&sub4; gut genug in einen Datenzustand geschaltet werden muß, um sicherzustellen, daß das flüchtige Element nicht in dem entgegengesetzten Zustand ist. Die Spannungsdifferenz zwischen den zwei komplementären Datenzuständen des nichtflüchtigen Elements steht in unmittelbarer Beziehung zu der Ladungsmenge, welche FN-Tunnelelemente 20, 22 passiert hat.
Die Zuverlässigkeit von Tunnelelementen 20, 22 steht wiederum in unmittelbarer Beziehung zu dem Ladungstransport durch Oxid und es ist wünschenswert, den Tunnelungs-Ladungstransfer zu minimieren, um eine maximale Zuverlässigkeit zu erreichen. Außerdem hängt die Zuverlässigkeit stark von der elektrischen Feld-/Stromdichte im Oxid ab und folglich ist ein weiteres Ziel, die Stromdichte im Oxid zu minimieren.
Die Forderungen haben zu der Schaltung in Fig.2 geführt, welche als ein Teil von Mostek Part Nr. MK 4701 auf den Markt gebracht worden ist, was als eine Referenzzelle verwendet wird. Durch Vergleichen von Fig.1 und 2 kann festgestellt werden, daß die Zelle in Fig.1 großteils an zwei Stellen in Fig.2 erscheint. (In jedem Halbmodul der Fig.2 sind identische Bezugszeichen verwendet und die Suffixe A und B zeigen einen Teil an, welcher in beiden Modulen verwendet ist). Sie sind in komplementärer Weise über Knotenpunkte D und wie vorstehend, auch mit dem (wieder nicht dargestellten) flüchtigen Speicherelement verbunden. Der wesentliche Unterschied besteht darin, daß in der Schaltung der Fig.2 Knotenpunkte D und sowohl als Eingangs- als auch als Ausgangsknotenpunkte dienen. Wegen der komplementären Art der Schaltung in Fig.2 und der Symmetrie der Speicherzelle ist es nicht notwendig, eine große Spannungsdifferenz in den zwei Datenzuständen zu erreichen, welche gleichzeitig an Knotenpunkten 32a und 32b gespeichert sind, wie es in der Schaltung der Fig.1 der Fall war. Folglich können die Anforderungen an den Tunnelungsstrom herabgesetzt werden und die Zuverlässigkeit von FN-Tunnelungselementen 20A, 22A, 20B und 22B kann erhöht werden.
Jedoch werden bei den herkömmlichen Schaltungen in Fig.1 und 2 zwei Tunneleinheiten pro Zelle (im Falle der Fig.1) und vier Tunneleinheiten pro Zelle (im Falle der Fig.2) verwendet. Da die Ergiebigkeit und Zuverlässigkeit solcher Zellen eine fest Funktion der Anzahl an Tunneleinheiten ist, welche in jeder Zelle verwendet sind, würde es vorteilhaft sein, die Anzahl an Tunneleinheiten pro Zelle zu verringern.
In den Schaltungen der Fig.1 und 2 bilden FN-Elemente 20 und 22 immer eine Serienschaltung zwischen der eine hohe Spannung liefernden Quelle und Erdpotential. Dies bedeutet, daß die hohe Spannung so gewählt werden muß, daß sie niemals zweimal die Fowler-Nordheim-Spannung der Tunnelelemente überschreitet, da unter dieser Voraussetzung beide Einheiten leiten würden, und ein großer Strom von dem Punkt mit hoher Spannung zu dem auf Erdpotential liegenden Schaltungspunkt fließen würde. Ein solcher großer Strom würde die Zuverlässigkeit der FN-Elemente stark beeinflussen. Auch ist klar, daß, wenn eines der beiden FN-Elemente ausfallen würde, die Schaltung fehlerhaft arbeiten würde.
In den herkömmlichen Schaltungen fließt der Strom durch ein vorgegebenes FN-Element immer in derselben Richtung. Es ist bekannt, daß dies ein Phänomen hervorruft, das als Fowler- Nordheim-Spannungsausfall ("walkout") bekannt ist, der im allgemeinen einem Elementausfall und einem Ausfall des dünnen Tunnelungsmediums vorausgeht.
Gemäß der Erfindung ist eine nichtflüchtige Schatten-Speicherzelle vorgesehen, die zumindest ein nichtflüchtiges Speicherelement, zumindest ein Isolierelement zum Laden und Entladen des mindestens einen nichtflüchtigen Speicherelements, eine Pegelverschiebeeinrichtung zum Laden und Entladen des nichtflüchtigen Speicherelements und einen Koppelkondensator aufweist, der von einem Ausgangsanschluß der Pegelverschiebeeinrichtung aus mit einer Steuerelektrode des nichtflüchtigen Speicherelements verbunden ist; hierbei ist die nichtflüchtige Schatten-Speicherzelle dadurch gekennzeichnet, daß die Pegelverschiebeeinrichtung zum Laden und Entlades des nichtflüchtigen Speicherelements ferner aufweist:
eine Halteschaltung mit einem ersten und einem zweiten Eingangsansteueranschluß, wobei einer der ersten und zweiten Eingangsanschlüsse auch den Ausgangsanschluß versorgt; einen ersten Treibertransistor mit einer Gate-Elektrode, welche mit einer ersten logischen Signalquelle ( ) verbunden ist;
einen zweiten Treibertransistor mit einer Gate-Elektrode, die mit einer zweiten Logiksignalquelle (D) verbunden ist, wobei die ersten und zweiten Signalquellen komplementär zueinander sind;
wobei der erste Treibertransistor eine erste Elektrode hat, welche mit dem ersten Eingangsanschluß der Halteschaltung verbunden ist, und der erste Treibertransistor eine zweite Elektrode hat, welche mit einer Referenzspannung verbunden ist, und
wobei der zweite Treibertransistor eine erste Elektrode hat, die mit dem zweiten Eingangsanschluß der Halteschaltung verbunden ist, und der zweite Treibertransistor eine zweite Elektrode hat,die mit der Referenzspannung verbunden ist.
Bei Ausführungsformen der Erfindung wird eine verbesserte Pegelverschiebeschaltung der Art verwendet, die in der Ausführung von nichtflüchtigen Schatten-Speicherzellen erforderlich ist. Die verbesserte Schaltung kann entweder in einem CMOS des P- oder N-Typs ausgeführt sein; in beiden Fällen sind Vorteile gegenüber dem Stand der Technik zu erkennen. Da ferner ein kapazitives "Gate Bousting" verwendet wird, ist die Schaltung statisch; d.h. sie ist direkt gekoppelt und der erforderliche Siliziumbereich ist gegenüber dem jenigen der herkömmlichen Schaltungen stark reduziert. Die Pegelverschiebeeinrichtung benutzt eine Halteschaltung, welche mittels eines Paars von Eingangstransistoren angesteuert wird, deren Drain-Anschlüsse mit den Gate-Anschlüssen der Halteschaltung verbunden sind. Die Eingänge an der Schaltung sind mit den Gate-Anschlüssen der beiden Eingangstransistoren verbunden. In einer Ausführungsform der Erfindung wird ein einziges FN-Element verwendet, um die nichtflüchtige Speicherzelle sowohl zu laden als auch zu entladen, um dadurch den "Ausfall"-Effekt in dem FN-Element zu reduzieren und dessen Zuverlässigkeit zu verbessern.
Es ist daher Aufgabe der Erfindung, eine verbesserte statische Pegelverschiebeschaltung für eine nichtflüchtige Speicherzelle zu schaffen, bei welcher der Gate-Anschluß eines Treibertransistors nicht kapazitiv erhöht ist, und eine merkliche Verringerung der erforderlichen Siliziumfläche das Ergebnis ist. Eine weitere Aufgabe der Erfindung ist, eine verbesserte Pegelverschiebeschaltung für eine nichtflüchtige Speicherzelle zu schaffen, bei welcher die eine hohe Spannung liefernde Quelle eine langfristige Verlustladung ersetzt. Noch eine weitere Aufgabe der Erfindung ist, eine verbesserte Pegelverschiebeschaltung für eine nichtflüchtige Speicherzelle zu schaffen, welche für kleinere Einrichtungen vorgesehen ist, die folglich eine kleinere Siliziumfläche in der Zelle benötigen.
Noch eine weitere Aufgabe der Erfindung besteht darin, eine nichtflüchtige Speicherschaltung zu schaffen, welche die Hälfte der bisher erforderlichen Anzahl an Isoliereinrichtungen benutzt, und bei welcher die verbleibenden Isoliereinrichtungen einem Stromfluß in beiden Richtungen ausgesetzt werden, was zu einer Verbesserung in der Zuverlässigkeit in den verbleibenden Isolierelementen führt.
Diese und weitere Vorteile der Erfindung werden nachstehend anhand der Zeichnungen im einzelnen erläutert. Es zeigen:
Fig.1 ein schematisches Diagramm des Standes der Technik, welcher in dem US-Patent Nr. 4 510 584 beschrieben ist;
Fig.2 ein herkömmliches schematisches Diagramm eines Teils von Mostek Part Nr. MK 4701;
Fig.3 ein schematisches Diagramm der Schaltung gemäß der Erfindung, die eine verbesserte Pegelverschiebeschaltung (41) enthält;
Fig.3A ein schematisches Diagramm der Schaltung der Fig.3 mit einem Pegelverschiebemechanismus (LS), welcher als Pegelverschieber 41 in Form eines Blockdiagramm dargestellt ist;
Fig.4 ein schematisches Diagramm der Schaltung der Fig.2, bei welcher die Pegelverschiebemechanismen in Form eines Blockdiagramms (LS, 41A und 41B) wiedergegeben sind;
Fig.5 ein schematisches Diagramm einer Ausführung der Erfindung in N-CMOS-Technologie, wie sie bei einer einzelnen Endzelle wie in der herkömmlichen Schaltung der Fig.1 angewendet ist, wobei die Pegelverschiebeschaltung in Form eines Blockdiagramms in Verbindung mit einer einzigen FN-Tunneleinheit dargestellt ist;
Fig.6 ein schematisches Diagramm einer unterschiedlichen Zellenausführung gemäß der Erfindung, wobei eine einzelne FN-Tunneleinheit auf jeder Seite der Schaltung verwendet ist, und die Pegelverschiebeeinheit generell in Form eines Blockdiagramms dargestellt ist;
Fig .7 ein detailliertes schematisches Diagramm einer weiteren Ausführungsform der einzigen Endschaltung der Fig.5, die in einer P-CMOS-Technologie ausgeführt ist;
Fig.8 ein detailliertes schematisches Diagramm der Schaltung der Fig.6, welche in P-CMOS-Technologie ausgeführt ist;
Fig.9 ein detailliertes schematisches Diagramm der Schaltung der Fig.5, die in N-MOS Technologie ausgeführt ist;
Fig.10 ein detailliertes schematisches Diagramm der Schaltung der Fig.6, die in N-MOS Technologie ausgeführt ist;
Fig.11 ein detailliertes schematisches Diagramm einer Ausführungsform der Schaltung der Fig.5, die in N-CMOS-Technologie ausgeführt ist;
Fig.12 ein detailliertes schematisches Diagramm einer Ausführungsform der Schaltung der Fig.6, die in N-CMOS-Technologie ausgeführt ist;
Fig.13 ein detailliertes schematisches Diagramm einer Ausführungsform der Erfindung in N-CMOS-Technologie, wie es bei einer einzelnen Endzelle in der herkömmlichen Schaltung der Fig.1 verwendet ist;
Fig.14 ein detailliertes schematisches Diagramm der Ausführungsform der Erfindung, wie sie in Fig.13 dargestellt ist, die aber als eine andere Zelle, als in Fig.2 dargestellt, verwendet ist;
Fig.15 ein detailliertes schematisches Diagramm einer alternativen Ausführungsform der Erfindung der Fig.13, die in P-CMOS-Technologie ausgeführt ist, und
Fig.16 ein detailliertes schematisches Diagramm einer weiteren alternativen Ausführung der Erfindung der Fig.13, die in P-CMOS-Technologie ausgeführt ist.
(Zu beachten ist, daß, wenn in der Beschreibung gleiche Bezugszeichen verwendet werden, sie sich auf gleiche Merkmale der Erfindung beziehen. Wenn ein alphabetisches Suffix an ein Bezugszeichen angehängt wird, zeigt dies an, daß ein so bezeichnetes Merkmal verwendet wird, um dieselbe Funktion wie das mit keinem Suffix versehene Merkmal durchzuführen. Wenn zwei verschiedene alphabetische Suffixe an zwei identischen Bezugszeichen verwendet werden, ist dies ein Anzeichen dafür, daß die zwei so bezeichneten Merkmale verwendet werden, um eine identische Funktion an den zwei Stellen durchzuführen, an welchen das Merkmal dargestellt ist.)
Die Schaltung in Fig.3 stellt für die Schaltung 40 in Fig. 1 den Ersatz einer verbesserten Pegelverschie beschaltung 41 dar. Die Schaltung 41 ist eine Pegelverschiebeeinheit, die ein FET Q&sub4;&sub4; aufweist, dessen Gate-Elektrode mit einem Eingangsanschluß verbunden ist. Die Senkenelektrode von Q&sub4;&sub4; ist mit Erdpotential verbunden. Die Drain-Elektrode von Q&sub4;&sub4; ist mit der Senkenelektrode eines P-Kanal-FET Q&sub5;&sub0; verbunden. Die Drain-Elektrode von Q&sub4;&sub6; und die Drain-Elektrode von Q&sub5;&sub0; sind mit der eine hohe Spannung liefernden Quelle HV verbunden. Die Gate-Elektrode von Q&sub4;&sub6; ist mit der Drain-elektrode von FET Q&sub4;&sub8;, der Drain-Elektrode von Q&sub5;&sub2; und mit der Senkenelektrode des P-Kanal-FET Q&sub5;&sub0; verbunden. (Die gemeinsame Verbindungsstelle ist ein Knotenpunkt 54). Der Knotenpunkt 54 ist mit der linken Seite des Kondensators C&sub2;&sub6; verbunden. Die Gate-Elektrode von Q&sub4;&sub8; ist mit einem Eingangsanschluß D verbunden. Die Senkenelektrode von Q&sub4;&sub8; ist mit Erdpotential verbunden. Die Gate-Elektrode von Q&sub5;&sub2; ist mit einem Rückruf-Anschluß 60 verbunden. Die Senkenelektrode von Q&sub5;&sub2; ist mit Erdpotential verbunden.
Die Transistoren Q&sub4;&sub6; und Q&sub5;&sub0; weisen eine Halteschaltung auf, wobei eine Rückkopplung jeweils von der Senkenelektrode des einen zu der Gate-Elektrode des anderen vorgesehen ist. Zu beachten ist, daß zwei FN-Tunneleinheiten 20, 22, über welche Lade- und Entladestrom zu und von dem Knotenpunkt 32 fließt, in dieser Version der verbesserten Schaltung verbleiben. Der Knotenpunkt 32 ist natürlich mit der erdpotentialfreien Gate-Elektrode eines steuernden Transistors Q&sub2;&sub4; verbunden.
Die Schaltung 41 ist vorgesehen, um die Programmspannung HV zu schalten, die in der nichtflüchtigen Speicherzelle der in Fig.3 dargestellten, verbesserten Schaltung benötigt wird. Wenn der Zustand der flüchtigen Speicherzelle (die mit den Anschlüssen D und verbunden ist,(was jedoch nicht dargestellt ist) so ist, daß der Anschluß D auf einem hohen Pegel und der Anschluß auf einem niedrigen Pegel liegt, wird der Knotenpunkt 54 durch den N-Kanal-FET Q&sub4;&sub8; niedrig gehalten. Der P-Kanal-FET Q&sub4;&sub6; ( mit einem niedrigen Pegel an seiner Gate-Elektrode) verbindet dann die Gate-Elektrode des FET Q&sub5;&sub0; mit HV und Q&sub5;&sub0; wird abgeschaltet. Da der Koppelkondensator C&sub4;&sub6; im Vergleich zu der Kapazität des Knotenpunktes 32 verhältnismäßig groß ist, folgt der Knotenpunkt 32 dicht den Spannungsänderungen amKnotenpunkt 54, bis eine der FN- Einheiten 20, 22 beginnt zu leiten. Wenn das Potential an FN 20 die Fowler-Nordheim-Spannung erreicht, tunneln Elektroden vom Knotenpunkt 32 zur Spannungquelle HV, was eine rein positive Ladungsansammlung am Kondensator C&sub2;&sub6; zur Folge hat.
Während eines Wierderabrufs (RECALL) ist der Knotenpunkt 54 über Q&sub5;&sub2; geerdet, und da der Knotenpunkt 32 als Anschluß des Kondensators C&sub2;&sub6; positiv geladen ist, ist der FET Q&sub2;&sub4; in einem leitenden, eingeschalteten Zustand.
Umgekehrt wird, wenn die Anschlüsse D, auf niedrigem bzw. hohem Pegel liegen, der Knotenpunkt 54 über den P-Kanal FET Q&sub5;&sub0;, dessen Gate-Elektrode durch den FET Q&sub4;&sub4; auf einem niedrigen Spannungspegel gehalten ist, auf das hohe Spannungspotential von HV hochgezogen. Wiederum folgt der Knotenpunkt 32 dicht dem Knotenpunkt 54, und eine ausreichend große Spannung erscheint an dem FN-Element 22, so daß Elektronen von Erdpotential zum Knotenpunkt 32 tunneln, wodurch der Knotenpunkt 32 wirksam an die FN-Spannung geklemmt wird, während der Anschluß des Kondensators C&sub2;&sub6; am Knotentpunkt 54 weiter steigt. Dies führt zu einer rein negativen Ladungsansammlung am Knotenpunkt 32, wodurch der FET Q&sub2;&sub4; in einen nicht-leitenden oder abgeschalteten Zustand gebracht wird. Folglich hat der steuernde Transistor Q&sub2;&sub4; zwei Zustände, einen leitenden (mit einer rein positiven Ladung am Knotenpunkt 32) und einen nicht-leitenden (mit einer rein negativen Ladung am Knotenpunkt 32).
Die in der Speicherzelle der Fig.3 gespeicherten Daten werden über einen Knotenpunkt 56 gefühlt. Der Knotenpunkt 56 kann mit demselben flüchtigen Speicherelement verbunden sein, welches die Signale an die Eingangsanschlüsse D und liefert. Ein Fühlen der nichtflüchtigen Daten wird dadurch initiiert, daß ein hoher Pegel an die Gate-Elektrode von FET Q&sub5;&sub8; über den Wiederabruf-Anschluß 60 angelegt wird. Strom fließt dann zu dem geerdeten Knotenpunkt, wenn der Transistor Q&sub2;&sub4; leitend ist,und es fließt kein Strom, wenn der Transistor Q&sub2;&sub4; nichtleitend ist. Folglich bewirkt die Schaltung eine nichtflüchtige Speicherung in derselben Weise wie in der herkömmlichen Schaltung der Fig.1.
Die Vorteile, welche sich durch die Anwendung einer Pegelverschiebung ergeben, sind, wie an dem Beispiel der Fig.3 gezeigt, mannigfach; Schaltungsbetrieb ist gänzlich statisch, d.h. die Gate-Elektrode des Transistors Q&sub5;&sub0; wird nicht kapazitiv angehobenlsondern die Schaltung ist direkt gekoppelt. Bei der herkömmlichen Schaltung in Fig.1 ist die Unterschwellenwert-Leckage von Transistoren Q&sub2;&sub8; und Q&sub3;&sub0; und die Grenzschichtleckage des Knotenpunkts 62 von Bedeutung, wenn erwartet wird, daß der Knotenpunkt 62 über einen langen Zeitabschnitt auf die hohe Knotenpunktspannung HV ansteigt. Ferner ist der Kondensator C&sub3;&sub8; in Fig.1 eine verhältnismäßig große Einheit, um eine wirksame Kopplung der hohen Spannung an der Gate-Elektrode des Transistors Q&sub3;&sub4; zu erreichen.
Durch die Pegelverschiebeschaltung 41 sind diese beiden Nachteile überwunden. Bei ihr kann die hohe Knotenpunktspannung HV einen Ladungsverlust von dem Knotenpunkt 54 aus über eine Leckage ersetzen, und die Siliziumfläche, welche für die vier Einheiten der Fig.3 erforderlich ist, ist kleiner, da sie nicht gleichwertig dem Kopplungskondensator C&sub3;&sub8; ist.
Der Transistor Q&sub5;&sub2; ist eine Zusatzeinrichtung, welche für ein genaues Fühlen der nicfrtflüchtigen Daten während eines Wiederabrufs der Daten durch das flüchtige Speicherelement gefordert werden kann. Ein erdfreier Gate-Knotenpunkt 32 ist nur als eine Spannung an dem Kopplungskondensator C&sub2;&sub6; fest gelegt, welche durch die in dem Kondensator 26 gespeicherte FN-induzierte Ladung hervorgerufen worden ist. Damit für die Gate-Elektrode des Transistors Q&sub2;&sub4; die andere Seite des Kopplungskondensators C&sub2;&sub6; definiert ist, muß der Knotenpunkt 54 zuerst definiert werden. Wenn es die Anwendung der nichtflüchtigen Speicherung erfordert, daß das nichtflüchtige Gate bei dem anfänglichen Anlegen von Energie an die Zelle in das flüchtige Speicherelement zurückgerufen wird, ist es notwendig, die Spannung am Knotenpunkt 54 über den Transistor Q&sub5;&sub2; als D, festzulegen, und der Knotenpunkt HV wird anfangs niedrig; dieser Zustand würde sonst den Knotenpunkt 54 auf einem undefinierten Pegel zurücklassen.
In Fig.4 ist das vorstehend für Fig.3 beschriebene Prinzip dargestellt, wenn es bei der herkömmlichen Schaltung der Fig.2 angewendet wird. In der Schaltung der Fig.4 sind die Vorteile der Pegelverschiebetechnik vervielfacht, da es nur notwendig ist, die vier Einheiten, welche die Pegelverschiebeeinrichtung aufweisen, einmal zu verwenden, selbst wenn es zwei Sätze von Tunnelelementen 20A und 20B sowie 22A und 22B gibt. Ferner sind vier Elemente, nämlich die Transistoren 64A und 64B und die Kondensatoren C38A und C38B entfallen, da sie nicht mehr länger benötigt werden.
In Fig.5 ist ein schematisches Diagramm noch einer weiteren verbesserten Ausführungsform der Erfindung dargestellt, wie sie angewendet würde, um die Schaltung der Fig.3 zu verbessern. Eine Pegelverschiebeeinrichtung 66 wird zu der ursprünglichen Schaltung der Fig.3 hinzugefügt und so, wie dargestellt, mit deren Eingangsanschluß verbunden, welcher mit verbunden ist; ihr Energieversorgungsanschluß wird mit HV verbunden, und ihr Ausgangsanschluß wird mit FN 20 verbunden. Diese Schaltung führt von derjenigen der Fig.1 und 3 weg, da das FN-Element 20 in diesen Figuren entfallen ist. Das obere Ende des FN-Elements 20 ist nicht länger direkt mit dem auf der hohen Spannung HV liegenden Knotenpunkt verbunden, sondern ist vielmehr mit dem Ausgang der Pegelverschiebeeinrichtung 66 verbunden.
Der Eingangsanschluß einer zweiten Pegelverschiebeeinrichtung 68 ist mit D verbunden; der Ausgangsanschluß ist mit dem Knotenpunkt 54 verbunden, und der Energieversorgungsanschluß ist mit HV verbunden. Die Pegelverschiebeinrichtung 68 ersetzt die Pegelverschiebeeinrichtung 41 der Fig.3 und 3A in dem Maße, daß sie mit dem linken Ende des Kondensators C&sub2;&sub6; am Knotenpunkt 54 verbunden ist.
Um eine rein positive Ladung am Knotenpunkt 32 zu bewirken, müssen die Schaltungspunkte D und , wie vorher, auf hohen bzw. niedrigen Pegeln liegen. Die hohe Spannung HV erscheint am Ausgang der Pegelverschiebeeinrichtung 66 und, wie vorher kommt es zu einer Elektronentunnelung in dem FN-Element 20. Um eine rein negative Ladungsansammlung am Punkt 32 zu induzieren, werden die Eingangsanschlüsse D und , wie vorher, auf die entgegengesetzten Zustände eingestellt. Eine hohe Spannung erscheint dann am Punkt 54 über die Pegelverschiebeeinrichtung 68, und der Punkt 32, welcher eng an den Punkt 54 gekoppelt ist, steigt mit der hohen Spannung an den Punkten HV und 54. Eine Pegelverschiebeeinrichtung 66 mit einem hohen Pegel an ihrem Eingang hält das obere Ende des FN-Elements 20 auf Erdpotential. Folglich stellen sich die Elektronen am Punkt 32 über dasselbe Tunnelelement 20 ein, über welches sie entfernt wurden. Das Tunnelelement 22 der Fig.3 ist nicht mehr länger notwendig und entfällt. Da ein Laden und Entladen der erdfreien Gate-Einheite Q&sub2;&sub4; durchgeführt wird, indem sowohl der Lade- als auch der Entladestrom über das FN-Element 20 in beiden Richtungen fließen, ist der sogenannte "walkout"-Effekt in dieser Einrichtung merklich reduziert.
Fig.6 ist ein schematisches Diagramm einer Weiterbildung der erfindungsgemäßen Ausführungsform der Fig.3, wenn sie bei der Schaltung der Fig.2 und 4 angewendet wird. Die Anzahl an Einheiten ist wegen der dualen Funktionen der Pegelverschiebeeinrichtungen 68A und 68B reduziert, da die Notwendigkeit für die äquivalente Schaltung der Pegelschiebeeinheit 66 und die Eliminierung der Hälfte der FN- Einheiten 22A und 22B entfällt, wie in Fig.2 und 4 dargestellt ist.
Fig.7 bzw. 8 stellen die Schaltungen der Fig.5 und 6 dar, wie sie in der P-CMOS-Technik ausgeführt sind. Die gleichen Bezugszeichen tragen ein Suffix "C" in Fig.7 und Suffixe "D" und "E" in Fig.8.
Fig .9 bzw. 10 stellen die Schaltungen der Fig.5 und 6 dar, wie sie in NMOS-Technik mit N-Kanal-Einheiten ausgeführt sind. Es werden keine P-Kanal-Einheiten verwendet. Bei dieser Ausführung sind Kondensatoren C&sub7;&sub0; und C&sub7;&sub2; hinzugefügt worden. Obwohl gleiche Bezugszeichen verwendet werden, tragen sie in Fig.9 ein Suffix "F" und in Fig.10 Suffixe "G" und "H".
In Fig.11 und 12 sind die Schaltungen der Fig.5 bzw. 6 dargestellt, wenn sie in N-CMOS-Technik ausgeführt sind. Zu beachten ist, daß dieselben Bezugszeichen verwendet werden, um diese Elemente der Schaltungen zu identifizieren, welche die Funktionen der mit denselben Bezugszeichen bezeichneten Elemente der Fig.4 bis 6 durchführen; sie tragen aber ein Suffix "K" in Fig.11 und in Fig.12 Suffixe "L" und "M".
Fig.13 ist ein detailliertes schematisches Diagramm einer Ausführungsform der Erfindung, in N-CMOS-Technik, wie sie bei einer einzigen Endzelle in der herkömmlichen Schaltung der Fig.1 angewendet worden ist, wobei Elemente, welche dieselben Bezugszeichen tragen, dieselbe Funktion wie diejenigen der anderen Elemente durchführen, die in den verschiedenen Zeichnungen dargestellt sind.
Fig.14 ist ein detailliertes schematisches Diagramm der Ausführungsform der Erfindung, wie sie in Fig.13 dargestellt ist, aber wie sie an einer anderen Zelle angewendet wird, wie in Fig.2 dargestellt ist. Die Suffixe "A" und "B" bezeichnen die Doppelelemente, welche für die unterschiedliche Version der Schaltung erforderlich sind.
Fig.15 ist ein detailliertes schematisches Diagramm einer alternativen Ausführungsform der Erfindung in Fig.13, welche in P-CMOS-Technik ausgeführt ist. Wiederum identifizieren die gleichen Bezugszeichen Elemente, welche ähnliche Funktionen wie die Elemente in Fig.13 durchführen.
Fig.16 ist ein detailliertes schematisches Diagramm einer alternativen Ausführungsform einer Erfindung in Fig.14, welche in P-CMOS-Technik ausgeführt ist. Ähnliche Bezugszeichen bezeichnen Elemente, welche Funktionen durchführen, welche denjenigen der Fig.14 ähnlich sind.
Es gibt verschiedene Vorteile gegenüber den herkömmlichen Schaltungen der Fig.1 und 2, welche sich aus der Verwendung der anhand von Fig.7 bis 12 beschriebenen Schaltungen ergeben. Die Reihenschaltung über zwei FN-Einheiten 20, 22 von dem auf hoher Spannung (HV) liegenden Knotenpunkt gegen Erde ist in den stark verbesserten Schaltungen der Erfindung nicht vorhanden. Da ein Kondensator in Reihe mit der einzelnen FN-Einheit erscheint, welche in den verbesserten Schaltungen der Erfindung verwendet ist, ist der Ausführungszwang bei der Wahl des hohen Spannungswertes entfallen, welcher bei den herkömmlichen Schaltungen der Fig.1 und 2 bestand.
Durch die Verwendung von halbsoviel FN-Tunneleinheiten ist der Gewinn bei integrierten Schaltungen stark verbessert, da der Gewinn bzw. die Ergiebigkeit von annehmbar dünnen Tunneleinheit en einer der schwierigeren Gesichtspunkte bei der Herstellung von nichtflüchtigen Speicherelementen ist. Da bei den stark verbesserten Versionen der Erfindung nur eine FN-Einheit pro Zellenmodul verwendet wird, wird der Stromfluß während der Lade- und Entladezyklen umgekehrt, was zur Folge hat, daß das Fowler-Nordheim-Spannungs- "walkout"-Problem geringer ist.
Im Falle der in Fig.8, 10 und 12 dargestellten, differentiellen Speicherzelle gibt es noch einen weiteren Vorteil, daß die helle nämlich weiter arbeitet, obwohl eine der FN- Tunneleinheiten ausgefallen war. infolge der Verwendung von Pegelverschiebeeinrichtungen und der darin vorgesehenen Schaltungstechnik ist das Programmieren der zwei Tunnelelemente unabhängig voneinander. Der Ausfall einer der FN-Einheiten (was sich als ein verhältnismäßig niedriger Nebenschlußwiderstand an der ausgefallenen Einheit manifestiert) hat keinen Einfluß auf die Funktion des funktionsfähigen Elements. Zu beachten ist jedoch, daß der Vorteil einer differentiellen Arbeitsweise verlorengeht, und daß sich dann die Schaltung ähnlich wie die einzige Endschaltung der Fig.5 verhält.

Claims

1. Nichtflüchtige Schattenspeicherzelle, mit zumindest einem nichtflüchtigen Speicherelement (Q24; Q24A, Q24B; Q24C; Q24D, Q24E; Q24K; Q24L, Q24M), mit mindestens einem Isolierelement (20, 22; 20A, 22A, 20B, 22B; 20C; 20D, 20E; 20K; 20L, 20M) zum Laden und Entladen des mindestens einen nichtflüchtigen Speicherelements (Q24; Q24A, Q24B; Q24C; Q24D, Q24E; Q24K; Q24L, Q24M), einer Pegelverschiebeeinrichtung (41) zum Laden und Entladen des nichtflüchtigen Speicherelements (Q24; Q24A, Q24B; Q24C; Q24D, Q24E; Q24K; Q24L, Q24M) und einem Koppelkondensator (C26; C26A, C26B; C26C; C26D, C26E; C26K), der von einem Ausgangsanschluß (54; 54A, 54B; 54C; 54D, 54E; 54K; 54L, 54M) der Pegelverschiebeeinrichtung (41) mit einer Steuerelektrode (32; 32A, 32B; 32C; 32D, 32E; 32K; 32L, 32M) des nichtflüchtigen Speicherelements (Q24; Q24A, Q24B; Q24C; Q24D, Q24E; Q24K; Q24L, Q24M) verbunden ist, dadurch gekennzeichnet, daß die Pegelverschiebeeinrichtung (41) zum Laden und Entladen des nichtflüchtigen Speicherelements (Q24; Q24A, Q24B; Q24C; Q24D, Q24E; Q24K; Q24L, Q24M) ferner aufweist:

eine Halteschaltung (Q46, Q50; 41A, 41B; Q46C, Q50C; Q50D, Q50E; Q46K, Q50K; Q50L, Q50M; Q50A, Q50B) mit einem ersten und einem zweiten Eingangsansteueranschluß, wobei einer der ersten und zweiten Eingangsanschlüsse auch den Ausgangsanschluß (54; 54A, 54B; 54C; 54D, 54E; 54K; 54L, 54M) versorgt;

einen ersten Treibertransistor (Q44; Q44C; Q48E; Q44K; Q48M; Q48B) mit einer Gate-Elektrode, welche mit einer ersten Logiksignalquelle ( ) verbunden ist;

einen zweiten Treibertransistor (Q48; Q48C; Q48D; Q48K; Q48L; Q48A) mit einer Gate-Elektrode, die mit einer zweiten Logiksignalquelle (D) verbunden ist, wobei die ersten und zweiten Signalquellen komplementär zueinander sind;

wobei der erste Treibertransistor eine erste Elektrode hat, die mit dem ersten Eingangsanschluß der Halteschaltung (Q46, Q50; Q46C, Q50C; Q50D, Q50E; Q46K, Q50K; Q50L, Q50M; Q50A, Q50B) verbunden ist und der erste Treibertransistor (Q44; Q44C; Q48E; Q44K; Q48M; Q48B) eine zweite Elektrode hat, welche mit einer Referenzspannung verbunden ist, und

wobei der zweite Treibertransistor (Q48; Q48C; Q48D; Q48K; Q48L; Q48A) eine erste Elektrode hat, die mit dem zweiten Eingangsanschluß der Halteschaltung (Q46, Q50; Q46C, Q50C; Q50D, Q50E; Q46K, Q50K; Q50L, Q50M; Q50A, Q50B) verbunden ist, und der zweite Treibertransistor (Q48; Q48C; Q48D; Q48K; Q48L; Q48A) eine zweite Elektrode hat, die mit der Referenzspannung verbunden ist.

2. Schattenspeicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Referenzspannung Erdpotential ist.

3. Schattenspeicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Referenzspannung eine Speisespannung ist.

. Schattenspeicherzelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dar zumindest ein Isolierelement zum Laden und Entladen des zumindest einen nichtflüchtigen Speicherelements (Q24C; Q24K) ein einzelnes Isolierelement (20C; 20K) aufweist, das sowohl für den Ladeals auch den Entladestrom verwendet wird.

5. Schattenspeicherzelle nach einem der Anspruche 1 bis 3, dadurch gekennzeichnet, daß es zwei nichtflüchtige Speicherelemente (Q24D, Q24E; Q24L, Q24M) gibt, dem jeweils ein einziges Isolierelement (20D, 20E; 20L, 20M) zugeordnet ist, das jeweils sowohl für den Lade- als auch den Entladestrom an das entsprechende nichtflüohtige Speicherelement verwendet wird.

6. Schattenspeicherzelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß es ein einziges nichtflüchtiges Speicherelement (Q24) gibt, dem ein Paar Isolierelemente (20, 22) zugeordnet ist, um das einzige nichtfluchtige Speicherelement (Q24) mit dem Lade- und dem Entladestrom zu versorgen.

7. Schattenspeicherzelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß es zwei nichtflüchtige Speicherelemente (Q24A, Q24B) gibt, denen jeweils ein Paar Isolierelemente (20A, 22A; 20B, 22B) zugeordnet ist, um das entsprechende nichtflüchtige Speicherelement (Q24A; Q24B) mit dem Lade- und dem Entladestrom zu versorgen.

8. Schattenspeicherzelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das zumindestens eine Isolierelement (20, 22; 20A, 22A, 20B, 22B; 20A, 20B; 20C; 20D, 20E; 20K; 20L, 20M) zumindest ein Fowler-Nordheim-Tunnelelement aufweist.