DE3884058T2

DE3884058T2 - Hochspannungshalbleiter mit integrierter Niederspannungsschaltung.

Info

Publication number: DE3884058T2
Application number: DE88201134T
Authority: DE
Inventors: Philip Harvey Bird; David James Coe; Aart Gerrit Korteling; David Henry Paxman
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1987-06-08
Filing date: 1988-06-06
Publication date: 1994-04-07
Anticipated expiration: 2008-06-07
Also published as: JPS63311418A; EP0294882A2; JP2679809B2; GB8713385D0; GB2207315B; EP0294882B1; EP0294882A3; KR960016508B1; GB2207315A; US4929884A; DE3884058D1

Description

Die Erfindung betrifft eine geeignete Schaltung zum Steuern einer Last in einem elektrischen System mit einer positiven Speiseklemme für verhältnismäßig hohe Spannung und mit einer negativen gemeinsamen Rückklemme, wobei die Schaltung im Betrieb zwischen der Hochspannungsspeiseklemme und einer Klemme der Last angeschlossen ist, eine andere Lastklemme mit der Rückklemme verbunden ist, die Schaltung ein elektrisch leitendes Halbleitersubstrat enthält, das eine Hochspannungshalbleiterausgangsanordnung trägt, in der die Leitung vorwiegend durch Elektronen erfolgt, das Substrat ein Gebiet der Ausgangsanordnung zur Verbindung mit der Hochspannungsspeiseklemme enthält das Substrat ebenfalls wenigstens eine Halbleiteranordnung für verhältnismäßig niedrige Spannung trägt, die zum Betrieb aus zwei Niederspannungsspeiseklemmen verbunden ist.
Schaltungen, in denen eine Leistungs- oder Hochspannungshalbleiteranordnung nebeneinander integriert Niederleistungsanordnungen enthält, sind in der Veröffentlichung von R.S. Wrathail et al: "Integrated circuits for the control of high power", IEEE IEDM Technical Digest 1983, S. 408 . . . 411 beschrieben. Die Niederleistungsschaltungen enthalten typisch Steuerlogik und Überwachungsschaltungen, die der Leistungsanordnung sehr eng zugeordnet sind, und können Überspannungsschutz, Wärmeschutz, Kurzschlußschutz, Strommessung und/oder weitere Eigenschaften bieten, wodurch der Begriff "intelligenter" Leistungschip verwendbar ist.
Intelligente Hochspannungsleistungschips finden ihre Anwendung in Zündschaltungen mit Eigenantrieb oder beispielsweise als Treiber für elektrolumineszente Hochspannungsanzeigen. In anderen Anwendungen, insbesondere wenn induktive Elemente vorgesehen sind, ist Hochspannungs-Durchbruchsfähigkeit erforderlich, sogar wenn die Nennspeisespannungen verhältnismäßig niedrig sind. Beispielsweise enthält die Speisung in elektrischen Systemen mit Eigenbetrieb, in denen die Speisespannung einen Nennwert von +12 oder +24 Volt Gleichspannung beträgt, oft Spitzen von 50 Volt oder darüber, mit beiden Polaritäten. Die Niederleistungsschaltungen, die beispielsweise bipolare, MOS- oder CMOS-Schaltungen enthalten, um logische und/oder analoge Funktionen auszuführen, werden typisch bei einer 5 bis 12 Voltspeisung betrieben, die einen Bezugswert von Null Volt (oder einen Bezugswert des Fahrzeugchassis) hat, und vielleicht in einem Regler abgeleitet wird, ebenfalls auf Chip. Aus Raum- und Kostendämpfungsgründen ist es unpraktisch alle diese Niederleistungsschaltungen mit den hohen Durchbruchsspannungen zu betreiben, für die die Hauptstromanordnung entwikkelt ist, und daher ist Hochspannungsisolierung zwischen den Niederspannungsanordnungen und den Hochspannungsanordnungen vorgesehen.
Anordnungen, in denen die Leitung des Hauptstroms vorwiegend durch Elektronen erfolgt, enthalten n-Kanal-MOS-Transistoren und n-p-n-Bipolartransistoren. Derartige Anordnungen werden in Hochleistungsanwendungen bevorzugt, weil die Beweglichkeit von Elektronen größer ist als die von Löchern, was bedeutet, daß Anordnungen mit n-Leitung mehr Strom pro Bereichseinheit führen können als sonst identische Anordnungen, in denen die Leitung durch Löcher erfolgt. Wenn die Ausgangsanordnung vom Typ mit vier Halbleitergebieten ist, beispielsweise ein Thyristor oder COMFET (Isolierschicht-Gleichrichter), kann die Verbindung der positiven Speiseklemme mit dem Substrat über ein Gebiet vom p-Halbleiter erfolgen, um die Anode einer derartigen Anordnung zu bilden. Ein derartiges Gebiet kann typisch als eine hochdotierte Schicht auf der Rückseite eines n-Substrats vorgesehen werden. Die elektrische Verbindung mit dem vorherrschenden n-Gebiet des Substrats wird jedoch aufrechterhalten, da der auf diese Weise gebildete p-n-Übergang in Durchlaßrichtung vorgespannt wird.
Der Leistungshalbleiter wird oft aufgebaut, um das Substrat selbst als Klemme zu benutzen. Der Chip kann dabei mit einem Metall-Kühlblech verklebt werden, das ebenfalls eine Klemme der integrierten Schaltung bildet. Dies ist oft für Anordnungen, wie z. B. Leistungs-MOSFETs und für Bipolaranordnungen wünschenswert, da höhere Ströme unter Verwendung sog. vertikaler Strukturen hantierbar sind. Dies vergrößert das Problem der Isolierung beim Anbringen der intelligenten Niederspannungsschaltungen auf dem Chip, weil in vielen Anwendungen die Klemme, die das Substrat des Chips ist, eine ist, die mit der Hochspannungsspeiseklemme verbunden werden muß. Dies ist insbesondere der Fall in Anwendungen mit Eigenbetrieb, da es häufig erforderlich ist, Schalter für Scheinwerferlampen, Scheibenerwärmer, usw. zwischen der positiven Batterieklemme und einer Last anzuordnen, die dauernd mit dem Chassis (Betriebserde) des Fahrzeugs verbunden ist. Derartige Schalter werden in der weiteren Beschreibung mit "Hochspannungsschaltern" bezeichnet. Ein ähnliches Problem entsteht in Wechselspannungsschaltungen oder bei der Verwendung des Schalters als Teil einer Vollbrückenschaltung für umkehrbare Motorsteuerung. Die Niederspannungsanordnungen, die auf herkömmliche Weise in bezug auf die Erd- (oder Chassis-)Spannung arbeiten, müssen daher vom Substrat isoliert werden, auf dem sie gebildet werden.
In einem weiteren Artikel "The Design of a high power solid state automotive switch in CMOS-VDMOS technology", IEEE Power Electronics Conference Record, Juni 1985, S. 229 . . . 233, befaßt sich Wrathall mit diesem Problem, um einen intelligenten Hochspannungsschalter der eingangs erwähnten Art zu erzeugen. In dem bekannten Hochspannungs-Leistungschip ist der integrierte Niederspannungsschaltungsaufbau durch das Anbringen spezieller Diffusions- und Barriereschichten unterschiedlicher Leitfähigkeitstypen isoliert, um in Sperrichtung betriebene Hochdurchbruchsspannungs-p-n-Übergänge zwischen dem Substrat und den Niederspannungsanordnungen anzuordnen, oder durch das Anbringen dielektrischer Schichten. Obgleich technisch zufriedenstellend sind diese Isolationstechniken teuer und erfordern einen oder (üblicherweise) mehrere zusätzliche und oft besondere Bearbeitungsschritte.
Der Erfindung liegt die Aufgabe zugrunde, die Herstellung eines n- Leistungshalbleiters mit integriertem Niederspannungsaufbau zur Verwendung in Halbleiter-Hochspannungsschaltern unter Verwendung verhältnismäßig einfacher Verfahren zu ermöglichen.
Zur Lösung dieser Aufgabe schafft die Erfindung eine Schaltung der eingangs erwähnten Art, dadurch gekennzeichnet, daß sie weiter ein Mittel zum Festhalten jeder der zwei Niederspannungsspeiseklemmen auf einer verhältnismäßig niedrigen und im wesentlichen konstanten Spannung in bezug auf die Hochspannungsspeiseklemme enthält, wobei der Bedarf an Hochspannungsisolierung zwischen der Niederspannungsanordnung und dem Halbleitersubstrat beseitigt wird.
Durch das Erzeugen der Niederspannungs-Leistungsversorgung in bezug auf die Hochspannungsspeiseklemme werden die Niederspannungselemente der Schaltung automatisch vor schadhaften Effekten der Hochspannung auf dem Substrat geschützt. Das Vermeiden der Anforderung für spezielle Diffusions- oder Barriereschichten oder für dielektrische Schichten zum isolieren vereinfacht die Herstellung der integrierten Schaltung im Vergleich zum Stand der Technik und kann daher so eine wesentliche Kostendämpfung bewerstelligen.
In der US-A-4 300 061 ist eine geregelte Stromversorgung zur Verwendung in einer logischen integrierten Niederspannungs-CMOS-Schaltung beschrieben, wobei die Versorgung auf die positive Schiene einer Hochspannungsversorgung bezogen ist. Jedoch gibt es keinen Aufschluß über die Verwendung eines derartigen Reglers als Lösung des Isolierproblems von der Ausgangsanordnung einer integrierten Schaltung mit einem Hochspannungs-Leistungsschalter. Außerdem hat die Mehrzahl elektrischer Systeme (einschließlich der selbstgetriebenen Systeme) die Verwendung von Versorgungen angenommen, die in bezug auf die negativere Klemme geregelt werden. Die beiden Veröffentlichungen von Wrathall zeigen, daß integrierte Schaltungen mit einem intelligenten Hochspannungs-Leistungsschalter bisher mit auf Erde bezogenen Steuerschaltungen aufgebaut wurden, was komplexe und kostspielige Isolierung der Leistungsanordnung auf dem Chip erforderte.
Die Ausgangsanordnung kann eine vertikale Leistungshalbleiteranordnung enthalten. Eine vertikale Struktur ermöglicht höhere Leistungsbehandlung in vielen Anordnungsarten einschließlich von Bipolartransistoren, MOSFETs und Thyristoren, da laterale Anordnungen durch die Art der Oberflächenverbindungen einen höheren Widerstandswert haben, und vertikale Ausführungen hochsymmetrisch sein können. Die Hochspannungsausgangsanordnung kann ein n-Kanal-DMOS-Leistungstransistor sein. Das Substrat enthält dabei wenigstens einen Teil des Draingebiets des DMOS-Transistors. Wenn beispielsweise eine vertikale DMOS-Struktur verwendet wird, wird ihre Drainelektrode an der Rückseite des Substrats ausgebildet, um die Verbindung mit der positiven Hochspannungsspeiseklemme zu versorgen. Die oberflächenmontierte Source- Elektrode kann dabei einen Ausgang zur Verbindung mit der Last bilden.
Auf andere Weise kann die Ausgangsanordnung ein n-p-n-Bipolarleistungstransistor sein, wobei das Substrat wenigstens einen Teil des Transistorkollektors enthält.
Die Niederspannungsanordnung kann ein lateraler MOS-Transistor sein, der einen Teil einer komplementären MOS-(CMOS-)Schaltung bildet.
Wenigstens ein p-Kanal-Niederspannungs-MOS-Transistor kann so geformt werden, daß sein Körpergebiet (oder "Rückgatter") das leitende Substrat fortsetzt und mit der positiven Speiseklemme mit relativ hoher Spannung verbunden ist. Also wenn das Substrat ein vorherrschendes n-Gebiet mit dem Drain- oder Kollektorgebiet der Ausgangsanordnung nach obiger Beschreibung enthält, ermöglicht die Erfindung die direkte Integration eines p-Kanal-MOSFET in das n-Gebiet unter Verwendung des n-Gebiets als Basis für das Kanalgebiet des p-Kanal-MOSFET. Dies veranschaulicht, auf welche Weise die Erfindung den Bedarf an Isolation um einige Niederspannungsanordnungen herum beseitigt.
In einer nMOS- oder CMOS-Schaltung ist ein p-Potentialtopfgebiet für die n-Kanalanordnungen auf übliche Weise erforderlich, aber sie erfordern immer noch keine Hochspannungsisolierung vom n-Substrat. Selbstverständlich kehrt sich der Zustand für pMOS- und nMOS-Anordnungen nach obiger Beschreibung um, wenn das Substrat aus irgendeinem Grund vorherrschend vom p-Typ ist.
CMOS-Technologie ist vorteilhaft für den Niederleistungsaufbau, da er selbstisolierend ist, d. h. es ist zwischen den verschiedenen Niederspannungstransistoren innerhalb der Niederleistungsschaltung keine Isolierung erforderlich mit Ausnahme selbstverständlich des Potentialtopfgebiets zum Isolieren von Transistoren vom entgegengesetzten Kanaltyp. Also braucht erfindungsgemäß der Aufbau einer CMOS- Logikschaltung neben der Hochspannungsanordnung nur wenig komplexer zu sein als beim Aufbauen eines herkömmlichen CMOS-Logikchips.
Auf andere Weise oder zusätzlich zu MOS-Anordnungen kann wenigstens eine Niederspannungshalbleiteranordnung ein Bipolartransistor sein. Der Bipolartransistor kann ein lateraler Bipolartransistor sein, wenn die Art der Schaltung dies erfordert. Vertikale Niederspannungsbipolartransistoren können in Kollektorschaltungskonfiguration verwendet werden, d. h. ihre Kollektoren sind mit dem leitenden Substrat verbunden. In derartigen Fällen ist gar keine Isolierung erforderlich. In anderen Konfigurationen kann es notwendig sein, laterale Anordnungen zu verwenden, so daß sie innerhalb des Niederleistungsschaltungsaufbaus voneinander isoliert sind. Dies kann die Verwendung von Potentialtöpfen oder von anderen Diffusionen genau wie in üblicher Niederspannungsbipolarintegration umfassen: die Verwendung einer auf Hochspannung bezogenen Versorgung nach der Erfindung vermeidet den Bedarf an spezielle Hochspannungsisolation.
Die Niederspannungsversorgung kann aus der Hochspannungsversorgung durch eine Regelschaltung geliefert werden. Ein derartige Schaltung kann Durchbruchsanordnungen wie z. B. Zenerdioden verwenden, oder anders kann eine Reihenkette von MOS-Transistoren verwendet werden. Letztgenannte Methode bietet den Vorteil der Definition der Versorgungsspannung in Form von MOS-Transistor-Schwellenspannungen und kann also die optimale Speisespannung für eine MOS-aufgebaute Niederspannungsschaltung liefern. Beide Reglerformen können auf geeignete Weise monolithisch mit den Hochspannungs- und Niederspannungs-Halbleiteranordnungen integriert werden.
Eine der Niederspannungsspeiseklemmen kann direkt mit der verhältnismäßig positiven Hochspannungsspeiseklemme verbunden werden. Dies kann den Entwurf der Schaltung vereinfachen.
Die Schaltung kann eine Pegelschiebeschaltung zur Schnittstellenbildung zwischen dem hochspannungsbezogenen Niederspannungsschaltungsaufbau und Hochspannungs- oder andere nullbezogenen Teilen der Schaltung oder mit der Außenwelt enthalten. Die Pegelschiebeschaltung kann einen Hochspannungs-Niederleistungstransistor enthalten.
Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen
Fig. 1A einen Teil einer elektrischen Schaltung nach dem Stand der Technik,
Fig. 1B schematisch die Integrierung von Bauteilen der Schaltung nach Fig. 1A,
Fig. 2A einen Teil einer erfindungsgemäßen elektrischen Schaltung,
Fig. 2B schematisch die Integration von Bauteilen der Schaltung nach Fig. 2A,
Fig. 3A und 3B zwei alternative Ausführungsbeispiele einer geeigneten Spannungsregelschaltung zur Verwendung in einer Schaltung nach der Erfindung,
Fig. 4 ein Blockschaltbild einer erfindungsgemäßen intelligenten Leistungsschalterschaltung,
Fig. 5 eine geeignete Schaltung zur Verwendung als Pegelschiebe- und Logikschaltung in dem Leistungsschalter nach Fig. 4,
Fig. 6 eine geeignete Schaltung zur Verwendung als Hauptstromquelle in der Schaltung nach Fig. 4,
Fig. 7 eine geeignete Schaltung zur Verwendung als Ladungspumpenoszillator in der Schaltung nach Fig. 4,
Fig. 8 eine Schaltung mit geeigneten Schaltungen zur Verwendung als Ladungspumpe, eine Hochspannungsdetektorschaltung und eine Logikschaltung in der Schaltung nach Fig. 4,
Fig. 9 eine geeignete Schaltung zur Verwendung als Strommeßschaltung in der Schaltung nach Fig. 4,
Fig. 10 eine geeignete Schaltung zur Verwendung als Kurzschlußdetektorschaltung in der Schaltung nach Fig. 4,
Fig. 11 eine geeignete Schaltung zur Verwendung als Logikschaltung und Pegelschieber in der Schaltung nach Fig. 4.
In Fig. 1A ist schematisch ein Teil einer Schaltung nach dem Stand der Technik dargestellt, die einen n-Kanal-Leistungs-MOSFET 1 und komplementäre Niederspannungs-MOSFETs 2(n-Kanal) und 3 (p-Kanal) enthält. Der Hochspannungsleistungs-FET 1 ist mit seiner Drain 4 an eine Hochspannungsspeiseklemme 5 und mit seiner Source 6 an eine Klemme einer Last 7 angeschlossen. Die andere Klemme der Last 7 ist mit einer gemeinsamen Rückklemme 8 verbunden, die typisch eine Erdverbindung, das Chassis eines Ausrüstungsstücks oder ein Fahrzeugchassis sein kann. Das Gatter 9 des Leistungs-FET 1 ist mit anderen Teilen der Schaltung (nicht dargestellt) entsprechend funktionellen Anforderungen verbunden.
Als einfaches Beispiel einer Niederleistungsschaltung zum Integrieren in den Leistungs-FET 1 sind die Niederspannungs-FETs 2 und 3 in der Verbindung als herkömmliche CMOS-Umkehrstufenschaltung mit einem Eingang 10 und einem Ausgang 11 zum Verbinden mit anderen Teilen der Schaltung (nicht dargestellt) entsprechend funktionellen Anforderungen dargestellt. Die Stromversorgung für die Umkehrstufe (MOSFETs 2 und 3) wird von zwei Niederspannungsspeiseklemmen 12 und 13 abgeleitet. Entsprechend der heutigen Praxis ist eine dieser Klemmen, d. h. die Klemme 13 mit Erde oder mit der Rückklemme 8 verbunden.
Im Betrieb gelangt eine Hochspannungsspeisung zum Treiben der Last 7 aus einer Batterie oder einer alternativen Speisung an die Klemmen 5 (VBATT) und 8 (0V). Für die Polarität des beschriebenen Leistungs-FET 1 (n-Kanal) ist dann VBATT positiv in bezug auf die Rückklemme (0V), aber selbstverständlich könnten Transistoren mit der entgegengesetzten Leitfähigkeit auf geeignete Weise verwendet werden, wenn VBATT negativ wäre. VBATT kann einen Nennwert von +12 oder +24 Volt wie in elektrischen Systemen von Fahrzeugen haben. Diese Spannungen sind nicht besonders hoch, aber können Spannungsschwankungen erfahren, insbesondere Hochspannungsübergänge oder Nadelimpulse von 50 Volt oder darüber. Auf andere Weise kann VBATT vorsätzlich eine mittlere Hochspannung beispielsweise von 50 Volt oder darüber sein, wenn die Schaltung in anderen Anwendungen verwendet wird, wie in Antrieben für fluoreszente oder elektrolum ineszierende Wiedergabegeräte, programmierbare logische Steuergeräte (PLC) oder in einer Netz-Wechselspannungsanordnung und anderen Anwendungen, die dem Fachmann bekannt sein werden.
Zum Betrieb der Niederspannungsschaltungen einschließlich von MOS- FETs 2 und 3 gelangt eine Niederspannungsversorgung von 5 bis 12 Volt an die Klemmen 12 und 13. Die Niederspannung kann von einer Batterie oder wahrscheinlicher von einer Reglerschaltung (nicht dargestellt) versorgt werden, die mit dem Rest der Schaltung integrierbar ist und MOSFETs oder Durchbruchsdioden zur Lieferung eines Spannungsbezugs verwendet werden kann.
In Fig. 1B ist eine mögliche Implementierung der Schaltung nach Fig. 1A in einem Halbleiterkörper 14 dargestellt. Der Halbleiterkörper 14 enthält hauptsächlich ein leicht dotiertes Halbleitersubstratgebiet 15 (beispielsweise vom n-Typ) und trägt den DMOS-Vertikal-Leistungs-FET 1 und komplementäre Niederspannungs-MOSFETs 2 (n- Kanal) und 3 (p-Kanal).
Der vertikale Leistungs-MOSFET 1 wird so bezeichnet, weil die Source- und Drainkontakte an einander gegenüberliegenden Oberflächen des Halbleiterkörpers angeordnet sind, so daß Stromfluß den Halbleiterkörper in einer vertikalen Richtung durchfließt. Ein derartiger vertikaler Leistungs-MOSFET wird üblicherweise aus mehreren hundert parallel verbundener MOSFET-Zellen mit einem gemeinsamen Draingebiet hergestellt und es wird klar sein, daß der Deutlichkeit halber in Fig. 1B nur ein geringer Teil des vertikalen Leistungs-MOSFET 1 dargestellt ist.
Wie in Fig. 1B dargestellt, enthält eine Zelle 1-n des vertikalen Leistungs- MOSFET 1 ein Körpergebiet 18 vom p-Halbleitermaterial, das im n-Substrat 15 gebildet ist, wobei das n-Substrat ein Draingebiet des Leistungs-MOSFET 1 bildet. Das Körpergebiet 18 enthält ein verhältnismäßig tiefes und verhältnismäßig hochdotiertes Gebiet 18b und ein umgebendes verhältnismäßig untiefes Gebiet 18a. Ein Sourcegebiet 19 eines n-Halbleiters (in diesem Beispiel) wird im Körpergebiet 18 neben einer oberen Fläche 20 angebracht, und eine Isolierschichtstruktur 21 liegt teilweise auf der Oberfläche 20, so daß das unterliegende untiefe Gebiet 18a einen Kanalbereich 22 liefert, der unter der Steuerung eines Signals an die Isolierschichtstruktur 21 eine gategesteuerte Verbindung zwischen den Source- und Draingebieten 19 und 15 versorgt. Die Isolierschichtstruktur 21 enthält eine verhältnismäßig dünne Isolierschicht 23 beispielsweise aus Siliziumdioxid, und eine aufliegende elektrisch leitende Gateschicht 24 beispielsweise aus dotiertem polykristallinem Silizium. Die leitende Gateschicht 24 kann jedoch eine Metallschicht oder eine Metallsilicidschicht oder auch eine Komposition von zwei oder mehreren der vorgenannten Schichten sein.
Eine Source-Metallschicht 25 ist auf der Oberfläche 20 für externen Kontakt nach dem Sourcegebiet 19 vorgesehen, und erstreckt sich ebenfalls zum Kontaktieren des tiefen Körpergebiets 18b, um bipolare Streuwirkung zu verhindern. Kontakt mit dem Draingebiet 15 erfolgt vorzugsweise durch Metallisierung 26 der gegenüberliegenden Oberfläche nach der Oberfläche 20, der Bodenfläche 27. Nahe bei der Oberfläche 27 wird die Dotierung des Halbleiterkörpers 14 zur Bildung einer geeigneten Schicht 28 für ohmschen Kontakt erhöht. Die Metallisierung 26 kann faktisch direkt mit einer Metallhalterung verbunden werden, auf der der ganze Halbleiterkörper 14 montiert werden muß, und also sowohl als Drainkontakt mit niedrigem Widerstand wie auch als Kühlblech für den Leistungs-MOSFET 1 funktionieren.
Wenn der Leistungs-MOSFET 1 als Hochspannungssteueranordnung arbeitet, wie der MOSFET 1 in Fig. 1A, liegt das leitende n-Substratgebiet 15 (n-Typ in diesem Beispiel) auf dem Potential der Hochspannungsversorgung VBATT. Die Niederspannungs-MOSFETs 2 und 3 sind auf einem anderen Teil der oberen Fläche 20 des Halbleiterkörpers 14 und entsprechend der heutigen Praxis aufgebaut, sie sind für Isolierzwecke ganz in einem Potentialtopfgebiet 30 vom p-Typ (wenn das Substratgebiet 15 vom n-Typ ist) für Isolierzwecke aufgebaut. Der zwischen dem p-Topf 30 und dem n-Substrat 15 gebildete p-n-Übergang ist als punktierte Diode 31 veranschaulicht. Zum Aufbauen des n-Kanal-MOSFET 2 wird der p-Potentialtopf 30 als Körpergebiet verwendet, und verhältnismäßig hochdotierte n-Typ diffundierte oder implantierte Gebiete 32 und 33 bilden die Source- bzw. Draingebiete des MOSFET 2. Eine Isolierschichtstruktur 34 gleich der Struktur 2 1 des Leistungs-MOSFET 1 wird auf einem Bereich des p-Gebiets 30 zwischen den Source- und Draingebieten vorgesehen, um ein Kanalgebiet 35 zu definieren. Metallisierung bei 36 und 37 versorgt den Kontakt mit den Source- und Draingebieten 32 und 33, wobei die Sourcemetallisierung 36 sich über einen anderen Bereich des p-Gebiets 30 erstreckt, um das Körpergebiet des MOSFET 2 nach seine Quelle zu verkürzen und bipolare Streuwirkung zu verhindern.
Ein Körpergebiet für den p-Kanal MOSFET 3 wird in diesem Beispiel von einem n-Potentialtopfgebiet 38 im p-Topf 30 beispielsweise durch Diffusion oder Implantation vorgesehen. Im n-Topf 38 bilden verhältnismäßig hochdotierte p-Gebiet 39 und 40 die Source- bzw. Draingebiete des MOSFET 3, wobei eine Isolierschichtstruktur 41 ein Kanalgebiet 42 zwischen den Source- und Draingebieten 39 und 40 im n-Topf 38 definieren. Source- und Drainmetallisierung wird bei 43 bzw. 44 zur Verbindung mit den p-Gebieten 39 bzw. 40 vorgesehen. Die Sourcemetallisierung 43 erstreckt sich vorbei das Sourcegebiet 39 in einer Richtung weg vom Kanalgebiet 42 zum Kontaktieren eines weiteren Teils des n-Potentialtopfgebiets 38 zum Verhindern bipolarer Streuwirkung.
Die Niederspannungsteile der Schaltung, wie z. B. MOSFETs 2 und 3, die im p-Topf 30 aufgebaut sind, werden von der auf Erde bezogenen Niederspannungsversorgung getrieben (Klemmen 12 und 13 in Fig. 1A) und damit liegt der Halbleiter im p- Topf auf Null Volt im Betrieb, während das n-Substratgebiet 15 auf dem Hochspannungsspeisepotential VBATT liegt. Also wird die wirksame Diode 31 in Sperrichtung betrieben und isoliert die Niederspannungsbauteile 2 und 3 von der Spannung VBATT, vorausgesetzt sie sind nicht als Durchschlagsteil ausgelegt, sogar in der Nähe hoher Spannungen (mehr als 50 Volt) in der Speisung VBATT.
Um diesen Isoliergrad zu erreichen ist es bekannt, ein einfaches Diffusionsverfahren zum Erzeugen eines umgebenden p-Gebiets, wie z. B. des p-Topfes 30 in Fig. 1A, zu verwenden, aber andere Hersteller wenden komplexere Techniken an, unter denen vergrabene p-Epitaxialschichten im n-Substrat, vergrabene "Stöpsel" vom n- Material und weiter tiefdiffundierte Barrieren von p-Material zwischen den Hochspannungs- und Niederspannungsanordnungen. Bei spiele dieser letztgenannten Techniken werden in der erstgenannten Veröffentlichung (Wrathall et al) beschrieben, und umfassen SMART-Leistungs-I- und II-Verfahren von Motorola, und ein STEEL- Verfahren von National Semiconductor. Welche der bekannten Techniken auch verwendet wird, das Endergebnis ist das Umgeben der Niederspannungsanordnungen mit einer Barriere aus p-Material, das dem p-Potentialtopf 30 in Fig. 1B funktionell gleichwertig ist. Neben den hohen Kosten der Erzeugung gibt es die Gefahr, daß der komplexe Aufbau zu höheren Einschaltwiderständen für die Leistungsanordnungen führt, was im allgemeinen unerwünscht ist. Sehr geringe Leckisolierung kann durch Anbringen von Schichten aus Dielektrikum, üblicherweise Siliziumdioxid, zwischen den zu isolierenden Bauteilen erhalten werden. Dies ist ebenfalls eine schwierige und kostspielige Art der Isolierung.
Die Schaltung nach Fig. 2A, die erfindungsgemäß aufgebaut ist, ist funktionell gleich der nach Fig. 1A, mit denselben Bezugsziffern für entsprechende Elemente, jedoch mit einem Akzent versehen. Der Unterschied zwischen den beiden Schaltungen ist, daß in Fig. 2A die Niederspannungsspeiseklemme 13' von der Erdklemme 8' (VLOW) gelöst und die andere Niederspannungsspeiseklemme 12' mit der Hochspannungsspeiseklemme 5, verbunden wird. Im Betrieb erzeugt ein Regler oder eine Batterie (in Fig. 2A nicht dargestellt) eine Spannung VLOW an der Klemme 8', um eine geregelte Niederspannungsspeisung zwischen etwa 5 und 12 Volt zwischen den Klemmen 12' und 13' zu erzeugen, aber in bezug auf das Hochspannungsspeisepotential VBATT geregelt, und nicht gegen Erde.
Aus Fig. 2B ist ersichtlich, daß diese Anordnung eine viel einfachere Integrierung der Niederspannungs-MOSFETs 2' und 3' mit dem Hochspannungsleistungs-MOSFET 1' ermöglicht der gleich dem MOSFET 1 in Fig. 1B aufgebaut ist.
Die p-Source- und p-Draingebiete 39' und 40' des p-Kanal-MOSFET 3' werden jetzt direkt im n-Substratgebiet 15' angebracht: Da die Schaltung nach Fig. 2A zeigt, daß die Quellen- 43' und Körpergebiete des p-Kanal-MOSFET 3' direkt mit VBATT verbunden sind, ist gar keine Isolierung erforderlich. Ein kleines p-Potentialtopfgebiet 30' ist für den Aufbau dem n-Kanal-MOSFET 2 vorgesehen, wie in einer herkömmlichen integrierten Niederspannungs-CMOS-Schaltung, aber die Durchbruchsspannung der wirksamen Diode 31' ist jetzt nur zum Überschreiten der 5 bis 12 Volt der Niederspannungsspeisung (VBATT-VLOW) erforderlich, und nicht der volle Bereich der hohe Spannung zwischen VBATT und 0 Volt.
Also hat die Anwendung der Erfindung wenigstens einen Verfahrenschritt beseitigt, und wahrscheinlich mehrere, nämlich die zum Anbringen des (der) p-Barrieregebiets (Barrieregebiete). Außerdem wird eine größere Flexibilität in der Wahl der Verfahrensschritte und der Dotierungskonzentrationen usw. bei der Herstellung ermöglicht.
Selbstverständlich ist die in Fig. 1B und 2B dargestellte Integrierung rein schematisch, und es wird dem Fachmann einleuchten, daß der dargestellte Querschnitt nicht maßstabgerecht ist, wobei vertikale Abmessungen insbesondere der Deutlichkeit halber übertrieben dargestellt wurden. Auch sind detaillierte Eigenschaften der Integrierung, insbesondere die bezüglich der Hochspannungsleistung der Leistungsanordnungen nicht dargestellt. Derartige Einzelheiten sind dem Fachmann bekannt und von der speziellen Anwendung abhängig. Weiter sind diese Eigenschaften von Hersteller zu Hersteller in Abhängigkeit von den von jedem Hersteller benutzten Verfahren anders. Beispielsweise ist es bekannt, sog. RESURF-Gebiete (REduced SURface Field) in Hochspannungsanordnungen anzubringen, wie beispielsweise in einer Veröffentlichung mit dem Titel "High voltage thin layer devices (RESURF devices)" von J.A. Appels et al, nach der Veröffentlichung in Philips Journal of Research Vol. 53, Nr. 1 (1980) auf Seite 1 bis 12 beschrieben wurde. Eine andere Eigenschaft ist, daß die Ränder beispielsweise einer Gateschicht in einer Leistungs-MOS-Anordnung unter Verwendung einer Technik nach der Beschreibung in Siemens Forschungs- und Entwicklungs-Berichte Bd 9 (1980) Nr. 4 auf S. 192 abgeschrägt oder verjüngt werden können.
Die Gebiete der Niederspannungsanordnungen werden vorzugsweise gleichzeitig mit denen der Hochspannungsanordnungen unter Verwendung derselben Diffusions- und Implantierungsschritte gebildet. Dies läßt sich mit der vorliegenden Erfindung leicht erreichen, insbesondere wo der Bedarf an zusätzliche Verfahrensschritte (zum Anbringen von RESURF-Gebiete zum Beispiel) für die Hochspannungsanordnungen Flexibilität im Aufbau der Niederspannungsanordnungen bietet. Also beispielsweise könnte der p-Topf 30' für den n-Kanal gleichzeitig mit den p-Gebieten 18a oder 18b des Leistungs-MOSFET 1' gebildet werden, aber auch könnte er gleichzeitig mit einem p-RESURF-Gebiet gebildet werden, das beispielsweise als Teil eines p- Kanal-Hochspannungstransistors an anderer Stelle auf demselben Chip erforderlich ist.
Selbstverständlich wurde nur eine Zelle des Leistungs-MOSFET 1' veranschaulicht, und in der Praxis erstreckt sich die Leistungsanordnung auf eine regelmäßige Gruppe hunderter oder sogar tausender derartiger Zellen, was nach dem Stand der Technik bekannt ist. Wenn in Draufsicht gesehen, kann die Geometrie der Zellen und der Gruppe sich ändern, wobei beispielsweise jede Zelle kreisförmig oder viereckig/rechteckig mit abgerundeten Ecken oder sechseckig ist. Bipolarleistungsanordnungen können auch als eine Gruppe von Zellen aufgebaut werden, aber werden normalerweise mit einer interdigitalisierten Emitterstruktur angefertigt, wie im Stand der Technik bekannt ist. Die Wahl des detaillierten Aufbaus derartiger Anordnungen ist selbstverständlich eine Entwurfssache und bevorzugt vom einzelnen Hersteller und von der besonderen Anwendung.
Die Schaltung nach Fig. 2A ist selbstverständlich in der Darstellung nicht vollständig, wobei ebenfalls weitere ausgearbeitete Niederspannungslogik-Funktionen oder analoge Funktionen in einer praktischen Leistungssteueranwendung erforderlich sind, ein Spannungsregler und Pegelschiebeschaltungen normalerweise erforderlich sind, um die Niederspannungselemente sicher mit den Hochspannungsteilen der Schaltung zu verbinden. Derartige Schaltungen können jede Form annehmen, aber geeignete Ausführungsbeispiele für eine besondere Anwendung werden nachstehend näher erläutert. Die Niederspannungsschaltungen können selbstverständlich andere Anordnungen erfordern als die Anreicherungs-MOSFETs nach der obigen expliziten Beschreibung. Techniken für die Anfertigung von Verarmungs-MOSFETs (n- und p-Kanal) und von Bipolartransistoren (npn und pnp) in Niederspannungslogik- oder analogen integrierten Schaltungen sind bekannt. Die Erfindung ermöglicht die Verwendung dieser bekannten Techniken mit nur einer geringfügigen oder gar ohne Anpassung zum Integrieren derartiger Anordnungen neben einem Hochspannungsleistungshalbleiter. Wenn die Transistoren 2' und 3' nach Fig. 1B als Verarmungs-MOSFETs aufgebaut werden müßten, würden ihre Kanalgebiete 35' und 42' dauernd dotiert werden, um vom n-Typ bzw. vom p-Typ zu sein. Verarmungs-MOSFETs sind nützlich in MOSFET-Schaltungen mit sehr niedriger Leistung, da sie kompakte Anordnungen mit hochwertigem Widerstand erzeugen können, wenn sie mit ihren Gate- und Source-Elektroden im Kurzschluß gebildet werden.
In Fig. 3A ist eine leicht integrierbare Spannungsreglerschaltung zur Verwendung in Ausführungsbeispielen nach der Erfindung dargestellt. Der Regler nach Fig. 3A hat einen Eingang 50 in Verbindung mit der gemeinsamen Rückklemme einer Hochspannungsspeisung, beispielsweise die Klemme 8' (0 Volt) einer Schaltung, wie die in Fig. 2A. Die Schaltung ist mit einem anderen Eingang 51 an die Hochspannungsspeiseklemme (beispielsweise die Klemme 5, (VBATT) nach Fig. 2A) angeschlossen und ein Ausgang 52 ist mit einer eines Paares von Niederspannungsspeiseklemmen verbunden, wie z. B. die Klemme 13' (VLOW) im Beispiel nach Fig. 2A. Die andere Niederspannungsspeiseklemme (12') ist mit der Hochspannungsspeiseklemme (Klemme 5, (VBATT)) nach der Erfindung verbunden.
Ein Hochspannungs-p-Kanal-MOSFET 53 ist mit seiner Source an den Ausgang 52 (VLOW) und mit seiner Drain an den Eingang 50 (0 Volt) in einer Sourcefolgeranordnung angeschlossen. Der MOSFET 53 ist mit einem Stern ('*') dazu markiert, daß, obgleich er ein Transistor mit verhältnismäßig niedriger Leistung ist, als Hochspannungsanordnung aufgebaut werden muß, beispielsweise als Hochspannungs- Lateral-DMOS-Transistor (DMOS = Doubel-diffused Metal Oxide Semiconductor). Es sei dabei bemerkt, daß alle mit einem Stern ('*') markierten Anordnungen in den Figuren gemäß dieser Spezifikation als Hochspannungsanordnungen aufgebaut sind, wobei diese Anordnungen an Stellen in der Schaltung verwendet werden, an denen die Aufgabe vorschreibt, daß Isolation von den Hochspannungen der Speisung ungeeignet ist.
Drei Niederspannungs-p-Kanal-MOSFETs 54, 55, 56 sind zwischen dem Eingang 51 (VBATT) und einem Knotenpunkt 57 in Reihe geschaltet, wobei die Source des MOSFET 54 mit dem Eingang 51 und die Drain des MOSFET 56 mit dem Knotenpunkt 57 verbunden sind, und jeder MOSFET 54, 55, 56 mit seiner Gateelektrode direkt an seine Drain angeschlossen ist. Ein Niederspannungs-n-Kanal-MOSFET 58 ist sowohl mit seinem Gate und mit seiner Drain an den Knotenpunkt 57 angeschlossen, seine Source ist mit dem Gate des MOSFET 53 verbunden, und ebenfalls über einen Widerstand 59 mit dem Eingang 50 (0 Volt). Der Widerstand wird vorzugsweise durch einen Hochspannungs-n-Kanal-Verarmungs-MOSFET mit verknüpften Gate- und Source-Elektroden gebildet, da dies einen größeren Widerstand in einem verhältnismäßig kleinen Bereich dem Halbleiters liefert. Dieser Aufbau der Widerstandsanordnung kann vorteilhaft für viele der erforderlichen Widerstände in der Schaltung eines intelligenten Leistungschips verwendet werden.
Im Betrieb gelangt eine (in diesem Beispiel) positive Spannung VBATT an den Eingang 51, und es fließt ein kleiner Strom durch die Reihenkette von MOSFETs 54 . . . 58 und durch den Widerstand 59. Jeder MOSFET senkt eine Spannung etwa seine Schwellenspannung, um eine Bezugsspannung am Gate des MOSFET 53 zu definieren, die im wesentlichen auf VBATT-3VTHP-VTHN konstant ist, wobei VTHP und VTHN die Schwellenspannungen der p-Kanal- bzw. n-Kanal-MOSFETs sind. Diese Bezugsspannung wird vom Sourcefolger MOSFET 53 zum Erzeugen der Ausgangsspannung VLOW am Ausgang 52 gepuffert, wobei ein Spannungsabfall von VTHP eingeführt wird.
Also VLOW = VBATT - 3VTHP - VTHN + VTHP
oder, typisch VLOW VBATT - 6 Volt.
Der MOSFET 53 muß selbstverständlich genügend Strom handhaben
können, um alle zu speisenden Niederspannungsschaltungen nach der Erfindung zu versorgen, und typisch mit wenigen Milliampere.
Die Schaltung nach Fig. 3A bietet den Vorteil, daß die Niederspannungsspeisespannung VBATT-VLOW als MOSFET-Schwellenspannungen (etwa 3 VTH) definiert wird, und dies liefert die optimalen Bedingungen für den Betrieb von CMOS- Schaltungen.
In Fig. 3B ist ein Regler dargestellt, der eine Zener-Diode oder eine Lawinen-Durchbruchsdiode verwendet, anstelle von MOSFETs zum Definieren der Speisespannung. Die Schaltung ist gleich der nach Fig. 3A, wobei die Eingänge 60 und 61 den Eingängen 50 und 51 in dieser Figur entsprechen, der Ausgang 62 dem Ausgang 52 entspricht, MOSFET 63 dem MOSFET 53 entspricht und der Widerstand 69 dem Widerstand 59 entspricht. Die vier MOSFETs 54 bis 58 werden jedoch durch die Durchbruchsdiode 64 ersetzt, die mit ihrer Kathode an den Eingang 61 und mit ihrer Anode an das Gatter des MOSFET 63 und über den Widerstand 69 an den Eingang 60 (0 Volt) angeschlossen ist. Die Diode 64 wird auf vorteilhafteste Weise in denselben Verfahrenschritten wie die anderen Halbleiteranordnungen in der Schaltung hergestellt, und daher wird ihre Durchbruchsspannung durch die Dotierungsanforderungen dieser anderen Anordnungen vorgeschrieben. In einem besonderen Ausführungsbeispiel sind beispielsweise nur Dioden mit einer Durchbruchsspannung von 12 bis 14 Volt verfügbar, so daß die Speisespannung VLOW am Ausgang 52 um 10 bis 12 Volt unter VBATT liegt. Selbstverständlich kann dies genau sein, was erfordert wird, aber sogar wenn beispielsweise 6 Volt bevorzugt wäre, beispielsweise in einem CMOS-Logikschaltungsaufbau, bietet der Regler nach Fig. 3B immer noch den Vorteil, daß der Stromfluß durch die Bezugskette 64, 69 niedriger ist als der durch die Kette 54-58, 59 im Regler nach Fig. 3A. Dieser Strom ist niedrig und kann unbedeutsam sein, wenn die integrierte Schaltung aus einer erneuerbaren Leistungsversorgung betrieben wird, aber er kann in batteriebetriebenen Anwendungen wichtig werden. Beispielsweise muß der Strom aus der Batterie, wenn der Leistungsschalter in der AUS-Stellung steht, so niedrig sein, daß sich die Batterie über Wochen oder sogar Monate von Fehlbetrieb nicht wesentlich entlädt. Es können 50 bis 100 Schaltchips nach obiger Beschreibung in jedem Kraftfahrzeug vorhanden sein, und es wird bevorzugt daß der Stromverbrauch jedes Chips weniger ist als beispielsweise 10 Mikroampere.
In Fig. 4 ist eine Schaltung mit einem intelligenten Leistungsschalter beispielsweise zum Steuern einer Lampe, eines Motors usw. in einem elektrischen 12- 24-Volt-System eines Kraftfahrzeugs dargestellt. Die Leistungsausgangsanordnung ist ein vertikaler Leistungs-MOS-Transistor (MOST) 100 in Drainkonfiguration. Die Drain 106 des Leistungs-MOST ist mit einer Versorgungsklemme 108 zum Verbinden mit der positiven Batterieklemme verbunden. Wie bereits beschrieben, ist die Drain 100 faktisch das Substrat des Halbleiterchips und daher kann die Klemme 108 ein Metallkörper sein, mit dem der Chip verklebt ist, und kann ebenfalls als Kühlblech für die Leistungsanordnung dienen. Die Source 104 des Leistungs-MOST 100 ist mit der Ausgangsklemme 110 zum Verbinden der Hochspannungsseite einer Last 111 (punktiert dargestellt) verbunden. Die Last 111 kann beispielsweise eine Scheinwerferlampe oder eine Motorwicklung sein.
MOST 100 ist in einer bekannten Zellenstruktur aufgebaut und enthält in der Größenordnung von 10000 Zellen. Eine dieser Zellen 102 besitzt eine getrennte Source-Elektrode 105 und wird zum Strommessen in einer nachstehend zu beschreibenden Weise verwendet.
Der Rest der Schaltung enthält Niederleistungsschaltungen für die Steuerung oder den Schutz dem Leistugs-MOST 100 und ist auf demselben Substrat wie der MOST 100 nach der Erfindung integriert. Eine Reglerschaltung 112 ist zwischen der Speiseklemme 108 und der Grundklemme 114 verbunden, der im Betrieb mit der negativen Batterieklemme über den Fahrzeugchassis verbunden ist. Der Regler kann beispielsweise entsprechend Fig. 3A oder 3B aufgebaut sein, um an seinem Ausgang 116 die Niederspannungsspeisung anzubringen. Eine Klemme 118 ist mit der Speiseklemme 108 verbunden und der Ausgang 116 des Reglers 112 bilden zusammen die Niederspannungsspeisung und sind wie verlangt mit mehreren der anderen Teile der Schaltung verbunden.
Eine Eingangsklemme 120 ist zum Empfangen eines Steuereingangssignals angeordnet und mit einem Eingang des Pegelschiebers 122 verbunden. Der Ausgang 124 (ON) des Pegelschiebers 122 ist mit einem ersten Eingang eines UND-Gatters 126 verbunden. Der Pegelschieber 122 enthält ebenfalls einen Komplementärausgang 125 ( ) und die Ausgänge 124 ( ) und 125 ( ) sind für mehrere Zwecke an Steuereingänge folgender Schaltungen angeschlossen: eine Hauptstromquellenschaltung 154; eine Ladungspumpenschaltung 130: eine Strommeßschaltung 142 und eine Kurzschlußdetektorschaltung 162. Der Ausgang des UND-Gatters 126 ist mit einem ersten Eingang eines ODER-Gatters 134 und mit einem Auftasteingang 139 der Ladungspumpenschaltung 138 verbunden. Der Pegelschieber 122 und die UND-Schaltung 126 werden nachstehend mit weiteren Einzelheiten anhand der Fig. 5 beschrieben. Die gemeinsam geschalteten Gateelektroden 128 des Leistungs-MOST 100 und der Meßzelle 102 sind mit einem Ausgang einer Ladungspumpenschaltung 130 verbunden. Die Ladungspumpenschaltung 130 enthält einen Aufsteuereingang 132 in Verbindung mit dem Ausgang des ODER-Gatters 134 sowie einen Takteingang 136 in Verbindung mit dem Ausgang einer Ladungspumpenoszillatorschaltung 138, die beispielsweise als Ringoszillator unter Verwendung einer Anzahl von Umkehrstufenschaltungen aufgebaut sein kann. Ein Ausführungsbeispiel einer geeigneten Schaltung zur Verwendung als Ladungspumpenoszillatorschaltung 138 ist mit weiteren Einzelheiten anhand der Fig. 7 beschreiben.
Ein Ausgang 141 einer Hochspannungsdetektorschaltung 143 ist an einen zweiten Eingang des ODER-Gatters 134 und an einen ersten Eingang eines NOR- Gatters 152 angeschlossen.
Eine Anordnung mit geeigneten Schaltungen zur Verwendung als Ladungspumpe 130, ODER-Gatter 134 und Hochspannungsdetektor 143 ist mit weiteren Einzelheiten anhand der Fig. 8 beschrieben. Die Ladungspumpenschaltung 130 enthält einen weiteren Ausgang 121, der an einen weiteren Steuereingang der Strommeßschaltung 143 angeschlossen ist, entsprechend der Beschreibung anhand der Fig. 9 weiter unten. Die Strommeßschaltung 142 enthält Eingänge 144 und 145, die mit der Quelle 104 des Leistungs-MOST 100 und mit der Quelle 105 der Strommeßzelle 102 verbunden sind.
In diesem Ausführungsbeispiel enthält die Strommeßschaltung 142 zwei Logikausgänge 146 und 148 sowie einen Strombezugseingang 150. Die Ausgänge 146 und 148 werden mit den dritten bzw. vierten Eingängen des NOR-Gatters 152 verbunden. Ein Ausführungsbeispiel einer geeigneten Schaltung zur Verwendung als Strommeßschaltung 142 ist mit weiteren Einzelheiten anhand der Fig. 9 beschrieben.
Der Strombezugseingang 150 der Schaltung 142 ist mit der Hauptstromquelle 154 verbunden. Ein Ausführungsbeispiel einer geeigneten Schaltung zur Verwendung als Hauptstromquelle 154 ist mit weiteren Einzelheiten anhand der Fig. 6 beschrieben.
Eine Temperaturmeßschaltung 156 enthält einen Ausgang 158, der an einen weiteren Eingang des NOR-Gatters 152 angeschlossen ist, und enthält einen Komplementärausgang 160, der mit einem zweiten Eingang des UND-Gatters 126 verbunden ist.
Die Kurzschlußdetektorschaltung 162 enthält einen Eingang 164 in Verbindung mit der Ausgangsklemme 110. Die Schaltung 162 enthält ebenfalls einen Ausgang 166 in Verbindung mit einem fünften Eingang des NOR-Gatters 152 und einen Komplementärausgang 168 in Verbindung mit einem dritten Eingang des UND-Gatters 126. Ein Ausführungsbeispiel einer geeigneten Schaltung zur Verwendung als Kurzschlußdetektorschaltung 162 ist mit weiteren Einzelheiten anhand der Fig. 11 beschrieben.
Der Ausgang 170 des NOR-Gatters 152 ist mit dem Eingang einer Ausgangspegelschiebeschaltung 172 verbunden. Ein Ausgang 174 der Pegelschiebeschaltung 172 ist mit einer Statusausgangsklemme 176 verbunden. Dies bringt die Gesamtzahl der Klemmen der Schaltung auf fünf: Klemmen 108, 110, 114, 120 und 176. Also wenn die Gesamtschaltung nach Fig. 4 als einfache integrierte Schaltung herzustellen ist, kann sie auf geeignete Weise in einer 5-Stift-Leistungs-IC-Packung verpackt werden, wie z. B. die SGS "Pentawatt"-Packung, die eine 5-Stift-Ausführung der gemeinsamen TO-220-Leistungstransistorpackung ist.
Die Schaltung kann einen Teil eines Schaltungsmoduls beispielsweise mit Decoderschaltungen für verschachtelte Steuersignale bilden. In diesem Fall kann eine alternative Packung oder die direkte Montage des nackten Chips auf einem Substrat mit weiteren integrierten Schaltungen wünschenswert sein. Dies macht auch weitere herzustellende Verbindungen mit der integrierten Schaltung sowie umfassendere Fehlerdetektion oder getrennten Betrieb von mehr als einem Schalter auf demselben Chip möglich.
Im Betrieb ist die Klemme 114 mit der Nullspannungsleitung (0 V) der Stromversorgung verbunden. In einem Fahrzeug mit negativem Erdanschluß ist sie das Chassis oder die Grundspannung, GND. Die Klemme 108 ist mit der positiven Batterieelektrode auf der Spannung VBATT verbunden. VBATT kann einen Nennwert von 12 V (PKW) oder von 24 V (LKW, usw.) haben, aber wird jedenfalls die Änderungen von mehreren Volt erfahren sowie auch "Nadelimpulse" oder Hochspannungsübergänge von 50 Volt oder darüber. Diese Nadelimpulse entstammen den Schaltvorgängen induktiver Bauteile im elektrischen System, die im normalen Betrieb oder durch einen Batteriefehler auftreten können. Eine Zentralfilterschaltung (nicht dargestellt) kann im System zum Begrenzen der energetischen Nadelimpulse auf nicht mehr als 50 Volt vorgesehen werden, aber Nadelimpulse höherer Spannungen jedoch kurzer Dauer sind oft noch an der Klemme 108 vorhanden.
Eine Last 111 ist zwischen der Ausgangsklemme 110 und dem Chassis (GND) angeschlossen. Also steuert der Leistungstransistor 100 den Stromfluß durch die Last 111 entsprechend der Spannung zwischen der Gate-Elektrode 128 und der Source- Elektrode 104.
Der Rest der Schaltung betrifft das Steuern und Überwachen der Bedingung des MOST 100 und der Last 111. Der Oszillator 138 und die Ladungspumpe 130 steuern das Gate des Leistungstransistors 100 in Beantwortung eines logischen Signals 'IN' an den Steuereingang 120. Die benutzten Pegel zum Darstellen der Werte '0' und '1' für IN werden durch die Anforderungen an den externen Schaltungen bestimmt. Die Pegel können beispielsweise die TTL-Pegel 0 Volt ('0') und 5 Volt ('1'), bezogen auf GND, sein. Welche auch die heutigen Pegel sein werden, IN = 1 signalisiert, daß der eingeschaltete Zustand der Last verlangt wird (MOST 100 in leitendem Zustand), und IN = 0 signalisiert, daß der abgeschaltete Zustand der Last verlangt wird (MOST 100 in gesperrtem Zustand). Der Pegelschieber 122 übersetzt das logische Signal IN in ein komplementäres Paar logischer Signale ON/ auf geeigneten Pegeln für die hochspannungsbezogenen Schaltungen.
Im Normalbetrieb, wenn weder durch Temperatur noch durch einen Kurzschluß eine Last detektiert wurde, bewirkt die Anwendung einer logischen '1' am Eingang 120, daß das ON-Signal nach logisch '1' geht. Hierdurch wird der Oszillator 138 eingeschaltet und steuert die Ladungspumpe 130 in Beantwortung von Signalen an Aufsteuereingängen 140 und 132. Hierdurch wird das Gate des Ausgangstransistors 100 auf einer Spannung von mehreren Volt über VBATT gesteuert, und damit wird der MOST 100 eingeschaltet, der die Last 111 einschaltet.
Jedoch überwacht die Temperaturmeßschaltung 156 die Temperatur des Leistungstransistors MOST 100, und wenn diese Temperatur beispielsweise 150 Grad Celsius überschreitet, erzeugt die Schaltung 156 ein Signal OT=1/ =0 an seinen Ausgängen 158, 160. Das Ausgangssignal voll 160, wenn =0, sperrt das UND- Gatter 126, wodurch die Aufsteuereingänge 140 und 132 der Ladungspumpenschaltung 130 und des Oszillators 138 niedergehalten werden, wenn OT=1. Die Ladungspumpenschaltung 130 schaltet darauf den MOST 100 aus und schaltet die Last 111 aus. Also schützt die Schaltung nach Fig. 4 sichselbst beim Auftreten extrem hoher Temperatur durch Überholen des Steuereingangssignals IN, um den Ausgangstransistor 100 abzuschalten, bis die Temperatur wieder auf einen sicheren Pegel abfällt, d. h. beispielsweise unter 140 Grad Celsius. Die Schaltung 156 wird vorzugsweise sehr nahe beim MOST 100/102 integriert, und kann beispielsweise einen p-n-Übergang oder einen Widerstand als temperaturempfindliches Element verwenden. Auf andere Weise kann Übertemperaturschutz durch eine Anordnung nach der Beschreibung in EP-A-02028970 vorgesehen werden.
Die Kurzschlußdetektorschaltung 162 überwacht die Ausgangsspannung VOUT an der Klemme 110. Wenn VOUT einen Wert in der Nähe von GND hat, wenn die Last 111 gespeist werden soll, statt nahe bei VBATT, wird dies als Kurzschluß der Last 111 betrachtet, und das Signal =0 am Ausgang 168 der Schaltung 162 sorgt, daß die Ladungspumpe 130 und der Oszillator 138 durch Signale an die Aufsteuereingänge 132 und 140 abgeschaltet werden, wobei das Steuersignal ON=1 überholt wird und der Ausgangstransistor 100 abgeschaltet wird. Die Schaltung 162 kann eine Zeitverzögerungsschaltung enthalten, so daß der Ausgangstransistor 100 wieder periodisch aufgesteuert wird, bis der Kurzschluß beseitigt ist.
Die Hochspannungsdetektorschaltung 143 erzeugt ein logisches Signal HV=1 an seinem Ausgang 141, wenn die Speisespannung VBATT ein vorgegebenes Potential überschreitet, beispielsweise 50 Volt während eines Hochspannungs-Nadelimpulses. Dieses Signal (HV) gelangt an das ODER-Gatter 134 und daher wird der Aufsteuereingang 132 der Ladungspumpe 130 eine logische '1' sogar wenn ON=0 ist, d. h. sogar wenn der gewünschte Zustand des MOST 100 abgeschaltet ist. Obgleich der Oszillator 138 nicht im Betrieb ist, wenn ON=0 ist, beantwortet die Ladungspumpe noch ihren Eingang 132 durch Erhöhen der Spannung am Gate 128 des Ausgangstransistors 100 auf fast VBATT, wobei er wenigstens soweit aufgesteuert wird, daß die Energie des Nadelimpulses in die Last 111 und nicht in den MOST 100 selbst eingestreut wird.
In einem Ausführungsbeispiel arbeitet die Strommeßschaltung 142 durch Abnahme eines Stroms I&sub1;&sub0;&sub5; aus der Quelle 105 der getrennten einzelnen Zelle 102 des Leistungstransistors 100/102, bis die Spannung an 105 den Wert der Spannung an 104 hat. Der Strom I&sub1;&sub0;&sub5; ist dabei genau proportional dem Ausgangsstrom I&sub1;&sub0;&sub4; durch die Last 111. Diese Technik versorgt genaues Strom messen ohne den Bedarf an Widerstand in Reihe mit der Last.
Die Hauptstromquelle 154 ermöglicht es der Schaltung 142, den gemessenen Strom mit vorgegebenen Schwellenwerten zu vergleichen. Ein Signal LC = 1 wird am Ausgang 148 erzeugt, wenn der Ladungsstrom sich unter einer bestimmten Schwelle befindet, während ein Signal HC = 1 am Ausgang 146 erzeugt wird, um anzugeben, daß der Strom über einer bestimmten Schwelle liegt.
Es ist klar, daß ein Signal wie HC statt des Signals SC zum Anzeigen eines Kurzschlusses verwendbar sein könnte, aber die Schwelle für das Signal HC kann gerade ein Vielfaches des Nennladungsstroms sein und zum Anzeigen über die Klemme 176 an die externen Schaltungen verwendet werden, daß es eine Hochstrombedingung gibt, die nicht so ernsthaft wie ein Kurzschluß ist. Daher ist der Ausgang 146 in diesem Ausführungsbeispiel nicht mit dem UND-Gatter 126 verbunden, und daher schaltet HC den Leistungs-MOST 100 durch Überholen des Signals ON nicht ab.
Auf gleiche Weise kann das Signal LC angeben, daß die Last 111 ein offener Stromkreis ist. Beispielsweise wenn die Last 111 eine Lampe ist, kann LC angeben, daß die Wendel gesichert ist. Die Schwelle für LC kann etwa mit 5 Prozent des Nennladungsstroms gewählt werden. Da dies kein Fehler ist, der üblicherweise den MOST-100 beschädigen kann, ist wiederum der Ausgang 148 nicht mit dem UND- Gatter 126 verbunden.
Die Schaltung nach Fig. 4 mit dem intelligenten Leistungsschalter erzeugt ebenfalls ein Statusausgangssignal STATUS an der Ausgangsklemme 176. Die Fehlerbedingungssignale HV, SC, OT, HC und LC gelangen an das NOR-Gatter 152 und der Pegel des Ausgangs des NOR-Gatters 152 wird von der Schaltung 172 verschoben, um ein logisches Ausgangssignal STATUS auf geeigneten Pegeln für die externen Schaltungen zu erzeugen. Die Ausgangsklemme 176 wird von der Schaltung 172 auf niedrige Spannung gebracht (nahebei GND), wenn eine der Fehlerbedingungen detektiert wird.
Wenn eine Packung mit mehr als fünf Stiften für die Schaltung verwendet würde, oder wenn die Schaltung als Teil eines größeren Hybridkreises montiert würde, selbstverständlich könnten die verschiedenen Fehlerbedingungen getrennt zugeleitet werden, so daß detailliertere Information hinsichtlich der Art des Fehlers zur Verfügung stehen würde.
In Fig. 5 bis 12 sind mit Einzelheiten Teile der Schaltung nach Fig. 4 dargestellt und gleiche Bezugsziffern werden nachstehend zum Bezeichnen von Schaltungselementen entsprechend den Elementen nach Fig. 4 verwendet.
In Fig. 5 ist die Pegelschiebeschaltung 122 dargestellt, die eine Eingangsklemme 120 (IN) und Speiseklemmen 114 (GND), 116 (VLOW) und 118 (VBATT) enthält. Die Schaltung 122 vergleicht sieben Transistoren T1 . . . T7 und ihre zugeordneten Bauteile. Eine Durchbruchsdiode D1 ist mit ihrer Anode an die Speiseklemme 114 und mit ihrer Kathode über einen Widerstand R1 an die Klemme 120 angeschlossen. Eine Widerstandsanordnung RD1 ist parallel zur Diode D1 geschaltet. Ein n-Kanaltransistor T1 ist mit seinem Gate an die Kathode der Diode D1 und mit seiner Source an die Speiseklemme 114 angeschlossen. Die Drain des Transistors T1 ist über eine Widerstandsanordnung RD2 an den Eingang 240 einer Stromspiegelschaltung 242 angeschlossen, die aus zwei p-Kanaltransistoren T2 und T3 besteht. T2 und T3 sind mit ihren Sources gemeinsam mit der Speiseklemme 118 (VBATT) verbunden. Der Ausgang 244 des Stromspiegels 242 ist mit der Niederspannungsspeiseklemme 116 (VLOW) über einen Widerstand RD3 verbunden.
Die Transistoren T4, T5, T6 und T7 bilden ein Paar von CMOS-Umkehrstufen 246 und 248. Der Eingang der Umkehrstufe 246 wird aus dem Ausgang 244 des Stromspiegels 242 abgeleitet, während sein Ausgang an die Ausgangsklemme 125 ( ) und an den Eingang der Umkehrstufe 248 angeschlossen ist. Der Ausgang der Umkehrstufe 248 ist an eine weitere Ausgangsklemme 124 (ON) angeschlossen.
Im Betrieb übersetzt der Pegelschieber 122 das auf Erde bezogene Eingangssignal IN, das an die Klemme 120 gelegt wird, in ein komplementäres Paar auf Hochspannung bezogener Logiksignale ON und , die an den Ausgängen 124 bzw. 125 zur Verfügung stehen. Das Signal IN kann TTL-Logikpegel verwenden, wobei 0 Volt (GND) und 5 Volt für '0' bzw. '1' gelten, oder es können die Speisepegel GND und VBATT verwendet werden. In diesen Fällen bilden die Widerstände R1 und RD1 einen Potentialteiler zum Reduzieren des Pegels des Signals IN zum Aufsteuern oder Sperren des Transistors T1, wenn IN '1' bzw. '0' beträgt. Die Diode D1 wirkt als eine Schutzanordnung zum Begrenzen der Gate-Source-Spannung nach T1. Die für D1 gewählte Durchbruchsspannung ist vom Herstellungsverfahren abhängig, aber kann beispielsweise um 12 bis 14 Volt herum betragen.
Die Wahl der Werte für R1 und RD1 ist von den Pegeln, die die externe Schaltung anlegt, und von der Schwellenspannung von T abhängig. Wenn die Eingangspegel TTL kompatibel sind, muß beispielsweise R1 im Vergleich zu RD1 klein sein. Der Einfachheit halber können die Widerstandsanordnungen RD1 . . . RD3 usw. als MOS-Anordnungen hergestellt werden. In einem bevorzugten Ausführungsbeispiel sind RD1 . . . RD3 usw. Verarmungs-n-MOS-Transistoren, die mit ihren Gates und Sources zusammen kurzgeschlossen sind. Derartige Anordnungen können einen Widerstand von mehreren Megohm bieten, während sie nur einen geringen Substratbereich einnehmen, und eignen sich so zum Integrieren mit den CMOS-Schaltungen mit sehr niedriger Leistung. Wenn R1 einen viel niedrigeren Widerstandswert als RD1 haben soll, kann er als herkömmlicher Widerstand aufgebaut werden.
Auf gleiche Weise müssen RD2 und RD3 entsprechend den Eingangsbedingungen der Umkehrstufe 246 gewählte Werte haben. Zum Gewährleisten, daß T4 und T5 erforderlichenfalls voll aufgesteuert oder gesperrt werden, kann RD3 einen höheren Widerstand als RD2 haben.
Die Anordnungen R1, RD1, D1, T1 und RD2 sind als Hochspannungsanordnungen aufgebaut und jede ist in Fig. 5 mit einem Stern ('*') markiert. Diese Anordnungen werden aus der externen Hochspannungsspeisung statt aus der Niederspannungsspeisung nach der Erfindung versorgt und müssen die an sie angelegten höheren Spannungen aushalten können. Nicht mit einem Stern markierte Anordnungen werden dagegen durch die Verwendung der Erfindung von den Hochspannungen isoliert und können also unter Verwendung herkömmlicher Niederspannungstechnologie aufgebaut werden.
Es sei dabei verstanden, daß Anordnungen mit einem Stern ('*') in allen diesbezüglichen Figuren in dieser Beschreibung als Hochspannungsanordnungen aufgebaut werden.
Der Rest der Schaltung nach Fig. 5 enthält das UND-Gatter 126 nach Fig. 4, das im Betrieb die Eingänge und aus den Klemmen 160 bzw. 168 empfängt und ein Signal (ON. . ) an seinem Ausgang 140 erzeugt. Faktisch wird die UND- Funktion durch die Verwendung einer NAND-Schaltung 250 und einer NOR-Schaltung 252 und durch die Verwendung des Signals von der Klemme 125 statt des Signals ON ausgeführt. Die NAND-Schaltung 250 enthält zwei mit den Klemmen 160 und 168 verbundene Eingänge und vier Transistoren T8 . . . T11 in einer herkömmlichen CMOS- NAND-Anordnung. Der Ausgang 254 der NAND-Schaltung 250 ist mit einem ersten Eingang einer herkömmlichen CMOS-NOR-Schaltung 252 verbunden, die vier Transistoren T12 . . . T15 und einen zweiten Eingang in Verbindung mit der Klemme 125 ( ) enthält. Der Ausgang der NOR-Schaltung 252 ist mit der Ausgangsklemme 140 verbunden. Die am Ausgang 140 dargestellte Logikfunktion sieht also wie folgt aus (( . )+ ), die funktionell dem gewünschten Ausdruck ON. . äquivalent ist.
Selbstverständlich könnte diese Funktion durch viele verschiedene, aber äquivalente Logikschaltungen ausgeführt werden, aber in CMOS-Technologie ist es üblicher, die beschriebene NAND-NOR-Kombination zu verwenden, als eine heutige Dreieingangs-UND-Schaltung aufzubauen. Wie in Fig. 5 dargestellt, arbeiten die Logikschaltungen 246, 248, 250 und 252 alle mit der geregelten Speisung zwischen den Klemmen 116 und 118 und können also aus Niederspannungstransistoren bestehen.
In Fig. 6 ist ein Ausführungsbeispiel der Hauptstromquelle 154 dargestellt, die eine Bezugsschaltungsquelle und zugeordnete Logik enthält. Die Hauptstromquelle 154 ist mit den Niederspannungs-Speiseklemmen 116 (VLOW) und 118 (VBATT) verbunden und enthält einen Eingang 258 in Verbindung mit der Klemme 124 (ON) und eine Bezugsausgangsklemme 150 (REF).
Ein herkömmliches CMOS-Zweieingangs-NAND-Gatter 260 enthält vier Transistoren T16 . . . T19. Ein Eingang des NAND-Gatters 260 ist mit dem Eingang 258 und der andere mit der Rückkoppelleitung 262 verbunden. Der Ausgang 264 des NAND-Gatters 260 ist mit dem Gate eines p-Kanal-Transistors T20 verbunden. Der Transistor T20 ist mit seiner Source an die Speiseklemme 118 und mit seiner Drain über einen Widerstand RD4 an einen Knotenpunkt 266 angeschlossen. Der Knotenpunkt 266 ist mit dem Eingang eines Stromspiegels 268 verbunden, der die n-Kanal-Transistoren T23 und T24 enthält, die mit ihren Sources an die Speiseklemme 116 (VLOW) angeschlossen sind. Der Knotenpunkt 266 ist ebenfalls mit dem Ausgang 150 (REF) und auch über einen Transistor T26 mit der Speiseklemme 116 (VLOW) verbunden. Das Gate des Transistors T26 ist mit der Klemme 125 ( ) verbunden. Die Drain des Transistors T24 bildet einen ersten Ausgang des Stromspiegels und ist mit einem weiteren Knotenpunkt 270 verbunden. Ein Stromspiegel 272 enthält die p-Kanal- Transistoren T21 und T22 und ist mit seinem Eingang an den Knotenpunkt 270 und mit seinem Ausgang an den Knotenpunkt 266 angeschlossen. Die Source des Transistors T22 ist direkt mit der Klemme 118 (VBATT) verbunden, während die Source des T21 mit der Klemme 118 über einen Widerstand R2 verbunden ist.
Der weitere Knotenpunkt 270 ist mit der Klemme 118 über einen Transistor T25 verbunden, der mit seinem Gate an die Klemme 124 (ON) angeschlossen ist. Der Knotenpunkt 270 ist ebenfalls mit dem Gate eines p-Kanal-Transistors T27 verbunden, der mit seiner Source an die Klemme 118 (VBATT) und mit seiner Drain über einen Widerstand RD5 an die Klemme 116 (VLOW) angeschlossen sind. Die Drain von T27 ist mit dem Eingang einer CMOS-Umkehrstufe 274 verbunden, die die Transistoren T28 und T29 enthält. Der Ausgang der Umkehrstufe 274 ist mit dem zweiten Eingang des NAND-Gatters 260 über die Rückkoppelleitung 262 verbunden.
Im Betrieb finden die zwei komplementären Stromspiegel 268 und 272 einen stabilen Betriebsstrom durch die herabsetzende Wirkung des Widerstands R2 und sie bilden die Bezugsstromquelle. Der Stromspiegel 272 kann ein von eins abweichendes Maßstabverhältnis besitzen, um eine geeignete Wahl des Wertes für R2 zu ermöglichen. Beispielsweise kann T21, wie in Fig. 6 dargestellt, mit dem Fünffachen des Kanalquerschnittbereichs aufgebaut werden, den T22 besitzt. In diesem Fall, wenigstens wenn T21 in schwacher Inversion ist, kann der Strom I durch T21 (und daher durch T23) mit folgender Gleichung dargestellt werden:
I = 1/R.kT/q.ln5,
worin R der Widerstandswert von R2, k die Boltzmannsche Konstante (1,38·10&supmin;²³j/K), T die absolute Temperatur in Kelvin, q die elektronische Ladung (1,6·10&supmin;¹&sup9; Coulomb) und ln5 der natürliche Logarithmus des Maßstabverhältnisses des Stromspiegels 272 sind.
Die Spannung am Knotenpunkt 266 (Ausgang 150), die die Steuerspannung des Stromspiegels 268 ist, kann dabei zum Erzeugen eines Bezugsstroms proportional I in jedem Punkt der Schaltung verwendet werden, wo es erforderlich ist. Um dies zu erreichen, kann die Klemme 150 (REF) mit dem Gate eines n-Kanal- Transistors wie das nach T31-n verbunden werden, das dann einen konstanten Bezugsstrom IREF proportional I durchlassen wird. Zum Erzeugen eines Stroms in der entgegengesetzten Richtung kann ein p-Kanal-Transistor wie der nach T30-n verwendet werden, dessen Gate mit dem Knotenpunkt 270 verbunden ist.
Die Transistoren T25 und T26 werden einfach zum Reduzieren des Stromverbrauchs vorgesehen, wenn der MOST 100 sich im ausgeschalteten Zustand befindet. T25 und T26 leiten, wenn ON='0' ist, und sperren auf diese Weise die Stromspiegel 268 und 272. Die Logikschaltungen 260 und 274 werden zum Neustarten der Stromquelle vorgesehen, wenn der MOST 100 wieder aufgesteuert wird. Wenn das Signal ON nach '1' geht, wird der NAND-Gatterausgang 264 niedrig, steuert den Transistor T20 auf, der einen einleitenden Eingangsstrom für den Stromspiegel 268 erzeugt. Sobald T24 und daher T22 Strom durchfließt, läßt T27 einen entsprechenden Strom durch und erhöht den Eingangsstrom der Umkehrstufe 274. Der Ausgang der Umkehrstufe 274 geht also nach '0' (VLOW) und führt über die Leitung 262 nach dem NAND-Gatter 260 zurück. Dies bewirkt, daß der NAND-Ausgang 264 nach '1' (VBATT) geht und damit wird T20 wieder abgeschaltet, sobald der Betrieb der Bezugsstromquelle eingeleitet ist, wobei sie ihren Gleichgewichtszustand aufsucht.
In Fig. 7 ist ein Ausführungsbeispiel des Ladungspumpenoszillators 138 nach Fig. 4 dargestellt. Der Ladungspumpenoszillator 138 enthält einen Aufsteuereingang 139, der mit der Klemme 140 verbunden ist (Logiksignal ON. . ). Der Oszillator 138 ist mit den Speiseklemmen 114 (GND), 116 (VLOW) und 118 (VBATT) verbunden und enthält einen Ausgang 282 in Verbindung mit der Klemme 136 (CP).
Der Eingang 280 ist mit dem Eingang einer CMOS-Umkehrstufe 284 verbunden, die die zwei Transistoren T32A und T32B enthält. Der Ausgang 285 der Umkehrstufe 284 ist mit einem Eingang einer CMOS-NOR-Schaltung 286 verbunden, die die vier Transistoren T32C, T33 . . . T35 enthält. Der zweite Eingang der NOR- Schaltung 286 ist mit einer Rückkoppelleitung 287 verbunden. Der Ausgang 289 der NOR-Schaltung 286 ist mit dem Eingang der CMOS-Umkehrstufe 288-1 verbunden, die die erste in einer Kaskadenreihe von sechs Umkehrstufen 288-1 bis 288-6 ist. Diese sechs Umkehrstufen enthalten insgesamt zwölf Transistoren T36 . . . T47. Der Ausgang der Umkehrstufe 288-6 ist über die Leitung 287 mit dem zweiten Eingang der NOR- Schaltung 286 verbunden. Die Schaltung nach Fig. 7 nach der Beschreibung bildet einen gategesteuerten Ringoszillator. Wenn der Aufsteuereingang 280 hoch ist (ON. . ='1'), arbeitet das NOR-Gatter 286 wie eine Umkehrstufe in einer Schleife von sieben Umkehrstufen, wobei die Schleife das NOR-Gatter 286, die Umkehrstufen 288-1 bis 288-6 und die Rückkoppelleitung 287 enthält. Durch die endliche Fortpflanzungsverzögerung durch jede der sieben Umkehrstufen, schwingt jeder Knotenpunkt in der Schleife zwischen '0' und '1' bei einer Frequenz abhängig von der Gesamtfortpflanzungsverzögerung in der Schleife. Eine abweichende Anzahl von Umkehrstufen ist verwendbar, vorausgesetzt das Signal erfährt eine ungerade Anzahl von Inversionen in jeder vollständigen Schleife. Wenn der Eingang 280 niedrig ist (ON. . ='0'), wird der Ausgang 289 der NOR-Schaltung 286 auf '0' (VLOW) gehalten und es treten weiter keine Schwingungen auf. Unter dieser Bedingung liegt der Ausgang 290 der Umkehrstufe 288-5 auf '1', während der Ausgang 292 der Umkehrstufe 288-6 auf '0' liegt.
Der Rest der Schaltung dient zum Ändern der Pegel des Oszillatorausgangssignals aus den Niederspannungslogikpegeln VBATT und VLOW nach den Hochspannungspegeln VBATT und OV (GND), die am Ausgang 282 erforderlich sind. Zwei CMOS-Umkehrstufen 294 und 296 enthalten Transistorpaare T48-T49 und T51- T52. Die Umkehrstufen 294 und 296 sind mit ihren Eingängen an den Ausgang 292 bzw. den Eingang 290 der Umkehrstufe 288-6 angeschlossen.
Der Ausgang 300 der Umkehrstute 294 ist mit dem Gate eines Hochspannungs-p-Kanal-Transistors T50 verbunden, dessen Source mit der Klemme 118 (VBATT) verbunden ist. Die Drain 304 von T50 ist mit einem Ende einer Widerstandsanordnung RD6 verbunden. Das andere Ende des Widerstands RD6 ist über einen weiteren Widerstand RD7 mit der Klemme 114 (GND) verbunden und bildet so einen Potentialteiler. Eine Durchbruchsdiode D2 ist parallel zu RD7 verbunden. Komplementäre Hochspannungstransistoren T53 und T54 bilden eine Gegentaktausgangsanordnung, wobei ihre Sources mit den Klemmen 118 bzw. 114 verbunden und ihre Drains mit dem Ausgang 282 (CP) verbunden sind. Das Gate des n-Kanal-Ausgangstransistors T54 ist mit dem Übergang von RD6 und RD7 verbunden. Der p-Kanal-Ausgangstransistor T53 ist mit seinem Gate direkt an den Ausgang 302 des Invertes 296 angeschlossen.
Die Bauteile RD6, RD7 und D2 arbeiten als Pegelschiebeschaltung gleich der Schaltung nach der obigen Beschreibung anhand der Fig. 5. Die Diode D2 begrenzt die Gate-Source-Spannung an T54. Die Transistoren T48 . . . T54 und RD6, RD7 und D2 arbeiten also zum Darstellen einer Hochspannungs-Gegentaktausgangsstufe für den gategesteuerten Oszillator.
Im Betrieb wird das Ausgangssignal CP hoch gehalten (VBATT), wenn das Eingangssignal (ON. . ) gleich '0' (VLOW) ist, aber schwingt auf hoher Frequenz zwischen (VBATT) und OV (GND), wenn das Signal (ON. . ) '1' ist. Vorzugsweise wird CP niedrig gehalten, wenn der Schalter im ausgeschalteten Zustand (ON. . ='0') steht, da wenn CP hoch wäre, der Strom durch den Potentialteiler RD6, RD7 an der Leistungsversorgung eine unnötige Drain anordnen würde. In allen hier beschriebenen Schaltungen wird der Stromverbrauch im ausgeschalteten Zustand auf Minimum gestellt, da in Kraftfahrzeugen beispielsweise die Stromversorgung eine Batterie ist, die nach wochenlangem Fehlbetrieb geladen bleiben soll.
In Fig. 8 ist eine Ladungspumpenschaltung 130 dargestellt, die mit dem Leistungs-MOST 100 und seiner zugeordneten Meßzelle 102 nach der obigen Beschreibung anhand der Fig. 4 verbunden ist. Die Schaltung nach Fig. 8 enthält ebenfalls eine Hochspannungsdetektorschaltung 143 und das ODER-Gatter 134.
Die Schaltung ist mit den Speiseklemmen 114 (GND), 116 (VLOW) und 118 (VBATT) verbunden und mit seinen Eingängen an die Klemmen 136 (CP) und 140 (ON. . ) angeschlossen. Die Schaltung enthält ebenfalls Ausgänge, die mit den Klemmen 141 (HV) und 121 (A) und über den Leistungs-MOST 100/102 mit den Klemmen 110, 144 und 145 verbunden sind. Eine Last 111 ist punktiert dargestellt, und zwischen der Ausgangsklemme 110 und der Speiseklemme 114 angeschlossen.
Die Hochspannungsdetektorschaltung 143 enthält eine Durchbruchsanordnung 310 mit vier Durchbruchsdioden D3 . . . D6 in Reihenschaltung, wobei die Anode von D6 mit der Speiseklemme 114 verbunden ist. Die Kathode von D3 ist mit einem Ende einer Widerstandsanordnung RD9 verbunden, deren anderes Ende mit der Speiseklemme 118 über eine weitere Widerstandsanordnung RD8 verbunden ist. Eine Durchbruchsdiode D7 ist parallel zu RD8 verbunden, wobei ihre Kathode mit der Speiseklemme 118 und ihre Anode mit dem Knotenpunkt 312 von RD8 und RD9 verbunden sind. Der Knotenpunkt 312 der Widerstände RD8 und RD9 ist weiter mit dem Eingang einer CMOS-Umkehrstufe 314 verbunden, die zwei Niederspannungstransistoren T55 und T56 enthält. Der Ausgang 316 der Umkehrstufe 314 ist mit der Ausgangsklemme 141 (HV) verbunden. Im Normalbetrieb wird der Eingang 312 der Umkehrstufe 314 durch RD8 hochgehalten, da die Spannung über die in Sperrichtung betriebenen Dioden D3 . . . D6 unzulänglich ist, um einen Durchbruch herbeizuführen. Also führt die Ausgangsklemme 141 ein Signal HV = '0', um Normalbetrieb anzugeben. Wenn jedoch ein extrem hoher Spannungsübergang über die Speiseklemmen 114 und 118 auftritt, brechen die Dioden D3 . . . D6 durch und der Eingang 312 der Umkehrstufe 314 bekommt eine niedrige Spannung durch den niedrigen Durchbruchswiderstandswert der Dioden D3 . . . D6. Also bei Hochspannungsübergängen oder "Nadelimpulsen" in der Speisespannung gelangt ein Signal HV ='1' an die Klemme 141. Die Diode D7 dient zum Begrenzen der Spannung am Eingang der Umkehrstute 314 während Nadel impulsen, um Beschädigung der Transistoren T55 und T56 zu verhindern.
Es ist klar, daß der Schwellenwert der Speisespannung VBATT, die die Durchbruchsanordnung 310 zum Durchbrechen führt, von der in Reihenschaltung benutzten Anzahl von Dioden und von der Durchbruchsspannung einer jeden abhängig ist. Die Dioden D3 . . . D7 können Zener- oder Lawinendurchbruchsdioden sein, und die Reihenkette D3 . . . D6 könnte durch eine Kette von weniger oder mehr Dioden ersetzt werden, um die gewünschte Schwellenspannung zu erhalten. Mit vier Dioden gemäß der Darstellung kann die detektierte Schwelle für VBATT etwa 50 Volt betragen, wenn die Dioden D3 . . . D6 je eine Durchbruchsspannung von etwa 12 Volt führen. Auf gleiche Weise begrenzt dann die Diode D7, wenn sie eine Durchbruchsspannung von etwa 12 Volt führt, und wenn VLOW so geregelt wird, daß (VBATT-VLOW)= 12 Volt beträgt, den Eingang nach die Niederspannungsinverterschaltung 314, so daß er im wesentlichen im Bereich der Niederspannungsspeisung liegt.
Ein Logik-ODER-Gatter 134 besteht aus einem Zweieingangs-CMOS- NOR-Gatter 318 mit vier Transistoren T57 . . . T60 und einer CMOS-Umkehrstufe 320 mit zwei Transistoren T61 und T62. Diese CMOS-Schaltungen sind mit Speiseklemmen 116 (VLOW) und 118 (VBATT) verbunden. Ein Eingang des NOR-Gatters 318 ist mit der Klemme 140 verbunden, während der andere Eingang mit der Klemme 141, dem Ausgang der Hochspannungsdetektorschaltung 143, verbunden ist. Der Ausgang 322 des NOR-Gatters 318 ist mit dem Eingang des Invertes 320 verbunden, deren Ausgang 324 den Ausgang des ODER-Gatters 134 bildet.
Im Betrieb steht die Logik-ODER-Kombination von Signalen HV und (ON. . ) auf der Leitung 324 zur Verfügung. Auch ist das komplementäre Signal, die NOR-Kombination, auf der Leitung 322 verfügbar.
Die Ladungspumpenschaltung 130 enthält zwei Hochspannungs-p-Kanal- Transistoren T63 und T64. Die Sources von T63 und T64 werden mit der Speiseklemme 118 (VBATT) verbunden und ihre Gates bilden ein Eingängepaar, wobei diese Eingänge zusammen den Aufsteuereingang 132 nach Fig. 4 bilden. Das Gate von T63 ist mit dem Ausgang 324 des ODER-Gatters 320 verbunden, während das Gatter von T64 mit dem komplementären (NOR)-Ausgang 322 des ODER-Gatters 134 verbunden ist.
Die Eingangsklemme 136 (CP) ist mit einer Platte jeder der beiden Kondensatoren C1, C2 verbunden, die auf bekannte Weise mit den anderen Bauteilen der Schaltung integriert werden können. Die andere Platte des Kondensators C1 ist mit 326 an die Kathode einer Diode D8 und ebenfalls an die Drain eines n-Kanal-Hochspannungstransistors T65 angeschlossen. Die Anode der Diode D8 ist mit der Drain des Transistors T64 verbunden. Die andere Platte des Kondensators C2 ist bei 328 mit der Kathode einer Diode D10 verbunden, deren Anode mit der Speiseklemme 118 (VBATT) verbunden ist.
Die Drain des p-Kanal-Transistors T63 ist mit einem Ende einer Widerstandsanordnung RD10 verbunden, die den Eingang eines Potentialteilers bildet, der RD10 und eine andere Widerstandsanordnung RD11 enthält. Der Übergang zwischen RD10 und RD11 bildet die Ausgangsleitung 330 des Potentialteilers, während das andere Ende von RD11 mit der Klemme 114 (GND) verbunden ist. Die Leitung 330 ist ebenfalls mit der Kathode einer Durchbruchsdiode D9, mit dem Gate des Transistors T65, mit dem Gate eines anderen Hochspannungs-n-Kanal-Transistors T67 und mit der Ausgangsklemme 121 (A) verbunden. Die Anode von D9 und die Sources der Transistoren T65 und T67 sind mit der Speiseklemme 114 (GND) verbunden. Die Drain des Transistors T67 ist bei 128 mit dem Gate des Leistungs-MOST 100 und mit der zugeordneten Meßzelle 102 verbunden. Ein weiterer Hochspannungs-n-Kanal-Transistor T66 ist mit seinem Gate an den Kondensator C1 bei 326, mit seinem Drain an den Kondensator C2 bei 328 und mit seiner Source an das Gate des Leistungs-MOST- 100/102 bei 128 angeschlossen. In diesem Ausführungsbeispiel hat der Transistor T66 eine getrennte Rückgate-Elektrode 332, die mit der Source 104 des Leistungs-MOST 100 verbunden ist. Eine Durchbruchsdiode D11 ist zwischen dem Gate und der Source des Transistors T66 verbunden, mit seiner Anode an die Source angeschlossen, während eine andere Durchbruchsdiode D12 auf gleiche Weise zwischen dem Gate 128 und der Source 105 der Meßzelle 102 angeschlossen ist, und wieder eine andere Durchbruchsdiode D13 ist auf gleiche Weise zwischen dem Gate 128 und der Source 104 des Leistungs-MOST 100 angeschlossen.
Im Betrieb bestimmen das Signal an 324 und sein Komplement an 322, ob der gewünschte Zustand des Leistungs-MOST 100/102 der Einschaltzustand (leitend) oder Abschaltzustand (gesperrt) ist. Im Einschaltzustand, wenn ON. . ='1' ist, ist das ODER-Signal an 324 hoch und das NOR-Signal an 322 niedrig in bezug auf die Niederspannungsversorgung an den Klemmen 116 (VLOW) und 1 18 (VBATT) Also leitet T64 zum Weiterleiten von VBATT an die Anode von D8, und T63 leitet nicht. Der Potentialteiler RD10/RD11 arbeitet als Pegelschiebeschaltung, damit das Signal an 324 die Hochspannungstransistoren T65 und T67 steuern kann, und dadurch sind T65 und T67 im Einschaltzustand gesperrt. Gleichzeitig schwingt die Klemme 136 (CP), die an einen Oszillator gemäß der obigen Beschreibung anhand der Fig. 7 angeschlossen ist, auf hoher Frequenz zwischen zwei Spannungen, die der Ausgang der Oszillatorschaltung bestimmt. Bei Verwendung der Schaltung nach Fig. 7 schwingt beispielsweise CP im wesentlichen zwischen den Speisespannungen VBATT und 0 Volt (GND), um die möglichst hohe Ausgangsschwingung zu erhalten, aber wenn ein kleineres Signal verlangt wäre, könnte es beispielsweise vom Ausgang 300 der Umkehrstufe 294 (Fig. 7) abgeleitet werden, und die Hochspannungsausgangsstufe wäre nicht mehr erforderlich. Die Wahl der Spannung für CP ist von der speziellen erforderlichen Spannung am Gate 128 des Leistungs-MOST 100 für schnelles Aufsteuern dieses Transistors abhängig.
Wenn die Schwingung CP (an 136) beispielsweise nach GND niedrig macht, laden sich sowohl C1 als auch C2 über ihre jeweiligen Dioden D8 und D10 auf, bis sie im wesentlichen die volle Speisespannung weniger des Rückgangs über die damit in Reihe geschalteten Bauteile führen. Wenn CP hoch wird, können C1 und C2 sich wieder nicht über die Dioden D8 und D10 entladen, die in Sperrichtung betrieben werden, da die Spannungen an 326 und 328 auf einen Pegel über VBATT ansteigen. Die Ladung in C1 wird dabei mit der Gate-Kapazität des Transistors T66 geteilt, der also aufgesteuert wird, die Ladung C2 kann dabei T66 durchfließen und wird mit der Gate-Kapazität des Leistungs-Most 100, 102 geteilt. Dieser Vorgang wird für jeden Zyklus des Eingangs CP wiederholt, bis nach einer Anzahl von Schwingungen das Gate 128 des Leistungs-Most 100/102 auf einer Spannung VG gehalten wird, die um einige Volt über VBATT liegt, wobei ein schnelles Einschalten des Leistungs-MOST 100/102 erreicht wird. Der höchste Wert von VG wird annähernd mit nachstehender Gleichung erhalten:
VG = ΔVCP - VBE - VTH,
worin ΔVCP die Spitze-zu-Spitzeamplitude der Schwingungen des Signals CP, VBE der Vorwärtsspannungsabfall über die Diode D10 und VTH der Spannungsabfall über den Transistor T66 sind, wenn er aufgesteuert wird. Es sei bemerkt, daß, wenn der Einfachheit bei der Herstellung oder aus irgendeinem anderen Grund halber die Diode D10 als Durchbruchsdiode aufgebaut ist, der erreichbare Wert von VG durch die Durchbruchsspannung dieser Diode begrenzt wird. Dem Gate 128 wird das Entladen wieder in der Zeit durch die Wirkung voll T66 verhindert, wenn CP niedrig ist, und dieser Transistor arbeitet also als synchroner Gleichrichter.
Durch geeignete Wahl der Werte der Kondensatoren C1 und C2 und der Schwingfrequenz des Signals CP kann die Einschaltgeschwindigkeit der Last gesteuert werden. Es kann erwünscht sein, eine Last, wie z. B. eine Glühlampe, langsam mit Energie zu versorgen, um einen hohen Einschaltstrom zu vermeiden, wenn die Wendel kalt ist. Derartige Ströme sind potentiell schadhaft, beispielsweise für dünne Drähte, die mit der integrierten Schaltung zur Verbindung nach der Last verbunden sind.
Die Verbindung des Rückgategebiets des Transistors T66 nach der Source 104 des Leistungs-Most 100, statt der Source von T66 selbst, oder nach GND ist insbesondere vorteilhaft, wenn der Transistor T66 ohne Isolation vom Leistungs-MOST 100/102 integriert ist, da das n-Substrat, in dem T66 gebildet ist, mit VBATT verbunden ist. Wenn das p-Potentialtopfgebiet, das das Körpergebiet (Rückgate 332) von T66 bildet, nach der Source von T66 auf herkömmliche Weise kurzgeschlossen wäre, würde die Source von T66 und daher das Gate 128 des Leistungs-MOST 100/102 daran gehindert werden, wie verlangt über VBATT hinaiiszusteigen, da der p-n-Übergang zwischen dem Rückgate 332 und dem Substrat dabei in Durchlaßrichtung betrieben werden würde. Um dieses Problem zu vermeiden, könnte das Rückgate 332 mit einer festen Bezugsspannung, wie z. B. GND, verbunden sein, aber welche Spannung auch immer gewählt wurde, dies würde eine übermäßige Rückregelspannung nach T66 in irgendeiner Stufe oder sonst im Betrieb liefern, so daß die Leistungsfähigkeit der Schaltung beeinträchtigt werden würde, und T66 müßte zum Aushalten derart hoher Rückregelspannungen ohne Durchbruch aufgebaut werden müssen.
Die Verbindung des Rückgates 332 nach Fig. 8 ermöglicht die Verwirklichung einfacher Integration, und T66 führt immer eine geringe Rückregelspannung, da wenn im Betrieb der MOST 100 eingeschaltet wird, die Source 104 des MOST 100 zusammen mit seinem Gate 128 wenigstens nahezu auf VBATT ansteigt. Weiter bilden Hochspannungs-Nadelimpulse in der Versorgung VBATT keine Gefahr für T66, da seine Elektroden alle gleichzeitig mit jedem Nadelimpuls ansteigen.
Ein weiterer Vorteil der Verbindung des Rückgates 332 von T66 mit der Source der Ausgangsanordnung ist, daß der obenbeschriebene p-n-Übergang dabei als Diode D13 angeschlossen ist, so daß D13 nicht getrennt angebracht zu werden braucht.
Die Dioden D12 und D13 sind Zener- oder Lawinendurchbruchsdioden und dienen zum Begrenzen der Gate-Source-Spannung an den MOST 100/102. Die Durchbruchsdiode D11 erfüllt die gleiche Funktion für T66. Die Durchbruchsspannung dieser Dioden ist eine Sache der Wahl, aber integrierte Dioden können vorteilhaft gleichzeitig mit den MOS-Transistoren mit Durchbruchsspannungen von 12 bis 14 Volt gebildet werden. Die Dioden D8 und D10 sind nicht als Durchbruchsdioden erforderlich, aber in einem Ausführungsbeispiel sind sie als Durchbruchsdioden dargestellt und gleich den anderen Dioden zur Vereinfachung bei der Herstellung.
Im Abschaltzustand, wenn der Eingang 140 niedrig wird (und angenommen sei, daß jetzt HV='0'ist), wird T63 eingeschaltet und T64 gesperrt, und der Eingang CP an 136 schwingt nicht, sondern bleibt hoch. Also wird die Diode D8 von VBATT gelöst und die Transistoren T65 und T67 werden über die Pegelschiebeschaltung RD10-RD11-D9 aufgesteuert. Die Durchbruchsdiode D9 dient zum Begrenzen der Gate- Source-Spannung an T65 und T67, wenn zu hohe Speisespannung VBATT zugeführt wird. Also wird das Gate von T66 nach GND hingezogen, und T66 wird gesperrt, wodurch das Gate 128 des Leistungs-MOST 100/102 von der Versorgung gelöst wird und so das Abschalten von MOST 100 und das Abschalten der Last 111 bewirkt.
Der Transistor T67 wird vorgesehen, da die Gate-Kapazität des Großbereichs-Leistungs-MOST 100/102 sehr groß ist und eine aktive Verbindung mit dem negativen Pol zum Erhalten eines schnellen Sperrens erfordert. Der Transistor T67 kann mit dem doppelten Kanalquerschnitt der normalen Transistoren hergestellt werden, so daß er insbesondere einen niedrigen Einschaltwiderstand hat.
Das Signal an 330 geht als das Signal A an die Klemme 121 zur Verwendung in anderen Teilen der Schaltung, beispielsweise nach der Beschreibung weiter unten anhand der Fig. 9. In dieser Beschreibung wird eine logische Anzeige des Einschalt/Abschaltzustands des Leistungsschalters gegeben, aber auf geeigneten Spannungspegeln für die auf Erde bezogenen Teile der Schaltung. Das Signal A ist niedrig, wenn der Schalter eingeschaltet und hoch wenn der Schalter abgeschaltet ist, dies im Gegensatz zum Signal IN. Das Signal A enthält selbstverständlich auch die Fehlersignale SC, OT und KV, aber dies ist unwichtig, da das Signal A nur zum Aktivieren von Leistungserhaltungseigenschaften im abgeschalteten Zustand verwendet wird.
Selbstverständlich steht die Schaltung nach Fig. 8 nicht nur im abgeschalteten Zustand, wenn ON='0': Die Kurzschluß- und Übertemperatursignale SC und OT können das Signal ON ='1' überholen und die Ladungspumpe und den Oszillator abschließen, um Beschädigung des Leistungs-MOST 100 zu vermeiden. Umgekehrt kann das Signal HVO'1' aus der Schaltung 143 in Beantwortung von Nadelimpulsen in der Speisespannung VBATT das Signal ON. . ='0' überholen nach obiger Beschreibung anhand der Fig. 4. Das Signal HV aktiviert jedoch nicht den Ladungspumpenoszillator 138, da die Zeit für die Ladungspumpe zu lang wäre, um für direkte Beantwortung eines Nadelimpulses verwendbar zu sein.
Im Abschaltzustand, wenn ON. . ='0' ist, wenn die Schaltung 143 einen Hochspannungs-Nadelimpuls detektiert und ein Signal HV ='1' an ihrem Ausgang 316 erzeugt, wechselt der NOR-Ausgang 322 von '1' nach '0' für die Dauer des Nadelimpulses, wodurch der Transistor T64 eingeschaltet wird. Auf gleiche Weise wechselt der ODER-Ausgang 324 von '0' nach '1' für die Dauer des Nadelimpulses, und T63 wird abgeschaltet. Obgleich die Ladungspumpenschaltung 130 unfähig ist, das Gate 128 des Leistungs-MOST 100/102 auf eine Spannung über VBATT anzutreiben, wenn der Oszillator außer Betrieb ist, wird der Transistor T66 von T64 noch ausreichend aufgesteuert, um sein Gate 128 über die Diode D10 wenigstens nach VBATT zu ziehen und so den MOST 100/102 wenigstens teilweise aufzusteuern. Gleichzeitig schaltet der Transistor T63 selbstverständlich die Transistoren T65 und T67 ab, um die Verbindung nach GND von den Gates des Transistors T66 bzw. MOST 100/102 zu lösen. Durch Aufsteuern des Leistungs-MOST 100/102 beim Auftreten eines Nadelimpulses wird die Spannung des Nadelimpulses im wesentlichen über die Last gesenkt. Sonst würde im Sperrzustand MOST 100 die volle Spannung derartiger Nadelimpulse tragen und mögliche Beschädigung durch Energieverlust im Halbleiter erleiden, wenn der MOST zusammenbricht.
Auf andere Weise oder zusätzlich zur Schaltungstechnik für Hochspannungsschutz nach obiger Beschreibung kann eine Kette von Durchbruchsdioden gleich der Anordnung 310 direkt zwischen dem Gate 128 des Leistungs-MOST 100/102 und der Speiseklemme 118 (VBATT) angeschlossen werden. Eine Durchbruchsanordnung 310', in Fig. 8 punktiert dargestellt, enthält eine derartige Diodenkette und weiter eine zusätzliche Diode in Reihenschaltung in entgegengesetzter Richtung zu den vier Dioden in dieser Kette. Wenn der MOST 100 gesperrt ist und ein hoher Spannungsübergang an der Versorgung VBATT erscheint, bricht die Durchbruchsdiodenkette ab und verbindet das Gate 128 direkt mit VBATT. Dies bringt eine schnellere Antwort als die Schaltung ohne die Anordnung 310', aber hat den Nachteil, daß beim Abbruch den Transistor T67 ein sehr großer Strom zur Verbindung mit dem negativen Pol durchfließt, wenn er eingeschaltet ist, und der MOST 100 im Abschaltzustand steht. Auch leitet die Durchbruchsanordnung nur so, daß sie die Spannung am Gate 128 begrenzt, so daß sie beim Auftreten eines Nadelimpulses etwa 50 Volt nicht überschreitet. Das bedeutet, daß mit der Anordnung 310' allein ein wesentlicher Leistungsverlust im Leistungs-MOST durch den Einschaltstrom noch auftreten kann.
Zur Beseitigung dieser Probleme wird auch die Detektorschaltung 143 nach obiger Beschreibung angeordnet, so daß der hohe Strom nur T67 für eine kurze Zeit durchfließt, während das Signal HV = 1 erzeugt wird und sich durch das ODER- Gatter 134 und den Pegelschieber zum Abschalten von T67 und zum Aufsteuern von T66 fortpflanzt. Die erforderliche Zeit kann nur in der Größenordnung von wenigen zehn Nanosekunden betragen. Wenn die Schaltung 143 ausgelassen wird, beispielsweise aus Raumsparungsgründen, kann es notwendig sein, den Transistor T67 zu schützen, indem er mit einem verhältnismäßig hohen Einschaltwiderstand versehen wird, wodurch der Strom begrenzt wird, der beim Durchbruch fließen kann. Diese Lösung hat den Nachteil, daß T67 dabei eine geringere Möglichkeit zum schnellen Sperren des MOST 100/102 hat. Die der Reihenkette in der Anordnung 310' gegenüberieigende zusätzliche Diode ist zum Abblocken und gewünschter Vorwärtsleitung durch die Anordnung 310' vorgesehen, wenn das Gate 128 des MOST 100/102 über VBATT durch die Ladungspumpenschaltung 130 im Einschaltzustand betrieben wird.
Es sei bemerkt, daß, wenn die in den zwei oberen Absätzen beschriebene Schaltung zum Schützen der Leistungsanordnung gegen positiv gerichtete Nadelimpulse in der Speisung verwendet wird (wenn VBATT selbst positiv ist, wird der Leistungs- MOST 100/102 ebenfalls gegen negativ gerichtete Nadelimpulse geschützt, und tatsächlich gegen ungewollte Umkehrpolaritätsverbindung der Speisung). Dieser Schutz wird durch Leistung-MOSFETs geliefert, beispielsweise der MOSFET 1' nach Fig. 2A und 2B, da unter Rückspeisungsbedingungen der pn-Übergang zwischen dem Draingebiet 15' und dem Körpergebiet 18b' des MOSFET 1' in Durchlaßrichtung betrieben wird, und die negative Spannung wird ganz über die Last 7' genommen, wie auch bei einem positiv gerichteten Nadelimpuls. Dieser p-n-Übergang kann ebenfalls als Schwungraddiode beim Treiben induktiver Lasten verwendet werden. Es wird klar sein, daß eine derartige innewohnende Beständigkeit gegen eine Umkehrpolaritätsspeisung aus einer Eigenschaft des MOSFET-Aufbaus erfolgt, und Beständigkeit kann beispielsweise nicht inhärent sein in Bipolarleistungsanordnungen.
In Fig. 9 ist eine Strommeßschaltung zur Verwendung in der Schaltung mit dem intelligenten Leistungsschalter nach Fig. 4 dargestellt. Ein Differenzverstärker 340 enthält erste und zweite Eingänge 341 und 342, die mit den Gates der ersten und zweiten Verarmungstransistoren T71 bzw. T72 verbunden werden. In diesem Beispiel sind die Transistoren T71 und T72 n-Kanal-Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs), aber aus nachstehender Beschreibung wird klar, daß andere Anordnungen geeignete Charakteristiken zum Implementieren des Differenzverstärkers 340 haben können.
Die Sources der MOSFETs T71 und T72 sind gemeinsam an eine erste Klemme 343 einer Widerstandsanordnung RD15 angeschlossen, wobei sie eine kathodengekoppelte Gegentaktstufenanordnung bilden. Die Widerstandsanordnung RD15 hat eine zweite Klemme 344, die mit der Drain eines MOS-Transistors T73 verbunden ist, der mit seiner Source an die Klemme 114 (GND) und mit seinem Gate an die Klemme 120 (IN) angeschlossen ist.
Zwei p-Kanal-MOSFETs T69 und T70 werden zur Bildung einer Stromspiegelschaltung 346 verbunden. Das Gate des Transistors T69 wird mit seiner Drain verbunden, bildet den Eingang des Stromspiegels 346 und ist mit der Drain des Transistors T71 verbunden. Das Gate des Transistors T70 ist mit dem Gate und der Drain des Transistors T69 verbunden. Das Sources der Transistoren T69 und T70 sind beide mit der Hochspannungsspeiseklemme 118 verbunden. Die Drain des Transistors T70 bildet den Ausgang des Stromspiegels 346, ist mit der Drain des Transistors T72 verbunden und bildet einen Ausgang 350 des Differenzverstärkers 340. Ein p-Kanal- Transistor T68 ist parallel zu T69 und mit seinem Gate an die Klemme 124 (ON) angeschlossen.
Die Widerstandsanordnung RD15 enthält zwei n-Kanal-Verarmungs- MOSFETs T347 und T348 in Parallelschaltung zwischen den Klemmen 343 und 344. Das Gate und die Source jedes Transistors T347 und T348 werden direkt miteinander verbunden. Im Betrieb werden die Transistoren T71, T72, T347 und T348 in die Sättigung vorgespannt. Sie arbeiten also im wesentlichen als Konstantstromquellen, aber sind durch ihre Gate-Source-Spannungen VGS moduliert. Da die Ströme im Eingang und im Ausgang des Stromspiegels 346 eine erzwungene Gleichheit haben, wird der Ausgangsstrom IDIFF durch nachstehende Gleichung gegeben:
IDIFF = I&sub1;-I&sub2;
worin I&sub1; der Strom durch den Transistor T71 und I&sub2; der Strom durch den Transistor T72 und der Strom IDIFF im Weg 350 fließt.
IDIFF wird daher durch ein differentielles Eingangsspannungssignal über die Eingänge 341 und 342 nach den Gates der Transistoren T71 und T72 gesteuert. Zur Leistungsverbesserung und insbesondere zur Gleichtaktunterdrückung werden die Transistoren T71 und T72 angepaßt. Dies läßt sich auf vorteilhafte Weise durch gleichzeitige Integrierung beider Transistoren auf einem gemeinsamen Substrat unter Verwendung gleicher Geometrien verwirklichen. Auf diese Weise erfahren beide Transistoren das gleiche Verfahren und gleiche Temperaturänderungen und müßten dadurch eine gleiche Leistung abgeben.
Jedoch ist es bekannt, daß angepaßte Verarmungs-MOSFETs mit ihren Übertragungscharakteristiken nur um die Kurve VGS = 0 V herum am genauesten angepaßt werden. Zum Beschränken des Betriebs der Transistoren T71 und T72 auf diese vorteilhafte Betriebskurve werden die Transistoren T437 und T348 ebenfalls aneinander und an die Transistoren T71 und T72 durch ihre Integration in nächster Nähe angepaßt. Die direkte Gate-Source-Verbindung der Transistoren T347 und T348 definiert VGS= 0 für einen jeden und definiert also den Drainstrom eines jeden auf IDSS. Also arbeitet die Anordnung RD15 im wesentlichen als Konstantstromquelle und der Gesamtvorspannungsstrom IS wird durch nachstehende Gleichung gegeben
IS = I&sub1; + I&sub2; = 2 · IDSS.
Also für einen Differentialeingang gleich Null, der üblicherweise eine gute Annäherung in negativen Rückkopplungsanwendungen ist, beträgt I&sub1; = I&sub2;. Daher ist der Strom durch jeden der Transistoren T71 und T72 gleich IDSS und ihre Gate-Source- Spannung gleich Null.
Ein derartiger Vorspannungsplan bietet den zusätzlichen Vorteil der bleibenden optimalen Anpassung trotz Schwankungen in Betriebsbedingungen, wie z. B. Verfahrens- und Temperaturänderungen, da die angepaßten Transistoren T71, T72, T347 und T348 sich alle in Beantwortung derartiger Änderungen gleich verhalten.
Eingangsklemmen 144 und 145 werden zum Verbinden der Quelle 104 des MOST 100 und der Quelle 105 der Meßzelle 102 nach Fig. 4 vorgesehen. Die Klemmen 144 und 145 werden mit Eingangsklemmen 341 bzw. 342 des Differenzverstärkers 340 über zwei Potentialteiler 35 1 und 352 gekoppelt. Der Teiler 351 (und ebenso der Teiler 352) enthält ein Paar von Widerstandsanordnungen RD11 und RD12 (RD13 und RD14). In einem Ausführungsbeispiel, das sich zum Aufbau als integrierte Schaltung eignet, sind die Anordnungen RD11-RD14 MOS-Anordnungen, wie z. B. Verarmungs-MOSFETs, die mit ihren Gate- und Source-Elektroden auf gleiche Weise an die MOSFETs T347 und T348 angeschlossen sind. Die jeweiligen Teilungsverhältnisse der Teiler 351 und 352 werden durch geeigneten Entwurf der Anordnungen RD11- RD14 gleich gemacht. Ein Ende jeder der Anordnungen RD12 und RD14 wird mit der Speiseschiene 114 (GND) verbunden.
Ein p-Kanal-MOSFET T75 ist mit seiner Source an die Klemme 145 und mit seinem Gate an den Ausgang 350 des Verstärkers 340 angeschlossen. Die Drain des MOSFET T75 ist mit dem Eingang 354 eines Stromspiegels 356 verbunden, der n- Kanal-MOSFETs T76 und T71 enthält, und bildet den Eingang einer Strommeßschaltung 358. Der Betrieb der Strommeßschaltung 358 wird nachstehend näher erläutert.
Wie in den anderen Figuren sind alle mit einem Stern ('*') markierten Anordnungen in den Zeichnungen als Hochspannungsanordnungen aufgebaut. Andere Teile der Schaltung, wie z. B. der Stromspiegel 346 und die Strommeßschaltung 358, können unter Verwendung herkömmlicher Niederspannungs-CMOS-Anordnungen durch das Anbringen der hochspannungsbezogenen Niederspannungsspeiseschiene 116 (VLOW) aufgebaut werden.
Wenn der Leistungs-MOST 100/102 aufgesteuert wird (z. B. zum Zünden einer Scheinwerferlampe), steigen die Spannungen an den Klemmen 144 und 145 nahezu auf VBATT. Die Potentialteiler 351 und 352 senken diese Spannungen auf geeignete Pegel zum Anlegen an die Eingänge 341 und 342 des Differenzverstärkers 340. Es muß einen ausreichenden Spannungsunterschied zwischen jedem Eingang 341, 342 geben und VBATT zum Ermöglichen der Sättigung der MOSFETs T69 und T70 des Stromspiegels 346. Der Differenzverstärker 340 kann also zum Vergleichen der Spannungen an den Klemmen 144 und 145 nach obiger Beschreibung arbeiten, und der Ausgangsstrom IDIFF des Verstärkers 340 wird entsprechend dem Spannungsunterschied zwischen den Klemmen 144 und 145 erzeugt. IDIFF versorgt das Laden oder Entladen der wirksamen Gatekapazität des Transistors T75 und steuert also die Gatespannung des Transistors T75, der selbst wieder den Strom I&sub1;&sub0;&sub5; über die Klemme 145 aus der Meßzelle 102 des Leistungs-MOST 100/102 steuert (in Fig. 4 dargestellt).
In der Strommeßschaltung 358 reproduziert der Stromspiegel 356 mit den Transistoren T76 und T77 den Meßstrom 1105 und führt für ihn einen vorgegebenen Maßstab 1 : n ein. Das Zählen erfolgt auf bekannte Weise durch Aufbau der Transistoren T76 und T77 mit verschiedenen Kanalabmessungen. Die Meßschaltung 358 enthält weiter die Stromspiegel 360, 362 und 364 mit den Transistoren T79-T80, T87-T88 bzw. T90-T91, wobei jeder sein eigenes vorgegebenes Zählverhältnis besitzt, das wie verlangt individuell gewählt werden kann. Die Schaltung 358 enthält weiter die Schmitt-Triggerschaltungen 366 und 368, die je vier Transistoren T81-T84 bzw. T92-T95 enthalten können.
Die Bezugsstromquellen werden als die Transistoren T31-1 und T31-2 vorgesehen, die typisch beide Ausgangstransistoren einer Strombezugsschaltung sind, wie z. B. die Hauptstromquellenschaltung 154 nach Fig. 4. Die Gates von T31-1 und T31-2 werden über die Klemme 150 (REF) an eine Hauptstromquelle nach obiger Beschreibung anhand der Fig. 6 angeschlossen. Jeder Transistor arbeitet zum Durchlassen eines Bezugsstroms IREF, der für beide Transistoren T31-1 und T31-2 mit gleichem Wert dargestellt wird. Diese Bezugsströme können nach Bedarf mit verschiedenen Zählverhältnissen in dem Transistoren T31-1 und T31-2 differenziert werden. In diesem Ausführungsbeispiel jedoch ermöglicht die Verwendung zählender Stromspiegel 356, 360, 362 und 364 zwei zu detektierende verschiedene Schwellen durch Verwendung des einzigen Bezugsstroms IREF in nachstehender Beschreibung.
Am Knotenpunkt 370 wird der Strom IREF von der gezählten Replik des Meßstroms I&sub1;&sub0;&sub5; aus dem Stromspiegel 360 subtrahiert. Wenn jedoch der gezählte Strom I&sub1;&sub0;&sub5; kleiner ist als IREF, fließt positive Ladung in den Eingang des Schmitt-Triggers 366, wodurch die Transistoren T82 und T83 aufgesteuert und der Transistor T81 gesperrt werden, so daß das Signal LC an der Ausgangsklemme 148 niedrig ist (logisch '0'). Wenn jedoch der gezählte Strom I&sub1;&sub0;&sub5; kleiner ist als IREF, ist der Zustand gerade umgekehrt und beträgt LC = '1'. Der Ausgang LC nimmt daher einen logischen Wert '1' an, wenn der geschaltete Strom I&sub1;&sub0;&sub4; unter einer bestimmten Schwelle liegt, und diese Schwelle wird einfach als das Produkt der Verhältnisse I&sub1;&sub0;&sub5; : I&sub1;&sub0;&sub4; bestimmt, und 1 : n für jeden Spiegel 356, 360 mit dem Bezugsstrom IREF vervielfacht. Der Transistor T84 erzeugt die Hysteresewirkung des Schmitt-Triggers 346 auf bekannte Weise. Hysterese verbessert die Geräuschbeständigkeit und beseitigt Störschwingungen in den Schwellendetektorschaltungen.
Der Transistor T86 bietet einen zweiten Ausgang für den Stromspiegel 360 und damit eine zweite gezählte Replik des Meßstroms I&sub1;&sub0;&sub5;. Das Zählverhältnis 1 : n für diesen zweiten Ausgangstransistor T86 ist gleich den für den ersten Ausgangstransistor T80, aber könnte klar jedes gewünschte Verhältnis haben. Die zweite gezählte Replik des Stroms I&sub1;&sub0;&sub5; wird weiter durch die Stromspiegel 362 und 364 gezählt und auf die Anode 372 übertragen. Am Knotenpunkt 372 wird der Strom IREF von dieser weiteren gezählten Replik von I&sub1;&sub0;&sub5; abgezogen. Wenn der weitere gezählte Strom I&sub1;&sub0;&sub5; größer als IREF ist, fließt positive Ladung in den Eingang des Schmitt-Triggers 368, wodurch die Transistoren T94 und T95 aufgesteuert werden, während der Transistor T92 gesperrt wird. Der Transistor T93 liefert eine Hysteresecharakteristik gleich der des Transistors T84 in der Triggerschaltung 366. Der Ausgang des Triggers 368 steuert die Transistoren T96 und T97, die eine einfache CMOS-Umkehrstufenschaltung 374 bilden, wodurch die Ausgangsklemme 146 zum Erzeugen des Signals 'HC' gesteuert wird. Durch die Umkehrstufe 374 nimmt das Ausgangssignal HC einen Wert '1' an, wenn I&sub1;&sub0;&sub4; höher als die geeignete Schwelle ist.
Durch geeignete Wahl von IREF und der Verhältnisse 1 : n für alle Stromspiegelschaltungen kann LC = '1' nach einer externen Schaltung signalisieren, daß der Ladungsstrom zu niedrig ist, möglicherweise durch eine gesicherte Lampe, während HC = '1' signalisieren kann daß der Ladestrom zu hoch ist. HC könnte durch eine andere Schaltung zum automatischen Sperren der Leistungsanordnung bei einem Kurzschluß verwendet werden, bis der Fehler beseitigt ist, aber in dieser Anwendung wird es nur zum Detektieren eines weniger ernsthaften Hochspannungszustands verwendet.
Beispielsweise liegen in einem besonderen Ausführungsbeispiel die Ausgangsströme der Stromspiegel 362 und 364 auf einem Sechstel und einem Siebtel ihrer Eingangsströme. Daher ist der am Knotenpunkt 372 zu detektierende Schwellenwert von I&sub1;&sub0;&sub5; (und daher von I&sub1;&sub0;&sub4;) etwa das Vierzigfache von dem, den die Schmitt- Trigger 366 an 370 detektieren. Also wenn die Niederspannungsschwelle am Knotenpunkt 92, die eine offene Schaltung anzeigt, 5 Prozent des Nennladestroms entspricht, entspricht die Stromschwelle am Knotenpunkt 92, die einen zu großen Ladestrom anzeigt, dem Zweifachen des Nennladestroms. Für diese beispielhaften Werte für einen Nennladestrom von 6A, worin ILOAD : ICELL 8000 : 1 beträgt, beträgt der erforderliche Bezugsstrom IREF etwa 0,9 uA.
Es ist klar, daß jede Replikanzahl des Meßstroms beispielsweise zum Detektieren vieler verschiedener Schwellenpegel vorgesehen werden kann, oder vielleicht zum Anbringen einer analogen Stromwiedergabe. Analoge Rückkopplung nach dem Leistungstransistor könnte zum Liefern eines Konstantstroms oder einer Strombegrenzungsfunktion verwendet werden. Diese und andere Änderungen sind dem Fachmann bekannt und frei wählbar, um die besondere Anwendungsart zu erfüllen.
Die Schaltung nach Fig. 9 ist wie folgt mit Leistungserhaltungseigenschaften vorgesehen. Die weiteren Transistoren T68, T74, T78, T85 und T89 sind zum Abschalten ihrer jeweiligen Stromspiegelschaltungen 346, 356, 360, 362 und 364 vorgesehen, wenn das Logiksignal ON den Wert '0' hat. Da der Transistor T74 sich in einem auf Erde bezogenen Teil der Schaltung befindet, kann das Signal ON nicht zum Steuern von T74 verwendet werden, und es wird das Signal A an der Klemme 121 benutzt. Das auf Erde bezogene Signal A wird für andere Zwecke von der Ladungspumpenschaltung nach Fig. 8 erzeugt aber ist zum Aufsteuern des Transistors T74 geeignet, wenn der Leistungsschalter abgeschaltet ist, wobei der Stromspiegel 356 gesperrt wird. Der Transistor T73 wird auch zum Abschalten der Stromquelle RD15 des Differenzverstärkers 340 von der Speiseklemme 114 vorgesehen, wenn IN = '0' (GND) ist. Auf diese Weise wird der Stromverbrauch im abgeschalteten Zustand minimisiert, und bildet dabei nur einen vernachlässigbaren Abzug an der Fahrzeugbatterie.
Die Schaltung nach Fig. 10 enthält das nMOS-NOR-Gatter 152 nach Fig. 4, das fünf Eingänge hat, die die Gates von fünf n-Kanal-Transistoren T108 . . . T112 enthalten, die über die Klemmen 141 (HV), 146 (HC), 148 (LC), 158 (OT) bzw. 166 (SC) mit anderen Teilen der Schaltung des Leistungsschalters nach Fig. 4 verbunden sind. Die Sources der Transistoren T108 . . . T112 sind an die Speiseklemme 116 (VLOW) angeschlossen und die Drains der Transistoren T108 . . . T112 sind zusammen zur Bildung des Ausgangs 170 des NOR-Gatters 152 verbunden. Der Ausgang 170 ist über eine Widerstandsanordnung RD16 sowohl an die Speiseklemme 118 (VBATT) als auch an das Gate eines Hochspannungs-p-MOS-Transistors T113 angeschlossen, wobei dieses Gate den Eingang nach der Pegelschiebeschaltung 172 bildet.
Die Source von T113 ist mit der Speiseklemme 118 (VBATT) und die Drain von T113 mit einem Ende einer Widerstandsanordnung RD18 verbunden, von dem das andere Ende mit einem Knotenpunkt 400 verbunden ist. Eine weitere Widerstandsanordnung RD19 ist zwischen dem Knotenpunkt 400 und der Speiseklemme 114 (GND) zur Bildung eines Potentialteilers mit RD18 verbunden, und eine Durchbruchsdiode D15 ist parallel zu RD19 mit ihrer Kathode an den Knotenpunkt 400 und mit ihrer Anode an die Klemme 114 angeschlossen. Der Knotenpunkt 400 ist mit dem Gate eines Hochspannungs-n-Kanal-Ausgangstransistors T 114 verbunden, der mit seiner Source an die Klemme 114 (GND) und mit seiner Drain, die den Ausgang 174 bildet, an die Ausgangsklemme 176 (STATUS) angeschlossen.
Im Betrieb werden die Eingangssignale HV, HC, LC, OT und SC zum Abgeben eines resultierenden Signals an 170 geNORed, das eine '1' ist, wenn alle Eingangssignale '0' sind (d. h. keine Detektion einer Fehlerbedingung), und das eine '0' ist, wenn eines oder mehrere dieser Signale eine '1' ist, d. h. zu Zeitpunkten, zu denen ein Hochspannungs-Nadelimpuls in der Speisung, einen zu hohen oder zu niedrigen Ausgangsstrom, eine zu hohe Temperatur am Leistungs-MOST oder einen kurzgeschlossenen Ausgang vorhanden sind. Wenn ein Fehler detektiert wird, wird T113 eingeschaltet und den Potentialteiler durchfließt ein Strom, der den Ausgangstransistor T114 aufsteuert. Die Diode D15 begrenzt die Spannung am Gate von T114 auf 12 Volt oder dgl., um Beschädigung von T114 zu verhindern. Also wird der Offendrainausgang 174 an der Klemme 176 auf niedrige Spannung gebracht, wenn eine Fehlerbedingung detektiert wird, und schwebt sonst. Zwischen dem Ausgang 174 und der Klemme 118 (VBATT) könnte ein Spannungsanstiegswiderstand vorgesehen werden, aber diese Offendrainanordnung macht es dabei möglich, die Statusausgänge von mehr als einem intelligenten Leistungsschalterchip in den verdrahteten ODER-Zustand zu bringen, wenn verlangt wird, eine einfache Stattisanzeige für alle oder manche Teile des elektrischen Systems vorzusehen. Auch eignet sich das Ausgangssignal STATUS bei Verwendung einer Offendrainanordnung für Verwendung durch auf Erde bezogene externe Schaltungen, ob die Schaltungen dabei auf TTL-Pegeln (0 . . . 5 Volt) oder bei voller Speisespannung arbeiten, wodurch eine größere Flexibilität der Anwendung möglich wird. Der Transistor T114 ist vorzugsweise eine Anordnung mit größeren Abmessungen, mit einem größeren Kanal, so daß er einen niedrigeren Einschaltwiderstand hat und einen größeren Bereich von Schaltungen steuern kann, die mit dem Klemmenstift 176 verbunden sind.
In Fig. 11 ist die Kurzschlußdetektorschaltung 162 dargestellt, der mit den Speiseklemmen 114 (GND), 116 (VLOW) und 118 (VBATT) verbunden ist. Die Schaltung 162 ist mit einem Eingang 164 an die Leistungsschalterausgangsklemme 110 (OUT) und mit Komplementärausgängen 166 (SC) und 168 ( ) verbunden. Ein Potentialteiler mit zwei Widerstandsanordnungen RD10 und RD21 ist zwischen dem Eingang 164 (OUT) und der Speiseklemme 114 (GND) verbunden. Der Ausgang 401 des Teilers ist mit dem Gate eines Hochspannung-n-Kanal-Transistors T117 und mit der Kathode einer Durchbruchsdiode D16 verbunden, deren Anode mit der Klemme 114 verbunden ist. Der Transistor T117 ist mit seiner Source an die Klemme 114 und mit seiner Drain an ein Ende einer anderen Widerstandsanordnung RD22 angeschlossen. Ein Stromspiegel 402 enthält zwei p-Kanal-Transistoren T116 und T118, wobei sein Eingang 403, der durch die Drain und das Gate des Eingangstransistors T116 zusammen gebildet wird, an das andere Ende der Widerstandsanordnung RD22 angeschlossen ist.
Ein p-Kanal-Transistor T115 ist parallel zum Eingangstransistor T116 des Stromspiegels angeschlossen, aber dabei ist das Gate von T115 mit der Klemme 124 (ON) nach Fig. 4 und 5 verbinden. Die Sources der Transistoren T115, T116 und T118 sind alle mit der Speiseklemme 118 (VBATT) verbunden. Die Drain des Transistors T118 bildet den Ausgang 404 des Stromspiegels 402 und ist über eine weitere Widerstandsanordnung RD23 an die Niederspannungsspeiseklemme 116 (VLOW) angeschlossen. Eine herkömmliche CMOS-Umkehrstufe 405 mit zwei Transistoren T119 und T120 ist mit seinem Eingang an den Ausgang 404 des Stromspiegels 402 angeschlossen.
Ein p-Kanal-Transistor T121 ist mit seiner Source an die Klemme 118 (VBATT), mit seinem Gate an die Klemme 124 (ON), und mit seiner Drain an einen Knotenpunkt 407 angeschlossen. Ein Kondensator C3 ist zwischen dem Knotenpunkt 407 und der Speisung (VBATT) angeschlossen. Eine weitere Widerstandsanordnung RD24 ist mit einem Ende an den Knotenpunkt 407 und mit dem anderen Ende über einen n-Kanal-Transistor T122 an die Speiseklemme 116 (VLOW) angeschlossen. Das Gate von T122 ist mit dem Gate von T121 an die Klemme 124 (ON) angeschlossen. Der Knotenpunkt 407 ist mit dem Eingang einer herkömmlichen CMOS-Schmitt- Triggerschaltung 408 verbunden, die vier Transistoren T123 . . . T126 enthält. Der Ausgang 409 des Schmitt-Triggers 408 ist mit einem Eingang eines herkömmlichen CMOS-2-Eingangs-NAND-Gatter 410 verbunden, das vier Transistoren T127 bis T130 enthält und mit seinem anderen Eingang an den Ausgang 406 der Umkehrstufe 405 angeschlossen ist. Der Ausgang 412 des NAND-Gatters 410 ist mit dem Ausgang 168 ( ) und auch mit dem Eingang einer anderen CMOS-Umkehrstufe 414 verbunden, der zwei Transistoren T131 und T132 enthält und mit seinem Ausgang an den Ausgang 166 (SC) verbunden ist.
Im Betrieb, wenn der gewünschte Zustand für den Leistungsschalter der Abschaltzustand ist, beträgt ON = '0' damit ist der Transistor T115 aufgesteuert, und der Stromspiegel 402 wird gesperrt. Der Pegel am Eingang der Umkehrstufe 405 wird dabei von RD23 niedriggehalten, und auf diese Weise ist der Eingang des NAND- Gatters 410, das vom Ausgang 406 der Umkehrstufe 405 gesteuert wird, hoch ('1'). Noch im Abschaltzustand bewirkt ON = '0' das Aufsteuern des Transistors T121 und das Sperren des Transistors T122, so daß der Knotenpunkt 407 hoch (nahe bei VBATT) ist und der Kondensator C3 sich entlädt. Also hält der Schmitt-Trigger 408, der eine Schwellendetektion und eine Inversionsfunktion ausführt, seinen Ausgang 409 niedrig, und damit hat das NAND-Gatter 410 einen hohen und einen niedrigen Eingang und erzeugt dementsprechend eine '1' an seinem Ausgang 412. Also ist das Signal am Ausgang 168 hoch und durch die Umkehrstufe 414 ist das Signal SC am Ausgang 166 niedrig und gibt dabei eine Nichtfehlerbedingung an.
Wenn der gewünschte Zustand sich nach 'ein' ändert, d. h. wenn das Eingangssignal ON = '1' ist, wird der Transistor T115 gesperrt und gibt den Eingang des Stromspiegels 402 frei. Die Bauteile RD20, RD21, D16 und T117 und der Stromspiegel 402 können dabei als Pegelschiebeschaltung gleich der nach obiger Beschreibung anhand der Fig. 5 sein. Wenn die Ausgangsklemme 110 (OUT) auf eine Spannung von nahezu VBATT ansteigt, wenn das Signal ON hoch wird, wird das Ausgangssignal 404 des Stromspiegels 402 hoch und das Ausgangssignal 406 der Umkehrstufe 405 wird niedrig. Hierdurch gelangt ein Null-Eingangssignal an das NAND-Gatter 410, das dabei seinen Ausgang hoch hält, ungeachtet des Pegels am Ausgang 409 des Schmitt-Triggers 408. Also bleibt hoch und Sc niedrig, und gibt damit an, daß jede zwischen der Klemme 110 (OUT) und der Klemme 114 (GND) angeschlossene Last eingeschaltet wurde, und es gibt keinen Kurzschluß.
Wenn andererseits ein Kurzschluß zwischen den Klemmen 110 und 114 vorliegt, oder wenn aus irgendeinem anderen Grund die Spannung an der Klemme 110 (OUT) nicht über wenige Volt aussteigt, bleiben T117 und der Stromspiegel 402 abgeschaltet, und der an den Eingang des NAND-Gatters 410 von der Umkehrstufe 405 angelegte Pegel ist dabei hoch. In diesem Fall wird das Ausgangssignal der NAND- Schaltung durch das Ausgangssignal 409 des Schmitt-Triggers 408 bestimmt. Wenn das Eingangssignal ON hoch wird, sperrt der Transistor T121 und der Transistor T122 wird leitend, so daß der Kondensator C3 sich über die Widerstandsanordnung RD24 auflädt, und der Eingang an 407 nach der Triggerschaltung 408 sinkt allmählich auf VLOW. Die Werte von C3 und RD24 sind derart, daß es eine Verzögerung von wenigen zehn Mikrosekunden vor dem Erreichen der Triggerschwelle gibt, und der Ausgang 409 wird '1'. Also wird das Eingangssignal des NAND-Gatters 410 nicht sofort hoch, wenn ON hoch wird, aber wird nach einer Verzögerung hoch. Wenn nach diesem Zeitabschnitt die Last nicht eineschaltet ist, wird das Ausgangssignal 410 des NAND-Gatters 410 niedrig, damit das Ausgangssignal SC = '0' und das Signal SC = '1', und sie geben damit einen Kurzschlußfehler an. Die Verzögerung wird eingeführt, damit der Leistungs-MOST und die Last genügend Zeit haben können, um ganz aufgesteuert zu werden, bevor nachgeprüft wird, ob es einen Kurzschluß gibt oder nicht. Eine Verzögerung von 40 oder 50 us ist dazu lange genug, während sie nicht so lange ist, daß der Leistungs-MOST durch den hohen Kurzschlußausgangsstrom beschädigt wird. Wenn RD24 unter Verwendung eines Verarmungstransistors mit kurzgeschlossener Gate- Source nach obiger Beschreibung aufgebaut ist, liefert ein Wert von 160 pF für den Kondensator C3 eine geeignete Verzögerung.
Weiter kann es erwünscht sein, daß verzögerte Rückkopplung in der Schaltung nach Fig. 11 vorgesehen wird, so daß bei einem Kurzschluß der Leistungsschalter nicht unendlich abschaltet, sondern eher periodisch versucht, die Leistungsausgangsanordnung einzuschalten, wenn der Kurzschluß beseitigt ist.

Claims

1. Schaltung zum Steuern einer Last in einem elektrischen System mit einer positiven Speiseklemme für verhältnismäßig hohe Spannung und mit einer negativen gemeinsamen Rückklemme, wobei die Schaltung im Betrieb zwischen der Hochspannungsspeiseklemme und einer Klemme der Last angeschlossen ist, eine weitere Lastklemme mit der Rückklemme verbunden ist, die Schaltung ein elektrisch leitendes Halbleitersubstrat mit einer Hochspannungshalbleiterausgangsanordnung enthält, in der die Leitung vorwiegend durch Elektronen erfolgt, das Substrat ein Gebiet der Ausgangsanordnung zur Verbindung mit der Hochspannungsspeiseklemme enthält, das Substrat ebenfalls wenigstens eine Halbleiteranordnung für verhältnismäßig niedrige Spannung trägt, die zum Betrieb aus zwei Niederspannungsspeiseklemmen angeschlossen ist, dadurch gekennzeichnet, daß die Schaltung weiter Mittel zum Erhalten jeder der beiden Niederspannungsspeiseklemmen auf einer verhältnismäßig niedrigen und im wesentlichen konstanten Spannung in bezug auf die Hochspannungsspeiseklemme enthält, wobei der Bedarf an Hochspannungsisolation zwischen der Niederspannungsanordnung und dem Halbleitersubstrat beseitigt wird.

2. Schaltung nach Anspruch 1, worin die Ausgangsanordnung eine vertikale Leistungshalbleiteranordnung enthält.

3. Schaltung nach Anspruch 1 oder 2, worin die Ausgangsanordnung ein n- Kanal-DMOS-Leistungstransistor ist, wobei das Substrat wenigstens einen Teil des Draingebiets des DMOS-Transistors enthält.

4. Schaltung nach Anspruch 1 oder 2, worin die Hochspannungshalbleiterausgangsanordnung ein n-p-n-Bipolarleistungstransistor ist, wobei das Substrat wenigstens einen Teil des Kollektorgebiets des Bipolartransistors enthält.

5. Schaltung nach einem der vorangehenden Ansprüche, worin die Niederspannungshalbleiteranordnung ein lateraler MOS-Transistor ist, der einen Teil einer komplementären MOS-(CMOS)-Schaltung bildet.

6. Schaltung nach Anspruch 5, in der das Körpergebiet wenigstens eines p- Kanal-Niederspannungs-MOS-Transistors ein durchgehendes Gebiet mit dem elektrisch leitenden Substrat bildet und mit der Hochspannungsspeiseklemme verbunden ist.

7. Schaltung nach einem der vorangehenden Ansprüche, worin wenigstens eine Niederspannungshalbleiteranordnung ein Bipolartransistor ist.

8. Schaltung nach einem der vorangehenden Ansprüche, worin die Mittel zum Aufrechterhalten der niedrigen und im wesentlichen konstanten Spannungen eine oder mehrere Durchbruchsdioden zum Definieren einer Spannung der Niederspannungsspeisung in bezug auf die Spannung an der Hochspannungsspeiseklemme enthält.

9. Schaltung nach einem der vorangehenden Ansprüche, worin die Mittel zum Aufrechterhalten der niedrigen und im wesentlichen konstanten Spannungen reihengeschaltete MOS-Transistoren zum Definieren einer Spannung der Niederspannungsspeisung in bezug auf die Spannung an der Hochspannungsspeiseklemme enthält.

10. Schaltung nach einem der vorangehenden Ansprüche, worin das Mittel zum Aufrechterhalten der niedrigen und im wesentlichen konstanten Spannungen mit den Hoch- und Niederspannungshalbleiteranordnungen monolithisch integriert ist.

11. Schaltung nach einem der vorangehenden Ansprüche, in der eine der Niederspannungsspeiseklemmen mit der verhältnismäßig positiven Hochspannungsspeiseklemme direkt verbunden ist.

12. Schaltung nach einem der vorangehenden Ansprüche, mit einer Pegelschiebeschaltung für Schnittstellenbildung zwischen hochspannungsbezogenen Niederspannungsschaltungen und einem anderen Teil der Schaltung.