DE19530664C2 - Leistungs-MOSFET mit Überlastungsschutzschaltung - Google Patents
Leistungs-MOSFET mit ÜberlastungsschutzschaltungInfo
- Publication number
- DE19530664C2 DE19530664C2 DE19530664A DE19530664A DE19530664C2 DE 19530664 C2 DE19530664 C2 DE 19530664C2 DE 19530664 A DE19530664 A DE 19530664A DE 19530664 A DE19530664 A DE 19530664A DE 19530664 C2 DE19530664 C2 DE 19530664C2
- Authority
- DE
- Germany
- Prior art keywords
- mosfet
- power mosfet
- circuit
- transistor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003071 parasitic effect Effects 0.000 claims description 21
- 230000007704 transition Effects 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims 1
- 230000001939 inductive effect Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die Erfindung bezieht sich auf Leistungs-MOSFET's der im Ober
begriff des Anspruchs 1 genannten Art und insbesondere auf
Leistungs-MOSFET's, die integrierte Steuerschaltungen auf einem
gemeinsamen Halbleiterplättchen aufweisen.
Ein derartiger Leistungs-MOSFET ist in der DE 44 29 903 A1
beschrieben. Dieser Leistungs-MOSFET ist ein vollständig ge
schützter, drei Anschlüsse aufweisender monolithischer 'Smart
Power'-MOSFET, der eine Überstromabschaltung für einen Kurz
schlußschutz und eine Gate-Drain-Klemmschaltung für einen Über
spannungsschutz aufweist. Dieses Bauteil ist im Prinzip ein
Leistungs-MOSFET mit einer Steuerschaltung, die aus der Gate-
Source-Spannung mit Leistung versorgt wird. Derartige Bauteile
werden von der Firma International Rectifier unter der Bezeich
nung 'SMARTFET' vertrieben. Die Steuerschaltung umfaßt:
1) eine Einschalt-/Ausschalt-Schaltung oder einen Leistungs-
MOSFET-Treiber, der auf eine von außen angelegte Eingangs-
Source-Spannung und das Ausgangssignal einer Logikschaltung
anspricht, 2) eine Überstrom-Schutzschaltung, 3) eine Übertem
peratur-Schutzschaltung und 4) eine Logikschaltung zur Verar
beitung aller dieser Steuersignale. Zusätzlich weist das Bauteil
eine aktive Drain-Gate-Überspannungs-Klemmschaltung auf. Sowohl
bei einem Übertemperatur- als auch bei einem Überstrom-Zustand
sollte ein Fehler-Signalspeicher innerhalb der Logikschaltung
gesetzt werden, wodurch der Leistungs-MOSFET abgeschaltet wird.
Weiterhin sollte dieser Signalspeicher so lange gesetzt blieben,
bis die Eingangs-/Source-Spannung des Leistungs-MOSFET's (die
die Leistung für den Signalspeicher liefert) auf Null reduziert
wurde.
Es wurde festgestellt, daß bei bestimmten Anwendungen (High-Side- bzw. Low-Side-Schalter), bei
spielsweise wenn der Leistungs-MOSFET eine induktive Last in
einer Konfiguration als 'erdseitiger' oder niederspannungs
seitiger Schalter ansteuert, und während einer sogenannten
'geklemmten induktiven Rücklaufspannung' bei einem Übertemper
turzustand in dem Leistungs-MOSFET die Fehlerschaltung in unbe
absichtigter Weise zurückgesetzt werden kann, selbst wenn der
Fehlerzustand immer noch vorliegt.
Im einfachen Fall eines mit geerdeter Source betriebenen
Leistungs-MOSFET's (ohne integrierte Steuerschaltungen), der als
Gleichstromschalter zur Ansteuerung einer induktiven Last ver
wendet wird, die zwischen der Drainelektrode des MOSFET's und
einer positiven Leistungsversorgung eingeschaltet ist, könnten
die Stromleitungs- und Schaltverluste in dem MOSFET hoch genug
werden, damit die Grenzschichttemperatur auf einen derartig
hohen Wert gebracht wird, daß die Zuverlässigkeit des Bauteils
beeinträchtigt würde. Wenn jedoch bei einem 'SMARTFET'-MOSFET
der eingangs genannten Art mit integrierten Schutzschaltungen
die Grenzschichttemperatur des Leistungsbauteils über einen
vorgegebenen Schwellenwert ansteigt (typischerweise 160°C), so
wird der Fehler-Signalspeicher der Steuerschaltung gesetzt,
wodurch das Gate des MOSFET auf einen niedrigen Pegel gezogen
wird und dieser abgeschaltet wird. Sobald das Gate des MOSFET's
auf einen niedrigen Pegel gezogen wurde, muß der Strom in der
induktiven Last abklingen, so daß sich die Spannung längs der
Last umkehrt (weil V = Ldi/dt ist und di/dt negativ ist), so daß
die Drainspannung des Leistungs-MOSFET's ansteigt. Bei Fehlen
von Klemmschaltungen und bei einer stark induktiven Last kann
diese Drainspannung ansteigen, bis die Drain-/Source-Grenz
schicht des Leistungs-MOSFET's durchbricht, worauf der abklin
gende Laststrom durch die Drain-/Source-Grenzschicht des
MOSFET's fließt.
Weil Leistungs-MOSFET's in diesem Durchbruchs-Betriebsbereich
nicht sehr widerstandsfähig sind, weisen die Leistungs-MOSFET's
mit integrierten Steuerschaltungen der eingangs genannten Art
eine aktive Drain-/Gate-Klemmschaltung auf, die den Leistungs-
MOSFET einschaltet, wenn die Drain-/Gate-Spannung einen vorge
gebenen Schwellenwert übersteigt, und zwar bei einer Drain-/Source-
Spannung,
die kleiner als die Durchbruchsspannung der
Drain-/Source-Diode ist. Auf diese Weise kann die Energie, die
von dem Leistungs-MOSFET absorbiert werden kann (die normaler
weise als 'Lawinendurchbruchs-Nennwert' bezeichnet wird), stark
vergrößert werden (um einen Faktor von 1 bis 100).
Entsprechend würde bei dem oben erwähnten Übertemperaturzustand
eines Leistungs-MOSFET's mit integrierter Steuerschaltung das
Gate zu Anfang auf einen niedrigen Pegel gezogen, worauf die
Drainelektrode auf einen hohen Pegel ansteigen würde (MOSFET
abgeschaltet), worauf das Gate erneut über die Drain-/Gate-
Klemmschaltung auf einen hohen Pegel gezogen würde (die Drain-/Gate-
Klemmschaltung übersteuert das Fehler-Signalspeicher-
Signal). Selbst wenn die Drain-/Gate-Klemmschaltung und der
Leistungs-MOSFET eingeschaltet sind, muß der Fehler-Signal
speicher seinen Logikzustand mit verriegelter Abschaltung
beibehalten, so daß, sobald der Strom in der induktiven Last
auf nahezu Null abgesunken ist, die Drainspannung bei abge
schaltetem Leistungs-MOSFET stabilisiert wird.
Das Problem, das wir festgestellt haben, besteht darin, daß,
sobald der Laststrom ausreichend weit abgesunken ist, die
Stabilisierung der Drainspannung bei einem üblichen Leistungs-
MOSFET bei bestimmten Anwendungen in Form einer schlecht
gedämpften Schwingung erfolgen kann, die schließlich die
Versorgungsspannung erreicht und die in einem vorübergehenden
Zustand die zwischen den Drain- und Source-Elektroden ange
ordnete integrierte Schutzdiode des Bauteils in Durchlaßrichtung
vorspannen kann. Wenn diese integrierte Schutzdiode, die als
Übergangsdiode im Bereich des MOSFET ausgebildet ist, in Durch
laßrichtung vorgespannt wird, so tritt eine parasitäre inverse
bipolare NPN-Wirkung zwischen der Drain-/epi- (NPN-Emitter-)
Spannung, der P-Senke der Steuerschaltung, die mit der
Leistungs-MOSFET-Sourceelektrode verbunden ist (NPN-Basis),
und irgendeinem N+-Bereich an der Oberfläche der Halbleiter-
Steuerschaltung (mehrfache NPN-Kollektoren) auf. Die letzteren
N+-Bereiche könnten beispielsweise durch die Drain- oder
Source-Bereiche von NMOS-Bauteilen gebildet werden, die in der
Steuerschaltung verwendet werden. Im Fall eines typischen NMOS-
Inverters würde eine derartige parasitäre NPN-Wirkung dazu
führen, daß das Ausgangssignal des Inverters einen niedrigen
Logikpegel annimmt, und zwar unabhängig von seiner Eingangs
spannung. Der leitende Zustand der integrierten Schutzdiode
des Leistungs-MOSFET's bewirkt dann ein Rücksetzen des Fehler-
Signalspeichers, so daß nach der Erholung von einem Übertempe
ratur-Abschaltzustand der Leistungs-MOSFET eingeschaltet ist,
obwohl er ausgeschaltet sein sollte, was dem Zweck des Über
temperatur-Schutzes entgegenwirkt.
Der Erfindung liegt daher die Aufgabe zugrunde, einen Leistungs-MOSFET
der eingangs genannten Art zu schaffen, dessen Steuerschaltung
ein fehlerhaftes Rücksetzen des Fehler-Signalspeichers der
Steuerschaltung verhindert und bei dem die gesamte, die Steuer
schaltung aufnehmende P-Wanne (in einem N-Kanal-Bauteil) von der
in dem Bereich des MOSFET integrierten Übergangs-Schutzdiode
entkoppelt ist.
Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen
Merkmale gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung,
ergeben sich aus den Unteransprüchen.
Bei dem erfindungsgemäßen Leistungs-MOSFET verhindert die
Steuerschaltung jedes fehlerhafte oder unerwünschte Rück
setzen des Fehler-Signalspeichers, und die gesamte P-Wanne,
in der die Steuerschaltung angeordnet ist (bei einem N-Kanal-
Bauteil) ist von der integrierten Übergangs-Schutzdiode, die
im Bereich des MOSFET's ausgebildet ist, entkoppelt.
Bei dem erfindungsgemäßen Leistungs-MOSFET wird die parasitäre
NPN-Wirkung daran gehindert, eine Fehlfunktion der Logikschal
tung hervorzurufen, indem ein weiterer (beabsichtigter) inverser
NPN-Transistor eingefügt wird.
Die neuartige P-Wannen-Vorspannung mit Hilfe des inversen NPN-
Effektes kann weiterhin für die gesamte P-Wanne der Steuer
schaltung verwendet werden, um die gesamte P-Wanne der Steuer
schaltung von der integrierten Schutzdiode des MOSFET zu ent
koppeln. Bei vielen Anwendungen der 'SMARTFET'-Bauteile, bei
spielsweise in einer H-Brückenschaltung verwendet der Konstruk
teur die integrierte Schutzdiode eines Leistungs-MOSFET's, um
den Laststrom rezirkulieren zu lassen. In diesem Fall leitet die
integrierte Schutzdiode nicht nur eine kurze Übergangsperiode,
sondern leitet große Ströme bis zu mehreren Millisekunden. Der
parasitäre NPN-Transistor, der mit der gesamten Steuerschaltung
unter Einschluß einer großen N+- zu P-Bereichs-Eingangsschutz
zenerdiode verbunden ist, leitet. Unter diesen Umständen wird
nicht nur eine Fehlfunktion der Steuerschaltung hervorgerufen,
sondern der große N+-Bereich in der Eingangs-Schutzstruktur
zieht auch den Eingangsanschluß des 'SMARTFET'-Bauteils unter
halb von Erdpotential. So wurde bei einem Versuch festgestellt,
daß wenn die integrierte MOSFET-Schutzdiode einen Strom von 1
Ampere leitete, der Eingangsanschluß 50 mA "auffing". Dies würde
katastrophal für jede beliebige Schaltung sein, die den
'SMARTFET' ansteuert.
Die Anwendung der vorstehend beschriebenen neuen Idee der zusätzlichen
absichtlichen Einführung eines parasitärem inversen NPN-Tran
sistors beseitigt diesen Zustand.
Vorteilhafterweise verwendet die Schaltung gemäß der Erfin
dung einen Kondensator, um die Spannung an einem der Eingänge
des Fehler-Signalspeichers während des kurzzeitigen Übergangs
der integrierten Schutzdiode in den leitenden Zustand auf einem
hohen Pegel zu halten (was dem Festhalten des Leistungs-MOSFET's
im abgeschalteten Zustand entspricht), wodurch sichergestellt,
ist, daß wenn sich die Drainspannung des MOSFET's vollständig
stabilisiert hat, das Leistungsbauteil abgeschaltet bleibt.
Ein zweiter Grundgedanke bei dieser Schaltung umfaßt das Fest
halten der P-Wanne, in der sich der Schalter, der den Haltekon
densator ansteuert, und der Eingang an den Fehler-Signalspeicher
(die P-Wanne) befindet, während dieses vorzeitigen Überganges
der integrierten Schutzdiode nahezu auf epi-Potential, wodurch
der inverse NPN-Effekt bei dieser P-Wanne unwirksam gemacht
wird. Im Ergebnis wird ein absichtlich ausgebildeter inverser
NPN-Transistor zum Ausgleich des parasitären inversen NPN-Effek
tes verwendet, der sich bei der speziellen NMOS-Bauteil-P-Wanne
innerhalb des Fehler-Signalspeichers befindet, wobei die Span
nung an dem Haltekondensator dazu verwendet wird, sicherzustel
len, daß, wenn die Drainspannung des Leistungs-MOSFET's sich
stabilisiert, der Fehler-Signalspeicher auf den richtigen
Zustand gesetzt ist.
Ausführungsbeispiele der Erfindung werden im folgenden anhand
der Zeichnungen noch näher erläutert.
In der Zeichnung zeigen:
Fig. 1 ein Blockschaltbild einer bekannten Art eines
Leistungs-MOSFET's mit integrierten Steuerschaltungen, der als
erdseitiger Schaltregler verwendet wird und eine induktive Last
ansteuert,
Fig. 2A die Eingangsspannung als Funktion der Zeit,
Fig. 2B die Gegenspannung, die längs des Bauteils auf
grund der geklemmten induktiven Last in Fig. 1 induziert wird,
und zwar auf der gleichen Zeitbasis wie Fig. 2A,
Fig. 2C die Temperatur der Leistungs-MOSFET-Grenzschich
ten bei einem Fehler bei der Speisung einer induktiven Last auf
der gleichen Zeitbasis wie Fig. 2A,
Fig. 2D die Leistungs-MOSFET-Gatespannung auf der glei
chen Zeitbasis wie Fig. 2A,
Fig. 3 in vergrößerter Form die gedämpfte Schwingung der
Drainspannung des Leistungs-MOSFET nach Fig. 1 in einer Schal
tung, die die geklemmte induktive Rücklaufspannung verwendet,
wobei gezeigt ist, wie die integrierte Schutzdiode des MOSFET
in Durchlaßrichtung vorgespannt werden kann,
Fig. 4 die Eingangangslogikschaltung nach Fig. 1, die gemäß der Erfindung einen
zusätzlichen und beabsichtigten parasitären NPN-Transistor verwendet,
der beim Einschalten die Steuerschaltungs-P-Wanne von der inte
grierten Schutzdiode des Leistungs-MOSFET isoliert, wobei wei
terhin ein neuartiger Kurzzeit-Speicherkondensator gezeigt ist,
Fig. 5 ein Querschnitt des Grenzschichtmusters einer
integrierten Leistungsschaltung unter Verwendung der vorliegen
den Erfindung,
Fig. 6 ein Schaltbild, das zur Erläuterung der Betriebs
weise der vorliegenden Erfindung verwendet wird,
Fig. 7 eine weitere schematische Darstellung zum Verständnis der Be
triebsweise gemäß der Erfindung.
Zunächst wird auf die Fig. 1 Bezug genommen, in der eine be
kannte integrierte Leistungsschaltung gezeigt ist, bei der ein
Leistungs-MOSFET-Abschnitt 10 zusammen mit Steuerschaltungen in
dem gleichen Siliziumplättchen integriert ist.
Der Leistungs-MOSFET 10 ist als Stromsensorbauteil mit einem
Drain-Anschlußstift 11, einem Source-Anschlußstift 12 und einem
Eingang 13 dargestellt, wobei das Bauteil in einem drei An
schlußstifte aufweisenden Gehäuse vom TO220-Typ angeordnet ist.
Ein derartiges Bauteil kann ein Anschlußstift-kompatibler Ersatz
für irgendeinen Leistungs-MOSFET mit TO220-Gehäuse sein. Die zu
beschreibende Erfindung ist jedoch auf beliebige Gehäuseformen
von integrierten Leistungsschaltungen anwendbar.
Das Gesamtbauteil kann in beliebigen Schaltungen verwendet wer
den, beispielsweise in Schaltungen für Sperrspannungswerte von
60 Volt, jedoch allgemeiner für Schaltungen, die Betriebs
spannungen von 30 Volt bis über 600 Volt aufweisen. Die Ein
gangsspannung am Anschluß 13 kann ungefähr 10 Volt oder weniger
betragen. Ein Strommeß-Hilfsausgang 14 ist ebenfalls vorgesehen.
Die Steuerschaltung, die in das gleiche Siliziumplättchen inte
griert ist, das auch den Leistungs-MOSFET 10 enthält, schließt
die Einschalt-/Ausschalt-Schaltung 20, die eine MOSFET-Schaltung
sein kann, eine Logikschaltung 21,
eine Überstrom-Überwachungsschaltung 22 und eine Über
temperatur-Überwachungsschaltung 23 ein.
Eine Klemmschaltung, die aus einer Zenerdiode 30 und einer ge
gensinnig gepolten Diode 31 besteht, ist zwischen der Gate- und
Drain-Elektrode des Leistungs-MOSFET's 10 geschaltet. Der
Leistungs-MOSFET 10 weist weiterhin in der dargestellten Weise
seine integrierte Diode 32 auf. Eine weitere Zenerdioden-Klemm
schaltung 33 ist zwischen dem Source-Anschlußstift 12 und dem
Eingangsanschlußstift 13 geschaltet.
Die Schaltung nach Fig. 1 wird üblicherweise zur Ansteuerung
einer induktiven Last verwendet. Entsprechend ist eine Span
nungsquelle VCC am Anschluß 40 schematisch in einer Serien
schaltung mit einer Induktivität 41 und dem Drain-Anschlußstift
11 dargestellt.
Die Schaltung nach Fig. 1 arbeitet wie folgt:
Zum Einschalten des Leistungs-MOSFET's 10 wird eine Eingangs
spannung am Anschluß 13 angelegt. Hierdurch wird die Einschalt-/Ausschalt-
Schaltung 20 eingeschaltet, um die Gate-Source-Kapazi
tät des MOSFET 10 aufzuladen, um diesen einzuschalten. Ein Strom
kann dann vom Anschluß 40 durch die induktive Last 41 zum Drain-
Anschlußstift 11 und durch den MOSFET 10 zum Source-Anschluß
stift 12 fließen. Wenn ein Überstrom- oder ein Übertemperatur-
Fehler von den Schaltungen 22 bzw. 23 gemessen wird, so wird die
Logikschaltung 21 aktiviert, um die Schaltung 20 anzusteuern und damit den
Leistungs-MOSFET 10 abzuschalten. In ähnlicher Weise schaltet bei Fortfall des Eingangssignals am Anschlußstift 13 die Ein
schalt-/Ausschalt-Schaltung 20 den Leistungs-MOSFET 10 ab.
Die Klemmschaltung 30-31 bewirkt ein Einschalten während des
Abschaltvorganges des MOSFET's 10, um einen Lawinendurchbruch
in dem MOSFET 10 während des Abschaltens zu verhindern. Ent
sprechend legt die Klemmschaltung 30, 31 einen Schwellenwert
fest, der unterhalb der Lawinendurchbruchsspannung liegt, um
ein parasitäres Einschalten zu verhindern, und sie ermöglicht
es dem Leistungs-MOSFET, die gesamte Energie während des
Abschaltens zu verarbeiten.
Die Fig. 2A, 2B, 2C und 2D zeigen die Schwingungsformen, die in
der Schaltung nach Fig. 1 während eines Übertemperaturzustandes
auftreten, wenn die Schaltung in einem Schaltregler verwendet
wird, bei dem der Leistungs-MOSFET 10 mit irgendeiner veränder
lichen Frequenz und einem veränderlichen Tastverhältnis ent
sprechend dem von dem Benutzer gelieferten Eingangssignal an dem
Eingangs-Anschlußstift 13 in Fig. 1 ein- und ausgeschaltet wird.
Fig. 2A zeigt die Eingangsspannung am Anschlußstift 13. Fig. 2B
zeigt die Drain-Spannung an dem MOSFET 10, die durch die Klemm
schaltung 30 nach Fig. 1 geklemmt wird. Wenn daher das Eingangs
signal den MOSFET 10 abschaltet, so weist die Drainspannung
einen hohen Spitzenwert aufgrund der geklemmten induktiven Last
auf. Nach dem Erreichen des Spitzenwertes und der Klemmung ver
ringert sich die Drainspannung und schwingt um die Spannung VCC.
Dieser Vorgang wird weiter unter unten ausführlicher anhand der Fig. 3
erläutert.
Fig. 2C zeigt die Grenzschichttemperatur Tj des MOSFET's 10,
die proportional zum Drain-Dauerstrom ist. Die Übertemperatur
schaltung 23 nach Fig. 1 ist so ausgelegt, daß sie eine
Schwellentemperatur von 160°C aufweist, bei der der MOSFET 10
nach Fig. 1 abschaltet. Es sei bemerkt, daß, während der
Leistungs-MOSFET 10 leitet, die Temperatur ansteigt, während,
wenn der MOSFET 10 abgeschaltet ist, die Temperatur Tj absinkt.
Es sei weiterhin bemerkt, daß bei herkömmlichen MOSFET's gemäß dem Beispiel nach Fig. 2C die
Temperatur Tj schließlich 160°C überschreitet.
Fig. 2D zeigt schematisch die Gatespannung des MOSFET 10. Somit
wird zu dem Zeitpunkt, zu dem Tj 160°C überschreitet (Fig. 2C)
der Fehler-Signalspeicher in dem Logikblock 21 in Fig. 2D ge
setzt und schaltet den Leistungs-MOSFET 10 dadurch ab, daß das
Gate des Leistungs-MOSFET's auf einen niedrigen Pegel gezogen
wird (nicht in Fig. 1 gezeigt). Der Fehler-Signalspeicher kann
nach dem Abschalten durch die Logikschaltung 21 nur dadurch
zurückgesetzt werden, daß der Eingangsanschlußstift 13 mit Erde
verbunden wird.
Fig. 3 zeigt die gedämpfte Schwingung der Drainspannung des
MOSFET 10 aufgrund der geklemmten induktiven Rücklaufspannung.
Wenn der MOSFET 10 eingeschaltet ist, so ist die Spannung Null
oder niedrig. Wenn der MOSFET 10 abgeschaltet wird, steigt die
Drainspannung jedoch auf die durch die Klemmschaltung 30 einge
stellte Klemmspannung an. Die Drainspannung schwingt dann auf
grund der Streukapazität in der Schaltung um die Spannung VCC.
Es wurde festgestellt, daß wenn die Temperatur Tj hoch ist, die
erste nach unten gerichtete Schwingung der Drainspannung unter
Null absinken kann, wie dies in Fig. 3 gezeigt ist. Zu diesem
Zeitpunkt wird die integrierte MOSFET-Schutzdiode des MOSFET 10
in Durchlaßrichtung vorgespannt und injiziert Minoritätsträger
in die P-Leitungstyp-Bereiche des MOSFET 10, wie dies weiter
unten gezeigt wird. Diese Injektion von Minoritätsträgern tritt
auch in den Steuerschaltungsbauteilen der integrierten Schaltung
auf, so daß deren Betrieb gestört wird.
Fig. 4 zeigt ein Schaltbild des Eingangslogikblockes 21 entsprechend
Fig. 1. Die Eingänge an die Logikschaltung nach Fig. 4 schließen
einen Erdanschluß 50, einen Ausschalt-Ausgangsanschluß 51 (an
die Einschalt-/Ausschalt-Schaltung 20 nach Fig. 1), einen VCC-
Eingangsanschluß 52, einen VDD-Eingangsanschluß 53 (von dem
Drain-Anschlußstift 11 nach Fig. 1), einen Überstrom-Eingangs
anschluß 54 und einen Übertemperatur-Eingangsanschluß 55 ein.
Der Eingangsanschluß 55 nimmt einen niedrigen Pegel an, wenn
die Grenzschichttemperatur nach Fig. 2 den Wert von 160°C
erreicht.
In Fig. 4 ist eine Anzahl von MOS-Steuertransistoren M1 bis M11
gezeigt, die in das Siliziumplättchen integriert sind, das
außerdem die Grenzschichten für den Leistungs-MOSFET 10 enthält.
Diese Transistoren sind üblicherweise in einer P-Senke
ausgebildet, die mit seitlichem Abstand von dem N-Kanal-
Leistungs-MOSFET-Abschnitt angeordnet ist, und sie haben die
folgenden Funktionen:
Die MOSFET's M1 und M2 bilden einen Inverter und schalten den
Ausschalt-Anschluß 51 zwischen hohen und niedrigen Pegeln in
Abhängigkeit von der Gate-Spannung an dem Transistor M1 von dem
Einschalt-Knoten ON um.
Die Transistoren M9, M10 und M11 wirken als eine NAND-Schaltung,
und wenn irgendeiner ihrer Eingänge einen niedrigen Pegel an
nimmt, so nimmt die 'FEHLER'-Leitung einen hohen Pegel an. Die
Transistoren M8 und M3 sind Ersatzlast-Verarmungs-Transistoren.
Gemäß einem Grundgedanken der Erfindung schaltet
Transistor M7, der als Verarmungs-NMOS-Bauteil gezeigt ist,
während der Zeit, zu der das Signal FEHLER einen hohen Pegel
aufweist, ein und wirkt wie eine MOSFET-Diode. Die Funktion des
Transistors M7 wird weiter unten erläutert.
Die Transistoren M4, M5 und M6 werden eingeschaltet, wenn das
Signal FEHLER einen hohen Pegel annimmt. Der Knoten ON nimmt
dann einen niedrigen Pegel an. Es sei bemerkt, daß die Tran
sistoren M4, M5 und M6 mit den Transistoren M9, M10 und M11
kreuzgekoppelt sind, um einen Rückkopplungseffekt zu erzielen.
Ein Kondensator C1 ist vorgesehen, um für eine kurze Zeit
(wenige Mikrosekunden) den Zustand des Knotens X zu speichern.
In der Schaltung nach Fig. 4 gibt es weiterhin eine Anzahl von
unbeabsichtigten parasitären NPN-Transistoren, wie zum Beispiel
der parasitäre Transistor 91. Diese Transistoren sind in der
die Steuerschaltung enthaltenden P-Wanne angeordnet und schalten
ein, wenn die integrierte MOSFET-Schutzdiode in Vorwärtsrichtung
(Fig. 3) vorgespannt wird. Wenn sie einschalten, so setzen sie
in fehlerhafter Weise den Signalspeicher und schalten den Lei
stungs-MOSFET erneut ein.
Um diese Betriebsweise des parasitären Transistors 91 zu kompen
sieren, ist gemäß dem Prinzip der Erfindung ein NPN-Transistor 100 (ebenfalls ein parasitärer
Transistor) absichtlich der Schaltung hinzugefügt. Der Transi
stor 100 steuert die P-Wanne des Schalters in Form
des Transistors M7. Der Schalter M7 ist gegenüber dem Leistungs-
MOSFET-Abschnitt isoliert, weil sein P-Bereich elektrisch nicht
gegenüber Erde kurzgeschlossen ist. Es ist weiterhin ein Wider
stand R1 vorgesehen, um die P-Wanne des Schalters M7 im Normal
betrieb auf Erdpotential vorzuspannen. Der parasitäre Transistor
100 schaltet zusammen mit dem Transistor 91 ein, doch wenn der
Transistor 100 eingeschaltet wird, so zieht er die P-Wanne, in
der der Transistor M7 angeordnet ist, nahezu auf das EPI-Poten
tial. Hierdurch wird dann der Knoten 'X' von dem 'FEHLER'-
Knoten isoliert, während die integrierte Schutzdiode des MOSFET
10 leitet. Daher werden während der Periode dieses Leitungszu
standes die Knoten ON und FEHLER auf einen Pegel unterhalb von
Erde gezogen, und der Knoten 'X' weist einen hohen Pegel auf.
Der NMOS-Verarmungs-Transistor M7 verhält damit sich wie eine einen
niedrigen Wert aufweisende Stromquelle, und er ist so ausgelegt,
daß er es dem Knoten 'X' ermöglicht, zumindestens solange auf
einem hohen Logikpegel zu bleiben, wie die leitende Periode der
integrierten Schutzdiode des MOSFET 10 anhält. Irgendein anderer
Transistor oder eine Schaltung, die die vorstehend genannte
Funktion erfüllt, kann anstelle des MOSFET's M7 verwendet
werden.
Sobald die leitende Zeitperiode der integrierten Schutzdiode
des MOSFET 10 abgelaufen ist, schalten der parasitäre NPN-
Transistor 91 ab, und die Schaltung erholt sich mit einem hohen
Logikpegel am Knoten 'X'. Dieser hohe Logikpegel am Knoten 'X'
erzwingt dann einen niedrigen Pegel am Knoten ON, was sicher
stellt, daß der MOSFET 10 nach dem leitenden Zustand seiner
integrierten Schutzdiode im abgeschalteten Zustand gehalten
wird.
Fig. 5 zeigt den Aufbau des Leistungs-MOSFET's und
der Steuerschaltung für ein 'SMARTFET'-Bauteil, das gemäß der
Erfindung ausgebildet ist, und zeigt die Lage der parasitären
inversen NPN-Transistoren. In Fig. 5 hat der dargestellte Teil
des Halbleiterplättchens ein N+-Substrat 110, das außerdem
als Leistungs-MOSFET-Drain nach Fig. 1 wirken kann. Eine N--
Epitaxialschicht 111 ('epi') nimmt die Zellen wie zum Beispiel
die Zelle 112 des Leistungs-MOSFET-Abschnittes auf, die jeweils
die in der US 5 008 725 gezeigte Struktur aufweisen
können. Die N--Epi-Schicht 111 nimmt weiterhin eine P--Wanne
120 auf, die durch P+-Senkenbereiche, wie zum Beispiel die
Senkenbereiche 121, 122 und 123 in eine Anzahl von Steuerschal
tungs-Wannen unterteilt sein kann. Die P+-Senkenbereiche
können zum gleichen Zeitpunkt wie die P+-Hauptteile der
Leistungs-MOSFET-Zellen 112 hergestellt werden. Entsprechend
sind, wenn die in dem Hauptteil des MOSFET integrierte Über
gangs-Schutzdiode 130 in Vorwärtsrichtung vorgespannt ist (siehe
Fig. 3) auch alle hierzu in Beziehung stehenden parasitären
Übergangs-Dioden 131, 132 ebenfalls in Vorwärtsrichtung
vorgespannt.
Typische Steuerschaltungen unter Verwendung von lateralen
MOSFET's sind in den P--Wannenabschnitten 120a und 120b des
P--Bereiches 120 gezeigt. Diese P--Senken weisen außerdem
integrale parasitäre inverse NPN-Transistoren 140 und 141 auf.
Diese parasitären Transistoren entsprechen dem Transistor 91
nach Fig. 4 und weisen eine Verstärkung auf, weil sie leicht
dotierte P--Bereiche aufweisen. Wenn daher die P+-Bereiche
in dem Halbleiterplättchen zusammen mit der Übergangs-Schutz
diode des Haupt-Leistungs-MOSFET's in Vorwärtsrichtung vorge
spannt werden, so schalten diese Transistoren ein.
Fig. 6 zeigt ausführlicher die Lage des Transistors 100 nach
Fig. 4 in dem Siliziummaterial nach Fig. 5. Entsprechend zeigt
Fig. 6 die Anschlüsse und Knoten für Erde 50, den Knoten 'X'
und 'FEHLER' nach Fig. 4, und sie zeigt die Kondensatoren, die
durch eine Polysiliziumplatte oberhalb der P+-Wanne gebildet
sind, den Verarmungstransistor M7 nach Fig. 4 sowie den Poly
siliziumwiderstand R1 und den Transistor 100.
Die Betriebsweise der Struktur nach Fig. 6 ist wie folgt:
Wenn VDD unter Erdpotential absinkt (das heißt wenn die Über
gangs-Schutzdiode des MOSFET's 10 in Vorwärts- oder
Durchlaßrichtung vorgespannt ist und leitet), so schaltet der
Transistor 100 in einer inversen Betriebsart ein, wodurch die
P-Wanne des Verarmungs-Transistors M7 nach unten nahezu auf das
epi-(VDD-) Potential gezogen wird. Dies verhindert jede para
sitäre NPN-Wirkung innerhalb der P-Wanne und ermöglicht es dem
Kondensator C1, den Logikpegel am Knoten 'X' auf einem hohen
Wert zu halten. Während der Zeit, während der der Transistor 100
eingeschaltet ist, verhält sich M7 als eine einfache
Stromquelle, und er ist so ausgelegt, daß er den Kondensator C1
während des leitenden Zustands der Übergangs-Schutzdiode des
MOSFET's 10 nicht entlädt. Es ist zu erkennen, daß wenn der
leitende Zustand der integrierten Schutzdiode länger anhält,
M7 schließlich C1 vollständig entlädt und die Fehlerinformation
verlorengeht. Daher sollte die Zeit des leitenden Zustandes
dieser integrierten Schutzdiode endlich sein. Sobald der leiten
de Zustand der integrierten Schutzdiode des MOSFET 10 aufhört,
nimmt VDD einen hohen Wert an, der Transistor 100 schaltet ab,
und der Signalspeicher erholt sich in einem vorhersagbaren
Zustand, weil der Logikpegel am Knoten 'X' einen hohen Wert
aufweist.
Fig. 7 zeigt eine weitere Erläuterung anhand einer schematischen Darstellung der vorlie
genden Erfindung, wobei erneut die Beziehung des Widerstandes
R1, des Transistors 100 und des parasitären NPN-Transistors M7
in der schematisch dargestellten Steuerschaltung gezeigt ist.
Der Transistor M7 ist der NPN-Transistor, der der P-Wannen-/epi-
Grenzschicht-Diode zugeordnet ist. Gemäß dem Prinzip der vorliegenden
Erfindung wird dieser Transistor M7 während des leitenden Zu
standes der Übergangs-Schutzdiode 32 des Haupt-Leistungs-
MOSFET's durch das Einschalten des Transistors 100 im abge
schalteten Zustand oder auf einer hohen Impedanz gehalten.
Claims (5)
1. Leistungs-MOSFET mit einem Übergangsbereich, der in einem
Siliziumplättchen ausgebildet ist, mit einer auf Fehler an
sprechenden Signalschaltung, die in das gleiche Siliziumplätt
chen integriert ist, wobei der Leistungs-MOSFET ein Silizium
substrat vom N-Leitungstyp umfaßt, das eine Vielzahl von sich
in jeweiligen Bereichen vom P-Leitungstyp befindenden Zellen
enthält, die in dem Siliziumplättchen ausgebildet sind und alle
Zellen gemeinsame Source-Drain- und Gateelektroden aufweisen,
und mit einer Wanne (120) vom P-Leitungstyp, die in dem Substrat
(110) vom N-Leitungstyp ausgebildet ist und in der die auf
Fehler ansprechende Signalschaltung ausgebildet ist,
dadurch gekennzeichnet, daß die auf Fehler ansprechende
Signalschaltung eine Fehler-Signalspeicherschaltung (21) ein
schließt, die mit den Gateelektroden verbunden ist, um den
Leistungs-MOSFET (10) bei Auftreten eines Fehlerzustandes ab
zuschalten, daß die auf Fehler ansprechende Signalschaltung
einen bipolaren Transistor (100) einschließt, der in die Wanne
(120) vom P-Leitungstyp integriert und so geschaltet ist, daß
er in einer inversen Betriebsart bei einer Durchlaßvorspannung
der Übergangsdiode (32) des Leistungs-MOSFET angeschaltet wird,
daß der bipolare Transistor (100) im eingeschalteten Zustand das
Substrat (110) vom N-Leitungstyp mit der Wanne (120) von P-
Leitungstyp kurzschließt, und daß ein MOSFET-Steuertransistor
(M7) in eine zweite Wanne vom P-Leitungstyp integriert und
derart geschaltet ist, daß er beim Einschalten des bipolaren
Transistors (100) abgeschaltet wird, wodurch die Aktivierung
eines parasitären Transistors verhindert wird, der aus dem
Siliziumsubstrat vom N-Leitungstyp, der zweiten Wanne vom
P-Leistungstyp und zumindest einem in dieser ausgebildeten
Bereich vom N-Leitungstyp gebildet ist, wobei der MOSFET-Steuer
transistor mit der Fehler-Signalspeicherschaltung (21) für den
Leistungs-MOSFET verbunden ist, um die Gates abzuschalten und
den Leistungs-MOSFET abzuschalten, wenn der MOSFET- Steuer
transistor (M7) leitet.
2. Leistungs-MOSFET nach Anspruch 1,
dadurch gekennzeichnet, daß weiterhin ein Kondensator (C1) vor
gesehen ist, der in Serie mit dem MOSFET-Steuertransistor (M7)
geschaltet ist, so daß der Knoten (X) zwischen dem MOSFET-
Steuertransistor (M7) und dem Kondensator (C1) von dem Substrat
vom N-Leitungstyp entkoppelt ist, wenn der bipolare Transistor
(100) einschaltet.
3. Leistungs-MOSFET nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß der MOSFET-Steuertransistor (M7)
ein Verarmungs-MOSFET ist.
4. Leistungs-MOSFET nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß die Fehler-Signalspeicherschaltung
in Abhängigkeit von einem Übertemperaturzustand betätigt wird.
5. Leistungs-MOSFET nach einem der Ansprüche 2 bis 4,
dadurch gekennzeichnet, daß ein Widerstand (R1) vorgesehen ist,
der zwischen dem Bereich des MOSFET-Steuertransistors (M7) und
in einem geschlossenen Kreis mit dem Kondensator (C1) und einer
Hauptelektrode des MOSFET-Steuertransistors (M7) geschaltet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/298,383 US5550701A (en) | 1994-08-30 | 1994-08-30 | Power MOSFET with overcurrent and over-temperature protection and control circuit decoupled from body diode |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19530664A1 DE19530664A1 (de) | 1996-03-07 |
DE19530664C2 true DE19530664C2 (de) | 1998-10-15 |
Family
ID=23150264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19530664A Expired - Lifetime DE19530664C2 (de) | 1994-08-30 | 1995-08-21 | Leistungs-MOSFET mit Überlastungsschutzschaltung |
Country Status (7)
Country | Link |
---|---|
US (1) | US5550701A (de) |
JP (1) | JP2988859B2 (de) |
DE (1) | DE19530664C2 (de) |
FR (1) | FR2725306A1 (de) |
GB (1) | GB2292834B (de) |
IT (1) | IT1282940B1 (de) |
SG (1) | SG34262A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10123818A1 (de) * | 2001-03-02 | 2002-09-19 | Infineon Technologies Ag | Anordnung mit Schutzfunktion für ein Halbleiterbauelement |
DE10103336C1 (de) * | 2001-01-25 | 2002-12-05 | Dialog Semiconductor Gmbh | Lade-/Entlade-Schutzschaltung für eine wiederaufladbare Batterie |
DE10137875C1 (de) * | 2001-08-02 | 2003-04-30 | Dialog Semiconductor Gmbh | Lade/Entlade-Schutzschaltung |
DE10243956A1 (de) * | 2002-09-20 | 2004-04-15 | Carl Freudenberg Kg | Schaltungsanordnung für ein pulsweitenmoduliert ansteuerbares elektromagnetisches Regenerierventil zur Tankentlüftung eines Kraftfahrzeugs |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1077227C (zh) * | 1995-02-03 | 2002-01-02 | 罗伯特-博希股份公司 | 内燃机的起动装置 |
US5563759A (en) * | 1995-04-11 | 1996-10-08 | International Rectifier Corporation | Protected three-pin mosgated power switch with separate input reset signal level |
US5798538A (en) * | 1995-11-17 | 1998-08-25 | International Rectifier Corporation | IGBT with integrated control |
US5761020A (en) * | 1996-01-29 | 1998-06-02 | International Rectifier Corporation | Fast switching smartfet |
DE19745040C2 (de) * | 1997-02-10 | 2003-03-27 | Daimler Chrysler Ag | Anordnung und Verfahren zum Messen einer Temperatur |
US6066971A (en) * | 1997-10-02 | 2000-05-23 | Motorola, Inc. | Integrated circuit having buffering circuitry with slew rate control |
JP3758366B2 (ja) * | 1998-05-20 | 2006-03-22 | 富士通株式会社 | 半導体装置 |
EP0977264B1 (de) * | 1998-07-31 | 2006-04-26 | Freescale Semiconductor, Inc. | Halbleiterstruktur für Treiberschaltkreise mit Pegelverschiebung |
US6115151A (en) * | 1998-12-30 | 2000-09-05 | Digilens, Inc. | Method for producing a multi-layer holographic device |
DE69902877D1 (de) | 1999-04-30 | 2002-10-17 | St Microelectronics Srl | Integrierter Schaltkreis mit einer Leistungsschaltung und einer Steuerschaltung, ohne parasitäre Ströme |
JP3660566B2 (ja) * | 2000-06-30 | 2005-06-15 | 新電元工業株式会社 | 過電流制限型半導体素子 |
GB2368210A (en) * | 2000-10-21 | 2002-04-24 | Trw Ltd | Controllable current decay rate for hydraulic brake system solenoids |
JP2003100899A (ja) * | 2001-09-27 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6410963B1 (en) * | 2001-10-16 | 2002-06-25 | Macronix International Co., Ltd. | Electrostatic discharge protection circuits with latch-up prevention function |
DE10241156A1 (de) * | 2002-09-05 | 2004-03-18 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten pin-Diode und zugehörige Schaltungsanordnung |
US8570699B2 (en) | 2005-04-22 | 2013-10-29 | Lear Corporation | Relayless and fuseless junction box |
US7468874B1 (en) | 2005-11-08 | 2008-12-23 | Yazaki North America, Inc. | Protection circuit for digital power module |
US20080062088A1 (en) * | 2006-09-13 | 2008-03-13 | Tpo Displays Corp. | Pixel driving circuit and OLED display apparatus and electrionic device using the same |
US7656634B2 (en) * | 2006-11-30 | 2010-02-02 | Hamilton Sundstrand Corporation | Increasing the system stability and lightning capability in a power distribution system that utilizes solid-state power controllers |
US7511357B2 (en) * | 2007-04-20 | 2009-03-31 | Force-Mos Technology Corporation | Trenched MOSFETs with improved gate-drain (GD) clamp diodes |
US8063516B2 (en) * | 2009-01-15 | 2011-11-22 | Microsemi Corporation | Four quadrant MOSFET based switch |
US8800697B2 (en) | 2009-09-01 | 2014-08-12 | Ryno Motors, Inc. | Electric-powered self-balancing unicycle with steering linkage between handlebars and wheel forks |
US7940505B1 (en) | 2009-12-01 | 2011-05-10 | Texas Instruments Incorporated | Low power load switch with protection circuitry |
CN104955720A (zh) | 2012-08-22 | 2015-09-30 | 赖诺穆特思公司 | 电动自平衡单轮车 |
US9413348B2 (en) | 2014-07-29 | 2016-08-09 | Semiconductor Components Industries, Llc | Electronic circuit including a switch having an associated breakdown voltage and a method of using the same |
US10692774B2 (en) | 2015-12-28 | 2020-06-23 | Rohm Co., Ltd. | Semiconductor device |
KR102676492B1 (ko) * | 2016-11-30 | 2024-06-18 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 이용한 표시패널 |
CN109301794A (zh) * | 2018-11-08 | 2019-02-01 | 深圳市创鹏翔科技有限公司 | 一种可自动恢复的超高速短路保护电路 |
JP7324016B2 (ja) * | 2019-03-07 | 2023-08-09 | ローム株式会社 | 半導体装置 |
CN114551601B (zh) * | 2022-04-26 | 2022-07-15 | 成都蓉矽半导体有限公司 | 高抗浪涌电流能力的集成栅控二极管的碳化硅mosfet |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4429903A1 (de) * | 1993-09-14 | 1995-03-16 | Int Rectifier Corp | Leistungs-Halbleiterbauteil |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5008725C2 (en) * | 1979-05-14 | 2001-05-01 | Internat Rectifer Corp | Plural polygon source pattern for mosfet |
JPH01147854A (ja) * | 1987-12-04 | 1989-06-09 | Nissan Motor Co Ltd | 半導体装置 |
DE58900553D1 (de) * | 1988-05-11 | 1992-01-23 | Siemens Ag | Schaltungsanordnung zum erfassen der uebertemperatur eines halbleiterbauelements. |
US5077521A (en) * | 1989-12-26 | 1991-12-31 | Ncr Corporation | Supply connection integrity monitor |
EP0565807A1 (de) * | 1992-04-17 | 1993-10-20 | STMicroelectronics S.r.l. | MOS-Leistungstransistorbauelement |
EP0631390B1 (de) * | 1993-06-22 | 1999-09-01 | Philips Electronics Uk Limited | Halbleiter-Leistungsschaltung |
US5497285A (en) * | 1993-09-14 | 1996-03-05 | International Rectifier Corporation | Power MOSFET with overcurrent and over-temperature protection |
-
1994
- 1994-08-30 US US08/298,383 patent/US5550701A/en not_active Expired - Lifetime
-
1995
- 1995-08-21 DE DE19530664A patent/DE19530664C2/de not_active Expired - Lifetime
- 1995-08-22 GB GB9517148A patent/GB2292834B/en not_active Expired - Fee Related
- 1995-08-23 FR FR9510012A patent/FR2725306A1/fr active Pending
- 1995-08-28 SG SG1995001238A patent/SG34262A1/en unknown
- 1995-08-29 JP JP7220757A patent/JP2988859B2/ja not_active Expired - Lifetime
- 1995-08-29 IT IT95MI001818A patent/IT1282940B1/it active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4429903A1 (de) * | 1993-09-14 | 1995-03-16 | Int Rectifier Corp | Leistungs-Halbleiterbauteil |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10103336C1 (de) * | 2001-01-25 | 2002-12-05 | Dialog Semiconductor Gmbh | Lade-/Entlade-Schutzschaltung für eine wiederaufladbare Batterie |
DE10123818A1 (de) * | 2001-03-02 | 2002-09-19 | Infineon Technologies Ag | Anordnung mit Schutzfunktion für ein Halbleiterbauelement |
DE10123818B4 (de) * | 2001-03-02 | 2006-09-07 | Infineon Technologies Ag | Anordnung mit Schutzfunktion für ein Halbleiterbauelement |
DE10137875C1 (de) * | 2001-08-02 | 2003-04-30 | Dialog Semiconductor Gmbh | Lade/Entlade-Schutzschaltung |
DE10243956A1 (de) * | 2002-09-20 | 2004-04-15 | Carl Freudenberg Kg | Schaltungsanordnung für ein pulsweitenmoduliert ansteuerbares elektromagnetisches Regenerierventil zur Tankentlüftung eines Kraftfahrzeugs |
Also Published As
Publication number | Publication date |
---|---|
SG34262A1 (en) | 1996-12-06 |
FR2725306A1 (fr) | 1996-04-05 |
IT1282940B1 (it) | 1998-04-02 |
US5550701A (en) | 1996-08-27 |
ITMI951818A0 (it) | 1995-08-29 |
GB9517148D0 (en) | 1995-10-25 |
ITMI951818A1 (it) | 1997-03-01 |
GB2292834B (en) | 1998-09-09 |
JP2988859B2 (ja) | 1999-12-13 |
GB2292834A (en) | 1996-03-06 |
JPH08102539A (ja) | 1996-04-16 |
DE19530664A1 (de) | 1996-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19530664C2 (de) | Leistungs-MOSFET mit Überlastungsschutzschaltung | |
DE102007002377B4 (de) | Integrierte Schaltungsvorrichtung | |
DE102013218670B4 (de) | Verpolungsschutz für High-Side-Schalter in n-Substrat | |
DE69028131T2 (de) | Treiberschaltung für eine bipolare Transistorvorrichtung mit isoliertem Gate | |
DE69212868T2 (de) | Halbleiterbauelement mit n-dotiertem Gebiet niedriger Konzentration zur Verbesserung der dV/dt Eigenschaften | |
DE69518049T2 (de) | Schutzschaltung zum Schutz einer Last vor zu hoher Eingangsspannung | |
DE69504451T2 (de) | Schutz gegen elektrostatische Entladungen für integrierte Schaltungen | |
DE69529042T2 (de) | Halbleiterschaltung | |
DE10046668B4 (de) | Elektrische Lastansteuerungsschaltung mit Schutzeinrichtung | |
DE4209148C2 (de) | Sperrschichtgesteuerte Halbleitervorrichtung mit Überlastschutz (latchup) | |
DE3838962C2 (de) | ||
EP1714321A2 (de) | Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung | |
DE102011075367B4 (de) | Leistungshalbleitervorrichtung | |
DE19817790A1 (de) | Verpolschutzschaltung | |
DE102018113146B4 (de) | Gleichrichtereinrichtung und Halbleitereinrichtung | |
DE3689998T2 (de) | Festkörperrelais mit einer Thyristor-Entladeschaltung. | |
DE19836979A1 (de) | Halbleitervorrichtung mit isoliertem Gate | |
DE69518972T2 (de) | Geschützter schalter | |
DE10149777A1 (de) | Halbleiter-Schaltungsanordnung, insbesondere für Zündungsverwendungen, und Verwendung | |
DE19614522C2 (de) | Integrierte Halbleitervorrichtung zum Bereitstellen einer Ausgabespannung in Übereinstimmung mit einer Versorgungshochspannung | |
DE19605593C2 (de) | MOSFET-Treiberschaltung | |
DE60122626T2 (de) | Halbleiter-Überstrombegrenzer | |
DE3838964C2 (de) | ||
DE102004042149B4 (de) | Halbleitervorrichtung und Schaltungen mit der Halbleitervorrichtung sowie mit einer Treibeschaltung für die Halbleitervorrichtung | |
DE69421758T2 (de) | Halbleiteranordnung mit einem Schutzmittel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |