JP2919731B2 - 負電圧発生回路 - Google Patents
負電圧発生回路Info
- Publication number
- JP2919731B2 JP2919731B2 JP5337335A JP33733593A JP2919731B2 JP 2919731 B2 JP2919731 B2 JP 2919731B2 JP 5337335 A JP5337335 A JP 5337335A JP 33733593 A JP33733593 A JP 33733593A JP 2919731 B2 JP2919731 B2 JP 2919731B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- voltage
- negative voltage
- capacitor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は負電圧発生回路に関し、
更に詳述すればGaAsMESFETで構成している例えば電力増
幅器に負電圧を供給すべく、電力増幅器とともにチップ
に内蔵できる負電圧発生回路を提案するものである。
更に詳述すればGaAsMESFETで構成している例えば電力増
幅器に負電圧を供給すべく、電力増幅器とともにチップ
に内蔵できる負電圧発生回路を提案するものである。
【０００２】
【従来の技術】GaAsMESFETで構成する電力増幅器は、Ga
AsMESFETのドレインに正の電圧を、ゲートに負の電圧を
与える必要がある。そのため、この種の電力増幅器を内
蔵しているチップは、正電圧電源と負電圧電源とを接続
して使用される。一方、正電圧を与えて負電圧を取り出
すために、チャージポンプ型DC−DCコンバータが用いら
れている。このチャージポンプ型DC−DCコンバータは、
４つのスイッチと、２つのコンデンサと、１つの水晶発
振器とを有し、スイッチには通常、スイッチングFET を
用いている。
AsMESFETのドレインに正の電圧を、ゲートに負の電圧を
与える必要がある。そのため、この種の電力増幅器を内
蔵しているチップは、正電圧電源と負電圧電源とを接続
して使用される。一方、正電圧を与えて負電圧を取り出
すために、チャージポンプ型DC−DCコンバータが用いら
れている。このチャージポンプ型DC−DCコンバータは、
４つのスイッチと、２つのコンデンサと、１つの水晶発
振器とを有し、スイッチには通常、スイッチングFET を
用いている。
【０００３】そして水晶発振器には容量が大きいコンデ
ンサが接続されている。このようにGaAsMESFETで構成し
た電力増幅器を内蔵しているチップを使用する場合に
は、そのチップに正電圧電源と、チャージポンプ型DC−
DCコンバータからなる負電圧電源とを接続している。
ンサが接続されている。このようにGaAsMESFETで構成し
た電力増幅器を内蔵しているチップを使用する場合に
は、そのチップに正電圧電源と、チャージポンプ型DC−
DCコンバータからなる負電圧電源とを接続している。
【０００４】
【発明が解決しようとする課題】ところで、前述したチ
ャージポンプ型DC−DCコンバータにおける発振器の発振
周波数は、たかだか10kHz(＝100 μsec)程度であり、発
振周波数が低いため、そのDC−DCコンバータの出力電圧
にリップルが生じて安定した負電圧が得られず、安定し
た負電圧を出力するには容量が大きい反転用コンデンサ
及び平滑用コンデンサを必要とする。また発振周波数が
低いためにスイッチングに要する時間が長く、スイッチ
ング動作の開始時点から負電圧が安定するまでには長い
時間を要するという問題がある。更には、容量が大きい
コンデンサを必要とするから負電圧電源が大型化すると
いう問題がある。本発明は斯かる問題に鑑み、安定した
負電圧を出力でき、チップに内蔵できる負電圧発生回路
を提供することを目的とする。
ャージポンプ型DC−DCコンバータにおける発振器の発振
周波数は、たかだか10kHz(＝100 μsec)程度であり、発
振周波数が低いため、そのDC−DCコンバータの出力電圧
にリップルが生じて安定した負電圧が得られず、安定し
た負電圧を出力するには容量が大きい反転用コンデンサ
及び平滑用コンデンサを必要とする。また発振周波数が
低いためにスイッチングに要する時間が長く、スイッチ
ング動作の開始時点から負電圧が安定するまでには長い
時間を要するという問題がある。更には、容量が大きい
コンデンサを必要とするから負電圧電源が大型化すると
いう問題がある。本発明は斯かる問題に鑑み、安定した
負電圧を出力でき、チップに内蔵できる負電圧発生回路
を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る負電圧発生
回路は、発振部からの高周波の信号が入力され、第１FE
Tと反転用コンデンサと平滑用コンデンサとを有するチ
ャージポンプからなり前記平滑用コンデンサに負電圧が
充電される極性反転部と、電源と前記平滑用コンデンサ
との間に接続され、出力すべき負電圧を制御する電圧制
御部とを備えた負電圧発生回路であって、前記電圧制御
部が、第２FETと抵抗との並列接続により構成された合
成抵抗変換回路と、該合成抵抗変換回路と前記平滑用コ
ンデンサとの間に接続された定電流源である第３FETと
を備え、前記第２FETを制御して変化させた前記合成抵
抗変換回路の抵抗値に応じて、前記合成抵抗変換回路と
前記第３FETとの間より出力される負電圧を制御し、且
つ該出力される電圧を前記第３FETの飽和により前記電
源の電圧に関係なく安定化させることを特徴とする。
回路は、発振部からの高周波の信号が入力され、第１FE
Tと反転用コンデンサと平滑用コンデンサとを有するチ
ャージポンプからなり前記平滑用コンデンサに負電圧が
充電される極性反転部と、電源と前記平滑用コンデンサ
との間に接続され、出力すべき負電圧を制御する電圧制
御部とを備えた負電圧発生回路であって、前記電圧制御
部が、第２FETと抵抗との並列接続により構成された合
成抵抗変換回路と、該合成抵抗変換回路と前記平滑用コ
ンデンサとの間に接続された定電流源である第３FETと
を備え、前記第２FETを制御して変化させた前記合成抵
抗変換回路の抵抗値に応じて、前記合成抵抗変換回路と
前記第３FETとの間より出力される負電圧を制御し、且
つ該出力される電圧を前記第３FETの飽和により前記電
源の電圧に関係なく安定化させることを特徴とする。
【０００６】
【作用】発振部からの高周波信号をチャージポンプへ入
力すると、入力した高周波信号に応じてチャージポンプ
がスイッチング動作し、平滑用コンデンサが負電圧に充
電される。第２FETと抵抗との並列接続により構成され
た合成抵抗変換回路の第２FETを制御すると合成抵抗値
が変化して、合成抵抗値に応じた電圧が１つの出力部よ
り得られる。しかも、この電圧は電源電圧が大きくなり
過ぎても、第３FETが飽和するため、電源電圧に関係な
く安定した負電圧となる。これにより、発振部のコンデ
ンサを極めて小容量にでき、極性反転部の平滑用コンデ
ンサを小容量にできる。また安定した負電圧を発生させ
て出力できる。
力すると、入力した高周波信号に応じてチャージポンプ
がスイッチング動作し、平滑用コンデンサが負電圧に充
電される。第２FETと抵抗との並列接続により構成され
た合成抵抗変換回路の第２FETを制御すると合成抵抗値
が変化して、合成抵抗値に応じた電圧が１つの出力部よ
り得られる。しかも、この電圧は電源電圧が大きくなり
過ぎても、第３FETが飽和するため、電源電圧に関係な
く安定した負電圧となる。これにより、発振部のコンデ
ンサを極めて小容量にでき、極性反転部の平滑用コンデ
ンサを小容量にできる。また安定した負電圧を発生させ
て出力できる。
【０００７】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は本発明に係る負電圧発生回路の構成を示
すブロック図である。負電圧発生回路１は、発振部OSC
と、この発振部OSC が出力するパルス信号を入力すべき
極性反転部PCH と、この極性反転部PCH の負電圧が与え
られ、出力すべき負電圧を制御する電圧制御部VCL とを
備えて構成されている。
述する。図１は本発明に係る負電圧発生回路の構成を示
すブロック図である。負電圧発生回路１は、発振部OSC
と、この発振部OSC が出力するパルス信号を入力すべき
極性反転部PCH と、この極性反転部PCH の負電圧が与え
られ、出力すべき負電圧を制御する電圧制御部VCL とを
備えて構成されている。
【０００８】図２は本発明に係る負電圧発生回路の実回
路の構成を示すブロック図である。発振部OSC であるリ
ング発振器は、ゲート幅が５μm のデプレッションモー
ドで動作するFET Ｄ1aと、ゲート幅が10μm のエンハン
スメントモードで動作するFET Ｅ1aとを直列接続してお
り、FET Ｅ1aに発振用のコンデンサＣ1 を並列接続して
DCFLインバータINV を構成しており、このDCFLインバー
タINV を５段リング接続して構成されている。また夫々
のDCFLインバータINV におけるFET Ｅ1aが接続されてい
ないFET Ｄ1aの端子を電源ＶD と接続し、FET Ｄ1aが接
続されていないFET Ｅ1aの端子が接地電位ＶS に接続さ
れている。
路の構成を示すブロック図である。発振部OSC であるリ
ング発振器は、ゲート幅が５μm のデプレッションモー
ドで動作するFET Ｄ1aと、ゲート幅が10μm のエンハン
スメントモードで動作するFET Ｅ1aとを直列接続してお
り、FET Ｅ1aに発振用のコンデンサＣ1 を並列接続して
DCFLインバータINV を構成しており、このDCFLインバー
タINV を５段リング接続して構成されている。また夫々
のDCFLインバータINV におけるFET Ｅ1aが接続されてい
ないFET Ｄ1aの端子を電源ＶD と接続し、FET Ｄ1aが接
続されていないFET Ｅ1aの端子が接地電位ＶS に接続さ
れている。
【０００９】このリング発振器は図３に示す如き関係に
よって発振動作するようになっている。図３は縦軸を発
振周波数MHz とし、横軸を発振用のコンデンサＣ1 の容
量としている。FET Ｅ1aのスレッショルド電圧Ｖthをパ
ラメータとしているが、スレッショルド電圧Ｖthに関係
なくコンデンサＣ1 の容量に応じて発振周波数が定ま
る。そこで発振周波数を例えば250MHzとすればコンデン
サＣ1 の容量は250fF でよいことになる。したがって、
ここではコンデンサＣ1 の容量を250fF に選定してい
る。
よって発振動作するようになっている。図３は縦軸を発
振周波数MHz とし、横軸を発振用のコンデンサＣ1 の容
量としている。FET Ｅ1aのスレッショルド電圧Ｖthをパ
ラメータとしているが、スレッショルド電圧Ｖthに関係
なくコンデンサＣ1 の容量に応じて発振周波数が定ま
る。そこで発振周波数を例えば250MHzとすればコンデン
サＣ1 の容量は250fF でよいことになる。したがって、
ここではコンデンサＣ1 の容量を250fF に選定してい
る。
【００１０】充電電流調整部IVR は、デプレッションモ
ードで動作するFET Ｄ1bとエンハンスメントモードで動
作するFET Ｅ1bとの直列回路と、エンハンスメントモー
ドで動作するFET Ｅ1cとデプレッションモードで動作す
るFET Ｄ1cとの直列回路と、デプレッションモードで動
作するFET Ｄ1dとエンハンスメントモードで動作するFE
T Ｅ1dとの直列回路とを並列接続している。
ードで動作するFET Ｄ1bとエンハンスメントモードで動
作するFET Ｅ1bとの直列回路と、エンハンスメントモー
ドで動作するFET Ｅ1cとデプレッションモードで動作す
るFET Ｄ1cとの直列回路と、デプレッションモードで動
作するFET Ｄ1dとエンハンスメントモードで動作するFE
T Ｅ1dとの直列回路とを並列接続している。
【００１１】そしてFET Ｄ1bとFET Ｅ1bとの接続部を、
FET Ｅ1cのゲートと接続しており、FET Ｅ1cとFET Ｄ1c
との接続部をFET Ｅ1dのゲートと接続している。またFE
T Ｄ1dとFET Ｅ1dとを直列接続している。FET Ｄ1b、FE
T Ｅ1c、FET Ｄ1dのFET Ｅ1b、FET Ｄ1c、FET Ｅ1dが接
続されていない側の端子は電源ＶD と接続されている。
FET Ｅ1b、FET Ｄ1c、FET Ｅ1dのFET Ｄ1b、FET Ｅ1c、
FET Ｄ1dが接続されていない側の端子は接地電位ＶS と
接続されており、これらにより充電電流調整部IVR を構
成している。FET Ｅ1b、FET Ｅ1c、FET Ｅ1d及びFET Ｄ
1b、FET Ｄ1c、FET Ｄ1dのゲート幅は、FET Ｅ1b、FET
Ｄ1b＜FET Ｅ1c、FET Ｄ1c＜FET Ｅ1d、FET Ｄ1dに選定
しており、後段になるにしたがってFET を流れる電流が
大きくなるようにしている。なお、FET Ｅ1bのゲートは
発振部OSC のFET Ｄ1aとFET Ｅ1aとの接続部と接続され
ている。
FET Ｅ1cのゲートと接続しており、FET Ｅ1cとFET Ｄ1c
との接続部をFET Ｅ1dのゲートと接続している。またFE
T Ｄ1dとFET Ｅ1dとを直列接続している。FET Ｄ1b、FE
T Ｅ1c、FET Ｄ1dのFET Ｅ1b、FET Ｄ1c、FET Ｅ1dが接
続されていない側の端子は電源ＶD と接続されている。
FET Ｅ1b、FET Ｄ1c、FET Ｅ1dのFET Ｄ1b、FET Ｅ1c、
FET Ｄ1dが接続されていない側の端子は接地電位ＶS と
接続されており、これらにより充電電流調整部IVR を構
成している。FET Ｅ1b、FET Ｅ1c、FET Ｅ1d及びFET Ｄ
1b、FET Ｄ1c、FET Ｄ1dのゲート幅は、FET Ｅ1b、FET
Ｄ1b＜FET Ｅ1c、FET Ｄ1c＜FET Ｅ1d、FET Ｄ1dに選定
しており、後段になるにしたがってFET を流れる電流が
大きくなるようにしている。なお、FET Ｅ1bのゲートは
発振部OSC のFET Ｄ1aとFET Ｅ1aとの接続部と接続され
ている。
【００１２】極性反転部PCH は、チャージポンプを構成
しており、この極性反転部PCH はエンハンスメントモー
ドで動作するFET Ｅ1e1 及びFET Ｅ1e2 の直列回路と、
FETＥ1e2 に並列接続された反転用コンデンサＣ2 とエ
ンハンスメントモードで動作するFET Ｅ1f1 との直列回
路と、FET Ｅ1f1 に並列接続されたエンハンスメントモ
ードで動作するFET Ｅ1f2 と、これに直列接続している
４個のショットキーダイオードＤi1との直列回路と、シ
ョットキーダイオードＤi1に並列接続された平滑用コン
デンサＣ3 とからなっており、FET Ｅ1e2 が接続されて
いないFET Ｅ1e 1 の端子を、電源ＶD と接続し、FET Ｅ
1e2 とFET Ｅ1f2 とショットキーダイオードＤi1のアノ
ードと平滑コンデンサＣ3 との接続部を接地電位ＶS と
接続して構成されている。
しており、この極性反転部PCH はエンハンスメントモー
ドで動作するFET Ｅ1e1 及びFET Ｅ1e2 の直列回路と、
FETＥ1e2 に並列接続された反転用コンデンサＣ2 とエ
ンハンスメントモードで動作するFET Ｅ1f1 との直列回
路と、FET Ｅ1f1 に並列接続されたエンハンスメントモ
ードで動作するFET Ｅ1f2 と、これに直列接続している
４個のショットキーダイオードＤi1との直列回路と、シ
ョットキーダイオードＤi1に並列接続された平滑用コン
デンサＣ3 とからなっており、FET Ｅ1e2 が接続されて
いないFET Ｅ1e 1 の端子を、電源ＶD と接続し、FET Ｅ
1e2 とFET Ｅ1f2 とショットキーダイオードＤi1のアノ
ードと平滑コンデンサＣ3 との接続部を接地電位ＶS と
接続して構成されている。
【００１３】なお、FET Ｅ1e1 のゲートは、充電電流調
整部IVR のFET Ｄ1dとFET Ｅ1dとの接続部と接続され、
FET Ｅ1e2 のゲートはFET Ｅ1dのゲートと接続されてい
る。この極性反転部PCH において、ショットキーダイオ
ードＤi1は平滑用コンデンサＣ3 の端子電圧Ｖ1 を安定
させるべく設けている。例えば電源ＶD の電圧が３Ｖの
場合、ショットキーダイオードＤi1を設けていなければ
平滑用コンデンサＣ3の端子電圧Ｖ1 は−３Ｖに充電さ
れるが、電源ＶD の電圧変動及び回路素子の特性のバラ
ツキによる影響を大きくうけることになる。
整部IVR のFET Ｄ1dとFET Ｅ1dとの接続部と接続され、
FET Ｅ1e2 のゲートはFET Ｅ1dのゲートと接続されてい
る。この極性反転部PCH において、ショットキーダイオ
ードＤi1は平滑用コンデンサＣ3 の端子電圧Ｖ1 を安定
させるべく設けている。例えば電源ＶD の電圧が３Ｖの
場合、ショットキーダイオードＤi1を設けていなければ
平滑用コンデンサＣ3の端子電圧Ｖ1 は−３Ｖに充電さ
れるが、電源ＶD の電圧変動及び回路素子の特性のバラ
ツキによる影響を大きくうけることになる。
【００１４】しかし、平滑用コンデンサＣ3 の端子電圧
Ｖ1 を少し低くし、例えば立上り電圧が0.5 Ｖのショッ
トキーダイオードを４個直列接続した回路を平滑用コン
デンサＣ3 に並列接続すると、平滑用コンデンサＣ3 の
端子電圧Ｖ1 は２Ｖに抑制され、端子電圧Ｖ1 を安定さ
せ得るようにしている。
Ｖ1 を少し低くし、例えば立上り電圧が0.5 Ｖのショッ
トキーダイオードを４個直列接続した回路を平滑用コン
デンサＣ3 に並列接続すると、平滑用コンデンサＣ3 の
端子電圧Ｖ1 は２Ｖに抑制され、端子電圧Ｖ1 を安定さ
せ得るようにしている。
【００１５】電圧制御部VCL は、電源ＶD と接地電位Ｖ
S との間に介装されたデプレッションモードで動作する
FET Ｄ1fと、３個直列接続したショットキーダイオード
Ｄi2との直列回路と、電源ＶD と極性反転部PCH の平滑
コンデンサＣ3 との間に介装させたエンハンスメントモ
ードで動作するFET Ｅ1gと抵抗R1と４個直列接続してな
るショットキーダイオードＤi3とデプレッションモード
で動作するFET Ｄ1eとの直列回路と、抵抗R1に並列接続
したエンハンスメントモードで動作するFET Ｅ1h1 と抵
抗R21 との直列回路と、FET Ｅ1h1 と抵抗R21 との直列
回路に並列接続したエンハンスメントモードで動作する
FET Ｅ1h2 と抵抗R22 との直列回路とからなり、FET Ｅ
1gのゲートはFET Ｄ1fとショットキーダイオードＤi2と
の接続部と接続されて構成されている。
S との間に介装されたデプレッションモードで動作する
FET Ｄ1fと、３個直列接続したショットキーダイオード
Ｄi2との直列回路と、電源ＶD と極性反転部PCH の平滑
コンデンサＣ3 との間に介装させたエンハンスメントモ
ードで動作するFET Ｅ1gと抵抗R1と４個直列接続してな
るショットキーダイオードＤi3とデプレッションモード
で動作するFET Ｄ1eとの直列回路と、抵抗R1に並列接続
したエンハンスメントモードで動作するFET Ｅ1h1 と抵
抗R21 との直列回路と、FET Ｅ1h1 と抵抗R21 との直列
回路に並列接続したエンハンスメントモードで動作する
FET Ｅ1h2 と抵抗R22 との直列回路とからなり、FET Ｅ
1gのゲートはFET Ｄ1fとショットキーダイオードＤi2と
の接続部と接続されて構成されている。
【００１６】そして、FET Ｅ1h1 ，Ｅ1h2 のゲートに
は、後述する負電圧−Ｖを制御するための電圧制御信号
ＳC が入力される。またショットキーダイオードＤi3と
FET Ｄ1eとの接続部から負電圧−Ｖが出力されるように
なっている。この電圧制御部VCL は、FET Ｄ1fとショッ
トキーダイオードＤi2とにより、FET Ｅ1gのゲートに定
電圧を与えて、FET Ｅ1gと抵抗R1との接続部に安定した
基準電圧Ｖ2 が得られるようにしている。FET Ｅ1gを流
れる電流はFET Ｄ1eにより規定されるようになってい
る。
は、後述する負電圧−Ｖを制御するための電圧制御信号
ＳC が入力される。またショットキーダイオードＤi3と
FET Ｄ1eとの接続部から負電圧−Ｖが出力されるように
なっている。この電圧制御部VCL は、FET Ｄ1fとショッ
トキーダイオードＤi2とにより、FET Ｅ1gのゲートに定
電圧を与えて、FET Ｅ1gと抵抗R1との接続部に安定した
基準電圧Ｖ2 が得られるようにしている。FET Ｅ1gを流
れる電流はFET Ｄ1eにより規定されるようになってい
る。
【００１７】FET Ｅ1gに加わる電圧が飽和領域を超える
(＞0.4 Ｖ) と余分の電圧は全てFET Ｄ1eで消費される
ことになるので、平滑用コンデンサＣ3 の端子電圧Ｖ1
の変動を、出力する負電圧−Ｖに影響させないようにし
てある。そして抵抗R1，R21，R22 の抵抗値及びFET Ｅ1
h1 ，Ｅ1h2 のオン抵抗による合成抵抗値と、FET Ｄ1e
に流れる電流との積の電圧及びショットキーダイオード
Ｄi3の電圧降下を加えた電圧を電源ＶD の電圧から差し
引いた電圧が負電圧−Ｖとして出力されるようにしてい
る。つまり、抵抗R1，R21 ，R22 及びFET Ｅ1h1 ，Ｅ1h
2 のオン抵抗を組合せて合成抵抗値を変えることにより
負電圧−Ｖを制御できるようにしている。
(＞0.4 Ｖ) と余分の電圧は全てFET Ｄ1eで消費される
ことになるので、平滑用コンデンサＣ3 の端子電圧Ｖ1
の変動を、出力する負電圧−Ｖに影響させないようにし
てある。そして抵抗R1，R21，R22 の抵抗値及びFET Ｅ1
h1 ，Ｅ1h2 のオン抵抗による合成抵抗値と、FET Ｄ1e
に流れる電流との積の電圧及びショットキーダイオード
Ｄi3の電圧降下を加えた電圧を電源ＶD の電圧から差し
引いた電圧が負電圧−Ｖとして出力されるようにしてい
る。つまり、抵抗R1，R21 ，R22 及びFET Ｅ1h1 ，Ｅ1h
2 のオン抵抗を組合せて合成抵抗値を変えることにより
負電圧−Ｖを制御できるようにしている。
【００１８】なお、夫々の回路素子は以下のようにして
形成する。デプレッションモードで動作するFET Ｄ1a,
Ｄ1b, Ｄ1c, Ｄ1d, Ｄ1f及びエンハンスメントモードで
動作するFET Ｅ1a, Ｅ1b, Ｅ1c, Ｅ1d, Ｅ1f, Ｅ1b, Ｅ
1h, Ｅ1h1 ，Ｅ1h2 はいずれも動作層はSiイオン注入に
より形成し、その注入条件は以下の通りである。
形成する。デプレッションモードで動作するFET Ｄ1a,
Ｄ1b, Ｄ1c, Ｄ1d, Ｄ1f及びエンハンスメントモードで
動作するFET Ｅ1a, Ｅ1b, Ｅ1c, Ｅ1d, Ｅ1f, Ｅ1b, Ｅ
1h, Ｅ1h1 ，Ｅ1h2 はいずれも動作層はSiイオン注入に
より形成し、その注入条件は以下の通りである。
【００１９】 デプレッションモードで動作するFET …加速電圧40keV 注入量 5.5×1012cm-2 エンハンスメントモードで動作するFET …加速電圧40keV 注入量 2.9×1012cm-2 また、ショットキーダイオードＤi1，Ｄi2，Ｄi3、抵抗
R1，R21 ，R22 及びコンデンサＣ1 ，Ｃ2 ，Ｃ3 は以下
の条件で形成する。
R1，R21 ，R22 及びコンデンサＣ1 ，Ｃ2 ，Ｃ3 は以下
の条件で形成する。
【００２０】 ショットキーダイオード…注入量 5.5×1012cm-2 抵抗 …加速電圧90keV 注入量 5.0×1013cm-2 コンデンサ …MIM 構造 (Ｉの誘電率〜７, 厚さ1600Å) である。なお、デプレッションモードで動作するFET の
ゲート長は 2.0μm に、エンハンスメントモードで動作
するFET のゲート長は 0.7μm に選定している。
ゲート長は 2.0μm に、エンハンスメントモードで動作
するFET のゲート長は 0.7μm に選定している。
【００２１】次にこのように構成した負電圧発生回路の
動作を説明する。電源ＶD が接続されると、発振部OSC
のリング発振器が発振動作する。そして５段目のインバ
ータのFET Ｄ1aとFET Ｅ1aとの接続部から発振出力であ
る250MHzの矩形波のパルス信号が出力され、充電電流調
整部IVR のFET Ｅ1bのゲートへ入力される。ここでパル
ス信号がＨレベルのとき、FET Ｅ1bがオンし、それによ
ってFET Ｅ1c及びFETＥ1dがオフする。そしてFET Ｄ1d
とFET Ｅ1dとの接続部から、ゲート幅が大きいFET Ｄ1d
を通って大きい電流が流れて極性反転部PCH のFET Ｅ1e
1 のゲートへ入力され、それによりFET Ｅ1e1 ，FET Ｅ
1f1 がともにオンし、一方、FET Ｅ1e2，FET Ｅ1f2 が
ともにオフする。
動作を説明する。電源ＶD が接続されると、発振部OSC
のリング発振器が発振動作する。そして５段目のインバ
ータのFET Ｄ1aとFET Ｅ1aとの接続部から発振出力であ
る250MHzの矩形波のパルス信号が出力され、充電電流調
整部IVR のFET Ｅ1bのゲートへ入力される。ここでパル
ス信号がＨレベルのとき、FET Ｅ1bがオンし、それによ
ってFET Ｅ1c及びFETＥ1dがオフする。そしてFET Ｄ1d
とFET Ｅ1dとの接続部から、ゲート幅が大きいFET Ｄ1d
を通って大きい電流が流れて極性反転部PCH のFET Ｅ1e
1 のゲートへ入力され、それによりFET Ｅ1e1 ，FET Ｅ
1f1 がともにオンし、一方、FET Ｅ1e2，FET Ｅ1f2 が
ともにオフする。
【００２２】これにより反転用コンデンサＣ2 は図示し
た符号の極性で充電される。また、発振部OSC からのパ
ルス信号がＬレベルのときは、FET Ｅ1bがオフし、それ
によってFET Ｅ1c、FET Ｅ1dがオンする。そうすると極
性反転部PCH のFET Ｅ1e1 ，FET Ｅ1f1 がともにオフ
し、FET Ｅ1e2 ，FET Ｅ1f2 がともにオンする。そして
反転用コンデンサＣ2 の充電電圧により平滑用コンデン
サＣ3 を充電し、平滑用コンデンサＣ3 が図示した符号
−，＋の極性で充電されて、平滑用コンデンサＣ 3 は負
電圧で充電される。そして、このような反転用コンデン
サＣ2 の充電動作が、発振部OSC から出力されるパルス
信号の周波数に応じて繰り返され、平滑用コンデンサＣ
3 は、リップルが極めて少ない安定した負電圧で充電さ
れることになる。
た符号の極性で充電される。また、発振部OSC からのパ
ルス信号がＬレベルのときは、FET Ｅ1bがオフし、それ
によってFET Ｅ1c、FET Ｅ1dがオンする。そうすると極
性反転部PCH のFET Ｅ1e1 ，FET Ｅ1f1 がともにオフ
し、FET Ｅ1e2 ，FET Ｅ1f2 がともにオンする。そして
反転用コンデンサＣ2 の充電電圧により平滑用コンデン
サＣ3 を充電し、平滑用コンデンサＣ3 が図示した符号
−，＋の極性で充電されて、平滑用コンデンサＣ 3 は負
電圧で充電される。そして、このような反転用コンデン
サＣ2 の充電動作が、発振部OSC から出力されるパルス
信号の周波数に応じて繰り返され、平滑用コンデンサＣ
3 は、リップルが極めて少ない安定した負電圧で充電さ
れることになる。
【００２３】一方、電圧制御部VCL では、電源ＶD の電
圧によってFET Ｄ1fがオンしており、そのためFET Ｅ1g
のゲートに定電圧が入力されてFET Ｅ1gがオンして、FE
T Ｅ1gと抵抗R1との接続部には基準電圧Ｖ2 が得られ
る。ここで平滑用コンデンサＣ 3 が負電圧で充電される
と定電流源であるFET Ｄ1eがオンして、抵抗R1及びショ
ットキーダイオードＤi3に電流が流れる。このとき、電
圧制御信号ＳC がFET Ｅ1h1 、FET Ｅ1h2 のゲートへ入
力されていない場合は、FET Ｅ1h1 ，FET Ｅ1h2がとも
にオフしていて、抵抗R1, R21 , R22 , FET Ｅ1h1 ，FE
T Ｅ1h2 のオン抵抗による合成抵抗値は抵抗R1のみの抵
抗値となる。
圧によってFET Ｄ1fがオンしており、そのためFET Ｅ1g
のゲートに定電圧が入力されてFET Ｅ1gがオンして、FE
T Ｅ1gと抵抗R1との接続部には基準電圧Ｖ2 が得られ
る。ここで平滑用コンデンサＣ 3 が負電圧で充電される
と定電流源であるFET Ｄ1eがオンして、抵抗R1及びショ
ットキーダイオードＤi3に電流が流れる。このとき、電
圧制御信号ＳC がFET Ｅ1h1 、FET Ｅ1h2 のゲートへ入
力されていない場合は、FET Ｅ1h1 ，FET Ｅ1h2がとも
にオフしていて、抵抗R1, R21 , R22 , FET Ｅ1h1 ，FE
T Ｅ1h2 のオン抵抗による合成抵抗値は抵抗R1のみの抵
抗値となる。
【００２４】したがって、抵抗R1とショットキーダイオ
ードＤi3の内部抵抗との直列回路の抵抗と、FET Ｄ1eの
電流との積の電圧降下が生じ、この電圧降下を電源ＶD
の電圧から差し引いた電圧が、ショットキーダイオード
Ｄi3とFET Ｄ1eとの接続部から出力され、その電圧に平
滑用コンデンサＣ3 を充電している負電圧が与えられて
負電圧−Ｖを出力することになる。ここで、電圧制御信
号ＳC をFET Ｅ1h1 のゲートへ入力してFET Ｅ1h1 をオ
ンさせると、抵抗R1に、FET Ｅ1h1 のオン抵抗と抵抗R2
1 との直列回路が並列接続された合成抵抗値となり、FE
T Ｅ1gとショットキーダイオードＤi3との間に介装され
る抵抗値が変わり、それによって電源Ｖ D の電圧から差
し引く電圧降下が変わって出力される負電圧−Ｖが変わ
る。
ードＤi3の内部抵抗との直列回路の抵抗と、FET Ｄ1eの
電流との積の電圧降下が生じ、この電圧降下を電源ＶD
の電圧から差し引いた電圧が、ショットキーダイオード
Ｄi3とFET Ｄ1eとの接続部から出力され、その電圧に平
滑用コンデンサＣ3 を充電している負電圧が与えられて
負電圧−Ｖを出力することになる。ここで、電圧制御信
号ＳC をFET Ｅ1h1 のゲートへ入力してFET Ｅ1h1 をオ
ンさせると、抵抗R1に、FET Ｅ1h1 のオン抵抗と抵抗R2
1 との直列回路が並列接続された合成抵抗値となり、FE
T Ｅ1gとショットキーダイオードＤi3との間に介装され
る抵抗値が変わり、それによって電源Ｖ D の電圧から差
し引く電圧降下が変わって出力される負電圧−Ｖが変わ
る。
【００２５】また、電圧制御信号ＳC の電圧レベルに応
じて負電圧−Ｖを制御することができる。更に、FET Ｅ
1h2 のゲートにも電圧制御信号ＳC を入力することによ
り、前述した合成抵抗値を微細に変化させて、負電圧−
Ｖをより微細に制御することができる。そして、平滑用
コンデンサＣ3 の端子電圧Ｖ1 はリップルがなく安定し
ているから、安定した負電圧−Ｖが得られるとともに所
要電圧レベルの負電圧−Ｖを出力できる。なお、抵抗R2
1 , R22 を除去した場合は、一定した負電圧−Ｖを出力
することになる。
じて負電圧−Ｖを制御することができる。更に、FET Ｅ
1h2 のゲートにも電圧制御信号ＳC を入力することによ
り、前述した合成抵抗値を微細に変化させて、負電圧−
Ｖをより微細に制御することができる。そして、平滑用
コンデンサＣ3 の端子電圧Ｖ1 はリップルがなく安定し
ているから、安定した負電圧−Ｖが得られるとともに所
要電圧レベルの負電圧−Ｖを出力できる。なお、抵抗R2
1 , R22 を除去した場合は、一定した負電圧−Ｖを出力
することになる。
【００２６】ここで、例えば抵抗R1を3000Ω、抵抗R21
を 600Ωとし、平滑用コンデンサＣ 3 の端子電圧Ｖ1 を
−２Ｖ、FET Ｅ1gと抵抗R1との接続部に得られる基準電
圧Ｖ 2 を 1.6Ｖとして電圧制御信号ＳC の電圧を1.75Ｖ
から2.25Ｖまで変化させた場合には、負電圧−Ｖは図４
に示すような変化をする。図４は縦軸を負電圧−Ｖ、端
子電圧Ｖ1 及び基準電圧Ｖ2 とし、横軸を合成抵抗値と
している。
を 600Ωとし、平滑用コンデンサＣ 3 の端子電圧Ｖ1 を
−２Ｖ、FET Ｅ1gと抵抗R1との接続部に得られる基準電
圧Ｖ 2 を 1.6Ｖとして電圧制御信号ＳC の電圧を1.75Ｖ
から2.25Ｖまで変化させた場合には、負電圧−Ｖは図４
に示すような変化をする。図４は縦軸を負電圧−Ｖ、端
子電圧Ｖ1 及び基準電圧Ｖ2 とし、横軸を合成抵抗値と
している。
【００２７】電圧制御信号ＳC の電圧を高くしていくと
合成抵抗値が低下し負電圧−Ｖが上昇していく。そして
電圧制御信号ＳC の電圧レベルを1.75Ｖから2.25Ｖまで
高めていくと、負電圧−Ｖは−1.65Ｖから−1.0 Ｖまで
変化していくことが確認てきた。
合成抵抗値が低下し負電圧−Ｖが上昇していく。そして
電圧制御信号ＳC の電圧レベルを1.75Ｖから2.25Ｖまで
高めていくと、負電圧−Ｖは−1.65Ｖから−1.0 Ｖまで
変化していくことが確認てきた。
【００２８】一方、前述したように合成抵抗値を変化さ
せずに、電源ＶD の電圧を変化させても負電圧−Ｖを制
御させることができる。図５は電源ＶD の電圧を変化さ
せたときの平滑用コンデンサＣ3 の端子電圧Ｖ1 、基準
電圧Ｖ2 及び負電圧−Ｖの関係を示したものである。こ
の図５から明らかなように電源ＶD の電圧を０Ｖから３
Ｖまで変化させると、負電圧−Ｖは０Ｖから−1.3 Ｖま
で変化する。また電源ＶD の電圧を０Ｖから２Ｖまで変
化させると、基準電圧Ｖ2 は０Ｖから1.8 Ｖまで変化す
る。更に電源ＶD の電圧を0.6 Ｖから4.5 Ｖまで変化さ
せると平滑用コンデンサＣ3 の端子電圧Ｖ1 は０Ｖから
−3.7 Ｖまで変化することが確認できた。そして負電圧
−Ｖは電源ＶD の電圧が３Ｖを超えるとFET Ｄ1eが飽和
するために電源ＶD の電圧に関係なく安定した負電圧−
Ｖが得られる。
せずに、電源ＶD の電圧を変化させても負電圧−Ｖを制
御させることができる。図５は電源ＶD の電圧を変化さ
せたときの平滑用コンデンサＣ3 の端子電圧Ｖ1 、基準
電圧Ｖ2 及び負電圧−Ｖの関係を示したものである。こ
の図５から明らかなように電源ＶD の電圧を０Ｖから３
Ｖまで変化させると、負電圧−Ｖは０Ｖから−1.3 Ｖま
で変化する。また電源ＶD の電圧を０Ｖから２Ｖまで変
化させると、基準電圧Ｖ2 は０Ｖから1.8 Ｖまで変化す
る。更に電源ＶD の電圧を0.6 Ｖから4.5 Ｖまで変化さ
せると平滑用コンデンサＣ3 の端子電圧Ｖ1 は０Ｖから
−3.7 Ｖまで変化することが確認できた。そして負電圧
−Ｖは電源ＶD の電圧が３Ｖを超えるとFET Ｄ1eが飽和
するために電源ＶD の電圧に関係なく安定した負電圧−
Ｖが得られる。
【００２９】図６は電源ＶD の供給後における基準電圧
Ｖ2 、平滑用コンデンサＣ3 の端子電圧Ｖ1 及び消費電
流の変化を示す波形図である。この図から明らかなよう
に、電源ＶD を供給した時点から約100nsec で平滑用コ
ンデンサＣ3 の端子電圧Ｖ1は−2.0 Ｖに達し、負電圧
−Ｖは−1.6 Ｖになる。また前述したように電圧制御信
号ＳC の電圧を変化させた場合は、負電圧−Ｖが時間遅
れなく切換われることが確認できた。また消費電流Ｉ0
は発振部OSC から出力されるパルス信号の周期で変化す
ることを確認し得た。なお基準電圧Ｖ2 は常に一定して
いることが確認できた。
Ｖ2 、平滑用コンデンサＣ3 の端子電圧Ｖ1 及び消費電
流の変化を示す波形図である。この図から明らかなよう
に、電源ＶD を供給した時点から約100nsec で平滑用コ
ンデンサＣ3 の端子電圧Ｖ1は−2.0 Ｖに達し、負電圧
−Ｖは−1.6 Ｖになる。また前述したように電圧制御信
号ＳC の電圧を変化させた場合は、負電圧−Ｖが時間遅
れなく切換われることが確認できた。また消費電流Ｉ0
は発振部OSC から出力されるパルス信号の周期で変化す
ることを確認し得た。なお基準電圧Ｖ2 は常に一定して
いることが確認できた。
【００３０】このように、本発明の負電圧発生回路は、
GaAsMESFETを用いたDCFLインバータを多段接続してなる
リング発振器で発振部を構成したので発振周波数を規定
するコンデンサを極めて小容量のものを用いて、周波数
が極めて高いパルス信号を得ることができ、発振部が極
めて小型化する。またチャージポンプからなる極性反転
部は、GaAsMESFETを発振部からのパルス信号の周期に応
じてオン, オフさせ、反転用コンデンサ及び平滑用コン
デンサを充電するようにしたから、反転用コンデンサ及
び平滑用コンデンサに極めて小容量のものを用いること
ができ、この極性反転部も極めて小型化できる。
GaAsMESFETを用いたDCFLインバータを多段接続してなる
リング発振器で発振部を構成したので発振周波数を規定
するコンデンサを極めて小容量のものを用いて、周波数
が極めて高いパルス信号を得ることができ、発振部が極
めて小型化する。またチャージポンプからなる極性反転
部は、GaAsMESFETを発振部からのパルス信号の周期に応
じてオン, オフさせ、反転用コンデンサ及び平滑用コン
デンサを充電するようにしたから、反転用コンデンサ及
び平滑用コンデンサに極めて小容量のものを用いること
ができ、この極性反転部も極めて小型化できる。
【００３１】また、それらの端子電圧にリップルが生じ
ないので安定した充電電圧が得られる。更に電圧制御部
はGaAsMESFETと抵抗とを用いてGaAsMESFETの制御により
負電圧を変化させるための合成抵抗値を変化させるよう
にしているから、電圧制御部も極めて小型化できる。し
たがって、これらの組合せで極めて小型の負電圧発生回
路を構成できて、チップへの内蔵が可能になる。
ないので安定した充電電圧が得られる。更に電圧制御部
はGaAsMESFETと抵抗とを用いてGaAsMESFETの制御により
負電圧を変化させるための合成抵抗値を変化させるよう
にしているから、電圧制御部も極めて小型化できる。し
たがって、これらの組合せで極めて小型の負電圧発生回
路を構成できて、チップへの内蔵が可能になる。
【００３２】図７は本発明の負電圧発生回路を他の回路
とともにチップに内蔵した回路の構成を示すブロック図
である。図７(a) は増幅器と負電圧発生回路とを内蔵し
た場合である。増幅用FET 10はソースＳを接地してお
り、FET 10のゲートＧには、正電圧ＶDDが与えられて前
述したように負電圧を発生する負電圧発生回路NVからの
負電圧が与えられる。ドレインＤには正電圧ＶDDが与え
られる。高周波信号RFinをFET 10のゲートＧへ入力する
と、増幅した高周波信号RFout がドレインＤから出力さ
れる。
とともにチップに内蔵した回路の構成を示すブロック図
である。図７(a) は増幅器と負電圧発生回路とを内蔵し
た場合である。増幅用FET 10はソースＳを接地してお
り、FET 10のゲートＧには、正電圧ＶDDが与えられて前
述したように負電圧を発生する負電圧発生回路NVからの
負電圧が与えられる。ドレインＤには正電圧ＶDDが与え
られる。高周波信号RFinをFET 10のゲートＧへ入力する
と、増幅した高周波信号RFout がドレインＤから出力さ
れる。
【００３３】図７(b) はミキサ回路と負電圧発生回路と
を内蔵した場合である。デュアルゲートFET 20の一側出
力端子は接地されており、他側出力端子には正電圧ＶDD
が与えられる。デュアルゲートFET 20の一側入力端子に
は一方の負電圧発生回路NV1が出力する負電圧が入力さ
れる。デュアルゲートFET 20の他側入力端子には他方の
負電圧発生回路NV2 が出力する負電圧が入力される。デ
ュアルゲートFET 20の一側入力端子に局部発振周波数信
号L0を入力し、他側入力端子に高周波信号RFinを入力す
ると、一側出力端子からミキシングして得られた中間周
波数信号IFが出力される。なお負電圧発生回路NV1 ，NV
2 には正電圧ＶDDが与えられ、夫々は前述した電圧制御
部により合成抵抗値を変えて異なる負電圧を発生する。
を内蔵した場合である。デュアルゲートFET 20の一側出
力端子は接地されており、他側出力端子には正電圧ＶDD
が与えられる。デュアルゲートFET 20の一側入力端子に
は一方の負電圧発生回路NV1が出力する負電圧が入力さ
れる。デュアルゲートFET 20の他側入力端子には他方の
負電圧発生回路NV2 が出力する負電圧が入力される。デ
ュアルゲートFET 20の一側入力端子に局部発振周波数信
号L0を入力し、他側入力端子に高周波信号RFinを入力す
ると、一側出力端子からミキシングして得られた中間周
波数信号IFが出力される。なお負電圧発生回路NV1 ，NV
2 には正電圧ＶDDが与えられ、夫々は前述した電圧制御
部により合成抵抗値を変えて異なる負電圧を発生する。
【００３４】図７(c) は１入力２出力のスイッチ回路と
負電圧発生回路とを内蔵した場合である。FET 11とFET
12とが直列接続され、FET 11とFET 12との接続部は入力
端子TAと接続され、FET 11のFET 12が接続されていない
端部は第１出力端子TBと接続され、FET 12のFET 11が接
続されていない端部は第２出力端子TCと接続される。FE
T 11のゲートには一方の負電圧発生回路NV1 の負電圧が
入力され、FET 12のゲートには他方の負電圧発生回路NV
2 の負電圧が入力される。負電圧発生回路NV1，NV2 に
は正電圧ＶDDが与えられ、夫々は前述した電圧制御部に
より合成抵抗値を変えて異なる負電圧を発生する。
負電圧発生回路とを内蔵した場合である。FET 11とFET
12とが直列接続され、FET 11とFET 12との接続部は入力
端子TAと接続され、FET 11のFET 12が接続されていない
端部は第１出力端子TBと接続され、FET 12のFET 11が接
続されていない端部は第２出力端子TCと接続される。FE
T 11のゲートには一方の負電圧発生回路NV1 の負電圧が
入力され、FET 12のゲートには他方の負電圧発生回路NV
2 の負電圧が入力される。負電圧発生回路NV1，NV2 に
は正電圧ＶDDが与えられ、夫々は前述した電圧制御部に
より合成抵抗値を変えて異なる負電圧を発生する。
【００３５】そしてFET 11のゲートに０Ｖを、FET 12の
ゲートにはピンチオフ以下の負電圧を与えると、FET 11
がオン、FET 12がオフして入力端子TAと出力端子TBとが
接続される。またFET 12のゲートに０Ｖを、FET 11のゲ
ートにピンチオフ以下の負電圧を与えるとFET 12がオ
ン、FET 11がオフして入力端子TAと出力端子TCとが接続
される。
ゲートにはピンチオフ以下の負電圧を与えると、FET 11
がオン、FET 12がオフして入力端子TAと出力端子TBとが
接続される。またFET 12のゲートに０Ｖを、FET 11のゲ
ートにピンチオフ以下の負電圧を与えるとFET 12がオ
ン、FET 11がオフして入力端子TAと出力端子TCとが接続
される。
【００３６】このように、負電圧発生回路をチップに内
蔵すると、チップ内の他の回路に供給する正電圧を負電
圧発生回路に与えて、チップ内で負電圧を発生させるこ
とができ、チップには正電圧の電源のみを接続すればよ
いことになる。なお、本実施例ではGaAsFET を用いた
が、これと同様に形成できる他のFET であっても同様の
効果が得られるのは勿論であり、GaAsFET に限定される
ものではない。また本実施例では負電圧発生回路をチッ
プに内蔵する場合について説明したが、チップに内蔵す
る以外にも使用できるのは勿論である。
蔵すると、チップ内の他の回路に供給する正電圧を負電
圧発生回路に与えて、チップ内で負電圧を発生させるこ
とができ、チップには正電圧の電源のみを接続すればよ
いことになる。なお、本実施例ではGaAsFET を用いた
が、これと同様に形成できる他のFET であっても同様の
効果が得られるのは勿論であり、GaAsFET に限定される
ものではない。また本実施例では負電圧発生回路をチッ
プに内蔵する場合について説明したが、チップに内蔵す
る以外にも使用できるのは勿論である。
【００３７】
【発明の効果】以上詳述したように本発明では、極性反
転部は、発振部が出力する周波数が極めて高いパルス信
号によりチャージポンプのFET をオン，オフ制御して、
反転用コンデンサ及び平滑用コンデンサを充電するから
それらのコンデンサを小容量にでき極性反転部を極めて
小さい回路パターンで形成できる。しかも平滑用コンデ
ンサの端子電圧にリップルが生じず負の端子電圧が安定
する。
転部は、発振部が出力する周波数が極めて高いパルス信
号によりチャージポンプのFET をオン，オフ制御して、
反転用コンデンサ及び平滑用コンデンサを充電するから
それらのコンデンサを小容量にでき極性反転部を極めて
小さい回路パターンで形成できる。しかも平滑用コンデ
ンサの端子電圧にリップルが生じず負の端子電圧が安定
する。
【００３８】更に電圧制御部は、第２FETと抵抗との並
列接続により構成された合成抵抗変換回路と、該合成抵
抗変換回路と前記平滑用コンデンサとの間に接続された
第３FETにより構成された定電流源とからなり、電圧制
御部も極めて小さい回路パターンで形成でき、しかも前
記第２FETを制御して変化させた前記合成抵抗変換回路
の抵抗値に応じて、前記負電圧を制御するようにしたた
め、第２FETの制御により、合成抵抗値に応じた電圧を
電源電圧に関係なく安定して１つの出力部より得ること
が出来る。したがって、これらの発振部と極性反転部と
電圧制御部とを備えることにより、安定した負電圧を出
力でき、チップに内蔵し得る負電圧発生回路を提供でき
る優れた効果を奏する。
列接続により構成された合成抵抗変換回路と、該合成抵
抗変換回路と前記平滑用コンデンサとの間に接続された
第３FETにより構成された定電流源とからなり、電圧制
御部も極めて小さい回路パターンで形成でき、しかも前
記第２FETを制御して変化させた前記合成抵抗変換回路
の抵抗値に応じて、前記負電圧を制御するようにしたた
め、第２FETの制御により、合成抵抗値に応じた電圧を
電源電圧に関係なく安定して１つの出力部より得ること
が出来る。したがって、これらの発振部と極性反転部と
電圧制御部とを備えることにより、安定した負電圧を出
力でき、チップに内蔵し得る負電圧発生回路を提供でき
る優れた効果を奏する。
【図１】本発明に係る負電圧発生回路の模式的構成図で
ある。
ある。
【図２】本発明に係る負電圧発生回路の実回路のブロッ
ク図である。
ク図である。
【図３】コンデンサの容量と発振周波数との関係を示す
グラフである。
グラフである。
【図４】合成抵抗値に対する負電圧の変化を示すグラフ
である。
である。
【図５】電源電圧に対する負電圧の変化を示すグラフで
ある。
ある。
【図６】電源供給後の負電圧、平滑用コンデンサの端子
電圧、基準電圧及び消費電流の変化を示す波形図であ
る。
電圧、基準電圧及び消費電流の変化を示す波形図であ
る。
【図７】負電圧発生回路を内蔵したチップ内の回路の構
成を示すブロック図である。
成を示すブロック図である。
【符号の説明】 OSC 発振部 PCH 極性反転部 VCL 電圧制御部 Ｄ1a〜Ｄ1f, Ｄ1e デプレッションモードで動作するFE
T Ｅ1a〜Ｅ1g, Ｅ1h1 ，Ｅ1h2 エンハンスメントモード
で動作するFET Ｃ1 ，Ｃ2 ，Ｃ3 コンデンサ Ｄi1〜Ｄi3 ショットキーダイオード R1，R21 ，R22 抵抗
T Ｅ1a〜Ｅ1g, Ｅ1h1 ，Ｅ1h2 エンハンスメントモード
で動作するFET Ｃ1 ，Ｃ2 ，Ｃ3 コンデンサ Ｄi1〜Ｄi3 ショットキーダイオード R1，R21 ，R22 抵抗
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−118135（ＪＰ，Ａ) 特開 昭63−254511（ＪＰ，Ａ) 特開 平６−121525（ＪＰ，Ａ) 特開 平４−258（ＪＰ，Ａ) 特開 昭54−58817（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 3/07 H01L 21/822 H01L 27/04
Claims (1)
- 【請求項１】発振部からの高周波の信号が入力され、第
１FETと反転用コンデンサと平滑用コンデンサとを有す
るチャージポンプからなり前記平滑用コンデンサに負電
圧が充電される極性反転部と、電源と前記平滑用コンデ
ンサとの間に接続され、出力すべき負電圧を制御する電
圧制御部とを備えた負電圧発生回路であって、前記電圧
制御部が、第２FETと抵抗との並列接続により構成され
た合成抵抗変換回路と、該合成抵抗変換回路と前記平滑
用コンデンサとの間に接続された第３FETとを備え、前
記第２FETを制御して変化させた前記合成抵抗変換回路
の抵抗値に応じて、前記合成抵抗変換回路と前記第３FE
Tとの間より出力される負電圧を制御し、且つ該出力さ
れる電圧を前記第３FETの飽和により前記電源の電圧に
関係なく安定化させることを特徴とする負電圧発生回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337335A JP2919731B2 (ja) | 1993-12-28 | 1993-12-28 | 負電圧発生回路 |
| US08/365,462 US5614814A (en) | 1993-12-28 | 1994-12-28 | Negative voltage genarating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337335A JP2919731B2 (ja) | 1993-12-28 | 1993-12-28 | 負電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07194096A JPH07194096A (ja) | 1995-07-28 |
| JP2919731B2 true JP2919731B2 (ja) | 1999-07-19 |
Family
ID=18307666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5337335A Expired - Fee Related JP2919731B2 (ja) | 1993-12-28 | 1993-12-28 | 負電圧発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5614814A (ja) |
| JP (1) | JP2919731B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7027425B1 (en) * | 2000-02-11 | 2006-04-11 | Alereon, Inc. | Impulse radio virtual wireless local area network system and method |
| US8076373B2 (en) * | 2001-09-11 | 2011-12-13 | North Cell Pharmacetical | Method for treating mammalian diseases and injuries caused by the over-expression of peroxynitrite |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4890620A (en) * | 1985-09-20 | 1990-01-02 | The Regents Of The University Of California | Two-dimensional diffusion glucose substrate sensing electrode |
| GB2207315B (en) * | 1987-06-08 | 1991-08-07 | Philips Electronic Associated | High voltage semiconductor with integrated low voltage circuitry |
| KR930008876B1 (ko) * | 1990-08-17 | 1993-09-16 | 현대전자산업 주식회사 | 반도체소자의 고전압 발생회로 |
| US5216588A (en) * | 1992-02-14 | 1993-06-01 | Catalyst Semiconductor, Inc. | Charge pump with high output current |
| US5301097A (en) * | 1992-06-10 | 1994-04-05 | Intel Corporation | Multi-staged charge-pump with staggered clock phases for providing high current capability |
| JP2632112B2 (ja) * | 1992-07-27 | 1997-07-23 | 三菱電機株式会社 | 電圧発生回路 |
-
1993
- 1993-12-28 JP JP5337335A patent/JP2919731B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-28 US US08/365,462 patent/US5614814A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5614814A (en) | 1997-03-25 |
| JPH07194096A (ja) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5245524A (en) | DC-DC converter of charge pump type | |
| US4236199A (en) | Regulated high voltage power supply | |
| WO1996014690A1 (en) | Cascode switched charge pump circuit | |
| JPS62234415A (ja) | 高速スイツチングチヤ−ジポンプ | |
| US6724268B2 (en) | Variable delay circuit, and differential voltage-controlled ring oscillator using the same, and PLL using the oscillator | |
| EP0361529B1 (en) | Voltage controlled oscillator | |
| JP2919731B2 (ja) | 負電圧発生回路 | |
| US4095195A (en) | Low power dissipation crystal oscillator | |
| JP3130443B2 (ja) | スイッチングレギュレータ | |
| JPH0428226Y2 (ja) | ||
| US4321561A (en) | Switch operated capacitive oscillator apparatus | |
| KR19990063565A (ko) | 효율성이 개선된 직류 전압 컨버터 | |
| JPH09128984A (ja) | ネガティブ電圧駆動回路 | |
| JP3638696B2 (ja) | Ｖｃｏ回路の駆動方法及びｖｃｏ回路 | |
| JPH061974B2 (ja) | Ｄｃ−ｄｃ昇圧電源 | |
| JP2003259630A (ja) | 電源装置用発振器とこれを用いた電源装置 | |
| JPH0440112A (ja) | 電圧制御発振器 | |
| JP4075164B2 (ja) | チャージポンプ | |
| JP3396555B2 (ja) | 半導体ポンプ回路 | |
| JPH1146138A (ja) | 電流を充放電させる装置 | |
| JP5303927B2 (ja) | スイッチング電源回路 | |
| JP3429969B2 (ja) | バイアス回路 | |
| JP3242441B2 (ja) | チャージポンプ回路 | |
| JPH0378004B2 (ja) | ||
| JPS6036644B2 (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |