DE3881264T2

DE3881264T2 - Gate-steuerbare bilaterale Halbleiterschaltungsanordnung.

Info

Publication number: DE3881264T2
Application number: DE88105056T
Authority: DE
Inventors: Minoru Kato; Junichi Miwa
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-03-31
Filing date: 1988-03-29
Publication date: 1993-11-25
Anticipated expiration: 2008-03-30
Also published as: DE3881264D1; JPH0470786B2; KR880011932A; KR920000639B1; JPS64759A; US4994884A; EP0287856A1; EP0287856B1

Description

Die vorliegende Erfindung bezieht sich auf eine gategesteuerte bidirektionale Halbleiter-Schaltvorrichtung, wie ein Triac, und insbesondere auf die Verbesserung der Gatesensitivität desselben.
Ein konventionelles Triac, das eine Art einer bidirektionalen Halbleiter-Schaltvorrichtung ist, wird so gebildet, daß es einen Querschnitt hat, wie er in der Fig. 1 dargestellt ist. In der Fig. 1 bezeichnet 30 eine N-leitende Schicht, 31 und 32 P-leitende Schichten und 33, 34, 35 und 36 N-leitende Schichten. Die Elektrode T1 ist in Verbindung mit der P-leitenden Schicht 31 und der N-leitenden Schicht 33 ausgebildet, die Gate-Elektrode G ist in kontinuierlichem Kontakt mit der N-leitenden Schicht 34 und der P-leitenden Schicht 31 ausgebildet und die Elektrode T2 ist in kontinuierlichem Kontakt mit der P-leitenden Schicht 32 und den N-leitenden Schichten 35 und 36 ausgebildet.
Die Gate-Elektrode G und der Teil der P-leitenden Schicht 31, der unter der Gate-Elektrode G liegt, bilden die Gate- Struktur eines Thyristors, und eine räumlich getrennte Gate- Struktur wird durch eine NPN-Transistorstruktur gebildet, die aus der N-leitenden Schicht 33, der P-leitenden Schicht 31 und der N-leitenden Schicht 30 gebildet wird, sowie durch eine weitere NPN-Transistorstruktur, die durch die N-leitende Schicht 34, die P-leitende Schicht 31 und die N-leitende Schicht 30 gebildet ist. Weiterhin bilden die N-leitende Schicht 34 und die P-leitende Schicht 31 eine junction-Gatestruktur.
Es sind vier Modi I, II, II und IV möglich, um das Triac mit der oben beschriebenen Konstruktion in Betrieb zu nehmen. Im Modus I wird die Gatestruktur des Thyristors verwendet, um das Triac einzuschalten. Das heißt, das Triac wird durch eine positive Triggerung der Gate-Elektrode G eingeschaltet, wenn die Elektroden T1 und T2 an positive beziehungsweise negative Potentiale angelegt werden. Im Modus II wird die junction-Gatestruktur verwendet, und das Triac wird eingeschaltet, indem die Gate-Elektrode negativ getriggert wird, wenn die Elektroden T1 und T2 an positive beziehungsweise negative Potentiale gelegt werden. Im Modus III wird die räumlich getrennte Gatestruktur (remote gate) verwendet, und das Triac wird eingeschaltet, indem die Gate- Elektrode G negativ getriggert wird, wenn die Elektroden T1 und T2 an negative beziehungsweise positive Potentiale gelegt werden. Weiterhin wird im Modus IV die räumlich getrennte Gatestruktur verwendet, und das Triac wird eingeschaltet, indem die Gate-Elektrode G positiv getriggert wird, wenn die Elektroden T1 und T2 an negative beziehungsweise positive Potentiale gelegt werden.
Um die Gateempfindlichkeit des in der Fig. 1 gezeigten konventionellen Triacs zu verbessern, ist es erforderlich, eine unzulässige Stromkomponente oder Strom, der entlang der Oberfläche einer P-leitenden Basis, gebildet durch die P-leitende Schicht 31, fließt und nicht zum Injektionsstrom beiträgt, zu reduzieren. Zu diesem Zweck wurde die Erhöhung des Widerstands einer Oberflächenschicht der P-leitenden Schicht 31 bewirkt, indem die Störstellenkonzentration der Oberflächenschicht verringert wurde oder durch eine N-leitende Diffusionsschicht, die als Barriere wirkt und den Stromfluß in der P-leitenden Schicht 31 unterbricht. In jedem Fall kann die Gate-Empfindlichkeit aber nicht erhöht werden, ohne daß andere Hauptcharakteristiken verschlechtert werden. Zum Beispiel ist die Verbesserung der Gate- Empfindlichkeit mit der Verschlechterung der Hochtemperatureigenschaften, der Verringerung des dv/dt-Festigkeitsbetrags zum Zeitpunkt der Kommutierung und dergleichen verbunden. Darüber hinaus muß vom Gesichtspunkt des Funktionsprinzips des Triac ein aus der N-leitenden Schicht 33 gebildeter N-leitender Emitter in der verkürzten Struktur gebildet werden, wobei die hohe Empfindlichkeit, die durch die Feinregelung für die Einschlußdiffusion erreicht wurde, begrenzt wird.
Unter diesen Bedingungen ist es schwierig, die Gate-Empfindlichkeit des konventionellen Triac in einem solchen Maß zu verbessern, daß das Triac direkt durch einen Ausgang eines integrierten Schaltkreises (IC) angesteuert werden kann.
Wie oben beschrieben ist es bei den konventionellen gategesteuerten bidirektionalen Halbleiter-Schaltelementen schwierig, die Gate-Empfindlichkeit zu verbessern, ohne die Charakteristiken wie den dv/dt-Festigkeitsbetrag zu verschlechtern.
Die Gate-Empfindlichkeit konventioneller Thyristoren kann durch die Einführung einer verstärkenden Gatestruktur verbessert werden, wie es in der US-A-4 529 998 beschrieben ist, ohne den dv/dt-Festigkeitsbetrag zu verringern.
Die vorliegende Erfindung wurde im Hinblick auf die oben beschriebene Tatsache gemacht, und die Aufgabe derselben ist es, ein gategesteuertes bidirektionales Halbleiter- Schaltelement zu schaffen, bei dem die Gate-Empfindlichkeit verbessert werden kann, ohne den dv/dt-Festigkeitsbetrag zu verringern.
Das gategesteuerte bidirektionale Halbleiter-Schaltelement der vorliegenden Erfindung umfasst eine erste leitfähige Schicht eines ersten Leitfähigkeitstyps; zweite bis vierte leitfähige Schichten eines zweiten Leitfähigkeitstyps, die getrennt in einem ersten Oberflächenbereich der ersten leitfähigen Schicht gebildet sind; fünfte bis siebente leitfähige Schichten des ersten Leitfähigkeitstyps, die jeweils in den Oberflächenbereichen der zweiten bis vierten leitfähigen Schichten gebildet sind; eine achte leitfähige Schicht des zweiten Leitfähigkeitstyps, die in einem zweiten Oberflächenbereich der ersten leitfähigen Schicht gebildet ist; eine neunte leitfähige Schicht des ersten Leitfähigkeitstyps, die im Oberflächenbereich der achten leitfähigen Schicht gebildet ist; eine erste Elektrode, die in kontinuierlichem Kontakt mit der zweiten und fünften leitfähigen Schicht ausgeführt ist; eine zweite Elektrode, die mit der vierten und sechsten leitfähigen Schicht verbunden ist; eine dritte Elektrode, die in kontinuierlichem Kontakt mit der achten und neunten leitfähigen Schicht ausgeführt ist; eine erste Verdrahtung, zur Verbindung der zweiten und dritten leitfähigen Schichten miteinander; und eine zweite Verdrahtung zur Verbindung der zweiten und siebenten leitfähigen Schichten miteinander.
Bei dem gategesteuerten bidirektionalen Halbleiter- Schaltelement der vorliegenden Erfindung wird ein zweiter Hilfsthyristor, der durch die sechste, dritte, erste und achte leitfähige Schicht gebildet wird, eingeschaltet, wenn ein negatives Triggersignal an die zweite Elektrode angelegt wird, die als Gate-Elektrode wirkt, was zur Folge hat, daß ein EIN-Strom als Gatestrom über die erste Verdrahtung an einen Hauptthyristor geleitet wird, der aus der fünften, zweiten, ersten und achten leitfähigen Schicht gebildet wird. Wenn ein positives Triggersignal an die zweite Elektrode angelegt wird, wird ein erster Hilfsthyristor eingeschaltet, der durch die siebente, vierte, erste und achte leitfähige Schicht gebildet wird, was zur Folge hat, daß ein EIN-Strom als Gatestrom über die zweite Verdrahtung an den Hauptthyristor geleitet wird.
Da in diesem Fall die zweite Elektrode mit der vierten und sechsten leitfähigen Schicht des ersten und zweiten Hilfsthyristors verbunden ist, die getrennt von der dritten und siebenten Schicht ausgeführt sind, werden unzulässige Stromkomponenten in den ersten und zweiten Thyristoren auf ein Minimum reduziert. Das verbessert die Gate- Empfindlichkeit, besonders bei den Betriebsmodi I und II.
Die Erfindung kann durch die folgende detaillierte Beschreibung in Verbindung mit den zugehörigen Zeichnungen besser verstanden werden, in denen:
Fig. 1 eine Schnittdarstellung des konventionellen Triac ist;
Fig. 2 eine Schnittdarstellung eines Triac entsprechend einer Ausführungsform der vorliegenden Erfindung ist;
Fig. 3 eine schematische Darstellung des planaren Musters des Triac der Fig.2 zeigt;
Fig. 4 bis 6 Schnittdarstellungen anderer Ausführungsbeispiele von Triacs entsprechend der vorliegenden Erfindung sind;
Fig. 7 eine Schnittdarstellung eines weiteren Ausführungsbeispiels eines Triac nach der vorliegenden Erfindung ist;
Fig. 8 eine schematische Darstellung des planaren Musters des Triac der Fig. 7 zeigt; und
Fig. 9 bis 15 Schnittdarstellungen weiterer Ausführungsbeispiele von Triacs entsprechend der vorliegenden Erfindung sind.
Es werden nun Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die zugehörigen Zeichnungen beschrieben. Die Fig. 2 zeigt einen Schnitt durch die Elementstruktur eines gategesteuerten bidirektionalen Schaltelements dieser Erfindung, das in der Form eines Triac ausgebildet ist, und die Fig. 3 ist eine schematische Darstellung des planaren Musters des Elements, auf dem die Gate-Elektrode angeordnet ist. Das in den Fig. 2 und 3 gezeigte Triac ist durch Präparieren des Substrats 102 gebildet, das eine Dicke von 250 um und einen Widerstand von 40 X cm hat und durch Verwendung konventioneller Oxidationstechniken, Diffusionstechniken und lithografischer Technologie. Das heißt, die P-leitenden Schichten 1, 12, und 13 werden getrennt in einem Oberflächenbereich der N-leitenden Schicht 10 gebildet. In diesem Fall ist die Oberflächen-Störstellen-Konzentration der P-leitenden Schichten mit 1 x 10¹&sup7; bis 2 x 10¹&sup7;/cm² gewählt, und die Diffusionstiefe xj mit 40 bis 50 um. Die N-leitenden Schichten 14, 15 und 16 werden entsprechend in den P-leitenden Schichten 11, 12 und 13 gebildet. Die Oberflächen-Störstellenkonzentrationen der N-leitenden Schichten sind auf einen Wert in der Größenordnung von 10²¹/cm² festgelegt und die Diffusionstiefe ist unter angenähert 20 um gewählt. Weiterhin ist die Elektrode T1 in kontinuierlichem Kontakt mit der P-leitenden Schicht 11 und der N-leitenden Schicht 14 ausgeführt. Das heißt, die Elektrode TI ist auf der P-leitenden Schicht 11 und der N-leitenden Schicht 14 mit kontinuierlichem Kontaktteil zwischen ihnen ausgebildet. Die Gate-Elektrode G ist auf der P-leitenden Schicht 13 und der N-leitenden Schicht 15 gebildet. Die P-leitenden Schichten 11 und 12 sind miteinander mittels Verdrahtung 17 verbunden, und die P-leitende Schicht 11 und die N-leitende Schicht 16 sind miteinander mittels Verdrahtung 18 verbunden.
Im anderen Oberflächenbereich der N-leitenden Schicht 10 ist die P-leitende Schicht 19 gebildet. Die P-leitende Schicht ist mit einer Oberflächen-Störstellenkonzentration von 1 x 10¹&sup7; bis 2 x 10¹&sup7;/cm² und einer Diffusionstiefe xj von 40 bis 50 um ausgeführt, was gleich den Werten der P-leitenden Schichten 11, 12 und 13 ist. Weiterhin sind die N-leitenden Schichten 20, 21 und 22 getrennt im Oberflächenbereich der P-leitenden Schicht 19 gebildet. Die N-leitenden Schichten 20, 21 und 22 können gemeinsam gebildet werden. In gleicher Weise wie die N-leitenden Schichten 14, 15 und 16 haben die N-leitenden Schichten eine Oberflächen- Störstellenkonzentration in der Größenordnung von 10²¹/cm² und eine Diffusionstiefe xj von weniger als 20 um.
Die N-leitende Schicht 14, die P-leitende Schicht 11, das N-leitende Substrat 10 und die P-leitende Schicht 19 bilden einen ersten Hauptthyristor, in dem der Strom in einer ersten Richtung fließt, und die N-leitende Schicht 21, die P-leitende Schicht 19, das N-leitende Substrat 10 und die P-leitende Schicht 11 bilden einen zweiten Hauptthyristor, in dem der Strom in einer zweiten Richtung fließt. Darüber hinaus bilden die N-leitende Schicht 16, die P-leitende Schicht 13, das N-leitende Substrat 10 und die P-leitende Schicht 19 einen ersten Hilfsthyristor, der im Ansprechen auf ein positives Gate-Eingangssignal arbeitet, und die N-leitende Schicht 15, die P-leitende Schicht 12, das N-leitende Substrat 10 und die P-leitende Schicht 19 bilden einen zweiten Hilfsthyristor, der im Ansprechen auf ein negatives Gate-Eingangssignal arbeitet.
Nun wird der Betrieb des Triac mit der oben beschriebenen Konstruktion erläutert.
Der Betrieb im Modus I (T2 und G sind positive Elektroden) ist der gleiche wie der des Thyristors. Das heißt, wenn ein positives Signal an die Gate-Elektrode G angelegt wird, werden Träger von der N-leitenden Schicht 16 in die P-leitende Schicht 13 injiziert, wodurch der erste Hilfsthyristor eingeschaltet wird, der aus der N-leitenden Schicht 16, der P-leitenden Schicht 13, dem N-leitenden Substrat 10 und der P-leitenden Schicht 19 gebildet ist. Ein zu diesem Zeitpunkt erzeugter EIN-Strom wird über die Verdrahtung 18 als Gatestrom zur P-leitenden Schicht 11 geleitet. Da in diesem Fall die Gate-Elektrode nicht mit der P-leitenden Schicht 11 verbunden ist, sondern nur mit der P-leitenden Schicht 13, kann eine unzulässige Stromkomponente, die im Gatestrom enthalten ist, beachtlich reduziert werden. Danach werden Träger von der N-leitenden Schicht 14 in die P-leitende Schicht 11 injiziert, wodurch der erste Hauptthyristor, der durch die N-leitende Schicht 14, die P-leitende Schicht 11, das N-leitende Substrat 10 und die P-leitende Schicht 19 gebildet ist, eingeschaltet wird.
Der erste Hilfsthyristor wird zum Beispiel mit einem Gatestrom von einigen pA eingeschaltet und der maximale EIN- Strom wird annähernd einige hundert mA, was es möglich macht, den ersten Hauptthyristor in den EIN-Zustand zu versetzen. Somit kann die Gate-Empfindlichkeit beim Betrieb im Modus I ausreichend hoch eingestellt werden.
Der Betrieb im Modus II (T2 und G sind positive beziehungsweise negative Elektroden) ist ebenfalls der gleiche wie der des Thyristors. Das heißt, wenn ein negatives Triggersignal an die Gate-Elektrode G angelegt wird, werden Träger von der N-leitenden Schicht 15 in die P-leitende Schicht 12 injiziert, wodurch der zweite Hilfsthyristor, der aus der N-leitenden Schicht 15, der P-leitenden Schicht 12, dem N-leitenden Substrat 10 und der P-leitenden Schicht 19 gebildet ist, eingeschaltet wird. Ein zu diesem Zeitpunkt erzeugter EIN-Strom wird zuerst an einen Gateschaltkreis (nicht dargestellt) geleitet, durch den Gatewiderstand begrenzt, darin bereitgestellt und dann als Gatestrom über die Verdrahtung 17 zu der P-leitenden Schicht 11 geleitet, wenn das Gatepotential im Bezug auf T1 positiv eingestellt wird. Da in diesem Fall die Gate-Elektrode G nicht mit der P-leitenden Schicht 11 verbunden ist, sondern nur mit der N-leitenden Schicht 15, kann eine im Gatestrom enthaltene unzulässige Stromkomponente beachtlich reduziert werden. Danach werden in der gleichen Weise wie beim Modus I Träger von der N-leitenden Schicht 14 in die P-leitende Schicht 11 injiziert, wodurch der erste Hauptthyristor, der aus der N-leitenden Schicht 14, der P-leitenden Schicht 11, dem N-leitenden Substrat 10 und der P-leitenden Schicht 19 gebildet ist, eingeschaltet wird.
Auch in diesem Fall wird der erste Hilfsthyristor zum Beispiel durch einem Gatestrom von einigen uA eingeschaltet, und der maximale EIN-Strom wird einige hundert mA, was es möglich macht, den ersten Hauptthyristor in den EIN-Zustand zu versetzen. Darum kann die Gate-Empfindlichkeit beim Betrieb im Modus II ausreichend hoch eingestellt werden.
Beim Betrieb im Modus III (T2 und G sind negative Elektroden) wird ein negatives Triggersignal an die Gate-Elektrode G angelegt, was zur Folge hat, daß ein NPN-Transistor, der durch die N-leitende Schicht 15, die P-leitende Schicht 12 und das N-leitenden Substrat 10 gebildet ist, den entfernten Gate-Betrieb durchführt. Beim entfernten Gate-Betrieb erreichen Elektronen, die von der N-leitenden Schicht 15 in die P-leitende Schicht 12 injiziert werden, das N-leitende Substrat 10, um den Übergang zwischen der P-leitenden Schicht 12 und dem N-leitenden Substrat 10 stark vorwärts vorzuspannen, was zur Folge hat, daß Löcher von der P-leitenden Schicht 12 in das N-leitende Substrat 10 injiziert werden. Wenn die Löcher die P-leitende Schicht 19 erreicht haben und sich in seitlicher Richtung bewegen, tritt ein Spannungsabfall auf, um die Injektion von Elektronen von der N-leitenden Schicht 20 zu starten. Das schaltet den Hauptthyristor ein, der aus der P-leitenden Schicht 11, dem N-leitenden Substrat 10, der P-leitenden Schicht 19 und der N-leitenden Schicht 20 gebildet ist.
Beim Betrieb mit dem Modus IV (T2 und G sind negative beziehungsweise positive Elektroden) wird ein positives Triggersignal an die Gate-Elektrode G angelegt, was zur Folge hat, daß ein NPN-Transistor, der aus der N-leitenden Schicht 15, der P-leitenden Schicht 12 und dem N-leitenden Substrat 10 gebildet ist, den entfernten Gate-Betrieb durchführt. Ein zur gleichen Zeit erzeugter Strom wird als Gatestrom über die Verdrahtung 18 zu der P-leitenden Schicht 11 geleitet und schaltet den zweiten Hauptthyristor ein.
Beim Betrieb mit den Modi III und IV kann nicht so ein großer Gatestrom zum zweiten Hauptthyristor geleitet werden wie beim Betrieb mit den Modi I und II. Deshalb muß im Vergleich zu den Fällen mit den Modi I und II die Gate- Empfindlichkeit herabgesetzt werden. Da jedoch die im Gatestrom enthaltene unzulässige Stromkomponente in den ersten und zweiten Hilfsthyristoren beachtlich reduziert werden kann, kann die Gate-Empfindlichkeit bei den Modi III und IV im Vergleich mit dem konventionellen Fall verbessert werden. Beim Triac der obigen Ausführung kann der kritische Gate-Treiberstrom bei den Modi I bis IV mit einigen uA festgelegt werden. Im allgemeinen liegt der maximale Ausgangsstrom bei den IC annähernd bei 5 mA und das Triac der obigen Ausführung kann sicher vom Ausgang eines IC angesteuert werden.
Darüber hinaus sind bei der obigen Ausführung die Hauptthyristoren der Vorrichtung von den Hilfsthyristoren getrennt angeordnet und der dv/dt-Festigkeitsbetrag zum Zeitpunkt der Kommutierung kann durch den Umstand verbessert werden, daß die Hauptthyristoren von den Hilfsthyristoren getrennt angeordnet sind. Im Gegensatz dazu ist, obwohl der kritische Gate-Treiberstrom in den Modi I bis III der konventionellen Vorrichtung auf 5 mA festgelegt werden kann, der kritische Gate-Treiberstrom beim Modus IV mit 20 mA festgelegt, was das Vierfache der vorangegangenen Fälle ist, und es ist keine direkte Ansteuerung durch den IC-Ausgang möglich.
Die Fig. 4 zeigt einen Schnitt durch eine andere Elementkonstruktion eines Triac, die durch das gategesteuerte bidirektionale Halbleiter-Schaltelement der vorliegenden Erfindung erhalten werden kann. Bei dem Element dieser Ausführung sind die P-leitende Schicht 12 im zweiten Hilfsthyristor der Ausführung nach der Fig. 2 und die P-leitende Schicht 11 des ersten und zweiten Hauptthyristors in einer gemeinsamen Schicht ausgeführt. Bei dieser Konstruktion, die sich von der Ausführung nach der Fig. 2 unterscheidet, ist es nicht nötig, die P-leitende Schicht 12 von der P-leitenden Schicht 11 zu trennen, und deshalb kann die Elementfläche reduziert werden.
Bei dem Triac der obigen Ausführungen kann der dv/dt- Festigkeitsbetrag mit Hilfe des ersten und zweiten Hilfsthyristors bestimmt werden. Deshalb kann, wie in den Fig. 5 und 6 gezeigt ist, die Gate-Empfindlichkeit geringfügig herabgesetzt, aber der dv/dt-Festigkeitsbetrag verbessert werden, wenn Widerstände 23 und 24 zwischen die N-leitende Schicht 15 und die P-leitende Schicht 12, sowie zwischen die N-leitende Schicht 16 und die P-leitende Schicht 13 geschaltet werden. Wenn die PN-Übergangsspannung 0,6 V beträgt und der Gate-Eingangsstrom zum Hauptthyristor 5 mA, wird der Widerstandswert der Widerstände 23 und 24 auf 0,6 V / 5 mA, das heißt auf 120 X, vorzugsweise auf 300 X festgesetzt.
Die Fig. 7 ist ein Schnitt durch noch eine andere Elementkonstruktion eines Triac, die bei dem gategesteuerten bidirektionalen Halbleiter-Schaltelement nach dieser Erfindung erhalten werden kann. Die Fig. 8 zeigt schematisch das planare Muster der Elementoberfläche in dem Gate-Elektroden des Triac gebildet sind. Diese Vorrichtung ist gleich der gemäß der Fig. 2, mit der Ausnahme, daß die N-leitende Schicht 14 aus einer Vielzahl von Schichten gebildet wird und die N-leitenden Schichten 20 wie gewöhnlich gebildet werden. Der Betrieb in den Modi I bis IV ist der gleiche wie bei den oben beschriebenen Ausführungen.
Auch bei diesem Ausführungsbeispiel ist eine unzulässige Stromkomponente, die im Gatestrom enthalten ist, beachtlich reduziert, da die Gate-Elektrode G nicht mit der P-leitenden Schicht 11, sondern nur mit der P-leitenden Schicht 13 und der N-leitenden Schicht 15 verbunden ist.
Da auch bei dieser Ausführung, wie bei der Ausführung nach der Fig. 2, bei einem Betrieb mit den Modi III und IV kein so großer Gatestrom an den zweiten Hauptthyristor zugeführt werden kann, wie er bei den Modi I und II erhalten wird, wird die Gate-Empfindlichkeit im Vergleich zu den Fällen mit den Modi I und II verringert. Da jedoch die im Gatestrom enthaltene unzulässige Stromkomponente im ersten und zweiten Hilfsthyristor beachtlich reduziert werden kann, kann die Gate-Empfindlichkeit bei den Modi III und IV im Vergleich zum konventionellen Fall verbessert werden. Bei dem Triac der obigen Ausführung kann der kritische Gate-Treiberstrom bei den Modi III und IV auf einige uA festgelegt werden. Im allgemeinen beträgt der maximale Ausgangsstrom bei den IC annähernd 5 mA und das Triac dieser Ausführung kann zuverlässig vom IC-Ausgang angesteuert werden.
Darüber hinaus sind bei den Elementen der obigen Ausführung die Hauptthyristoren von den Hilfsthyristoren getrennt angeordnet, und der dv/dt-Festigkeitsbetrag zum Zeitpunkt der Kommutierung kann durch den Umstand, daß die Hauptthyristoren von den Hilfsthyristoren getrennt angeordnet sind, verbessert werden. Im Gegensatz dazu ist, obwohl der kritische Gate-Treiberstrom bei den Modi I bis III der konventionellen Elemente mit 5 mA festgelegt werden kann, der kritische Gate-Treiberstrom beim Modus IV mit 20 mA festgelegt, was das Vierfache der vorhergehenden Fälle ist, und es ist keine direkte Ansteuerung durch den IC- Ausgang möglich.
Die Fig 9 zeigt einen Schnitt durch eine andere Elementkonstruktion eines Triac, die mit dem gategesteuerten bidirektionalen Halbleiter-Schaltelement dieser Erfindung erhalten werden kann. Bei dieser Ausführung sind die P-leitende Schicht 12 im zweiten Hilfsthyristor der in der Fig. 7 gezeigten Ausführung und die P-leitende Schicht II im ersten und zweiten Hauptthyristor in einer gemeinsamen Schicht ausgebildet. Bei dieser Konstruktion, die sich von der Ausführung nach der Fig. 7 unterscheidet, ist es nicht erforderlich, die P-leitende Schicht 12 von der P-leitenden Schicht 11 zu trennen, und deshalb kann die Elementfläche verringert werden.
In der gleichen Weise, wie bei den Ausführungen nach den Fig. 2 und 4, kann bei dem Triac nach der obigen Ausführung gemäß den Fig. 7 und 8 der dv/dt-Festigkeitsbetrag mit Hilfe des ersten und zweiten Hilfsthyristors bestimmt werden. Deshalb kann die Gate-Empfindlichkeit geringfügig verringert werden, wenn, wie in den Fig. 10 und 11 gezeigt, Widerstände r1 und r2 zwischen die N-leitende Schicht 15 und die P-leitende Schicht 12, sowie zwischen die N-leitende Schicht 16 und die P-leitende Schicht 13 geschaltet werden, aber der dv/dt-Festigkeitsbetrag kann verbessert werden. Wenn die Übergangsspannung mit 0.6 V und der Gate-Eingangsstrom des Hauptthyristors mit 5 mA festgelegt werden, wird der Widerstandswert der Widerstände r1 und r2 mit 0,6 V /5 mA festgelegt, das heißt mit 120 X, vorzugsweise mit 300 X.
Es soll nun der Betrieb des Triac mit der Konstruktion nach der Fig. 9 im Modus II beschrieben werden. Wenn an die Gate- Elektrode G ein negatives Triggersignal angelegt wird, wird der PN-Übergang zwischen der N-leitenden Schicht 15 und der P-leitenden Schicht 12 des zweiten Hilfsthyristors vorwärts vorgespannt, was zur Folge hat, daß über die P-leitende Schicht 11 und die Verdrahtung 17 ein Strom von der Elektrode T1 zu der Gate-Elektrode G geleitet wird. Wenn die Summe der Stromverstärkungsfaktoren αP eines NPN- Transistors, der aus der N-leitenden Schicht 15, der P-leitenden Schicht 12 und der N-leitenden Schicht 10 gebildet ist, und αN eines PNP-Transistors, der aus der P-leitenden Schicht 12, der N-leitenden Schicht 10 und der P-leitenden Schicht 19 gebildet ist, den Wert 1 (eins) überschreitet, wird ein Hilfsthyristor, der aus der N-leitenden Schicht 15, der P-leitenden Schicht 12, der N-leitenden Schicht 10 und der P-leitenden Schicht 19 gebildet ist, eingeschaltet, wodurch ein Stromfluß in einen Gateschaltkreis (nicht gezeigt), der mit der Gate-Elektrode G verbunden ist, ermöglicht wird. Der Strom wird durch einen im Gateschaltkreis vorgesehenen Gatewiderstand (nicht gezeigt) begrenzt. Wenn das Gatepotential höher wird als das Potential an der Elektrode T1 werden überschüssige Löcher in der P-leitenden Schicht 12 in die Richtung zur Elektrode T1 bewegt. Das heißt, daß ein Strom in die Richtung zur Elektrode T1 zu fließen beginnt, und der zweite Hauptthyristor, der durch die N-leitende Schicht 14, die P-leitende Schicht 11, die N-leitende Schicht 10 und die P-leitende Schicht 19 gebildet ist, beginnt, eingeschaltet zu werden.
Die Empfindlichkeit beim Betrieb im Modus II ist im Vergleich zur konventionellen Vorrichtung nach der Fig. 1 verbessert, aber sie ist noch geringer, als im Fall des Betriebs im Modus I.
Die Fig. 12 ist ein Schnitt durch eine Elementstruktur eines Triac, der durch eine Halbleiter-Schaltvorrichtung gemäß der Erfindung erhalten wird. Das Triac dieser Ausführung ist gleich dem der Fig. 7, mit dem Unterschied, daß getrennt von der N-leitenden Schicht 15 eine andere N-leitende Schicht 41 im Oberflächenbereich der P-leitenden Schicht 12 gebildet ist, wodurch der zweite Hilfsthyristor geformt wird. Die Verdrahtung 17 ist so ausgeführt, daß sie die N-leitende Schicht 41 mit den P-leitenden Schichten 11 und 12 verbindet.
Da die N-leitende Schicht 41 im Triac nach der Fig. 12 zusätzlich vorgesehen ist, wird ein Hilfs-junction- Thyristor, der aus der N-leitenden Schicht 41, der P-leitenden Schicht 12, der N-leitenden Schicht 10 und der P-leitenden Schicht 19 gebildet ist, zu demjenigen in der Fig. 7 hinzugefügt.
Im Triac wird der zweite Hilfsthyristor, der aus der N-leitenden Schicht 15, der P-leitenden Schicht 12, der N-leitenden Schicht 10 und der P-leitenden Schicht 19 gebildet ist, im Modus II eingeschaltet, in dem die Elektrode T2 und die Gate-Elektrode G als positive beziehungsweise negative Elektroden verwendet werden. Wenn danach das Gatepotential höher wird als das Potential an der Elektrode T1, fließt ein Strom von der P-leitenden Schicht 12 zur N-leitenden Schicht 41 und beginnt den junction- Thyristor, der durch die N-leitende Schicht 41, die P-leitende Schicht 12, die N-leitende Schicht 10 und die P-leitende Schicht 19 gebildet ist, einzuschalten. Dann wird der EIN-Strom über die Verdrahtung 17 als Gatestrom zu der P-leitenden Schicht 11 geführt, um den ersten Hauptthyristor, der durch die N-leitende Schicht 14, die P-leitende Schicht 11, die N-leitende Schicht 10 und die P-leitende Schicht 19 gebildet ist, einzuschalten. In diesem Fall führt der Hilfs-junction-Thyristor, der durch die N-leitende Schicht 41, die P-leitende Schicht 12, die N-leitende Schicht 10 und die P-leitende Schicht 19 gebildet ist, die Verstärkungs-Gatefunktion im Bezug auf den ersten Hauptthyristor aus, der durch die N-leitende Schicht 14, die P-leitende Schicht 11, die N-leitende Schicht 10 und die P-leitende Schicht 19 gebildet ist. Der Betrieb in anderen Modi als dem Modus II ist der gleiche, wie er im Bezug auf das Triac der Fig. 7 beschrieben wurde und es wird deshalb auf eine Erörterung desselben verzichtet. Wie in der Fig. 13 gezeigt, ist es möglich, die Elementfläche des Triac der Fig. 12 zu verringern, indem die P-leitende Schicht 11 und die P-leitende Schicht 12 als gemeinsame Schicht ausgeführt werden, wie in der Fig. 4. Darüber hinaus ist es, wie in der Fig 14 gezeigt, möglich, den dv/dt-Festigkeitsbetrag durch Einfügen von Widerständen r1 und r2 zwischen die N-leitende Schicht 15 und die P-leitende Schicht 21 sowie zwischen die N-leitende Schicht 16 und die P-leitende Schicht 13 zu verbessern. Wie in der Fig. 15 gezeigt, ist es auch möglich, die P-leitenden Schichten 11 und 12 als gemeinsame Schicht auszubilden und Widerstände r1 und r2 zwischen die N-leitende Schicht 15 und die P-leitende Schicht 21 sowie zwischen die N-leitende Schicht 16 und die P-leitende Schicht 13 zu schalten. In diesem Fall kann die Elementfläche reduziert und zu gleichen Zeit der dv/dt- Festigkeitsbetrag verbessert werden.
Wie oben beschrieben ist es entsprechend der vorliegenden Erfindung möglich, ein gategesteuertes bidirektionales Halbleiter-Schaltelement zu schaffen, dessen Gate- Empfindlichkeit verbessert werden kann, ohne daß die Charakteristiken wie der dv/dt-Festigkeitsbetrag verschlechtert werden.

Claims

1. Gategesteuerte bidirektionale Halbleiter- Schaltvorrichtung, umfassend:

eine erste leitfähige Schicht (10) eines ersten Leitfähigkeitstyps;

zweite bis vierte leitfähige Schichten (11, 12 und 13) eines zweiten Leitfähigkeitstyps, die getrennt in einem ersten Oberflächenbereich der ersten leitfähigen Schicht gebildet sind;

fünfte bis siebente leitfähige Schichten (14, 15 und 16) des ersten Leitfähigkeitstyps, die jeweils in den Oberflächenbereichen der zweiten bis vierten leitfähigen Schichten gebildet sind;

eine achte leitfähige Schicht (19) des zweiten Leitfähigkeitstyps, die in einem zweiten Oberflächenbereich der ersten leitfähigen Schicht gebildet ist;

eine neunte leitfähige Schicht (20) des ersten Leitfähigkeitstyps, die im Oberflächenbereich der achten leitfähigen Schicht gebildet ist;

eine erste Elektrode (T1), die in kontinuierlichem Kontakt mit der zweiten und fünften leitfähigen Schicht ausgebildet ist;

eine zweite Elektrode (G), die mit der vierten und sechsten leitfähigen Schicht verbunden ist;

eine dritte Elektrode (T2), die in kontinuierlichem Kontakt mit der achten und neunten leitfähigen Schicht ausgebildet ist;

eine erste Verdrahtung (17), zur Verbindung der zweiten und vierten Schicht miteinander;

eine zweite Verdrahtung (18), zur Verbindung der zweiten und siebenten leitfähigen Schicht miteinander.

2. Halbleiter-Schaltvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sie weiterhin eine zehnte leitfähige Schicht (41) des ersten Leitfähigkeitstyps enthält, die getrennt von der sechsten leitfähigen Schicht (15) und in Verbindung mit der ersten Verdrahtung (17) im Oberflächenbereich der dritten leitfähigen Schicht gebildet ist.

3. Halbleiter-Schaltvorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite und dritte leitfähige Schicht (11 und 12) integral ausgebildet sind.

4. Halbleiter-Schaltvorrichtung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß sie weiterhin einen Widerstand (23, r1) umfasst, der zwischen die zweite leitfähige Schicht (11) und die sechste leitfähige Schicht (15) geschaltet ist und einen Widerstand (24, r2) der zwischen die zweite leitfähige Schicht und die siebente leitfähige Schicht (16) geschaltet ist.

5. Halbleiter-Schaltvorrichtung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die fünfte leitfähige Schicht (14) in Form einer Vielzahl von Schichten (14) ausgebildet ist.