DE3854163T2 - Verfahren und Schaltung zum Abtasten von kapazitiven Belastungen. - Google Patents

Verfahren und Schaltung zum Abtasten von kapazitiven Belastungen.

Info

Publication number
DE3854163T2
DE3854163T2 DE3854163T DE3854163T DE3854163T2 DE 3854163 T2 DE3854163 T2 DE 3854163T2 DE 3854163 T DE3854163 T DE 3854163T DE 3854163 T DE3854163 T DE 3854163T DE 3854163 T2 DE3854163 T2 DE 3854163T2
Authority
DE
Germany
Prior art keywords
switching elements
period
semiconductor switching
scanning
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3854163T
Other languages
English (en)
Other versions
DE3854163D1 (de
Inventor
Masaaki Kitajima
Yoshiharu Nagae
Junichi Ohwada
Masayoshi Suzuki
Masaru Takabatake
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62001639A external-priority patent/JPS63170693A/ja
Priority claimed from JP62050077A external-priority patent/JPH0731321B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3854163D1 publication Critical patent/DE3854163D1/de
Application granted granted Critical
Publication of DE3854163T2 publication Critical patent/DE3854163T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

  • Die Erfindung betrifft ein Durchrasterverfahren und eine Durchrasterschaltung, und spezieller betrifft sie ein Durchrasterverfahren und eine Durchrasterschaltung, die ein Anzeigeelement aus einem Flüssigkristall oder dergleichen verwenden und die für eine Aktivmatrixanzeige mit eingebautem Treiber geeignet sind.
  • Sogenannte "Aktivmatrixanzeigen", die auf einem Substrat aus Glas oder dergleichen mit Schaltelementen wie aktiven Dünnfilmelementen, z.B. Dioden oder Dünnfilmtransistoren (die der Kürze halber als "TFTs" bezeichnet werden) versehen sind und die mit einer Substanz mit elektrooptischem Effekt wie einem Flüssigkristall kombiniert sind, zeichnen sich dadurch aus, daß sie großflächige, feinauflösende und hochqualitative Anzeigen bilden können. Darüber hinaus bildet eine Anzeige unter Verwendung von TFTs einen Treiber aus den TFTs, so daß auf dem Glassubstrat nicht nur eine Anzeigeeinheit sondern auch eine Schaltung zum Ansteuern der Anzeigeeinheit ausgebildet ist, um die Anzahl von Anschlußleitungen von außen und die Anzahl externer Treiber zu verringern. Dies ermöglicht es, die Herstellkosten zu senken und zu verhindern, daß sich die Zuverlässigkeit wegen schlechter Anschlüsse verschlechtert. Demgemäß sind in den japanischen Patentoffenlegungen JP-A-56-92573 und JP-A-57-100467 usw. viele Anzeigen mit eingebautem Treiber vorgeschlagen, seit solche in Proceedings of IEEE, 59, P1566 (1971) vorgeschlagen wurden. Diese Schaltungsstrukturen können eine Signalschaltung zum Erzeugen einer an die Verdrahtung einer Signal (oder Daten)- Seite zu legenden Signalspannung bilden, mit einer kleineren Anzahl von TFT-Elementen pro Leitung, jedoch ist immer noch Raum für Verbesserungen hinsichtlich der folgenden Punkte. Zunächst wird die an eine Signalelektrode (oder Datenleitung) einer Anzeigeeinheit angelegte Spannung als Signalspannung über ein TFT-Element in der Ausgangsstufe eines Treibers an die Signalelektrode angelegt, wenn das TFT-Element eingeschaltet ist. Wenn dann das TFT-Element ausgeschaltet wird, wird die Spannung von der Kapazität Cl der Signalelektrode aufrecht erhalten. Diese Vorgänge werden für eine Periode erzielt, in der eine der Abrasterleitungen ausgewählt ist, um eine Abrasterspannung zum Einschalten eines TFT-Elements der Anzeigeeinheit an die Abrasterelektrode zu legen. Dies macht es erforderlich, daß die an die Signalelektrode für diese Periode angelegte Spannung bis zum Ende der Abrasterperiode der einen Leitung aufrechterhalten wird. Wenn der Isolierwiderstand der Signalelektrode zu einer anderen Einheit unzureichend ist, nimmt die an die Signalelektrodenkapazität angelegte Spannung bis zum Ende der Abrasterperiode ab, so daß die an den TFT einer Pixeleinheit angelegte Spannung fällt. Im Ergebnis hat jedes mit dieser Signalelektrode verbundene Pixel ungleichmäßige Helligkeit für jede Signalelektrode, da die angelegte Spannung immer niedrig ist. Um dies zu verhindern, sollte ein TFT-Element in der Ausgangsstufe des Treibers bis zum Ende der Abrasterperiode einer Leitung eingeschaltet gehalten bleiben, damit elektrischer Strom mit dem Ausmaß zugeführt wird, das der Entladung von Spannung aus der Signalelektrode entspricht.
  • Nun ist es erforderlich, Probleme hinsichtlich der Eigenschaften von TFT-Elementen der Anzeigeeinheit und der Ausgangsstufe im eingeschalteten Zustand zu berücksichtigen. Wenn eine Anzeige höhere Kapazität erhält, d.h. eine größere Fläche und mehr Abrasterleitungen, werden die Abrasterperioden einer Leitung und eines Pixels kürzer. Da die elektrostatische Kapazität pro Leitung größer wird, muß demgegenüber eine relativ höhere elektrostatische, kapazitive Last innerhalb einer kurzen Zeitspanne geladen werden, entweder gemäß einem sogenannten "punktsequentiellen Durchrasterverfahren", durch das Signalleitungen aufeinanderfolgend mit jeweils einer Signalleitung pro Abrasterperiode durchgerastert werden, oder einem Durchrasterverfahren mit aufeinanderfolgendem Durchrastern mehrerer Signalleitungen (dieses letztere Verfahren wird als "blocksequentielles Durchrasterverfahren" bezeichnet, bei dem jeweils ein Block aus mehreren Leitungen einmal abgerastert wird). Das TFT-Element in der Ausgangsstufe des Treibers sollte auch hohe Steilheit gm des Drainstroms aufweisen. Bei den vorstehend genannten Durchrasterverfahren ist darüber hinaus die EIN-Spannung der TFT-Elemente der Anzeigeeinheit so verkürzt, daß unzureichende Spannung an den Flüssigkristall angelegt wird, wodurch das Kontrastverhältnis der Anzeige fällt. Dadurch wird es erforderlich, die Kanalbreite W der TFT-Elemente zu vergrößern, um die Steilheit gm zu vergrößern. Im Ergebnis nimmt die Schaltungsfläche zu und der von der Anzeigeelektrode der Anzeigeeinheit eingenommene Fläche nimmt zusammen mit den Anzeigeeigenschaften ab. Um dies zu verhindern, ist als Ansteuerverfahren das sogenannte "zeilensequentielle Durchrasterverfahren" erwünscht, bei dem das TFT-Element einer Anzeigeeinheit für im wesentlichen die gesamte Adressierperiode einer Abrasterleitung bei angelegter Signalspannung eingeschaltet bleibt.
  • Nun muß der Aufbau eines eingebauten Treibers oder eines Treibers auf der Signalseite (oder der die Datenspannung erzeugenden Seite) Hochgeschwindigkeitsvorgänge ausführen können, so daß hinsichtlich der Schaltungskonstruktion sorgfältig vorzugehen ist. Wenn angenommen wird, daß die Anzahl von Pixeln der Anzeigeeinheit einer Anzeige mit P (d.h. Anzahl vertikaler Pixel) x Q (d.h. Anzahl horizontaler Pixel) wiedergegeben ist, und wenn die Frequenz zum Neuschreiben eines Vollbilds (was als "Vollbildfrequenz" bezeichnet wird) mit fF (Hz) bezeichnet wird, berechnet sich z.B. die Maximalfrequenz fmax für die in die Anzeige eingegebene Signalspannung zu P x Q X fF. Wenn z.B. die Pixelanzahl der Anzeigeeinheit P = 400, Q = 640 x 3 (wenn eine Anzeige für drei Farben R, G und B angenommen wird) ist und fF = 60 Hz ist, hat die Maximalfrequenz fmax den durch fmax = 46,08 x 106 Hz = 46,08 MHz wiedergegebenen sehr hohen Wert. Da eine Schaltung, die in einem derartigen Frequenzband arbeitet, sehr schwer aus TFTs aus z.B. amorphem oder polykristallinem Silizium herzustellen ist, ist es erforderlich, die Schaltungsstruktur oder das Signalanlegeverfahren so zu verbessern, daß Eigenschaften vorliegen, die an die TFT-Elemente angepaßt sind. Das oben angegebene Beispiel aus dem Stand der Technik ist eine Schaltungsstruktur, die dazu konzipiert wurde, Eingangsdaten parallel anzulegen, um dadurch die vorstehend genannte Maximalfrequenz fmax mit der Anzahl der Eingangsdaten zu verringern. Jedoch haben der Teil zum Empfangen der Signale von außen sowie der Teil zum Anlegen der Eingangssignale an die Anzeigeeinheit einen Spannungsverteilungstyp, der sich auf die elektrostatische Kapazität stützt, wobei gemeinsame TFT- Elemente verwendet werden oder TFT-Elemente als Übertragungstore verwendet werden. Im Ergebnis erfordert es das Beispiel aus dem Stand der Technik, daß die TFT-Elemente des Eingangsteils eine hohe elektrostatische, kapazitive Last betreiben, so daß es unüberwindbar schwierig ist, auf ein Eingangssignal hoher Frequenz anzusprechen.
  • Beim vorstehend genannten Ausführungsbeispiel unterteilt darüber hinaus die zeitliche Steuerung zum Anlegen oder die Schaltungsstruktur zum Erzeugen der Treiberspannung, wie Abrasterimpulsen zum Betreiben der TFT-Elemente zum Verarbeiten der Eingangsdatensignale, die Anwahlperiode einer Abrasterleitung durch die Anzahl der Blöcke, von denen jeder aus mehreren Signalleitungen besteht. Da die Impulsbreite der Abrasterimpulse bei einem größeren Vollbild und größerer Feinheit kleiner wird, muß eine Schaltung zum Erzeugen der Abrasterimpulse Hochgeschwindigkeitsvorgänge ausführen.
  • Der insoweit beschriebene Stand der Technik hat keine wirkungsvolle Verarbeitung von Hochgeschwindigkeits-Eingangsdaten in einen eingebauten Signaltreiber unter Verwendung von TFTs hinsichtlich einer Anwendung auf eine Anzeigeeinheit berücksichtigt, so daß Schwierigkeiten bei der Betriebsgeschwindigkeit und den Anzeigeeigenschaften der Anzeigeeinheit auftraten.
  • Die Erfindung versucht, ein Verfahren und eine Schaltung zur Hochqeschwindigkeits-Durchrasterung zu schaffen, die ein Halbleiterelement verwenden können, das selbst dann mit relativ niedriger Geschwindigkeit schalten kann, wenn Eingangsdaten mit hoher Rate vorliegen.
  • Gemäß einer ersten Erscheinungsform der Erfindung ist ein Verfahren zum Durchrastern eines Arrays geschaffen,
  • - wobei das Array folgendes aufweist:
  • -- K (K ≥ 3) aufeinanderfolgende Halbleiter-Schaltelemente, die mit mindestens einem weiteren Schaltelement verbunden sind, wobei jedes der aufeinanderfolgenden Schaltelemente eine erste, mit dem mindestens einen weiteren Schaltelement verbundene Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode aufweist, die auf ein Steuersignal anspricht, um einen durchlässigen und einen sperrenden Zustand zwischen der ersten und der zweiten Hauptelektrode zu steuern;
  • -- wobei das mindestens eine weitere Schaltelement auf mindestens ein weiteres Steuersignal reagiert, um den durchlassenden und den sperrenden Zustand des mindestens einen weiteren Schaltelements zwischen mindestens einem Eingangssignal und den aufeinanderfolgenden Schaltelementen zu steüern;
  • und
  • -- kapazitive Lasten, die jeweils an die zweiten Hauptelektroden jedes der aufeinanderfolgenden Halbleiter-Schaltelemente angeschlossen sind;
  • - wobei das Verfahren folgendes aufweist:
  • -- wiederholtes Durchrastern des Arrays mit einer vorgegebenen Durchrasterperiode, wobei es zum Durchrastern des Arrays gehört, daß bewirkt wird, daß jedes der K aufeinanderfolgenden Halbleiter-Schaltelemente mindestens eine durchlassende Periode und mindestens eine sperrende Periode aufweist, wobei während der durchlassenden Periode das mindestens eine Eingangssignal an die zugehörige kapazitive Last angelegt wird;
  • - wobei die Zeit, in der eine ausgewählte Anzahl L (K > L ≥ 2) benachbarter aufeinanderfolgender Halbleiter-Schaltelemente alle leitend gemacht sind, und die Zeit, in der diese ausgewählte Anzahl von Halbleiter-Schaltelementen alle sperrend gemacht sind, in einer Periode enthalten sind, die kürzer als die vorgegebene Durchrasterperiode ist, und daß die Gesamtdauer einer Durchlaßperiode und einer Sperrperiode jedes der K aufeinanderfolgenden Halbleiter-Schaltelemente ebenfalls kleiner als die vorgegebene Durchrasterperiode ist.
  • Gemäß einer zweiten Erscheinungsform der Erfindung ist ein Verfahren zum Durchrastern eines Arrays geschaffen,
  • - wobei das Array folgendes aufweist:
  • -- K (K ≥ 3) aufeinanderfolgende Halbleiter-Schaltelemente, von denen jedes eine erste, auf ein Eingangssignal ansprechende Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode aufweist, die auf ein Steuersignal anspricht, um einen durchlässigen und einen sperrenden Zustand für das Eingangssignal zwischen der ersten und der zweiten Hauptelektrode zu steuern;
  • -- kapazitive Lasten, die jeweils an die zweiten Hauptelektroden jedes der aufeinanderfolgenden Halbleiter-Schaltelemente angeschlossen sind;
  • - wobei das Verfahren folgendes aufweist:
  • -- wiederholtes Durchrastern des Arrays mit einer vorgegebenen Durchrasterperiode, wobei es zum Durchrastern des Arrays gehört, daß bewirkt wird, daß jedes der K aufeinanderfolgenden Halbleiter-Schaltelemente mindestens eine durchlassende Periode und mindestens eine sperrende Periode aufweist, wobei während der durchlassenden Periode das eine Eingangssignal an die zugehörige kapazitive Last angelegt wird;
  • - wobei die Zeit, in der eine ausgewählte Anzahl L (K > L ≥ 2) benachbarter aufeinanderfolgender Halbleiter-Schaltelemente alle leitend gemacht sind, und die Zeit, in der diese ausgewählte Anzahl L von Halbleiter-Schaltelementen alle sperrend gemacht sind, in einer Periode enthalten sind, die kürzer als die vorgegebene Durchrasterperiode ist, und daß die Gesamtdauer einer Durchlaßperiode und einer Sperrperiode jedes der K aufeinanderfolgenden Halbleiter-Schaltelemente ebenfalls kleiner als die vorgegebene Durchrasterperiode ist.
  • Gemäß einer dritten Erscheinungsform der Erfindung ist eine Durchrasterschaltung mit folgendem geschaffen:
  • - einem Array mit:
  • -- K (K ≥ 3) aufeinanderfolgende Halbleiter-Schaltelemente, die mit mindestens einem weiteren Schaltelement verbunden sind, wobei jedes der aufeinanderfolgenden Schaltelemente eine erste, mit dem mindestens einen weiteren Schaltelement verbundene Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode aufweist, die auf ein Steuersignal anspricht, um einen durchlässigen und einen sperrenden Zustand zwischen der ersten und der zweiten Hauptelektrode zu steuern;
  • -- kapazitiven Lasten, die jeweils an die zweiten Hauptelektroden jedes der aufeinanderfolgenden Halbleiter-Schaltelemente angeschlossen sind;
  • - wobei das mindestens eine weitere Schaltelement auf mindestens ein weiteres Steuersignal reagiert, um den durchlassenden und den sperrenden Zustand des mindestens einen weiteren Schaltelements zwischen mindestens einem Eingangssignal und den aufeinanderfolgenden Schaltelementen zu steuern;
  • - einer Eingangssignalquelle zum Erzeugen des mindestens einen Eingangssignals für die weiteren Halbleiter-Schaltelemente; und
  • - einer Steuerschaltung zum Erzeugen dessteuersignals für die Halbleiter-Schaltelemente, die so ausgebildetist, daß sie die Steuersignale sequentiell erzeugt, um das Array wiederholt mit einer vorgegebenen Durchrasterperiode durchzurastern, wobei es zum Durchrastern des Arrays gehört, daß bewirkt wird, daß jedes der K Halbleiter-Schaltelemente mindestens eine durchlassende Periode und mindestens eine sperrende Periode aufweist, wobei während der durchlassenden Periode das Eingangssignal an die entsprechende kapazitive Last gelegt wird;
  • - wobei die Steuerschaltung so ausgebildet ist, daß dieZeit, in der eine ausgewählte Anzahl L (K > L ≥ 2) benachbarter aufeinanderfolgender Halbleiter-Schaltelemente alle leitend gemacht sind, und die Zeit, in der diese ausgewählte Anzahl von Halbleiter-Schaltelementen alle sperrend gemacht sind, in einer Periode enthalten sind, die kürzer als die vorgegebene Durchrasterperiode ist, und daß die Gesamtdauer einer Durchlaßperiode und einer Sperrperiode jedes der K aufeinanderfolgenden Halbleiter-Schaltelemente ebenfalls kleiner als die vorgegebene Durchrasterperiode ist.
  • Gemäß einer vierten Erscheinungsform der Erfindung ist eine Durchrasterschaltung mit folgendem geschaffen:
  • - einem Array mit:
  • -- K (K ≥ 3) aufeinanderfolgende Halbleiter-Schaltelemente, von denen jedes eine erste, auf ein Eingangssignal (Vin) ansprechende Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode aufweist, die auf ein Steuersignal anspricht, um einen durchlässigen und einen sperrenden Zustand für das Eingangssignal zwischen der ersten und der zweiten Hauptelektrode zu steuern;
  • -- kapazitiven Lasten, die jeweils an die zweiten Hauptelektroden jedes der aufeinanderfolgenden Halbleiter-Schaltelemente angeschlossen sind;
  • - einer Eingangssignalquelle zum Erzeugen der Eingangssignale für die Halbleiter-Schaltelemente; und
  • - einer Steuerschaltung zum Erzeugen der Steuersignale für die Halbleiter-Schaltelemente, die so ausgebildet sind, daß sie die Steuersignale sequentiell erzeugen, um das Array wiederholt mit einer vorgegebenen Durchrasterperiode durchzurastern, wobei es zum Durchrastern des Arrays gehört, daß bewirkt wird, daß jedes der K Halbleiter-Schaltelemente mindestens eine durchlassende Periode und mindestens eine sperrende Periode aufweist, wobei während derdurchlassenden Periode das Eingangssignal an die entsprechende kapazitive Last gelegt wird;
  • - wobei die Steuerschaltung so ausgebildet ist, daß dieZeit, in der eine ausgewählte Anzahl L (K > L ≥ 2) benachbarter aufeinanderfolgender Halbleiter-Schaltelemente alle leitend gemacht sind, und die Zeit, in der diese ausgewählte Anzahl von Halbleiter-Schaltelementen alle sperrend gemacht sind, in einer Periode enthalten sind, die kürzer als die vorgegebene Durchrasterperiode ist, und daß die Gesamtdauer einer Durchlaßperiode und einer Sperrperiode jedes der K aufeinanderfolgenden Halbleiter-Schaltelemente ebenfalls kleiner als die vorgegebene Durchrasterperiode ist.
  • Vorzugsweise sind die Halbleiterschaltelemente im Array in J (J ≥ 1) Blöcken angeordnet, wobei jeder Block M (M ≥ 3; K = J x M) Halbleiterschaltelemente beinhaltet.
  • Dann überlappen die Zeiten, in denen die Halbleiterschaltelemente an der Grenze benachbarter Blöcke leitend geschaltet sind, einander teilweise, jedoch nicht vollständig; und
  • die Zeiten, in denen mindestens zwei Halbleiterschaltelemente jedes Blocks leitend geschaltet sind, überlappen einander teilweise, jedoch nicht vollständig.
  • Es ist zu beachten, daß das Dokument EP-A-0 213 630 (das in den Bereich von Artikel 54(3) EPÜ fällt) ein Verfahren offenbart, bei dem die Zeit, für die eine ausgewählte Anzahl L (K > L ≥ 2) der Halbleiterschaltelemente benachbarter Abrasterungen alle leitend geschaltet sind, und die Zeit, für die diese Halbleiterschaltelemente alle sperrend geschaltet sind, in einer Periode enthalten sind, die nicht größer als die Abrasterperiode ist. Jedoch ist bei diesem Stand der Technik die Gesamtdauer einer leitenden Periode und einer sperrenden Periode jedes der K Halbleiterschaltelemente der Abrasterperiode gleich, also nicht kleiner als diese Periode.
  • Andere Merkmale der Erfindung werden aus der folgenden Beschreibung in Verbindung mit den Ausführungsbeispielen derselben unter Bezugnahme auf die beigefügten Zeichnungen deutlich, in denen:
  • Fig. 1, 2, 7, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 20, 21, 22, 23 und 24 Schaltbilder sind, die Ausführungsbeispiele der Erfindung zeigen;
  • Fig. 3 ein Schaltbild und ein Charakteristikdiagramm zum Veranschaulichen eines Inverters sind; und
  • Fig. 4, 5, 6, 8 und 19 Kurvendiagramme zum Verlauf von Treibersignalen sind.
  • Im folgenden wird das Prinzip der Erfindung unter Bezugnahme auf die Fig. 18 und 19 beschrieben. Fig. 18 ist ein Schaltbild zum Veranschaulichen des Prinzips der Erfindung, und Fig. 19 ist ein zeitbezogenes Diagramm für die Schaltung von Fig. 18.
  • In Fig. 18 bezeichnen die Bezugszahlen 101 bis 104 vier (K = 4) n-Kanal-MOS-Transistoren, die beispielhaft für Halbleiterschalter stehen, vorzugsweise Dünnfilmtransistoren (die 10 der Kürze halber als "TFTs" bezeichnet werden), die in einem einzelnen Block (J = 1; M = K) auf einem Glassubstrat ausgebildet sind. Eine Hauptelektrode jeder der TFTs 101 bis 104 spricht gemeinsam auf ein kontinuierliches Eingangssignal Vin an, wie analoge oder digitale Bildsignale. Die andere Hauptelektrode jeder der TFTs 101 bis 104 ist mit jeweils einer kapazitiven Last 201 bis 204 verbunden. Diese kapazitiven Lasten 201 bis 204 werden vorzugsweise und beispielhaft durch Flüssigkristall-Verdrahtungskapazitäten oder die Eingangsgatterkapazitäten von MOS-Transistoren einer Folgestufe gebildet. Die Steuerelektroden der TFTs 101 bis 104 sprechen auf Abrasterimpulse Φ&sub1;, Φ&sub2;, Φ&sub3; und Φ&sub4; mit einem ersten und einem zweiten Potentialniveau V&sub1; und V&sub2; oder auf Steuersignale zum Steuern des EIN- und des AUS-Zustandes, in denen die Eingangssignale Vin von einer Hauptelektrode zur anderen durchgelassen oder gesperrt werden, an. Hier ist z.B. das erste Potentialniveau V&sub1; das Massepotential (von 0 V), und das zweite Potentialniveau V&sub2; ist das Versorgungspotential (von Vcc = 5 V).
  • In Fig. 19 weisen die Impulse Φ&sub1; zu einem Zeitpunkt t&sub1; einen Übergang vom Niveau V&sub1; auf das Niveau V&sub2; auf, und der TFT 101 geht vom AUS- in den EIN-Zustand über, so daß das Eingangssignal Vin als Spannung V&sub2;&sub0;&sub2; der kapazitiven Last 201 an diese kapazitive Last 201 gelegt wird.
  • Zu einem Zeitpunkt t&sub2; bleiben die Impulse Φ&sub1; unverändert auf dem Niveau V&sub2;, so daß der TFT 101 im EIN-Zustand gehalten wird. Zu diesem Zeitpunkt wechseln die Impulse Φ&sub2; vom Niveau V&sub1; auf das Niveau V&sub2; und der TFT 102 geht vom AUS- in den EIN-Zustand über, so daß das Eingangssignal Vin als Spannung V&sub2;&sub0;&sub2; der kapazitiven Last 202 an diese kapazitive Last 202 angelegt wird.
  • Zu einem Zeitpunkt t&sub3; wechseln die Impulse Φ&sub1; vom Niveau V&sub2; auf das Niveau V&sub1; und der TFT 101 hat einen Übergang vom EIN- in den AUS-Zustand, so daß die kapazitive Last 201 für eine vorgegebene Zeitspanne den Wert des Eingangssignal Vin im gerade vorangegangenen EIN-Zustand des TFT 101 hält. Dabei kann dieser Wert wegen des Vorhandenseins eines Leckwiderstands leicht fallen. Der Impuls Φ&sub2; bleibt unverändert auf dem Niveau V&sub2;, so daß der TFT 102 den EIN-Zustand beibehält. In der Periode vom Zeitpunkt t&sub2; zum Zeitpunkt t&sub3; befinden sich, genauer gesagt, die Impulse Φ&sub1; und Φ&sub2; benachbarter Abrasterungen auf dem Niveau V&sub2; und die zwei (L = 2) TFTs 101 und 102 befinden sich im EIN-Zustand, so daß das Eingangssignal Vin an die beiden angelegt wird. Gleichzeitig befinden sich die Impulse Φ&sub3; und Φ&sub4; auf dem Niveau V&sub1; und beide TFTs 103 und 104 befinden sich im AUS-Zustand. Zum Zeitpunkt t&sub3; wechselt dagegen der Impuls Φ&sub4; vom Niveau V&sub1; auf das Niveau V&sub2; und der TFT 103 erfährt einen Übergang in den EIN-Zustand, so daß das Eingangssignal Vin als Spannung V&sub2;&sub0;&sub3; der kapazitiven Last 203 an diese kapazitive Last 203 angelegt wird.
  • Zu einem Zeitpunkt t&sub4; verbleibt der Impuls Φ&sub1; unverändert auf dem Niveau V&sub1;, und der TFT 101 bleibt im AUS-Zustand. Der Impuls Φ&sub2; wechselt vom Niveau V&sub2; auf das Niveau V&sub1;, und der TFT 102 erfährt einen Übergang vom EIN- in den AUS-Zustand, so daß die kapazitive Last 202 den Wert des Eingangssignals im gerade vorangegangenen EIN-Zustand des TFT 102 für eine vorgegebene Periode hält. Der Impuls Φ&sub3; bleibt unverändert auf dem Niveau V&sub2;, und der TFT 103 behält seinen EIN-Zustand. Der Impuls Φ&sub4; wechselt vom Niveau V&sub1; auf das Niveau V&sub2;, und der TFT 104 erfährt einen Übergang vom AUS- in den EIN-Zustand, so daß das Eingangssignal Vin als Spannung V&sub2;&sub0;&sub4; der kapazitiven Last 204 an diese kapazitive Last 204 angelegt wird.
  • Für die Periode vom Zeitpunkt t&sub3; zum Zeitpunkt t&sub4; befinden sich, genauer gesagt, die Impulse Φ&sub2; und Φ&sub3; auf dem Niveau V&sub2; und die zwei (L = 2) TFTs 102 und 103 benachbarter Abrasterungen befinden sich im EIN-Zustand. Andererseits befinden sich die beiden Impulse Φ&sub1; und Φ&sub4; benachbarter Abrasterungen auf dem Niveau V&sub1; und beide TFTs 101 und 104 befinden sich im AUS-Zustand.
  • Zu einem Zeitpunkt t&sub5; wechselt der Impuls Φ&sub1; vom Niveau V&sub1; auf das Niveau V&sub2;, wie zum Zeitpunkt t&sub1;. In der Periode vom Moment t&sub4; bis zum Zeitpunkt t&sub5; befinden sich die Impulse Φ&sub1; und Φ&sub2; benachbarter Abrasterungen auf dem Niveau V&sub1; und die zwei (L = 2) TFTs 101 und 102 befinden sich im AUS-Zustand. Gleichzeitig befinden sich die beiden Impulse Φ&sub3; und Φ&sub4; auf dem Niveau V&sub2; und die zwei TFTs 103 und 104 sind im EIN-Zustand. Ähnliche Vorgänge werden immer wieder zu den Zeitpunkten t&sub6;, t&sub7; usw. wiederholt.
  • Die Periode ab dem Zeitpunkt t&sub1; bis zum Zeitpunkt t&sub5; ist eine solche, in der die Abrastersignale Φ&sub1; bis Φ&sub4; sequentiell vom Niveau V&sub1; auf das Niveau V&sub2; wechseln, so daß die TFTs 101 bis 104 sequentiell einen Übergang vom AUS- in den EIN- Zustand erfahren. In dieser einen Periode wechseln darüber hinaus die Abrastersignale Φ&sub1; bis Φ&sub4; sequentiell vom Niveau V&sub2; auf das Niveau V&sub1;, so daß die TFTs 101 bis 104 sequentiell Übergänge vom AUS- in den EIN-Zustand erfahren. Übrigens sind in Fig. 11 die Dauern der Perioden vom Zeitpunkt t&sub1; zum Zeitpunkt t&sub2;, vom Zeitpunkt t&sub2; zum Zeitpunkt t&sub3;, vom Zeitpunkt t&sub3; zum Zeitpunkt t&sub4; sowie vom Zeitpunkt t&sub4; zum Zeitpunkt t&sub5; im wesentlichen gleich, jedoch können sie verschieden sein,
  • Da die Abrastersignale Φ&sub1; bis Φ&sub4; einander demgemäß überlappen, sind ihre jeweiligen Nennfrequenzen verringert, so daß sie selbst dann erzeugt werden können, wenn die TFTs 101 bis 104 keine Hochgeschwindigkeits-Schaltcharakteristik aufweisen. Anders gesagt, können Hochgeschwindigkeits-Abrastersignale erzeugt werden, ohne daß die Schaltcharakteristiken der TFTs 101 bis 104 verändert werden.
  • Übrigens bildet Fig. 19 ein Beispiel für M = 4 und L = 2, also M = 2L. Wenn M eine ungerade Zahl ist, ist es jedoch bevorzuqt, entweder M = 2L - 1 oder M = 2L + 1 einzustellen.
  • Unter Bezugnahme auf Fig. 1 wird nun ein anderes Ausführungsbeispiel der Erfindung beschrieben.
  • Fig. 1 zeigt eine flache Anzeige, die aus folgendem besteht: auf einem isolierenden Substrat 16 aus Glas oder Kunststoff ausgebildeten TFT-Elementen; einer Anzahl Pixel 18 einer Anzeigeeinheit; mehreren Abrasterelektroden zum Ansteuern der einzelnen Pixel; mehreren Signalelektroden 12; einer Abrasterschaltung 14 und einer Signalschaltung mit dem folgenden Aufbau. Jedes der Pixel 18 besteht aus einem TFT-Element 18-1 und einem Zwischenelektroden-Anzeigeelement 18-2 mit einem Flüssigkristall oder dergleichen, das vom TFT-Element 18-1 anzusteuern ist.
  • Als Komponente der Signalschaltung ist ein Block dadurch gebildet, daß mehrere TFT-Elemente mit mindestens zwei Gateelektroden (die die drei (M = 3) Steuerelektroden in Fig. 1 sind) verbunden ist, wobei in den TFT-Elementen eine Signaleingangsleitung 1 zum Zuführen von Anzeigedatensignalen, die Videosignale für die Anzeige in einem Fernsehgerät beinhalten mit einer Drainelektrode verbunden ist (wobei das TFT- Element n-Kanal-Struktur aufweist und dessen eine, eingangsseitige Hauptelektrode als "Drain" bezeichnet wird und dessen andere, ausgangsseitige Hauptelektrode als "Source" bezeichnet wird. Aufbaumäßig gesagt, können die Source- und die Drainelektrode des TFT-Elements absolut symmetrisch ausgebildet sein, weswegen die Bezeichnungen Source und Drain lediglich zur Veranschaulichung verwendet werden). Das Gate 4 jeder der Blöcke der Anzahl K ist mit einem Abrasterspannungsgenerator 3 zum Erzeugen der Abrasterspannungssignale Φ&sub1;, Φ&sub2;, Φ&sub3;, ... usw. zum Abrastern der jeweiligen Blöcke verbunden. In den Blöcken sind die Sourceelektroden der TFTElemente 2 jeweils mit den Drainelektroden von Datenabtast- TFT-Elementen 6 verbunden, deren Gateelektroden mit einer Datenabtast-Leitungsgruppe 5 verbunden sind. Die Sourceelektroden der Datenabtast-TFTs sind mit elektrostatischen Datenhaltekondensatoren 7 und den Drainelektroden von Datenübertragungs-TFT-Elementen 10 verbunden. Beim vorliegenden Ausführungsbeispiel entsprechen die Datenabtast-TFTs 6 dem TFT 101 usw. von Fig. 18, und die elektrostatischen Datenhaltekondensatoren 7 entsprechen der kapazitiven Last 201 usw. in Fig. 18. Mit den Sourceelektroden der TFT-Elemente 10 sind Puffer 11 verbunden, die Ausgangssignale zum Betreiben der gruppierten Signalelektroden der Anzeigeeinheit ausgeben.
  • Die Struktur dieser Signalschaltung wird hinsichtlich ihrer Funktionen eingeteilt: TFT-Elemente 2, die TFT-Elemente 6 und die zugehörigen Signalleitungen bilden die Signaleeingangsabtastschaltung; die TFT-Elemente 6 und die elektrostatischen Kondensatoren 7 bilden eine Halteschaltung; die TFTs 10 bilden eine Datenübertragungsschaltung und die Puffer 11 bilden den Treiber der Anzeigeeinheit.
  • Die Schaltungen 3 und 14 sind solche zum Erzeugen einer Abrasterspannung zum sequentiellen Abrastern eines Blocks oder einer Leitung, und sie bestehen im wesentlichen aus einem Schieberegister und, falls erforderlich, einem Pegelumsetzer oder einer Ausgangsstufe-Pufferschaltung. Andererseits sind die Puffer 11 Schaltungen zum Verstärken oder Impedanzwandein der Spannung, die an den in ihrer Eingangsstufe liegenden elektrostatischen Kondensator angelegt und von diesem gehalten werden, und zum Anlegen der Spannung an die Anzeigeeinheit, und sie bestehen aus verschiedenen Schaltungen, die durch Inverter repräsentiert sind.
  • Fig. 2 zeigt eine Modifizierung der Schaltung von Fig. 1. Das an die Signaleingangsleitung 1 angelegte Signal Vv wird durch das einzelne TFT-Element 2 für jeden Block geschaltet und an die TFT-Elemente 6 angelegt. Die Anzahl dieser TFT- Elemente kann verringert werden, um die Zuverlässigkeit zu verbessern.
  • In Fig. 3 ist die Charakteristik einer Ausgangsspannung Vout über der Eingangsspannung Vin einer Inverterschaltung aufgetragen. Diese Charakteristik entspricht dem Falleines sogenannten "E/E-Inverters", bei dem das TFT-Elementaus polykristallinem Silizium besteht und in dem die Schaltungsstruktur des Inverters 2 Anreicherungs-TFTs verwendet. Es existiert ein Bereich, in dem sich die Ausgangsspannung Vout im wesentlichen linear mit der Eingangsspannung Vin ändert, und der als Arbeitsbereich des Puffers verwendet wird. In den Bereichen der Eingangsspannungen Vin1 und Vin2 in Fig. 2 ändern sich, genauer gesagt, die Ausgangsspannungen Vout1 und Vout2 linear. Die Steigung in diesem Bereich und die Vorspannung gegenüber der Eingangsspannung ändern sich abhängig von der Charakteristik des TFT-Elements und den Schaltungsaufbaukonstanten wie dem Inversionsverhältnis, und es reicht aus, daß die Treiberbedingungen so bestimmt werden, daß der Abstand des linearen Bereichs als Betriebsbereich eingestellt wird. Allgemein gesagt, ist das TFT-Element ein solches mit MOS-Struktur und die Gateeingangsimpedanz ist ausreichend hoch. Im Ergebnis wird unter Verwendung der in Fig. 3 dargestellten Inverterschaltung für die Puffer 11 keine im Eingangsbereich aufrechterhaltene Ladung über den Eingangsbereich des Puffers 11 abgegeben, so daß die von den Übertragungstoren 11 her übertragenen Signale zufrieden-1stellend gehalten werden.
  • Fig. 4 zeigt die Signalverläufe der Treiberspannungen, die an die einzelnen Abschnitte in Fig. 1 angelegt werden. Die Signalverläufe gehören zu den Abrasterspannungen VSC1, VSC2, VSC3, ..., usw., einem Videoeingangssignal Vv, das an die Pixel jeder Abrasterelektrode anzulegen ist, den Signalspannungen Φ&sub1;, Φ&sub2;, Φ&sub3;, ..., usw., Taktimpulsen CP&sub1;, CP&sub2; und CP&sub3;, die an die Gates der TFT-Elemente 6 zu legen sind, um die Daten jedes Blocks abzutasten, und einer Spannung Vst zum Übertragen der in den elektrostatischen Datenspeicherkondensatoren 7 gehaltenen Datenspannung an den Pufferabschnitt. das Videosignal V&sub7; wird über den TFT 2 und den TFT 6 durch den elektrostatischen Kondensatoren 7 abgetastet, wenn sowohl der TFT 2 als auch der TFT 6 durch eine der Signalspannungen Φ&sub1;, Φ&sub2;, Φ&sub3;, ..., usw. eingeschaltet sind und die Taktimpulse CP&sub1;, CP&sub2; und CP&sub3; anliegen. Wenn entweder der TFT 2 oder der TFT 6 abgeschaltet ist, werden dagegen die Spannungen der elektrostatischen Kondensatoren 7 gehalten. Pro einer Abrasterleitungsperiode tritt es nur einmal auf, daß sowohl der TFT 2 als auch der TFT 6 durch die Kombinationen aus den Abrasterspannungen Φ und den Taktimpulsen CP eingeschaltet sind. Im Ergebnis wird das Videosignal Vv sequentiell in die elektrostatischen Kondensatoren links in Fig. 1 eingespeichert. Selbstverständlich kann das Videosignal Vv in elektrostatische Kondensatoren auf der rechten Seite eingespeichert werden, wenn die Anlegungsrichtung der Abrasterspannungen Φ und die Anlegereihenfolge der Taktimpulse CP umgekehrt werden, Dabei bestimmen die Charakteristiken der TFTs 2 und 6 den AUS-Widerstand, so daß die Kondensatoren 7 geladen werden, während die Taktimpulse CP&sub1;, CP&sub2; und CP&sub3; EIN sind, und so daß die Spannungen der Kondensatoren 7 für die AUS-Periode gehalten werden. Die AUS-Periode erreicht ihr Maximum an der Signalleitung am ganz linken Ende in Fig. 1, und sie entspricht im wesentlichen einer Abrasterperiode. Das Verhältnis aus der EIN-Periode und der AUS-Periode entspricht im wesentlichen dem Wert von Q in einer Anzeige mit Q Pixeln in horizontaler Richtung. Da Q z.B. ungefähr 2.000 beträgt, reicht das EIN/AUS-Verhältnis der TFT-Elemente für die Lade- und Haltevorgänge aus. Die an die Eingangsabschnitte der Puffer 11 anzulegenden Spannungen werden durch kapazitive Teilung der Kapazitäten der Kondensatoren 7 und der Puffer 11 bestimmt. Daher reicht es aus, daß die Kapazität der Kondensatoren 7 höher als die Eingangskapazität der Puffer eingestellt ist. Bei der Ausführungsform aus dem Stand der Technik, die keine Puffer aufweist, müssen die Kondensatoren 7 einen größeren Wert als die zu den Signalelektroden gehörenden elektrostatischen Kapazitäten aufweisen, wodurch es für den TFT 2 und den TFT 6 schwierig war, die Kondensatoren 7 mit hoher Geschwindigkeit zu laden. Beim vorliegenden Ausführungsbeispiel nehmen die Kondensatoren 7 dagegen keine so hohe Werte ein, so daß sie durch den TFT 2 und den TFT 6 mit hoher Geschwindigkeit geladen werden können.
  • Andererseits können die Ausgänge der Puffer während der Abrasterperiode für ungefähr eine Horizontalzeile, mit Ausnahme der Rücklaufperiode, Spannungen an die Signalelektroden anlegen. Selbst dann, wenn die Isolierwiderstände zwischen den Signalelektroden und den Abrasterelektroden streuen, oder wenn die Isolierwiderstände der Gateisolierfilme der TFT-Elemente der Anzeigeeinheit streuen, können durch die Puffer Ströme in solcher Weise geliefert werden, daß die Spannungen der Signalelektroden leicht konstant gehalten werden können, um eine Ungleichmäßigkeit der Anzeige zu verhindern.
  • Darüber hinaus kann die Betriebsgeschwindigkeit der Schaltungen zum Erzeugen der Abrasterspannungen Φ&sub1;, Φ&sub2; und Φ&sub3; entsprechend der Anzahl der TFTs 2 in einem Block verringert werden, im Vergleich zum Fall mit punktsequentiellen Abrasterbetrieb. Die in den Fig. 1 und 2 dargestellten Ausführungsbeispiele sind unter Verwendung dreier TFT-Elemente in einem Block aufgebaut. Die Arbeitsfrequenz der Schaltung 3 kann dadurch abgesenkt werden, daß die Anzahl von TFT-Elementen erhöht wird, so daß die Schaltungen leicht durch TFT- Elemente aufgebaut werden können.
  • Beim vorliegenden Ausführungsbeispiel werden ferner die analoge Eingangssignale über einen einzigen Eingangsanschluß zugeführt, so daß die Eingangssignale nicht außerhalb einer komplizierten Signalverarbeitung wie Seriell/Parallel-Umsetzungen unterzogen werden müssen, wodurch die äußere Schaltungsstruktur vereinfacht wird.
  • Fig. 5 zeigt eine Modifizierung der Treibersignalverläufe von Fig. 4. Bei dieser Modifizierung wird eine Gleichspannung als Spannung Vv angelegt, und die Videosignalspannungen werden an eine gemeinsame Leitung 8 der elektrostatischen Kondensatoren 7 angelegt. Da die Spannung der elektrostatischen Kondensatoren 7 durch die Spannungsdifferenz zwischen den Sourceelektroden der Abtast-TFTs 6 und der gemeinsamen Leitung 8 bestimmt wird, kann eine Spannung ähnlich der vön Fig. 3 (jedoch mit umgekehrter Polarität) an die Kondensatoren 7 angelegt werden.
  • Fig. 6 zeigt eine Modifizierung zu den Signalverläufen der Fig. 4 und 5. Wenn ein Flüssigkristall wie ein verdrillt-nematischer (TN)-Flüssigkristall anzusteuern ist, wechseln die Treiberspannungen, so daß Signalverläufe mit verringerten Gleichstromkomponenten angelegt werden. In einer Anzeige unter Verwendung von TFTs müssen die positive und negative Polarität der an jedes Pixel angelegten Spannung mit jedem Vollbild invertiert werden. Für dieses Invertierverfahren wurde ein solches zum Invertieren der Polaritäten der Signale für jedes Vollbild oder ein Verfahren zum Invertieren der Polaritäten der Signale für jede Abrasterleitung vorgeschlagen Bei jedem Verfahren ist es erforderlich, Signalspannungen zu erzeugen, deren Polaritäten um einen bestimmten Pegel invertiert sind. Fig. 6 zeigt ein Beispiel, bei dem die angelegten Spannungen zwischen den Spannungen Vv und Vb für jede Abrasterleitung invertiert werden, um solche Signalverläufe zu erzeugen, daß die Spannungsdifferenz Vc (entspricht Vv - Vb) der elektrostatischen Kondensatoren 7 für jede Abrasterleitung invertiert werden kann. Das Umschalten zwischen den Spannungen Vv und Vb kann für jedes Vollbild erfolgen. In diesem Fall ist es möglich, Spannungen zu erzeugen, deren Polaritäten für jedes Vollbild invertiert sind.
  • So ist die Schaltungsstruktur des vorliegenden Ausführungsbeispiels dadurch gekennzeichnet, daß sie auf einfache Weise Signalspannungen mit invertierten Eingangsspannungen erzeugen kann.
  • Fig. 7 zeigt eine Struktur, die sich von der der Fig. 1 oder 2 dadurch unterscheidet, daß die Anzahl der Signalleitungen in einem Block auf 6 (M = 6) verdoppelt ist. Im Vergleich mit der Struktur der Fig. 1 oder 2 können die Blockabrasterspannungen Φ&sub1;, Φ&sub2;, ..., und Φk auf die Hälfte verringerte Frequenzen (bei verdoppelter Impulsbreite) aufweisen. Durch die größere Anzahl von Signalleitungen in einem Block ist es möglich, eine Verringerung der Frequenzen der Blockabrasterspannungen Φ&sub1;, Φ&sub2;, ... usw. zu erzielen.
  • Für die Struktur von Fig. 7 sind die Signalverläufe der Spannungen CP&sub1;, CP&sub2;&sub1; ... und CP&sub6;, die den Abtastspannungen CP&sub1;, CP&sub2; und CP&sub3; von Fig. 4 entsprechen, in Fig. 8 dargestellt. Das Ausführungsbeispiel von Fig. 8 zeichnet sich dadurch aus, daß eine Periode vorhanden ist, in der die benachbarten Impulse CP&sub1; und CP&sub2;, CP&sub2; und CP&sub3;, ... oder CP&sub5; und CP&sub6; einander überlappen. Da die Spannungen, wie sie von den mit den Ausgängen der TFTs 6 verbundenen Kondensatoren 7 zu halten sind, auf dem Niveau verbleiben, wie es vorlag, gerade bevor die Abtastspannungen CP&sub1;, CP&sub2; und CP&sub3; das Niveau V&sub3; (oder vorzugsweise das Massepotential = 0) einnehmen, kann die Abtastspannung V&sub4; (oder vorzugsweise das Versorgungspotential (Vcc = 5V)) für die vorangehende Periode angelegt werden. Anders gesagt, ist die Impulsbreite der Abtastspannungen ausgehend von der von Fig. 8(a) zu derjenigen der Fig. 8(b) und 8(c) stärker erhöht. Die Beschränkungen hinsichtlich der Betriebsgeschwindigkeit eines Datenabtastspannung-Generators 13 sind stark gelockert, was die Schaltungskonstruktion erleichtert und Raum hinsichtlich der Eigenschaften der TFT-Elemente schafft.
  • Fig. 9 zeigt ein Beispiel für eine Schaltungsstruktur zum Erzeugen der in Fig. 8 dargestellten Signalverläufe. Fig. 9(a) entspricht der Struktur einer normalen Schieberegisterschaltung. Ein sechsstufiges Schieberegister wird zum Erzeugen der sechs Abtastspannungen CP&sub1;, CP&sub2;, ... und CP&sub6; verwendet. In der Struktur von Fig. 9(a) kann die Eingangsspannung Vst verlängert sein, um die Ausgangsimpulse zu verlängern. Fig. 9(b) entspricht einer Struktur unter Verwendung von Zweiwege-Schieberegistern. Die überlappenden Abtastspannungen CP&sub1;, CP&sub2;, ... und CP&sub6; werden dadurch erzeugt, daß die Spannungen Vst1 und Vst2 um einen halben Impuls verschoben werden, um die einzelnen Schieberegister mit der halben Frequenz gemäß Fig. 9(a) zu betreiben. Darüber hinaus entspricht Fig. 9(c) einer Struktur unter Verwendung von Dreiwege-Schieberegistern. Diese Schieberegister können mit einem Drittel der Frequenz gemäß Fig. 9(a) betrieben werden.
  • Fig. 9 zeigt Strukturen unter Verwendung von Schieberegistern. Selbstverständlich können ähnliche Signalverläufe selbst dann erzeugt werden, wenn eine Schaltung wie ein Flipflop verwendet wird.
  • Da die Frequenzen der Abtastspannungen durch das Ansteuerverfahren und die Schaltungsstruktur, wie sie insoweit beschrieben wurden, gesenkt werden können, kann die Schaltung leicht unter Verwendung von TFTs aufgebaut werden.
  • Andererseits können auch die Impulsbreiten der Blockabrasterspannungen Φ&sub1;, Φ&sub2;, ... durch ein Verfahren ähnlich den vorstehend genannten vergrößert werden, wie in den Fig. 8,(a), 8(b) und 8(c) dargestellt. Wie in Fig. 10 dargestellt, kann die Betriebsfrequenz der Schieberegister mittels der Struktur von Fig. 10(b) mit Zweiwege-Schieberegistern abgesenkt werden, unterschiedlich zur Struktur von Fig. 10(a) zum Stand der Technik unter Verwendung von Einweg-Schieberegistern.
  • Fig. 20 zeigt ein Beispiel für eine Schaltungsstruktur zum Realisieren von Fig. 9(b). Signalverläufe, in denen die Phase der Impulse CP&sub1; und CP&sub2; gegenüber derjenigen der Impulse CP&sub3; und CP&sub4; verschoben ist, können dadurch ausgegeben werden, daß zwei Stufen von Schieberegistern bereitgestellt werden, die mit zweiphasigen Takten arbeiten, und die Phasen der Taktimpulse invertiert werden.
  • Fig. 21(a) zeigt dieselbe Schaltungsstruktur wie die von Fig. 20, in der die Taktleitungen und die Versorgungsleitungen gemeinsam vorliegen.
  • Die Signalverläufe dieser Schaltungen sind in Fig. 21(b) dargestellt. Um die Ausgangssignale CP&sub1; bis CP&sub4; zu erhalten, werden Eingangssignale Vin und Vin', deren Phasen um eine halbe Phase gegenüber den zweiphasigen Takten 1 und 2 verschoben sind, verwendet. Die Arbeitsfrequenz der Schieberegister kann auf die Hälfte verringert werden, im Vergleich mit dem Fall, in dem ein Array aus Schieberegistern zum Erzeugen der Ausgangssignale CP&sub1; bis CP&sub4; verwendet wird.
  • Die Fig. 22(a) und 22(b) sind ein Diagramm, das die Struktur einer Schaltung zum Erzeugen von Ausgangssignalen V&sub0;&sub1; bis V&sub0;&sub4;, deren Phasen unter Verwendung vierphasiger Takte um ein Viertel verschoben sind, zeigt, und ein zeitbezogenes Diagrau für die Schaltung. In diesem Fall können die Frequenzen auf ein Viertel derjenigen im Fall eines Arrays von Schieberegistern gesenkt werden.
  • Fig. 23(a) zeigt eine Struktur zum Erzeugen der Abrasterspannungen Φ&sub1;, Φ&sub2;, Φ&sub3;, ... usw. aus den Ausgangssignalen φ&sub1;, φ&sub2;, ... eines Abrasterspannungsgenerators 3' durch Kombinieren von Mehrphasentaktleitungen 5' und Schaltstufen 2'. Ein denkbares Beispiel der Schaltstufen 2' besteht darin, eine Ausgangsspannung c mittels zweier TFT-Elemente aus zweiphasigen Takten a und b zu erzeugen, wie in Fig. 23(b) dargestellt.
  • Die Treibersignalverläufe sind in Fig. 23(c) dargestellt. Die Abrasterspannungen Φ&sub1;, Φ&sub2;, Φ&sub3; und Φ&sub4; werden durch Schalten des Ausgangssignals φ&sub1; mit Vierphasentaktimpulsen CP&sub1;', CP&sub2;', CP&sub3;' und CP&sub4;' erzeugt.
  • Fig. 11 zeigt eine Modifizierung der Schaltungsstruktur von Fig. 1. Bei dieser Modifizierung sind Pufferschaltungen 19 in den Ausgangsstufen der TFT-Elemente 2 angeordnet, um die Spannungen zu verstärken. So können die Pufferschaltungen zur Spannungsverstärkung, zur Pegelverschiebung usw. eingefügt werden.
  • Fig. 12 zeigt eine Struktur, in der die Abtast-TFTs 6 mit der Signaleingangsleitung verbunden sind, und bei der die Abrasterleitungen 4 und die TFTs 2 mit den Ausgangsstufen der TFTs 6 verbunden sind. Die Betriebsabläufe der Schaltung sind ähnlich denen der Schaltung von Fig. 1. Wenn jedoch die in den mit den Ausgangsstufen der TFT-Elemente 2 verbundenen elektrostatischen Kondensatoren durch die Spannungen beeinflußt werden, wie sie durch die Gate-Source-Kapazitäten der TFT-Elemente als Gatespannungen angelegt werden, haben die Taktimpulse CP&sub1;, CP&sub2; und CP&sub3; höhere Frequenzen als die Abrasterspannungen Φ&sub1;, Φ&sub2;, ... usw. Demgemäß ist die Struktur von Fig. 7 dahingehend von Vorteil, daß sie durch die Gatespannungen weniger beeinflußt wird. Selbstverständlich können die Ansteuerverfahren der Fig. 4, 5 und 6 auf das Ausführungsbeispiel von Fig. 12 angewandt werden.
  • Fig. 13 zeigt ein Beispiel für die Struktur für den Fall, daß die Schaltung von Fig. 1 den Eingangssignalleitungen 1 für die drei Farben entspricht. Neun TFT-Elemente sind in einen Block (d.h. J = 1) für Videosignale Vvr, Vvg und Vvb, die einer Anzeige in drei Farben entsprechen, gruppiert, und sie werden durch dreiphasige Taktspannungen CP&sub1;, CP&sub2; und CP&sub3; abgetastet. Mit dieser Struktur ist es möglich, neun Pixel anzusteuern (entsprechend drei Punkten, wenn drei Farben R, G und B einen Punkt bilden). Eine Farbanordnung mit Mosaikstruktur kann dadurch angezeigt werden, daß die Reihenfolge geändert wird, mit der die Videosignale Vvr, Vvg und Vvb für jede Zeile angelegt werden.
  • Fig. 14 zeigt ein Beispiel einer Schaltungsstruktur unter Verwendung von p- und n-Kanal-CMOS-Schaltern, und sie zeigt Treibersignalverläufe für die Schaltung. Um die Polaritäten der Signalspannungen für jede Zeile oder jedes Vollbild zu invertieren, ist es erforderlich, Spannungen mit positiver und negativer Polarität zuzuführen. Wegen dieses Erfordernisses können die Schalter unter Verwendung von sowohl p- als auch n-Kanal-TFT-Elementen aufgebaut werden, um die Arbeitsgeschwindigkeit zu verbessern.
  • Fig. 15 veranschaulicht ein Verfahren zum Verhindern einer Überlagerung der Gatespannungen auf die Sources aufgrund einer kapazitiven Kopplung durch die elektrostatischen Gate- Source-Kapazitäten der TFT-Elemente. Jeder der bisher beschriebenen TFTs wird durch zwei TFT-Elemente ersetzt, von denen eines die Spannung der Inversionslogik an die Gates anlegt, um die kapazitive Kopplung der Gates aufzuheben.
  • Fig. 16 zeigt ein Beispiel zum Ausbilden elektrostatischer Kondensatoren, die als kapazitive Lasten wirken. Es ist gängige Praxis, die elektrostatischen Kapazitäten aus zwei Schichten von Metallelektroden und einer Schicht aus einem Isolierfilm auszubilden. Bei diesem Beispiel ist jedoch eine transparente Elektrode wie eine Elektrode 21 auf einem dem TFT-Substrat zugewandten Glassubstrat ausgebildet, und Elektroden 20 sind auch in denjenigen Abschnitten des TFT-Substrats ausgebildet, die die elektrostatischen Kondensatoren benötigen. Elektrostatische Kondensatoren mit hervorragenden Eigenschaften können dadurch zwischen diesen zwei Elektrodenlagen hergestellt werden, daß beim Herstellen der Anzeige ein Flüssigkristall eingeschlossen wird. Wenn zusätzlich diese zwei Sätze von Elektroden transparente Elektroden sind, werden Spannungen im Schaltungsbetrieb angelegte so daß der Flüssigkristall so arbeitet, daß es möglich ist, die Funktionen der Schaltung zu testen.
  • Zusätzlich zu Fig. 16 ist zum Stabilisieren der insoweit beschriebenen Schaltungsabläufe in Fig. 17 ein Beispiel dargestellt, bei dem die transparenten Elektroden vom Gegensubstrat in den die Schaltung bildenden Abschnitten entfernt sind, mit Ausnahme eines Falls, in dem die Elektroden auf dem gegenüberliegenden Glas, wie in Fig. 12 dargestellt, als Elektroden zum Ausbilden der elektrostatischen Kondensatoren zu verwenden sind. Ein transparenter Elektrodenbereich 29 auf einem Gegenglassubstrat 24 ist nur in einer Anzeigeeinheit 25 jedoch nicht einer Abrasterschaltung 22 und einer Signalschaltung 23 ausgebildet. Im Ergebnis kann die Geschwindigkeit der Schaltung dadurch erhöht werden, daß die elektrostatische, kapazitive Kopplung zwischen den einzelnen Abschnitten der Schaltung und dem Gegenglassubstrat verringert wird.
  • Fig. 24 zeigt eine Modifizierung der Schaltung von Fig. 1. Mehrere TFT-Elemente 101 sind so angeordnet, daß die Drainelektroden einer Anzahl k von TFT-Elementen jeweils mit einer Anzahl k von Datenelektroden 102 verbunden ist, und ihre Gateelektroden mit einer Blockabrasterelektrode 103 verbunden sind. Ausgangselektroden 104, die mit den Sourceelektroden der TFT-Elemente der Anzahl k verbunden sind, sind mit Pufferschaltungen oder Spannungsumsetzern 107 verbunden, um Spannungen an Signalelektroden 108 einer Anzeigeeinheit auszugeben. Beim vorliegenden Ausführungsbeispiel sind die Datenelektroden 102 an der Eingangsseite der TFT-Elemente 101 angeordnet, jedoch schneiden sie die Ausgangselektroden 104 nicht. Darüber hinaus sind die Pufferschaltungen 107 zwischen den Ausgangselektroden 104 und der Anzeigeeinheit ausgebildet, und eine Abrasterelektrode 109 der Anzeigeeinheit und die Ausgangselektroden 104 schneiden einander nicht Mit dieser Struktur ist es möglich, zu vermeiden, daß Spannungen, deren Niveaus sich zeitlich dauernd in bezug auf die Ausgangselektroden 104 der TFT-Elemente 101 ändern, wie die Datensignalspannungen oder die Abrasterspannung der Anzeigeeinheit, den Signalspannungen durch die elektrostatische, kapazitive Kopplung als Störsignale überlagert werden. Selbst wenn die TFT-Elemente 101 so aufgebaut sind, daß sie kleine Form aufweisen, kann darüber hinaus das S/R-Verhältnis der Signalspannungen erhöht werden.
  • Zusätzlich zur insoweit beschriebenen Struktur kann dafür gesorgt sein, daß eine kapazitive Elektrode 105 die Ausgangselektroden 104 überkreuzt, wobei ein Isolierfilm eingefügt ist, um einen eingebauten Kondensator 106 zu bilden, um dadurch die Stabilität der an die TFTs 101 angelegten Ausgangsspannungen zu erhöhen.
  • Die Pufferschaltungen 107 können eine sogenannte "Multiplexerschaltung" sein, um die Ausgangsspannungen aus Spannungen mit mehreren Niveaus auszuwählen, oder eine Schaltung mit hoher Impedanz an der Eingangsseite und niedriger Impedanz an der Ausgangsseite, wie ein analoger Spannungsverstärker.
  • Gemäß dem Ausführungsbeispiel von Fig. 24 können Schwankungen der Signalverläufe aufgrund einer kapazitiven Kopplung zu anderen Leitungen im Ausgangsteil der unterteilten Matrixschaltung verringert werden, so daß eine stabile Ausgangsspannung erzielt werden kann, um die Anzeigeeigenschaften der Anzeigeeinheit zu verbessern. Dank der kleinen Schwankungen der Signalverläufe aufgrund der kapazitiven Kopplung zum Ausgangsteil können darüber hinaus die im Ausgangsteil zu errichtenden Kapazitäten auf einen kleinen Wert gesenkt werden, und die TFT-Elemente der unterteilten Treibermatrixschaltung können kleingemacht werden, während die Arbeitsgeschwindigkeit der unterteilten Matrixschaltung verbessert ist.
  • Übrigens sind die insoweit beschriebenen Ausführungsbeispieled durch das zeilensequentielle Durchrasterverfahren veranschaulicht. Trotz dieser Tatsache kann die Erfindung jedoch natürlich auf ein punktsequentielles Durchrasterverfahren angewandt werden.

Claims (14)

1. Verfahren zum Durchrastern eines Arrays,
- wobei das Array folgendes aufweist:
-- K (K ≥ 3) aufeinanderfolgende Halbleiter-Schaltelemente (6), die mit mindestens einem weiteren Schaltelement (2) verbunden sind, wobei jedes der aufeinanderfolgenden Schaltelemente eine erste, mit dem mindestens einen weiteren Schaltelement (2) verbundene Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode aufweist, die auf ein Steuersignal (CP&sub1;, CP&sub2;, CP&sub3;) anspricht, um einen durchlässigen und einen sperrenden Zustand zwischen der ersten und der zweiten Hauptelektrode zu steuern;
-- wobei das mindestens eine weitere Schaltelement (2) auf mindestens ein weiteres Steuersignal (Φ&sub1;, Φ&sub2;, Φ&sub3;) reagiert, um den durchlassenden und den sperrenden Zustand des mindestens einen weiteren Schaltelements zwischen mindestens einem Eingangssignal (Vv, Vvr, Vvg, Vvb) und den aufeinanderfolgenden Schaltelementen (6) zu steuern; und
-- kapazitiven Lasten (7), die jeweils an die zweiten Hauptelektroden jedes der aufeinanderfolgenden Halbleiter-Schaltelemente (6) angeschlossen sind;
- wobei das Verfahren folgendes aufweist:
-- wiederholtes Durchrastern des Arrays mit einer vorgegebenen Durchrasterperiode, wobei es zum Durchrastern des Arrays gehört, daß bewirkt wird, daß jedes der K aufeinanderfolgenden Halbleiter-Schaltelemente (6) mindestens eine durchlassende Periode und mindestens eine sperrende Periode aufweist, wobei während der durchlassenden Periode das mindestens eine Eingangssignal an die zugehörige kapazitive Last angelegt wird;
dadurch gekennzeichnet, daß:
- die Zeit, in der eine ausgewählte Anzahl L (K > L ≥ 2) benachbarter aufeinanderfolgender Halbleiter-Schaltelemente (6) alle leitend gemacht sind, und die Zeit, in der diese ausgewählte Anzahl von Halbleiter-Schaltelementen alle sperrend gemacht sind, in einer Periode enthalten sind, die kürzer als die vorgegebene Durchrasterperiode ist, und daß die Gesamtdauer einer Durchlaßperiode und einer Sperrperiode jedes der K aufeinanderfolgenden Halbleiter-Schaltelemente (6) ebenfalls kleiner als die vorgegebene Durchrasterperiode ist.
2. Verfahren nach Anspruch 1, bei dem das oder jedes weitere Schaltelement (2) mit mehreren der aufeinanderfolgenden Schaltelemente (6) verbunden ist.
3. Verfahren nach Anspruch 1, bei dem mehrere weitere Schaltelemente vorliegen, wobei jedes der weiteren Schaltelemente mit einem entsprechenden der aufeinanderfolgenden Schaltelemente verbunden ist, mehrere Eingangssignale vorhanden sind und jedes der weiteren Schaltelemente ein jeweiliges der Eingangssignale mit dem entsprechenden der aufeinanderfolgenden Schaltelemente verbindet.
4. Verfahren zum Durchrastern eines Arrays,
- wobei das Array folgendes aufweist:
-- K (K ≥ 3) aufeinanderfolgende Halbleiter-Schaltelemente (101, 102, 103, 104), von denen jedes eine erste, auf ein Eingangssignal (Vin) ansprechende Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode aufweist, die auf ein Steuersignal (Φ&sub1;, Φ&sub2;, Φ&sub3;, Φ&sub4;) anspricht, um einen durchlässigen und einen sperrenden Zustand für das Eingangssignal (Vin) zwischen der ersten und der zweiten Hauptelektrode zu steuern;
-- kapazitiven Lasten (201, 202, 203, 204), die jeweils an die zweiten Hauptelektroden jedes der aufeinanderfolgenden Halbleiter-Schaltelemente (101, 102, 103, 104) angeschlossen sind;
- wobei das Verfahren folgendes aufweist:
-- wiederholtes Durchrastern des Arrays mit einer vorgegebenen Durchrasterperiode, wobei es zum Durchrastern des Arrays gehört, daß bewirkt wird, daß jedes der K aufeinanderfolgenden Halbleiter-Schaltelemente (101, 102, 103, 104) mindestens eine durchlassende Periode und mindestens eine sperrende Periode aufweist, wobei während der durchlassenden Periode das eine Eingangssignal an die zugehörige kapazitive Last angelegt wird;
dadurch gekennzeichnet, daß:
- die Zeit, in der eine ausgewählte Anzahl L (K > L ≥ 2) benachbarter aufeinanderfolgender Halbleiter-Schaltelemente (101, 102, 103, 104) alle leitend gemacht sind, und die Zeit, in der diese ausgewählte Anzahl L von Halbleiter- Schaltelementen alle sperrend gemacht sind, in einer Periode enthalten sind, die kürzer als die vorgegebene Durchrasterperiode ist, und daß die Gesamtdauer einer Durchlaßperiode und einer Sperrperiode jedes der K aufeinanderfolgenden Halbleiter-Schaltelemente (6) ebenfalls kleiner als die vorgegebene Durchrasterperiode ist.
5. Durchrasterungsverfahren nach einem der vorstehenden Ansprüche, bei dem:
- die Halbleiter-Schaltelemente (2, 6) im Array in J (J ≥ 1) Blöcken angeordnet sind, von denen jeder M (M ≥ 3; K = J x M) Halbleiter-Schaltelemente (2, 6) enthält; und
- L so ausgewählt ist, daß es in der Nähe von M/2 liegt.
6. Durchrasterungsverfahren nach Anspruch 5, bei dem M dergestalt ist, daß M = 2L - 1, M = 2L oder M = 2L + 1 gilt.
7. Durchrasterschaltung mit einem Array mit:
-- K (K ≥ 3) aufeinanderfolgende Halbleiter-Schaltelemente (6), die mit mindestens einem weiteren Schaltelement (2) verbunden sind, wobei jedes der aufeinanderfolgenden Schaltelemente eine erste, mit dem mindestens einen weiteren Schaltelement (2) verbundene Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode aufweist, die auf ein Steuersignal (CP&sub1;, CP&sub2;, CP&sub3;) anspricht, um einen durchlässigen und einen sperrenden Zustand zwischen der ersten und der zweiten Hauptelektrode zu steuern;
-- kapazitiven Lasten, die jeweils an die zweiten Hauptelektroden jedes der aufeinanderfolgenden Halbleiter-Schaltelemente (6) angeschlossen sind;
- wobei das mindestens eine weitere Schaltelement (2) auf mindestens ein weiteres Steuersignal (Φ&sub1;, Φ&sub2;, Φ&sub3;) reagiert, um den durchlassenden und den sperrenden Zustand des mindestens einen weiteren Schaltelements zwischen mindestens einem Eingangssignal (Vv, Vvr, Vvg, Vvb) und den aufeinanderfolgenden Schaltelementen (6) zu steuern;
- einer Eingangssignalquelle (1) zum Erzeugen des mindestens einen Eingangssignals (Vv, Vvr, Vvg, Vvb) für die weiteren Halbleiter-Schaltelemente (6); und
- einer Steuerschaltung (3, 13) zum Erzeugen des Steuersignals für die Halbleiter-Schaltelemente (2, 6), die so ausgebildet ist, daß sie die Steuersignale sequentiell erzeugt, um das Array wiederholt mit einer vorgegebenen Durchrasterperiode durchzurastern, wobei es zum Durchrastern des Arrays gehört, daß bewirkt wird, daß jedes der K Halbleiter-Schaltelemente (6) mindestens eine durchlassende Periode und mindestens eine sperrende Periode aufweist, wobei während der durchlassenden Periode das Eingangssignal an die entsprechende kapazitive Last gelegt wird;
dadurch gekennzeichnet, daß
- die Steuerschaltung (3, 13) so ausgebildet ist, daß die- Zeit, in der eine ausgewählte Anzahl L (K > L ≥ 2) benachbarter aufeinanderfolgender Halbleiter-Schaltelemente alle leitend gemacht sind, und die Zeit, in der diese ausgewählte Anzahl von Halbleiter-Schaltelementen alle sperrend gemacht sind, in einer Periode enthalten sind, die kürzer als die vorgegebene Durchrasterperiode ist, und daß die Gesamtdauer einer Durchlaßperiode und einer Sperrperiode jedes der K aufeinanderfolgenden Halbleiter-Schaltelemente (6) ebenfalls kleiner als die vorgegebene Durchrasterperiode ist.
8. Durchrasterschaltung nach Anspruch 7, bei der das oder jedes weitere Schaltelement (2) mit inehreren der aufeinanderfolgenden Schaltelemente (6) verbunden ist.
9. Durchrasterschaltung nach Anspruch 7, bei der mehrere weitere Schaltelemente vorliegen, wobei jedes der weiteren Schaltelemente mit einem entsprechenden der aufeinanderfolgenden Schaltelemente verbunden ist, mehrere Eingangssignale vorhanden sind und jedes der weiteren Schaltelemente ein jeweiliges der Eingangssignale mit dem entsprechenden der aufeinanderfolgenden Schaltelemente verbindet.
10. Durchrasterschaltung mit einem Array mit:
-- K (K ≥ 3) aufeinanderfolgende Halbleiter-Schaltelemente (101, 102, 103, 104), von denen jedes eine erste, auf ein Eingangssignal (Vin) ansprechende Hauptelektrode, eine zweite Hauptelektrode und eine Steuerelektrode aufweist, die auf ein Steuersignal (Φ&sub1;, Φ&sub2;, Φ&sub3;, Φ&sub4;) anspricht, um einen durchlässigen und einen sperrenden Zustand für das Eingangssignal (Vin) zwischen der ersten und der zweiten Hauptelektrode zu steuern;
-- kapazitiven Lasten (201, 202, 203, 204), die jeweils an die zweiten Hauptelektroden jedes der aufeinanderfolgenden Halbleiter-Schaltelemente (101, 102, 103, 104) angeschlossen sind;
- einer Eingangssignalquelle (1) zum Erzeugen der Eingangssignale (Vin) für die Halbleiter-Schaltelemente (6); und
- einer Steuerschaltung (3, 13) zum Erzeugen der Steuersignale für die Halbleiter-Schaltelemente (2, 6), die so ausgebildet sind, daß sie die Steuersignale sequentiell erzeugen, um das Array wiederholt mit einer vorgegebenen Durchrasterperiode durchzurastern, wobei es zum Durchrastern des Arrays gehört, daß bewirkt wird, daß jedes der K Halbleiter-Schaltelemente (6) mindestens eine durchlassende Periode und mindestens eine sperrende Periode aufweist, wobei während derdurchlassenden Periode das Eingangssignal an die entsprechende kapazitive Last gelegt wird;
dadurch gekennzeichnet, daß
- die Steuerschaltung (3, 13) so ausgebildet ist, daß die- Zeit, in der eine ausgewählte Anzahl L (K > L ≥ 2) benachbarter aufeinanderfolgender Halbleiter-Schaltelemente alle leitend gemacht sind, und die Zeit, in der diese ausgewählte Anzahl von Halbleiter-schaltelementen alle sperrend gemacht sind, in einer Periode enthalten sind, die kürzer als die vorgegebene Durchrasterperiode ist, und daß die Gesamtdauer einer Durchlaßperiode und einer Sperrperiode jedes der K aufeinanderfolgenden Halbleiter-Schaltelemente (6) ebenfalls kleiner als die vorgegebene Durchrasterperiode ist.
11. Durchrasterschaltung nach einem der Ansprüche 7 bis 14, bei der die Halbleiter-Schaltelemente (2, 6) im Array in J (J ≥ 1) Blöcken angeordnet sind, von denen jeder M (M ≥ 3; K = J x M) Halbleiter-Schaltelemente (2, 6) enthält.
12. Durchrasterschaltung nach Anspruch 11, bei der L in der Nähe von M/2 liegt.
13. Durchrasterschaltung nach Anspruch 12, bei der M dergestalt ist, daß M = 2L - 1, M = 2L oder M = 2L + 1 gilt.
14. Durchrasterschaltung nach einem der Ansprüche 7 bis 13, bei der die Halbleiter-Schaltelemente und die kapazitiven Lasten auf einem gemeinsamen Substrat ausgebildet sind.
DE3854163T 1987-01-09 1988-01-05 Verfahren und Schaltung zum Abtasten von kapazitiven Belastungen. Expired - Lifetime DE3854163T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62001639A JPS63170693A (ja) 1987-01-09 1987-01-09 表示装置の駆動回路
JP62050077A JPH0731321B2 (ja) 1987-03-06 1987-03-06 容量性負荷の走査方法

Publications (2)

Publication Number Publication Date
DE3854163D1 DE3854163D1 (de) 1995-08-24
DE3854163T2 true DE3854163T2 (de) 1996-04-04

Family

ID=26334898

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3854163T Expired - Lifetime DE3854163T2 (de) 1987-01-09 1988-01-05 Verfahren und Schaltung zum Abtasten von kapazitiven Belastungen.

Country Status (4)

Country Link
US (1) US5021774A (de)
EP (1) EP0275140B1 (de)
KR (1) KR960008100B1 (de)
DE (1) DE3854163T2 (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2653099B2 (ja) 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
DE68921591T2 (de) * 1988-12-28 1995-11-09 Sony Corp Flüssigkristall-Anzeigevorrichtung.
JPH04168477A (ja) * 1990-10-31 1992-06-16 Sharp Corp 表示装置の行電極駆動回路
JP2587546B2 (ja) * 1991-03-22 1997-03-05 株式会社ジーティシー 走査回路
JPH0535200A (ja) * 1991-07-31 1993-02-12 Hitachi Ltd 表示装置とその駆動方法
US5119183A (en) * 1991-08-09 1992-06-02 Xerox Corporation Color scan array with addressing circuitry
JP2522140B2 (ja) * 1992-11-18 1996-08-07 日本電気株式会社 論理回路
JP3071590B2 (ja) * 1993-01-05 2000-07-31 日本電気株式会社 液晶ディスプレイ装置
US5523864A (en) * 1994-01-26 1996-06-04 Displaytech, Inc. Analog liquid crystal spatial light modulator including an internal voltage booster
US6798394B1 (en) 1994-10-07 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix panel
JP3471928B2 (ja) * 1994-10-07 2003-12-02 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置の駆動方法
EP0718816B1 (de) * 1994-12-20 2003-08-06 Seiko Epson Corporation Bildanzeigegerät
JP3081497B2 (ja) * 1995-03-30 2000-08-28 三洋電機株式会社 表示装置及びその製造方法
US5757351A (en) * 1995-10-10 1998-05-26 Off World Limited, Corp. Electrode storage display addressing system and method
US6011535A (en) * 1995-11-06 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and scanning circuit
JP3403027B2 (ja) * 1996-10-18 2003-05-06 キヤノン株式会社 映像水平回路
JP4232227B2 (ja) * 1998-03-25 2009-03-04 ソニー株式会社 表示装置
JP2000227784A (ja) * 1998-07-29 2000-08-15 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
GB9915572D0 (en) * 1999-07-02 1999-09-01 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
GB9917677D0 (en) * 1999-07-29 1999-09-29 Koninkl Philips Electronics Nv Active matrix array devices
KR100549154B1 (ko) * 1999-07-30 2006-02-06 가부시키가이샤 히타치세이사쿠쇼 화상 표시 장치
JP3777913B2 (ja) * 1999-10-28 2006-05-24 株式会社日立製作所 液晶駆動回路及び液晶表示装置
FR2801750B1 (fr) * 1999-11-30 2001-12-28 Thomson Lcd Procede de compensation des perturbations dues au demultiplexage d'un signal analogique dans un afficheur matriciel
US6429858B1 (en) * 2000-03-29 2002-08-06 Koninklijke Philips Electronics N.V. Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device
GB0014074D0 (en) * 2000-06-10 2000-08-02 Koninkl Philips Electronics Nv Active matrix array devices
CN100410786C (zh) * 2001-10-03 2008-08-13 夏普株式会社 有源矩阵型显示装置及其数据线切换电路、开关部驱动电路、扫描线驱动电路
US6909427B2 (en) * 2002-06-10 2005-06-21 Koninklijke Philips Electronics N.V. Load adaptive column driver
KR20040009102A (ko) * 2002-07-22 2004-01-31 삼성전자주식회사 액티브 매트릭스형 표시 장치
GB0304842D0 (en) * 2003-03-04 2003-04-09 Koninkl Philips Electronics Nv Active matrix array device, electronic device having an active matrix array devce and picture quality improvement method for such an electronic device
TW566416U (en) * 2003-04-22 2003-12-11 Shi-Tsai Chen Air expanding shaft
US7889157B2 (en) * 2003-12-30 2011-02-15 Lg Display Co., Ltd. Electro-luminescence display device and driving apparatus thereof
JP2005195810A (ja) 2004-01-06 2005-07-21 Nec Electronics Corp 容量性負荷駆動回路、及び表示パネル駆動回路
KR101126343B1 (ko) * 2004-04-30 2012-03-23 엘지디스플레이 주식회사 일렉트로-루미네센스 표시장치
KR100649249B1 (ko) * 2004-06-30 2006-11-24 삼성에스디아이 주식회사 역다중화 장치와, 이를 이용한 발광 표시 장치 및 그 표시패널
JP4207017B2 (ja) 2004-08-10 2009-01-14 セイコーエプソン株式会社 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器
KR100662978B1 (ko) * 2004-08-25 2006-12-28 삼성에스디아이 주식회사 발광 표시장치와 그의 구동방법
KR100583138B1 (ko) 2004-10-08 2006-05-23 삼성에스디아이 주식회사 발광 표시장치
KR100688800B1 (ko) * 2004-11-17 2007-03-02 삼성에스디아이 주식회사 발광 표시장치와 그의 구동방법
TWI296111B (en) * 2005-05-16 2008-04-21 Au Optronics Corp Display panels, and electronic devices and driving methods using the same
KR100635509B1 (ko) * 2005-08-16 2006-10-17 삼성에스디아이 주식회사 유기 전계발광 표시장치
KR100666640B1 (ko) 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기 전계발광 표시장치
TW200847097A (en) * 2007-05-18 2008-12-01 Gigno Technology Co Ltd Electronic paper apparatus and its driving circuit and manufacturing method
JP5324174B2 (ja) * 2008-09-26 2013-10-23 株式会社ジャパンディスプレイ 表示装置
CN110176202B (zh) 2018-04-16 2021-04-06 京东方科技集团股份有限公司 信号处理电路及其驱动方法、显示面板及显示装置
CN109036292B (zh) * 2018-09-21 2021-01-26 京东方科技集团股份有限公司 显示方法和显示装置
CN109507504A (zh) * 2018-11-19 2019-03-22 中电科仪器仪表有限公司 一种矢量网络分析仪波段切换方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110662A (en) * 1976-06-14 1978-08-29 Westinghouse Electric Corp. Thin-film analog video scan and driver circuit for solid state displays
US4261650A (en) * 1978-12-18 1981-04-14 International Business Machines Corporation Method for producing uniform parallel alignment in liquid crystal cells
JPS5692573A (en) * 1979-12-26 1981-07-27 Citizen Watch Co Ltd Display panel
JPS5710467A (en) * 1980-06-20 1982-01-20 Yamatake Eng Service Kk Terminal device for testing appliance
GB2081018B (en) * 1980-07-31 1985-06-26 Suwa Seikosha Kk Active matrix assembly for display device
JPS5961818A (ja) * 1982-10-01 1984-04-09 Seiko Epson Corp 液晶表示装置
JPS61117599A (ja) * 1984-11-13 1986-06-04 キヤノン株式会社 映像表示装置のスイツチングパルス
JPS61120119A (ja) * 1984-11-15 1986-06-07 Alps Electric Co Ltd 液晶ライトバルブ
US4830467A (en) * 1986-02-12 1989-05-16 Canon Kabushiki Kaisha A driving signal generating unit having first and second voltage generators for selectively outputting a first voltage signal and a second voltage signal
US4870399A (en) * 1987-08-24 1989-09-26 North American Philips Corporation Apparatus for addressing active displays

Also Published As

Publication number Publication date
KR880009330A (ko) 1988-09-14
DE3854163D1 (de) 1995-08-24
KR960008100B1 (ko) 1996-06-19
EP0275140A3 (en) 1989-07-19
US5021774A (en) 1991-06-04
EP0275140A2 (de) 1988-07-20
EP0275140B1 (de) 1995-07-19

Similar Documents

Publication Publication Date Title
DE3854163T2 (de) Verfahren und Schaltung zum Abtasten von kapazitiven Belastungen.
DE69533982T2 (de) Flüssigkristallsteuergerät, flüssigkristallanzeigegerät und flüssigkristallsteuerungsverfahren
DE10257875B4 (de) Schieberegister mit eingebautem Pegelschieber
DE3902834C2 (de) Schaltungsanordnung zum Ansteuern von matrixförmig in Zeilen und Spalten angeordneten Bildwiedergabe-Elementen
DE69635399T2 (de) Verfahren und einrichtung zum steuern einer flüssigkristallanzeige
DE69838319T2 (de) Vorrichtung zur Ansteuerung von Datenleitungen in Matrixanzeigeeinrichtung
DE19540146B4 (de) Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür
DE10328387B4 (de) Bidirektionale Treiberschaltung eines Flachdisplays sowie ein Verfahren zum Ansteuern desselben
DE3019832C2 (de) Treiberschaltung für eine Flüssigkristallanzeigematrix
DE69112698T2 (de) Anzeigeeinrichtung von höher Qualität mit aktiver Matrix.
DE4307177C2 (de) Schaltungsanordnung als Teil eines Schieberegisters zur Ansteuerung von ketten- oder matrixförmig angeordneten Schaltelementen
DE3221972C2 (de)
DE69125679T2 (de) Anzeigegerät
DE69432947T2 (de) Signalverstärkerschaltung und Bildanzeigevorrichtung die einen Signalverstärkerschaltung verwendet
DE3347345C2 (de)
DE68917404T2 (de) Matrixanzeigegerät.
DE69434493T2 (de) Spannungserzeugungsschaltung, Steuerungsschaltung für gemeinsame Elektrode, Steuerungsschaltung für Signalleitung und Grauskala-Spannungserzeugungsschaltung für Anzeigevorrichtungen
DE3750870T2 (de) Antriebsschaltung einer bildanzeigevorrichtung.
DE69722309T2 (de) Flachschirmadressierungsverfahren mit bildelementvorladung, steuereinrichtung zur durchführung des verfahrens und anwendung in grossbildschirmen
DE3876316T2 (de) Ansteuerschaltung fuer eine fluessigkristallanzeige.
DE60018836T2 (de) Verfahren zur Ansteuerung einer flachen Anzeigetafel
DE69126171T2 (de) Spaltenelektrodetreiberschaltung für ein Anzeigegerät
DE3785687T2 (de) Steuergeraet.
DE68920531T2 (de) Ansteuerschaltung für ein Matrixanzeigegerät.
DE102013114567B4 (de) Schieberegister

Legal Events

Date Code Title Description
8364 No opposition during term of opposition