JP3081497B2 - 表示装置及びその製造方法 - Google Patents
表示装置及びその製造方法Info
- Publication number
- JP3081497B2 JP3081497B2 JP7398195A JP7398195A JP3081497B2 JP 3081497 B2 JP3081497 B2 JP 3081497B2 JP 7398195 A JP7398195 A JP 7398195A JP 7398195 A JP7398195 A JP 7398195A JP 3081497 B2 JP3081497 B2 JP 3081497B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- additional capacitance
- drain
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010408 film Substances 0.000 claims description 133
- 239000000758 substrate Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 32
- 230000002093 peripheral effect Effects 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 28
- 238000010586 diagram Methods 0.000 description 17
- 239000010410 layer Substances 0.000 description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000002834 transmittance Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000000565 sealant Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000000313 electron-beam-induced deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100489586 Caenorhabditis elegans ftt-2 gene Proteins 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は表示装置及びその製造方
法に関し、特に表示部とその表示部を駆動する周辺ドラ
イバ部とを同一基板上に形成したドライバ一体型表示装
置に関する。
法に関し、特に表示部とその表示部を駆動する周辺ドラ
イバ部とを同一基板上に形成したドライバ一体型表示装
置に関する。
【０００２】
【従来の技術】近年、キャリア移動度が非晶質シリコン
に比べ非常に高い多結晶シリコンを半導体層とした半導
体装置が注目されている。
に比べ非常に高い多結晶シリコンを半導体層とした半導
体装置が注目されている。
【０００３】以下に、従来のドライバ一体型表示装置に
ついて説明する。
ついて説明する。
【０００４】図１５に、従来のドライバ一体型液晶表示
装置の全体構成図を示す。
装置の全体構成図を示す。
【０００５】同図に示す如く、従来のドライバ一体型表
示装置は、同一基板１上に、表示駆動素子である薄膜ト
ランジスタ（ＴＦＴ：Thin Film Transistor）と接続さ
れた表示画素の有る表示領域２８と、表示駆動素子を駆
動するドレインドライバ２４及びゲートドライバ２５か
らなる周辺駆動回路とが形成された構成である。
示装置は、同一基板１上に、表示駆動素子である薄膜ト
ランジスタ（ＴＦＴ：Thin Film Transistor）と接続さ
れた表示画素の有る表示領域２８と、表示駆動素子を駆
動するドレインドライバ２４及びゲートドライバ２５か
らなる周辺駆動回路とが形成された構成である。
【０００６】図１６は、従来の表示装置の画素部の構成
平面図であり、表示領域内の表示駆動素子及び素子間の
配線を示すものである。
平面図であり、表示領域内の表示駆動素子及び素子間の
配線を示すものである。
【０００７】図示されているように、映像信号が伝達さ
れるドレインライン２６は中部配線のゲートライン２５
に対して上部に位置する上部配線となっている。
れるドレインライン２６は中部配線のゲートライン２５
に対して上部に位置する上部配線となっている。
【０００８】ドレインライン２６とゲートライン６とで
囲まれる領域に画素電極１７が形成されている。
囲まれる領域に画素電極１７が形成されている。
【０００９】補助容量を形成するため、画素電極１７と
重畳するように補助容量電極２７が形成されている。
重畳するように補助容量電極２７が形成されている。
【００１０】また、寄生容量として、ＴＦＴのＴＦＴ容
量とドレインラインとゲートラインとの間の交差容量と
が元から存在する。
量とドレインラインとゲートラインとの間の交差容量と
が元から存在する。
【００１１】寄生容量に対して、補助容量は大きく設計
されるが、補助容量によって補償されるのはＴＦＴが遮
断している間の電圧降下に過ぎなかった。
されるが、補助容量によって補償されるのはＴＦＴが遮
断している間の電圧降下に過ぎなかった。
【００１２】この点について図１７で説明することにす
る。
る。
【００１３】図１７は従来の表示装置の等価回路図であ
る。
る。
【００１４】同一基板１上にドレインドライバ２４とゲ
ートドライバ２５と、それ以外の表示領域とが設けられ
ている。
ートドライバ２５と、それ以外の表示領域とが設けられ
ている。
【００１５】ドレインドライバ２４は、シフトレジスタ
２９と、シフトレジスタからシフトパルスを受けて、ド
レインライン２６から映像信号をサンプリングするサン
プリングトランジスタ３０とから構成されている。
２９と、シフトレジスタからシフトパルスを受けて、ド
レインライン２６から映像信号をサンプリングするサン
プリングトランジスタ３０とから構成されている。
【００１６】一方、液晶表示装置の表示領域は、ＴＦＴ
ｔ１と、ＴＦＴのソースからサンプリングされた映像信
号が印加される液晶２３と、補助容量ＳＣとから構成さ
れている。
ｔ１と、ＴＦＴのソースからサンプリングされた映像信
号が印加される液晶２３と、補助容量ＳＣとから構成さ
れている。
【００１７】このように、補助容量は液晶側に設けられ
ているので、ＴＦＴの導通時の電位変化を補償するもの
ではなかった。
ているので、ＴＦＴの導通時の電位変化を補償するもの
ではなかった。
【００１８】従来の寄生容量がどこで発生していたかを
説明するため、ドレインラインに沿ってドライバ一体型
液晶表示装置の断面図を示すことにする。
説明するため、ドレインラインに沿ってドライバ一体型
液晶表示装置の断面図を示すことにする。
【００１９】図１８は、従来のドライバ一体型液晶表示
装置の断面図である。
装置の断面図である。
【００２０】同図において、ドレインライン２６は、ド
レインドライバ領域のサンプリングトランジスタ３０と
表示領域のＴＦＴｔ１との間を電気的に接続している。
レインドライバ領域のサンプリングトランジスタ３０と
表示領域のＴＦＴｔ１との間を電気的に接続している。
【００２１】寄生容量は層間絶縁膜９を挟んでゲートラ
イン６とドレインライン２６との間の重畳面積と両ライ
ンの交差数に比例して増えていく。
イン６とドレインライン２６との間の重畳面積と両ライ
ンの交差数に比例して増えていく。
【００２２】しかし、図１８から明らかなように、より
電源に近いドレインライン２６下には層間絶縁膜９があ
るだけで対向する電極が無いため、付加容量がなかっ
た。
電源に近いドレインライン２６下には層間絶縁膜９があ
るだけで対向する電極が無いため、付加容量がなかっ
た。
【００２３】同図に示す如く、従来のドライバ一体型表
示装置は、同一基板上に、表示駆動素子であるＴＦＴと
接続された表示画素と、表示駆動素子を駆動するドレイ
ンドライバ及びゲートドライバからなる周辺駆動回路と
が形成された構成である。
示装置は、同一基板上に、表示駆動素子であるＴＦＴと
接続された表示画素と、表示駆動素子を駆動するドレイ
ンドライバ及びゲートドライバからなる周辺駆動回路と
が形成された構成である。
【００２４】図１９に、後述の図３中のＩＶ−ＩＶ線に
沿った従来の液晶表示装置の製造工程図を示す。 ＜工程１：図１９（ａ）＞絶縁基板１上に、ＬＰ−ＣＶ
Ｄ（Low Pressure-chemical Vapor Deposition：減圧Ｃ
ＶＤ）法により、多結晶シリコン膜２を形成する。
沿った従来の液晶表示装置の製造工程図を示す。 ＜工程１：図１９（ａ）＞絶縁基板１上に、ＬＰ−ＣＶ
Ｄ（Low Pressure-chemical Vapor Deposition：減圧Ｃ
ＶＤ）法により、多結晶シリコン膜２を形成する。
【００２５】この多結晶シリコン膜２は、島状に、後の
補助容量部、ＴＦＴ部及びドレインドライバとなる領域
にそれぞれ形成する。 ＜工程２：図１９（ｂ）＞多結晶シリコン膜２上にゲー
ト絶縁膜３をＬＰ−ＣＶＤ法にて形成する。その場合の
条件は、Ｏ2ガスとＳｉＨ4ガスとをＯ2／ＳｉＨ4＝５〜
２００として、成膜温度：４００〜４５０℃で圧力１Ｔ
orrで形成する。
補助容量部、ＴＦＴ部及びドレインドライバとなる領域
にそれぞれ形成する。 ＜工程２：図１９（ｂ）＞多結晶シリコン膜２上にゲー
ト絶縁膜３をＬＰ−ＣＶＤ法にて形成する。その場合の
条件は、Ｏ2ガスとＳｉＨ4ガスとをＯ2／ＳｉＨ4＝５〜
２００として、成膜温度：４００〜４５０℃で圧力１Ｔ
orrで形成する。
【００２６】次に、後にイオン注入法により燐（Ｐ）を
注入する領域以外のゲート絶縁膜３の上に、レジスト膜
４でマスクを形成する。 ＜工程３：図１９（ｃ）＞前記レジスト膜４をマスクと
して多結晶シリコン膜２にイオン注入法を用いてリン
（Ｐ）を注入し、ｎ+型多結晶シリコン膜とする。
注入する領域以外のゲート絶縁膜３の上に、レジスト膜
４でマスクを形成する。 ＜工程３：図１９（ｃ）＞前記レジスト膜４をマスクと
して多結晶シリコン膜２にイオン注入法を用いてリン
（Ｐ）を注入し、ｎ+型多結晶シリコン膜とする。
【００２７】その後、レジスト膜４を除去し、ゲート絶
縁膜の上の各領域に、表示駆動素子のＴＦＴｔ１のゲー
ト電極５並びにゲートライン６、ドレインドライバのＴ
ＦＴｔ２のゲート電極８を形成する。各電極は、ＬＰ−
ＣＶＤ法にて多結晶シリコン膜を成膜しその上にタング
ステンシリサイド膜を成膜して、その後ホトリソ法でエ
ッチングを行って形成する。
縁膜の上の各領域に、表示駆動素子のＴＦＴｔ１のゲー
ト電極５並びにゲートライン６、ドレインドライバのＴ
ＦＴｔ２のゲート電極８を形成する。各電極は、ＬＰ−
ＣＶＤ法にて多結晶シリコン膜を成膜しその上にタング
ステンシリサイド膜を成膜して、その後ホトリソ法でエ
ッチングを行って形成する。
【００２８】なお、表示駆動素子のＴＦＴ、ドレインド
ライバのＴＦＴの多結晶シリコン膜は能動層となり、ゲ
ート電極の両側にはドレイン領域及びソース領域を形成
する。 ＜工程４：図１９（ｄ）＞前述の基板上に形成した各電
極等を全て覆うように、層間絶縁膜９を形成する。 ＜工程５：図１９（ｅ）＞異方性エッチングにより層間
絶縁膜９にコンタクトホール１０を形成する。
ライバのＴＦＴの多結晶シリコン膜は能動層となり、ゲ
ート電極の両側にはドレイン領域及びソース領域を形成
する。 ＜工程４：図１９（ｄ）＞前述の基板上に形成した各電
極等を全て覆うように、層間絶縁膜９を形成する。 ＜工程５：図１９（ｅ）＞異方性エッチングにより層間
絶縁膜９にコンタクトホール１０を形成する。
【００２９】そのコンタクトホール１０を形成する領域
は、表示駆動素子のＴＦＴｔ１のドレイン領域１２及び
ソース領域１１、ドレインドライバのＴＦＴｔ２のドレ
イン領域１４及びソース領域１３である。
は、表示駆動素子のＴＦＴｔ１のドレイン領域１２及び
ソース領域１１、ドレインドライバのＴＦＴｔ２のドレ
イン領域１４及びソース領域１３である。
【００３０】次に、スパッタ法により、画素部の層間絶
縁膜９の上にＩＴＯからなる画素電極１７を形成する。 ＜工程６：図１９（ｆ）＞以上の工程によって形成され
た補助容量電極２７、表示駆動素子のＴＦＴｔ１、ドレ
インドライバのＴＦＴｔ２を含む基板（以下、ＴＦＴ基
板と称する）の全領域に配向膜２１を形成する。
縁膜９の上にＩＴＯからなる画素電極１７を形成する。 ＜工程６：図１９（ｆ）＞以上の工程によって形成され
た補助容量電極２７、表示駆動素子のＴＦＴｔ１、ドレ
インドライバのＴＦＴｔ２を含む基板（以下、ＴＦＴ基
板と称する）の全領域に配向膜２１を形成する。
【００３１】また、このＴＦＴ基板１に対向した対向基
板上に、ＩＴＯ等からなる共通電極２０及び配向膜２１
を順次形成する。
板上に、ＩＴＯ等からなる共通電極２０及び配向膜２１
を順次形成する。
【００３２】これらの２つの基板の周辺近傍をシール剤
２２で貼り合わせる。シール剤で囲まれた内側が表示画
素領域となる。その領域に液晶２３を充填して、液晶表
示装置が完成する。
２２で貼り合わせる。シール剤で囲まれた内側が表示画
素領域となる。その領域に液晶２３を充填して、液晶表
示装置が完成する。
【００３３】ところで、上記の如く作製した液晶表示装
置の特性面での欠点について以下に説明する。
置の特性面での欠点について以下に説明する。
【００３４】まずはじめに、ＮＷモードの液晶表示装置
の駆動波形と光透過率との関係について説明する。
の駆動波形と光透過率との関係について説明する。
【００３５】ＮＷモードとは、液晶に印加される電圧が
高いときの液晶表示装置の光透過率に比べて、液晶に印
加される電圧が低いときの液晶表示装置の光透過率が高
いモードである。
高いときの液晶表示装置の光透過率に比べて、液晶に印
加される電圧が低いときの液晶表示装置の光透過率が高
いモードである。
【００３６】例えば、ツイスティッドネマティック（Ｔ
Ｎ）液晶を用いた場合、液晶表示装置の両側に配置され
る２枚の偏光板の偏光軸を互いに直交させると、その液
晶表示装置はＮＷモードの液晶表示装置になる。
Ｎ）液晶を用いた場合、液晶表示装置の両側に配置され
る２枚の偏光板の偏光軸を互いに直交させると、その液
晶表示装置はＮＷモードの液晶表示装置になる。
【００３７】図２０に従来のＮＷモードの液晶表示装置
の光透過率特性図を示す。
の光透過率特性図を示す。
【００３８】行列配置された表示駆動素子であるＴＦＴ
のゲートに、１Ｈ（１水平走査期間）毎に走査信号Ｖｇ
が印加されると、１行のＴＦＴ群が導通する。
のゲートに、１Ｈ（１水平走査期間）毎に走査信号Ｖｇ
が印加されると、１行のＴＦＴ群が導通する。
【００３９】次に、同図に示されるように、映像信号の
振幅が途中で小さくなる場合を考える。
振幅が途中で小さくなる場合を考える。
【００４０】図中の記号で説明すると、ＴＦＴのドレイ
ンラインから導通したＴＦＴのソースを通って画素電極
に伝達する映像信号Ｖｄが、ｉ＋１行までは振幅が大き
く、また、ｉ＋２行以降で振幅が小さくなる場合であ
る。
ンラインから導通したＴＦＴのソースを通って画素電極
に伝達する映像信号Ｖｄが、ｉ＋１行までは振幅が大き
く、また、ｉ＋２行以降で振幅が小さくなる場合であ
る。
【００４１】このように途中で映像信号の振幅が途中で
小さくなる場合、従来、光透過率Ｔは、意図した高い光
透過率に直ちにならなかった。
小さくなる場合、従来、光透過率Ｔは、意図した高い光
透過率に直ちにならなかった。
【００４２】つまり、図２０で示されるように、従来の
液晶表示装置は、映像信号が急変する行から数行に渡
る、ｉ＋２行目からｉ＋４行目まで画面が灰色がかっ
て、いわゆるスミア（汚れ）現象を引き起こすことがあ
った。
液晶表示装置は、映像信号が急変する行から数行に渡
る、ｉ＋２行目からｉ＋４行目まで画面が灰色がかっ
て、いわゆるスミア（汚れ）現象を引き起こすことがあ
った。
【００４３】この数行から数十行に渡るスミア現象を招
くと、液晶表示装置の画面が汚染されて見えるだけでな
く、液晶表示装置の鮮明さ（コントラスト）や色再現性
あるいは解像度が損なわれるという欠点があった。
くと、液晶表示装置の画面が汚染されて見えるだけでな
く、液晶表示装置の鮮明さ（コントラスト）や色再現性
あるいは解像度が損なわれるという欠点があった。
【００４４】
【発明が解決しようとする課題】本発明は上記の従来の
欠点に鑑みて成されたものであって、従来の如く、表示
領域のドレインラインが形成する対向共通電極との間あ
るいはゲートラインとの間の容量が小さく、またその対
向共通電極においても液晶を介しているためドレインラ
インに印加される電圧によってその容量が変化しやすい
ことにより、ビデオ信号の振幅の大きい映像信号（黒信
号）を液晶に書き込んだ場合、黒表示の横方向、即ちゲ
ート信号のスキャン方向（例えばゲート信号を表示装置
の向かって左側から入力する場合には左側から右側への
方向）が白表示であると発生する、数行から数十行に渡
って灰色から徐々に白になる現象のスミアを、ドレイン
ドライバと表示領域との間に付加容量を形成することに
より解消できる表示装置及びその製造方法を提供するこ
とを目的とする。
欠点に鑑みて成されたものであって、従来の如く、表示
領域のドレインラインが形成する対向共通電極との間あ
るいはゲートラインとの間の容量が小さく、またその対
向共通電極においても液晶を介しているためドレインラ
インに印加される電圧によってその容量が変化しやすい
ことにより、ビデオ信号の振幅の大きい映像信号（黒信
号）を液晶に書き込んだ場合、黒表示の横方向、即ちゲ
ート信号のスキャン方向（例えばゲート信号を表示装置
の向かって左側から入力する場合には左側から右側への
方向）が白表示であると発生する、数行から数十行に渡
って灰色から徐々に白になる現象のスミアを、ドレイン
ドライバと表示領域との間に付加容量を形成することに
より解消できる表示装置及びその製造方法を提供するこ
とを目的とする。
【００４５】
【課題を解決するための手段】請求項１の表示装置は、
表示画素駆動素子が設けられた表示領域と、前記表示領
域の周辺の少なくとも一部に配置され、前記表示領域の
前記表示画素駆動素子に映像信号を供給するドレインド
ライバと、前記表示領域の周辺の少なくとも一部に配置
され、前記表示領域の前記表示画素駆動素子に走査信号
を供給するゲートドライバと、前記映像信号を供給する
ため前記表示領域と前記ドレインドライバとの間を接続
するように設けられたドレインラインと、前記表示領域
と前記ドレインドライバとの間の領域に設けられた付加
容量電極と、前記ドレインラインと付加容量電極との間
に設けられた層間絶縁膜と、前記付加容量電極の下方に
設けられた絶縁膜と、前記絶縁膜の下方に設けられた下
部配線と、を備え、前記ドレインラインと前記付加容量
電極との間で容量が形成されていると共に前記下部配線
と前記付加容量電極との間で容量が形成されていること
をその要旨とする。
表示画素駆動素子が設けられた表示領域と、前記表示領
域の周辺の少なくとも一部に配置され、前記表示領域の
前記表示画素駆動素子に映像信号を供給するドレインド
ライバと、前記表示領域の周辺の少なくとも一部に配置
され、前記表示領域の前記表示画素駆動素子に走査信号
を供給するゲートドライバと、前記映像信号を供給する
ため前記表示領域と前記ドレインドライバとの間を接続
するように設けられたドレインラインと、前記表示領域
と前記ドレインドライバとの間の領域に設けられた付加
容量電極と、前記ドレインラインと付加容量電極との間
に設けられた層間絶縁膜と、前記付加容量電極の下方に
設けられた絶縁膜と、前記絶縁膜の下方に設けられた下
部配線と、を備え、前記ドレインラインと前記付加容量
電極との間で容量が形成されていると共に前記下部配線
と前記付加容量電極との間で容量が形成されていること
をその要旨とする。
【００４６】請求項２の表示装置は、請求項１に記載の
発明において、前記付加容量電極が複数に分割して設け
られていることをその要旨とする。
発明において、前記付加容量電極が複数に分割して設け
られていることをその要旨とする。
【００４７】請求項３の表示装置は、請求項１に記載の
発明において、前記層間絶縁膜にコンタクトホールが形
成されており、このコンタクトホール内の前記ドレイン
ラインと前記付加容量電極との間で容量が形成されてい
ることをその要旨とする。
発明において、前記層間絶縁膜にコンタクトホールが形
成されており、このコンタクトホール内の前記ドレイン
ラインと前記付加容量電極との間で容量が形成されてい
ることをその要旨とする。
【００４８】請求項４の表示装置は、請求項１に記載の
発明において、前記薄膜トランジスタのゲート電極と前
記付加容量電極とが同一材料で同時に形成されているこ
とをその要旨とする。
発明において、前記薄膜トランジスタのゲート電極と前
記付加容量電極とが同一材料で同時に形成されているこ
とをその要旨とする。
【００４９】請求項５の表示装置の製造方法は、表示画
素部と、該表示画素を駆動するドレインドライバ及びゲ
ートドライバからなる周辺駆動回路部とが同一基板上に
形成された表示装置の製造方法において、半導体基板ま
たは絶縁基板上に下部配線を形成する工程と、この下部
配線上に絶縁膜を形成する工程と、該絶縁膜上に付加容
量電極を形成する工程と、該付加容量電極上に層間絶縁
膜を形成する工程と、該層間絶縁膜上に、前記表示画素
部と、ドレインドライバとを電気的に接続するドレイン
ラインを形成する工程と、を経て、前記ドレインライン
と前記付加容量電極との間で容量を形成すると共に前記
下部配線と前記付加容量電極との間で容量を形成するこ
とをその要旨とする。
素部と、該表示画素を駆動するドレインドライバ及びゲ
ートドライバからなる周辺駆動回路部とが同一基板上に
形成された表示装置の製造方法において、半導体基板ま
たは絶縁基板上に下部配線を形成する工程と、この下部
配線上に絶縁膜を形成する工程と、該絶縁膜上に付加容
量電極を形成する工程と、該付加容量電極上に層間絶縁
膜を形成する工程と、該層間絶縁膜上に、前記表示画素
部と、ドレインドライバとを電気的に接続するドレイン
ラインを形成する工程と、を経て、前記ドレインライン
と前記付加容量電極との間で容量を形成すると共に前記
下部配線と前記付加容量電極との間で容量を形成するこ
とをその要旨とする。
【００５０】請求項６の表示装置の製造方法は、表示画
素部と、該表示画素を駆動するドレインドライバ及びゲ
ートドライバからなる周辺駆動回路部とが同一基板上に
形成された表示装置の製造方法において、少なくとも表
面が絶縁体の基板上に半導体膜を堆積する工程と、該半
導体膜を表示画素部と周辺回路部と付加容量部に分離す
る工程と、前記分離された半導体膜上に絶縁膜を形成し
て、表示画素部及び周辺回路の駆動素子の絶縁膜と付加
容量部の付加容量絶縁膜とを作製する工程と、該絶縁膜
上に不純物遮蔽膜を形成する工程と、該不純物遮蔽膜の
隙間から前記半導体膜に不純物を導入して、表示画素部
及び周辺回路部の下部電極と付加容量部の下部配線とを
作製する工程と、前記不純物遮蔽膜を除去する工程と、
前記絶縁膜上に低抵抗物質を堆積して、表示画素部及び
周辺回路部の中部電極と付加容量部の付加容量線とを作
製すると共に前記下部配線と前記付加容量線との間で容
量を形成する工程と、前記低抵抗物質、前記絶縁膜及び
前記基板上に層間絶縁膜を堆積する工程と、前記表示画
素部及び周辺回路部の下部電極上の前記層間絶縁膜及び
前記絶縁膜を除去してコンタクトホールを形成する工程
と、該コンタクトホール及び前記層間絶縁膜上に配線材
料を形成して、前記下部電極と配線材料とを接触させ、
前記配線材料と前記付加容量線との間で容量を形成する
と共に、前記表示電極部の上部配線と付加容量部との
間、前記周辺回路部の上部電極と外部回路との間、付加
容量部の上部配線と周辺回路部との間に配線を作製する
工程と、前記上部配線に画素電極を接続する工程と、少
なくとも該画素電極上に配向膜を形成する工程と、前記
基板と、対向する対向配向膜、対向電極とが有る対向基
板との間に電気光学物質を挟持する工程とを備えたこと
をその要旨とする。
素部と、該表示画素を駆動するドレインドライバ及びゲ
ートドライバからなる周辺駆動回路部とが同一基板上に
形成された表示装置の製造方法において、少なくとも表
面が絶縁体の基板上に半導体膜を堆積する工程と、該半
導体膜を表示画素部と周辺回路部と付加容量部に分離す
る工程と、前記分離された半導体膜上に絶縁膜を形成し
て、表示画素部及び周辺回路の駆動素子の絶縁膜と付加
容量部の付加容量絶縁膜とを作製する工程と、該絶縁膜
上に不純物遮蔽膜を形成する工程と、該不純物遮蔽膜の
隙間から前記半導体膜に不純物を導入して、表示画素部
及び周辺回路部の下部電極と付加容量部の下部配線とを
作製する工程と、前記不純物遮蔽膜を除去する工程と、
前記絶縁膜上に低抵抗物質を堆積して、表示画素部及び
周辺回路部の中部電極と付加容量部の付加容量線とを作
製すると共に前記下部配線と前記付加容量線との間で容
量を形成する工程と、前記低抵抗物質、前記絶縁膜及び
前記基板上に層間絶縁膜を堆積する工程と、前記表示画
素部及び周辺回路部の下部電極上の前記層間絶縁膜及び
前記絶縁膜を除去してコンタクトホールを形成する工程
と、該コンタクトホール及び前記層間絶縁膜上に配線材
料を形成して、前記下部電極と配線材料とを接触させ、
前記配線材料と前記付加容量線との間で容量を形成する
と共に、前記表示電極部の上部配線と付加容量部との
間、前記周辺回路部の上部電極と外部回路との間、付加
容量部の上部配線と周辺回路部との間に配線を作製する
工程と、前記上部配線に画素電極を接続する工程と、少
なくとも該画素電極上に配向膜を形成する工程と、前記
基板と、対向する対向配向膜、対向電極とが有る対向基
板との間に電気光学物質を挟持する工程とを備えたこと
をその要旨とする。
【００５１】
【作用】図１３にサンプルトランジスタの近辺に大きな
容量を設ける本願発明の作用図を示す。
容量を設ける本願発明の作用図を示す。
【００５２】同図に示すように、ｉ＋１行目からｉ＋２
行目へと大きく映像信号Ｖｄが変化しても、先の映像信
号の影響を受けることは無く、光透過率Ｔは、映像信号
に合わせて急峻に変化するようになる。
行目へと大きく映像信号Ｖｄが変化しても、先の映像信
号の影響を受けることは無く、光透過率Ｔは、映像信号
に合わせて急峻に変化するようになる。
【００５３】本発明によれば、映像信号の変化率の高い
メリハリのきいた映像信号が、スミア現象を招くことな
くそのまま液晶表示装置上に再現されるので、高品位で
鮮明かつ色再現性の高い画面が表示される。
メリハリのきいた映像信号が、スミア現象を招くことな
くそのまま液晶表示装置上に再現されるので、高品位で
鮮明かつ色再現性の高い画面が表示される。
【００５４】また、映像信号の変化率の低い映像信号で
あっても、隣接する行の映像信号の影響を受けることが
ないので、液晶表示装置に元の信号に極めて近い階調表
現として表示され、光源からの光の反射率の場所毎の微
妙な違いに相当する艶が表現される。
あっても、隣接する行の映像信号の影響を受けることが
ないので、液晶表示装置に元の信号に極めて近い階調表
現として表示され、光源からの光の反射率の場所毎の微
妙な違いに相当する艶が表現される。
【００５５】
【実施例】以下に、本発明の表示装置について、周辺駆
動回路、即ちドライバ一体型液晶表示装置に応用した例
を説明する。
動回路、即ちドライバ一体型液晶表示装置に応用した例
を説明する。
【００５６】図１に本発明の構造を表す部分平面図を示
す。
す。
【００５７】同図に示す如く、本発明の特徴とする付加
容量は、表示画素がマトリクス状に多数ある表示領域２
８と、その表示画素に映像信号を入力するドレインドラ
イバ２４との間に複数に分割して設けられている。即
ち、表示駆動素子としてのＴＦＴのドレインに接続して
いるドレインライン２６は、ドレインドライバ２４に接
続されており、そのドレインライン２６はドレインドラ
イバ２４と表示領域２８との間で付加容量電極７と交差
している。ドレインライン２６は、コンタクトホール１
０で下層の多結晶シリコン膜と電気的に接続されてい
る。
容量は、表示画素がマトリクス状に多数ある表示領域２
８と、その表示画素に映像信号を入力するドレインドラ
イバ２４との間に複数に分割して設けられている。即
ち、表示駆動素子としてのＴＦＴのドレインに接続して
いるドレインライン２６は、ドレインドライバ２４に接
続されており、そのドレインライン２６はドレインドラ
イバ２４と表示領域２８との間で付加容量電極７と交差
している。ドレインライン２６は、コンタクトホール１
０で下層の多結晶シリコン膜と電気的に接続されてい
る。
【００５８】付加容量電極を分割した複数の短冊上の電
極で構成することにより、クラックを防止することがで
きるので、極めて低抵抗で熱処理による特性変化が小さ
いタングステンシリサイドを用いることができる。
極で構成することにより、クラックを防止することがで
きるので、極めて低抵抗で熱処理による特性変化が小さ
いタングステンシリサイドを用いることができる。
【００５９】本発明の付加容量は、従来の補助容量及び
寄生容量に比べて２倍以上の値を持つものである。
寄生容量に比べて２倍以上の値を持つものである。
【００６０】具体的には、画素数６４０×４００程度の
表示装置においては５〜１０ｐＦ以上である。
表示装置においては５〜１０ｐＦ以上である。
【００６１】図２に、図１中のＩＩ−ＩＩ線に沿った断
面図を示す。
面図を示す。
【００６２】同図に示す如く、ドレインドライバ２４と
表示領域２８との間に、石英ガラス製の絶縁基板１上に
燐（Ｐ）をドープした多結晶シリコン膜２、１０００〜
２０００ÅのＳｉＯ2製のゲート絶縁膜３、ボロンをド
ープした多結晶シリコン層とＴｉ、Ｍｏ、Ｗなどの金属
シリサイド層との２層構造の付加容量電極７、５０００
〜１０００ÅのＳｉＯ2製の層間絶縁膜９、Ａｌ製のド
レインライン２６を順次形成し、多結晶シリコン膜２と
付加容量電極７との間（図中のｄ）、ドレインライン２
６と付加容量電極７との間（図中のＤ）で付加容量を持
たせる。
表示領域２８との間に、石英ガラス製の絶縁基板１上に
燐（Ｐ）をドープした多結晶シリコン膜２、１０００〜
２０００ÅのＳｉＯ2製のゲート絶縁膜３、ボロンをド
ープした多結晶シリコン層とＴｉ、Ｍｏ、Ｗなどの金属
シリサイド層との２層構造の付加容量電極７、５０００
〜１０００ÅのＳｉＯ2製の層間絶縁膜９、Ａｌ製のド
レインライン２６を順次形成し、多結晶シリコン膜２と
付加容量電極７との間（図中のｄ）、ドレインライン２
６と付加容量電極７との間（図中のＤ）で付加容量を持
たせる。
【００６３】図３に、本発明のドライバ一体型液晶表示
装置全体の概略構成図を示す。
装置全体の概略構成図を示す。
【００６４】同図に示す如く、本発明のドライバ一体型
表示装置は、同一基板上に、表示駆動素子であるＴＦＴ
と接続された画素電極と、表示駆動素子を駆動するドレ
インドライバ及びゲートドライバからなる周辺駆動回路
とが形成された構成であり、また、表示領域とドレイン
ドライバとの間には付加容量電極が形成されている構成
である。
表示装置は、同一基板上に、表示駆動素子であるＴＦＴ
と接続された画素電極と、表示駆動素子を駆動するドレ
インドライバ及びゲートドライバからなる周辺駆動回路
とが形成された構成であり、また、表示領域とドレイン
ドライバとの間には付加容量電極が形成されている構成
である。
【００６５】同図では、１本しか表示していないが、実
際は複数本形成されている。また、ドレインドライバ及
びゲートドライバは、それぞれ表示装置の上下あるいは
左右に配置されているが、例えばドレインドライバが上
だけあるいは下だけでよいことは言うまでもない。ゲー
トドライバについても同様である。
際は複数本形成されている。また、ドレインドライバ及
びゲートドライバは、それぞれ表示装置の上下あるいは
左右に配置されているが、例えばドレインドライバが上
だけあるいは下だけでよいことは言うまでもない。ゲー
トドライバについても同様である。
【００６６】図４に、前述の図３中のＩＶ−ＩＶ線に沿
った本発明の液晶表示装置の部分断面図を示す。
った本発明の液晶表示装置の部分断面図を示す。
【００６７】図４は下部配線とドレインラインとを２ケ
所で接続している点が特徴である。
所で接続している点が特徴である。
【００６８】図４において、ドレインライン２６は、比
誘電率８の窒化シリコン製の層間絶縁膜に形成している
コンタクトホール１０を通じて、付加容量部の両端に接
続されている。
誘電率８の窒化シリコン製の層間絶縁膜に形成している
コンタクトホール１０を通じて、付加容量部の両端に接
続されている。
【００６９】付加容量電極７は、下層のＴＦＴのゲート
と同じ層のドープされた多結晶シリコン層と、上層のチ
タンシリサイド層とから形成されている。
と同じ層のドープされた多結晶シリコン層と、上層のチ
タンシリサイド層とから形成されている。
【００７０】付加容量は、主として厚さ１０００Åと薄
いゲート絶縁膜を挟んで、付加容量電極７とゲート絶縁
膜の下部に位置するドープされた多結晶シリコン膜との
間で形成される。
いゲート絶縁膜を挟んで、付加容量電極７とゲート絶縁
膜の下部に位置するドープされた多結晶シリコン膜との
間で形成される。
【００７１】また、図４の構成によれば、付加容量とし
て、コンタクトホール内のドレインラインと付加容量電
極の側面との間の容量が発生するので単位面積当りの付
加容量を最も大きくすることができる。
て、コンタクトホール内のドレインラインと付加容量電
極の側面との間の容量が発生するので単位面積当りの付
加容量を最も大きくすることができる。
【００７２】さらに、Ａｌで形成されたドレインライン
に万一断線が発生した場合でも、付加容量絶縁膜の下部
に位置するドープされた多結晶シリコン膜が断線を補修
してくれるという長所が発生する。
に万一断線が発生した場合でも、付加容量絶縁膜の下部
に位置するドープされた多結晶シリコン膜が断線を補修
してくれるという長所が発生する。
【００７３】続いて、本発明の付加容量電極をドレイン
ラインの下に形成する場合の長所を説明することにす
る。
ラインの下に形成する場合の長所を説明することにす
る。
【００７４】図５は、本発明の付加容量電極の配線図で
ある。
ある。
【００７５】図５に示すように、ドレインドライバとゲ
ートドライバに、外周の高電圧電源Ｖｄｄと内周の低電
圧電源Ｖｓｓとが接続されている。
ートドライバに、外周の高電圧電源Ｖｄｄと内周の低電
圧電源Ｖｓｓとが接続されている。
【００７６】特に、本発明の付加容量電極７をＶｓｓに
接続すると、Ｑ＝ＣＶで表されるＶを大きくすることが
でき、また、ＶｓｓとＶｄｄの分離も形成順序に従って
容易に実現できる。
接続すると、Ｑ＝ＣＶで表されるＶを大きくすることが
でき、また、ＶｓｓとＶｄｄの分離も形成順序に従って
容易に実現できる。
【００７７】最も容量が大きい先の実施例に対して、特
色を持った他の実施例について３つだけ以下に記述する
ことにする。
色を持った他の実施例について３つだけ以下に記述する
ことにする。
【００７８】図６は、下部配線とドレインラインとを１
個所で接続する本発明の液晶表示装置の断面図である。
個所で接続する本発明の液晶表示装置の断面図である。
【００７９】図６の下部配線とドレインラインとを１個
所で接続する構成によれば、付加容量部の面積をコンパ
クトにすることができる。
所で接続する構成によれば、付加容量部の面積をコンパ
クトにすることができる。
【００８０】また、図６に示すように、シール剤をドレ
インドライバまで覆うように形成すると基板上に一体形
成された周辺駆動回路を湿度から保護することができ
る。
インドライバまで覆うように形成すると基板上に一体形
成された周辺駆動回路を湿度から保護することができ
る。
【００８１】図７は、付加容量電極とドレインラインと
の間で付加容量を形成する本発明の液晶表示装置の断面
図である。
の間で付加容量を形成する本発明の液晶表示装置の断面
図である。
【００８２】図７の付加容量電極とドレインラインとの
間で付加容量を形成する構成によれば、最も基板側に近
い部分で外部回路と接続できる。
間で付加容量を形成する構成によれば、最も基板側に近
い部分で外部回路と接続できる。
【００８３】図８は、単一層の付加容量電極とドレイン
ラインとの間で付加容量を形成する本発明の液晶表示装
置の断面図である。
ラインとの間で付加容量を形成する本発明の液晶表示装
置の断面図である。
【００８４】図８の構造の付加容量電極は、全製造工程
が４００℃以下の温度でなされる場合に適用され、Ｔ
ｉ、Ｍｏ、Ｗなどの金属が用いられる。
が４００℃以下の温度でなされる場合に適用され、Ｔ
ｉ、Ｍｏ、Ｗなどの金属が用いられる。
【００８５】図８の単一層の付加容量電極とドレインラ
インとの間で付加容量を形成する構成によれば、付加容
量電極が薄いので層間絶縁膜を薄型化して図７より高い
容量にすることができる。
インとの間で付加容量を形成する構成によれば、付加容
量電極が薄いので層間絶縁膜を薄型化して図７より高い
容量にすることができる。
【００８６】図９に、前述の図３中のＩＶ−ＩＶ線に沿
った本発明の液晶表示装置の製造工程図を示す。 ＜工程１：図９（ａ）＞半導体または絶縁性を有する基
板１上に、ＬＰ−ＣＶＤ法により、多結晶シリコン膜２
を形成する。
った本発明の液晶表示装置の製造工程図を示す。 ＜工程１：図９（ａ）＞半導体または絶縁性を有する基
板１上に、ＬＰ−ＣＶＤ法により、多結晶シリコン膜２
を形成する。
【００８７】この多結晶シリコン膜２は、島状に、後の
補助容量部、表示駆動素子としてのＴＦＴ部、付加容量
部及びドレインドライバとしてのＴＦＴとなる領域にそ
れぞれ形成する。
補助容量部、表示駆動素子としてのＴＦＴ部、付加容量
部及びドレインドライバとしてのＴＦＴとなる領域にそ
れぞれ形成する。
【００８８】なお、次のように多結晶シリコン膜は、非
晶質シリコン膜を固相成長することにより形成してもよ
い。
晶質シリコン膜を固相成長することにより形成してもよ
い。
【００８９】まず、プラズマＣＶＤ法により、半導体ま
たは絶縁性を有する基板１上に非晶質シリコン膜を形成
する。その形成条件は、例えば、基板温度：５００〜６
００℃、ガス流量：ＳiＨ4；５０sccm、Ｈ2；４０scc
m、ＲＦパワー：４０Ｗである。また、半導体基板とし
ては、シリコン基板、砒化ガリウムなどであり、絶縁性
基板としては、ガラス、石英ガラス、高耐熱ガラス、高
耐熱樹脂、セラミックスなどのあらゆる絶縁材料による
基板を含むだけでなく、表面にシリコン膜などの絶縁膜
を設けた金属などの導電性基板、更には同じく表面にシ
リコン酸化膜などの絶縁膜を設けた半導体性基板をも含
むものとする。
たは絶縁性を有する基板１上に非晶質シリコン膜を形成
する。その形成条件は、例えば、基板温度：５００〜６
００℃、ガス流量：ＳiＨ4；５０sccm、Ｈ2；４０scc
m、ＲＦパワー：４０Ｗである。また、半導体基板とし
ては、シリコン基板、砒化ガリウムなどであり、絶縁性
基板としては、ガラス、石英ガラス、高耐熱ガラス、高
耐熱樹脂、セラミックスなどのあらゆる絶縁材料による
基板を含むだけでなく、表面にシリコン膜などの絶縁膜
を設けた金属などの導電性基板、更には同じく表面にシ
リコン酸化膜などの絶縁膜を設けた半導体性基板をも含
むものとする。
【００９０】次に、熱処理を施すことにより、非晶質シ
リコン膜を固相成長させて多結晶シリコン膜２とする。
その熱処理条件としては、例えば、基板温度：５００〜
６５０℃、処理時間：１０時間以上である。 ＜工程２：図９（ｂ）＞多結晶シリコン膜２上にゲート
絶縁膜３であるＨＴＯ（High Temperature Oxide）膜を
形成する。ＨＴＯ膜は、成膜温度：約１０００℃、ガス
材料：飽和水蒸気で約１０００Å程度成膜する。
リコン膜を固相成長させて多結晶シリコン膜２とする。
その熱処理条件としては、例えば、基板温度：５００〜
６５０℃、処理時間：１０時間以上である。 ＜工程２：図９（ｂ）＞多結晶シリコン膜２上にゲート
絶縁膜３であるＨＴＯ（High Temperature Oxide）膜を
形成する。ＨＴＯ膜は、成膜温度：約１０００℃、ガス
材料：飽和水蒸気で約１０００Å程度成膜する。
【００９１】次に、後にイオン注入法により燐（Ｐ）を
注入する領域以外のゲート絶縁膜の上に、レジスト膜４
でマスクを形成する。
注入する領域以外のゲート絶縁膜の上に、レジスト膜４
でマスクを形成する。
【００９２】なお、ゲート絶縁膜の形成方法としては、
ＬＰ−ＣＶＤ法、ＡＰ−ＣＶＤ（Atmosphere Pressure-
chemical Vapor Deposition：常圧ＣＶＤ）法、スパッ
タ法、熱酸化法などがある。
ＬＰ−ＣＶＤ法、ＡＰ−ＣＶＤ（Atmosphere Pressure-
chemical Vapor Deposition：常圧ＣＶＤ）法、スパッ
タ法、熱酸化法などがある。
【００９３】ＬＰ−ＣＶＤ法の場合には、Ｏ2ガスとＳ
ｉＨ4ガスとをＯ2／ＳｉＨ4＝５〜２００として、成膜
温度：４００〜４５０℃で圧力１Ｔorrで、また、ＡＰ
−ＣＶＤ法の場合には、Ｏ2ガスとＳｉＨ4ガスとをＯ2
／ＳｉＨ4＝３〜１０として、成膜温度：４００〜４５
０℃で、スパッタ法の場合には、圧力：５×１０ー4〜
５×１０ー3Ｔorr、ＲＦパワー：３００Ｗで、熱酸化法
は、常圧、温度８００℃、酸 素雰囲気中で絶縁膜をそ
れぞれ形成する。 ＜工程３：図９（ｃ）＞前記レジスト膜４をマスクとし
て多結晶シリコン膜２にイオン注入法を用いて燐（Ｐ）
を注入し、ｎ+型多結晶シリコン膜とする。
ｉＨ4ガスとをＯ2／ＳｉＨ4＝５〜２００として、成膜
温度：４００〜４５０℃で圧力１Ｔorrで、また、ＡＰ
−ＣＶＤ法の場合には、Ｏ2ガスとＳｉＨ4ガスとをＯ2
／ＳｉＨ4＝３〜１０として、成膜温度：４００〜４５
０℃で、スパッタ法の場合には、圧力：５×１０ー4〜
５×１０ー3Ｔorr、ＲＦパワー：３００Ｗで、熱酸化法
は、常圧、温度８００℃、酸 素雰囲気中で絶縁膜をそ
れぞれ形成する。 ＜工程３：図９（ｃ）＞前記レジスト膜４をマスクとし
て多結晶シリコン膜２にイオン注入法を用いて燐（Ｐ）
を注入し、ｎ+型多結晶シリコン膜とする。
【００９４】その後、レジスト膜４を除去し、ゲート絶
縁膜３の上の各領域に、表示駆動素子のＴＦＴｔ１のゲ
ート電極５並びにゲートライン６、付加容量電極７、ド
レインドライバのＴＦＴｔ２のゲート電極８を形成す
る。各電極は、ＬＰ−ＣＶＤ法にて多結晶シリコン膜
（ｐ−Ｓｉ）を１０００Å乃至２０００Å成膜し、その
上にタングステンシリサイド（ＷＳｉ）膜を１０００Å
乃至２０００Å成膜して、その後ホトリソ法でエッチン
グを行って形成する。これらの各電極は、同一材料で同
時に形成できるので、工程が極めて効率的である。
縁膜３の上の各領域に、表示駆動素子のＴＦＴｔ１のゲ
ート電極５並びにゲートライン６、付加容量電極７、ド
レインドライバのＴＦＴｔ２のゲート電極８を形成す
る。各電極は、ＬＰ−ＣＶＤ法にて多結晶シリコン膜
（ｐ−Ｓｉ）を１０００Å乃至２０００Å成膜し、その
上にタングステンシリサイド（ＷＳｉ）膜を１０００Å
乃至２０００Å成膜して、その後ホトリソ法でエッチン
グを行って形成する。これらの各電極は、同一材料で同
時に形成できるので、工程が極めて効率的である。
【００９５】また各電極は金属、例えばアルミニウム、
クロム、モリブデン等を蒸着法またはスパッタ法によっ
て形成してもよい。
クロム、モリブデン等を蒸着法またはスパッタ法によっ
て形成してもよい。
【００９６】なお、表示駆動素子のＴＦＴｔ１及びドレ
インドライバのＴＦＴｔ２を形成する多結晶シリコン膜
２はそれらの能動層となり、ゲート電極５、８の両側の
その能動層にはドレイン領域及びソース領域を形成す
る。 ＜工程４：図９（ｄ）＞前述の基板上に形成した各電極
等を全て覆うように、層間絶縁膜を７０００Å乃至１０
０００Å形成する。 ＜工程５：図９（ｅ）＞異方性エッチングにより層間絶
縁膜９にコンタクトホール１０を形成する。
インドライバのＴＦＴｔ２を形成する多結晶シリコン膜
２はそれらの能動層となり、ゲート電極５、８の両側の
その能動層にはドレイン領域及びソース領域を形成す
る。 ＜工程４：図９（ｄ）＞前述の基板上に形成した各電極
等を全て覆うように、層間絶縁膜を７０００Å乃至１０
０００Å形成する。 ＜工程５：図９（ｅ）＞異方性エッチングにより層間絶
縁膜９にコンタクトホール１０を形成する。
【００９７】そのコンタクトホール１０を形成する領域
は、表示駆動素子のＴＦＴｔ１のドレイン領域１２及び
ソース領域１１、付加容量電極７の両側、ドレインドラ
イバのＴＦＴｔ２のドレイン領域１３及びソース領域１
４である。
は、表示駆動素子のＴＦＴｔ１のドレイン領域１２及び
ソース領域１１、付加容量電極７の両側、ドレインドラ
イバのＴＦＴｔ２のドレイン領域１３及びソース領域１
４である。
【００９８】まず、表示駆動素子のＴＦＴｔ１において
は、コンタクトホール１０によって、表示駆動素子のＴ
ＦＴのソース領域１１が、後に形成する画素電極１７が
電気的に接続している。またドレイン電極１６及びソー
ス電極１５を金属、例えばアルミニウム、クロム、モリ
ブデン等を蒸着法またはスパッタ法によって５０００Å
乃至１００００Å形成し、ドレイン電極１６とドレイン
領域１２、ソース電極１５とソース領域１１とを、それ
ぞれ電気的に接続する。
は、コンタクトホール１０によって、表示駆動素子のＴ
ＦＴのソース領域１１が、後に形成する画素電極１７が
電気的に接続している。またドレイン電極１６及びソー
ス電極１５を金属、例えばアルミニウム、クロム、モリ
ブデン等を蒸着法またはスパッタ法によって５０００Å
乃至１００００Å形成し、ドレイン電極１６とドレイン
領域１２、ソース電極１５とソース領域１１とを、それ
ぞれ電気的に接続する。
【００９９】次に、ドレインドライバのＴＦＴｔ２にお
いては、ドレイン領域１４はＴＦＴに隣接するシフトレ
ジスタ（図示せず）に電気的に接続しており、ソース領
域１３は付加容量電極多結晶シリコン膜と電気的に接続
している。本実施例において、ドレインドライバのＴＦ
Ｔのソース領域と付加容量電極の片側とのコンタクトホ
ール１０は共通にしているが、もちろんそれぞれに設け
る構造でもよい。
いては、ドレイン領域１４はＴＦＴに隣接するシフトレ
ジスタ（図示せず）に電気的に接続しており、ソース領
域１３は付加容量電極多結晶シリコン膜と電気的に接続
している。本実施例において、ドレインドライバのＴＦ
Ｔのソース領域と付加容量電極の片側とのコンタクトホ
ール１０は共通にしているが、もちろんそれぞれに設け
る構造でもよい。
【０１００】次に、スパッタ法により、画素部の層間絶
縁膜９の上にＩＴＯからなる画素電極１７を１０００Å
乃至２０００Å形成する。 ＜工程６：図９（ｆ）＞以上の工程によって形成された
補助容量電極２７、表示駆動素子のＴＦＴｔ１、付加容
量電極７、ドレインドライバのＴＦＴｔ２を含む基板
（以下、ＴＦＴ基板１と称する）の全領域に配向膜１８
を形成する。
縁膜９の上にＩＴＯからなる画素電極１７を１０００Å
乃至２０００Å形成する。 ＜工程６：図９（ｆ）＞以上の工程によって形成された
補助容量電極２７、表示駆動素子のＴＦＴｔ１、付加容
量電極７、ドレインドライバのＴＦＴｔ２を含む基板
（以下、ＴＦＴ基板１と称する）の全領域に配向膜１８
を形成する。
【０１０１】また、このＴＦＴ基板１に対向した対向基
板１９上に、ＩＴＯ等からなる共通電極２０及び配向膜
２１を順次形成する。
板１９上に、ＩＴＯ等からなる共通電極２０及び配向膜
２１を順次形成する。
【０１０２】これらの２つの基板の周辺近傍をシール剤
２２で貼り合わせる。シール剤で囲まれた内側が表示領
域となる。その領域に液晶２３を充填して、液晶表示装
置が完成する。
２２で貼り合わせる。シール剤で囲まれた内側が表示領
域となる。その領域に液晶２３を充填して、液晶表示装
置が完成する。
【０１０３】ここで、本実施例においては多結晶シリコ
ン膜の形成方法として、固相成長法でなく溶融再結晶化
法を用いてもよい。溶融再結晶化法は、非晶質シリコン
膜の表面だけを溶融させて再結晶化しながら基板温度を
６００℃以下に保つ方法であり、レーザーアニール法や
ＲＴＡ（Rapid Thermal Annealing）法がある。レーザ
ーアニール法は、非晶質シリコン膜の表面にレーザーを
照射して加熱溶融させる方法である。ＲＴＡ法は、非晶
質シリコン膜の表面にランプ光を照射して加熱溶融させ
る方法である。
ン膜の形成方法として、固相成長法でなく溶融再結晶化
法を用いてもよい。溶融再結晶化法は、非晶質シリコン
膜の表面だけを溶融させて再結晶化しながら基板温度を
６００℃以下に保つ方法であり、レーザーアニール法や
ＲＴＡ（Rapid Thermal Annealing）法がある。レーザ
ーアニール法は、非晶質シリコン膜の表面にレーザーを
照射して加熱溶融させる方法である。ＲＴＡ法は、非晶
質シリコン膜の表面にランプ光を照射して加熱溶融させ
る方法である。
【０１０４】また、非晶質シリコン膜の形成方法とし
て、上記実施例においてはプラズマＣＶＤ法を用いた
が、それ以外のＣＶＤ法またはＰＶＤ（Physical Vapor
Deposition）法を用いて形成することもできる。ＣＶ
Ｄ法としては、常圧ＣＶＤ法、減圧ＣＶＤ法、プラズマ
ＣＶＤ法、光励起ＣＶＤ法などがある。ＰＶＤ法として
は、蒸着法、ＥＢ（Electron Beam Deposition）法、Ｍ
ＢＥ（Molecular Beam Epitaxy）法、スパッタ法などが
ある。
て、上記実施例においてはプラズマＣＶＤ法を用いた
が、それ以外のＣＶＤ法またはＰＶＤ（Physical Vapor
Deposition）法を用いて形成することもできる。ＣＶ
Ｄ法としては、常圧ＣＶＤ法、減圧ＣＶＤ法、プラズマ
ＣＶＤ法、光励起ＣＶＤ法などがある。ＰＶＤ法として
は、蒸着法、ＥＢ（Electron Beam Deposition）法、Ｍ
ＢＥ（Molecular Beam Epitaxy）法、スパッタ法などが
ある。
【０１０５】ここまでの構成で、付加容量電極は複数に
分けてきたが、図１０に示すようにドレインドライバと
表示領域間に１個だけ設けても良い。
分けてきたが、図１０に示すようにドレインドライバと
表示領域間に１個だけ設けても良い。
【０１０６】このように、本願発明では、ドレインドラ
イバと表示領域間に付加容量を付与するものである。
イバと表示領域間に付加容量を付与するものである。
【０１０７】図１１に、本願発明の等価回路図を示す。
【０１０８】図１１に示すように、本願発明では、ドレ
インドライバ２４とＴＦＴとの間のドレインライン２６
に付加容量が接続されている。
インドライバ２４とＴＦＴとの間のドレインライン２６
に付加容量が接続されている。
【０１０９】それから、図１２は、試験がしやすい本願
発明の液晶表示装置の断面図である。
発明の液晶表示装置の断面図である。
【０１１０】即ち、下部配線の半導体層を周辺駆動回路
の半導体層と分離すると故障した場合、どの部分に欠陥
が発生したかをたやすく判別することができる。
の半導体層と分離すると故障した場合、どの部分に欠陥
が発生したかをたやすく判別することができる。
【０１１１】寄生容量より大きな付加容量を付与する本
願発明の構成によれば、液晶表示装置のスミア現象が解
消される。
願発明の構成によれば、液晶表示装置のスミア現象が解
消される。
【０１１２】図１３はスミア現象が解消された本願構成
による光学特性図である。
による光学特性図である。
【０１１３】図１３に示されるように、ｉ＋１行目とｉ
＋２行目との間で映像信号Ｖｄが急変しても、光透過率
（Ｔ）が即応するようになった。
＋２行目との間で映像信号Ｖｄが急変しても、光透過率
（Ｔ）が即応するようになった。
【０１１４】尚、図１３中の付加容量電極の電位、即ち
Ｖａは対向共通電極電位Ｖｃ以下に設定される。
Ｖａは対向共通電極電位Ｖｃ以下に設定される。
【０１１５】次に、上記のように製造された多結晶シリ
コンＴＦＴを画素駆動素子として用いた透過型ＬＣＤの
画素部の構造について説明する。
コンＴＦＴを画素駆動素子として用いた透過型ＬＣＤの
画素部の構造について説明する。
【０１１６】図１４に、本実施例のアクティブマトリク
ス方式ＬＣＤのブロック構成を示す。
ス方式ＬＣＤのブロック構成を示す。
【０１１７】画素部には各ゲートラインＧ1・・・Ｇm，
Ｇm+1・・・Ｇiと各ドレインラインＤ1・・・Ｄn，Ｄ
n+1・・・Ｄj とが配置されている。各ゲートラインと
各ドレインラインとはそれぞれ直交し、その直交部分に
画素部が設けられている。そして、各ゲートラインはゲ
ートドライバに接続され、ゲート信号が印加されるよう
になっている。また、各ドレインラインはドレインドラ
イバに接続され、データ信号が印加されるようになって
いる。これらのドライバによって周辺駆動回路部が構成
されている。そして、各ドライバのうち少なくともいず
れか一方を画素部と同一基板上に形成したＬＣＤがドラ
イバ一体型ＬＣＤである。
Ｇm+1・・・Ｇiと各ドレインラインＤ1・・・Ｄn，Ｄ
n+1・・・Ｄj とが配置されている。各ゲートラインと
各ドレインラインとはそれぞれ直交し、その直交部分に
画素部が設けられている。そして、各ゲートラインはゲ
ートドライバに接続され、ゲート信号が印加されるよう
になっている。また、各ドレインラインはドレインドラ
イバに接続され、データ信号が印加されるようになって
いる。これらのドライバによって周辺駆動回路部が構成
されている。そして、各ドライバのうち少なくともいず
れか一方を画素部と同一基板上に形成したＬＣＤがドラ
イバ一体型ＬＣＤである。
【０１１８】
【発明の効果】以上のように、本発明の表示装置によれ
ば、ドレインドライバと表示領域との間に、ドレインラ
インと他の電極との間における容量よりも十分に大きい
付加容量をサンプリングトランジスタの近傍に設けるこ
とにより安定した容量を確保できるため、ビデオ信号の
振幅の大きい映像信号（黒信号）を液晶に書き込んだ場
合に発生するスミア現象を解消でき、コントラスト、解
像度等の特性の向上を図れるので、表示装置の画像品質
の向上が図れる。
ば、ドレインドライバと表示領域との間に、ドレインラ
インと他の電極との間における容量よりも十分に大きい
付加容量をサンプリングトランジスタの近傍に設けるこ
とにより安定した容量を確保できるため、ビデオ信号の
振幅の大きい映像信号（黒信号）を液晶に書き込んだ場
合に発生するスミア現象を解消でき、コントラスト、解
像度等の特性の向上を図れるので、表示装置の画像品質
の向上が図れる。
【図１】本発明の表示装置の部分平面図である。
【図２】本発明の表示装置の部分断面図である。
【図３】本発明の表示装置の全体概略構成図である。
【図４】本発明の表示装置の部分断面図である。
【図５】本発明の表示装置の配線図である。
【図６】本発明の表示装置の他の実施例を示す部分断面
図である。
図である。
【図７】本発明の表示装置のさらに他の実施例を示す部
分断面図である。
分断面図である。
【図８】本発明の表示装置のさらに他の実施例を示す部
分断面図である。
分断面図である。
【図９】本発明の表示装置の製造工程図である。
【図１０】本発明の表示装置の他の実施例を示す平面図
である。
である。
【図１１】本発明の表示装置の等価回路である。
【図１２】本発明の表示装置のさらに他の実施例を示す
部分断面図である。
部分断面図である。
【図１３】本発明の表示装置の特性を表す特性図であ
る。
る。
【図１４】本発明の表示装置のさらに他の実施例を示す
部分断面図である。
部分断面図である。
【図１５】従来の表示装置の全体概略構成図である。
【図１６】従来の表示装置の画素部の構成平面図であ
る。
る。
【図１７】従来の表示装置の等価回路図である。
【図１８】従来の表示装置の部分断面図である。
【図１９】従来の表示装置の製造工程図断面図である。
【図２０】従来の表示装置の特性図である。
１ 基板 ２ 多結晶シリコン膜 ３ ゲート絶縁膜 ４ レジスト膜 ５ ゲート電極 ６ ゲートライン ７ 付加容量電極 ８ ゲート電極 ９ 層間絶縁膜 １０ コンタクトホール １１ ソース領域 １２ ドレイン領域 １３ ドレイン領域 １４ ソース領域 １５ ソース電極 １６ ドレイン電極 １７ 画素電極 １８ 配向膜 １９ 対向電極 ２０ 共通電極 ２１ 配向膜 ２２ シール剤 ２３ 液晶 ２４ ドレインドライバ ２５ ゲートドライバ ２６ ドレインドライバ ２７ 補助容量電極 ２８ 表示領域 ２９ シフトレジスタ ３０ サンプリングトランジスタ Ｓ ソース Ｄ ドレイン Ｇ ゲート ＬＣ 液晶セル
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−11272（ＪＰ，Ａ) 特開 平７−28090（ＪＰ，Ａ) 特開 昭61−121081（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1362 G02F 1/1345 G02F 1/133 G09F 9/30 G09G 3/36
Claims (6)
- 【請求項１】 表示画素駆動素子が設けられた表示領域
と、 前記表示領域の周辺の少なくとも一部に配置され、前記
表示領域の前記表示画素駆動素子に映像信号を供給する
ドレインドライバと、 前記表示領域の周辺の少なくとも一部に配置され、前記
表示領域の前記表示画素駆動素子に走査信号を供給する
ゲートドライバと、 前記映像信号を供給するため前記表示領域と前記ドレイ
ンドライバとの間を接続するように設けられたドレイン
ラインと、 前記表示領域と前記ドレインドライバとの間の領域に設
けられた付加容量電極と、 前記ドレインラインと付加容量電極との間に設けられた
層間絶縁膜と、 前記付加容量電極の下方に設けられた絶縁膜と、 前記絶縁膜の下方に設けられた下部配線と、 を備え、前記ドレインラインと前記付加容量電極との間
で容量が形成されていると共に前記下部配線と前記付加
容量電極との間で容量が形成されていることを特徴とし
た表示装置。 - 【請求項２】 前記付加容量電極が複数に分割して設け
られていることを特徴とした請求項１に記載の表示装
置。 - 【請求項３】 前記層間絶縁膜にコンタクトホールが形
成されており、このコンタクトホール内の前記ドレイン
ラインと前記付加容量電極との間で容量が形成されてい
ることを特徴とした請求項１に記載の表示装置。 - 【請求項４】 前記薄膜トランジスタのゲート電極と前
記付加容量電極とが同一材料で同時に形成されているこ
とを特徴とした請求項１に記載の表示装置。 - 【請求項５】 表示画素部と、該表示画素を駆動するド
レインドライバ及びゲートドライバからなる周辺駆動回
路部とが同一基板上に形成された表示装置の製造方法に
おいて、 半導体基板または絶縁基板上に下部配線を形成する工程
と、 この下部配線上に絶縁膜を形成する工程と、 該絶縁膜上に付加容量電極を形成する工程と、 該付加容量電極上に層間絶縁膜を形成する工程と、 該層間絶縁膜上に、前記表示画素部と、ドレインドライ
バとを電気的に接続するドレインラインを形成する工程
と、 を経て、前記ドレインラインと前記付加容量電極との間
で容量を形成すると共に前記下部配線と前記付加容量電
極との間で容量を形成することを特徴とする表示装置の
製造方法。 - 【請求項６】 表示画素部と、該表示画素を駆動するド
レインドライバ及びゲートドライバからなる周辺駆動回
路部とが同一基板上に形成された表示装置の製造方法に
おいて、 少なくとも表面が絶縁体の基板上に半導体膜を堆積する
工程と、 該半導体膜を表示画素部と周辺回路部と付加容量部に分
離する工程と、 前記分離された半導体膜上に絶縁膜を形成して、表示画
素部及び周辺回路の駆動素子の絶縁膜と付加容量部の付
加容量絶縁膜とを作製する工程と、 該絶縁膜上に不純物遮蔽膜を形成する工程と、 該不純物遮蔽膜の隙間から前記半導体膜に不純物を導入
して、表示画素部及び周辺回路部の下部電極と付加容量
部の下部配線とを作製する工程と、 前記不純物遮蔽膜を除去する工程と、 前記絶縁膜上に低抵抗物質を堆積して、表示画素部及び
周辺回路部の中部電極と付加容量部の付加容量線とを作
製すると共に前記下部配線と前記付加容量線との間で容
量を形成する工程と、 前記低抵抗物質、前記絶縁膜及び前記基板上に層間絶縁
膜を堆積する工程と、 前記表示画素部及び周辺回路部の下部電極上の前記層間
絶縁膜及び前記絶縁膜を除去してコンタクトホールを形
成する工程と、 該コンタクトホール及び前記層間絶縁膜上に配線材料を
形成して、前記下部電極と配線材料とを接触させ、前記
配線材料と前記付加容量線との間で容量を形成すると共
に、前記表示電極部の上部配線と付加容量部との間、前
記周辺回路部の上部電極と外部回路との間、付加容量部
の上部配線と周辺回路部との間に配線を作製する工程
と、 前記上部配線に画素電極を接続する工程と、 少なくとも該画素電極上に配向膜を形成する工程と、 前記基板と、対向する対向配向膜、対向電極とが有る対
向基板との間に電気光学物質を挟持する工程とを備えた
ことを特徴とする表示装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7398195A JP3081497B2 (ja) | 1995-03-30 | 1995-03-30 | 表示装置及びその製造方法 |
| KR1019960008125A KR100418008B1 (ko) | 1995-03-30 | 1996-03-25 | 표시장치및그제조방법 |
| US08/622,841 US6108055A (en) | 1995-03-30 | 1996-03-27 | Display and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7398195A JP3081497B2 (ja) | 1995-03-30 | 1995-03-30 | 表示装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08271927A JPH08271927A (ja) | 1996-10-18 |
| JP3081497B2 true JP3081497B2 (ja) | 2000-08-28 |
Family
ID=13533796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7398195A Expired - Lifetime JP3081497B2 (ja) | 1995-03-30 | 1995-03-30 | 表示装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6108055A (ja) |
| JP (1) | JP3081497B2 (ja) |
| KR (1) | KR100418008B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3759999B2 (ja) * | 1996-07-16 | 2006-03-29 | 株式会社半導体エネルギー研究所 | 半導体装置、液晶表示装置、ｅｌ装置、ｔｖカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、ｔｖプロジェクション装置及びビデオカメラ |
| JP3897873B2 (ja) * | 1997-09-11 | 2007-03-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置の駆動回路 |
| GB9825314D0 (en) * | 1998-11-20 | 1999-01-13 | Koninkl Philips Electronics Nv | Active matrix liquid crystal display devices |
| KR100606961B1 (ko) * | 2000-12-21 | 2006-08-01 | 엘지.필립스 엘시디 주식회사 | Ｔｆｔ－ｌｃｄ 모듈 |
| US7088323B2 (en) | 2000-12-21 | 2006-08-08 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for fabricating the same |
| KR100827328B1 (ko) * | 2001-10-10 | 2008-05-06 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판의 스토리지 캐패시터 구조 및 이의 제조방법 |
| JP2003179068A (ja) * | 2001-12-12 | 2003-06-27 | Hitachi Ltd | 画像表示装置およびその製造方法 |
| JP5151478B2 (ja) * | 2005-05-25 | 2013-02-27 | 日産化学工業株式会社 | 液晶配向処理剤及びそれを用いた液晶表示素子 |
| JP4665167B2 (ja) * | 2005-06-29 | 2011-04-06 | ソニー株式会社 | ステレオ画像処理装置、ステレオ画像処理方法およびステレオ画像処理用プログラム |
| US7646015B2 (en) * | 2006-10-31 | 2010-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device and semiconductor device |
| US8248081B2 (en) | 2007-09-06 | 2012-08-21 | Cypress Semiconductor Corporation | Calibration of single-layer touch-sensor device |
| US8432170B1 (en) * | 2012-03-14 | 2013-04-30 | Cypress Semiconductor Corporation | Integrated capacitance model circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61277926A (ja) * | 1985-05-31 | 1986-12-08 | Kyocera Corp | 液晶表示モジユ−ル |
| DE3854163T2 (de) * | 1987-01-09 | 1996-04-04 | Hitachi Ltd | Verfahren und Schaltung zum Abtasten von kapazitiven Belastungen. |
| JPS63175832A (ja) * | 1987-01-16 | 1988-07-20 | Hosiden Electronics Co Ltd | アクテイブマトリクス液晶表示装置 |
| JPS649424A (en) * | 1987-07-02 | 1989-01-12 | Optrex Kk | Liquid crystal display element |
| JPH0444014A (ja) * | 1990-06-11 | 1992-02-13 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
| JP3047522B2 (ja) * | 1991-07-04 | 2000-05-29 | 株式会社日立製作所 | アクティブマトリクス基板を用いた液晶表示装置 |
| JPH0728090A (ja) * | 1993-07-14 | 1995-01-31 | Toshiba Corp | 液晶表示装置及びその製造方法 |
-
1995
- 1995-03-30 JP JP7398195A patent/JP3081497B2/ja not_active Expired - Lifetime
-
1996
- 1996-03-25 KR KR1019960008125A patent/KR100418008B1/ko not_active IP Right Cessation
- 1996-03-27 US US08/622,841 patent/US6108055A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08271927A (ja) | 1996-10-18 |
| KR100418008B1 (ko) | 2004-04-30 |
| US6108055A (en) | 2000-08-22 |
| KR960035119A (ko) | 1996-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4759610A (en) | Active matrix display with capacitive light shield | |
| KR100190041B1 (ko) | 액정표시장치의 제조방법 | |
| US6184948B1 (en) | Liquid crystal display device having a plurality of error detecting shorting bars and a method of manufacturing the same | |
| US5185601A (en) | Active matrix liquid crystal display apparatus and method of producing the same | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JPH10213809A (ja) | 液晶表示装置及びその製造方法 | |
| JP3081497B2 (ja) | 表示装置及びその製造方法 | |
| JP2003307748A (ja) | 液晶表示装置及びその製造方法 | |
| US7932963B2 (en) | Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same | |
| JP4703258B2 (ja) | 薄膜トランジスタ基板及び液晶表示パネル | |
| JP2803713B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| US6876404B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JPH10339888A (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| US7064351B2 (en) | Circuit array substrate | |
| JPH06160875A (ja) | 液晶表示装置 | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JP2004347779A (ja) | 電気光学装置用基板及びその製造方法並びに電気光学装置 | |
| JPH0736061A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2947299B2 (ja) | マトリックス型表示装置 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH01227127A (ja) | 薄膜トランジスタアレイ | |
| KR100243813B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH11326949A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH1026769A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080623 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |