DE3853046T2 - Halbleiter-Speicheranordnung mit einem Metallfilm auf Aluminiumgrundlage und einem Metallfilm auf hochschmelzender Metallsilicidgrundlage. - Google Patents
Halbleiter-Speicheranordnung mit einem Metallfilm auf Aluminiumgrundlage und einem Metallfilm auf hochschmelzender Metallsilicidgrundlage.Info
- Publication number
- DE3853046T2 DE3853046T2 DE3853046T DE3853046T DE3853046T2 DE 3853046 T2 DE3853046 T2 DE 3853046T2 DE 3853046 T DE3853046 T DE 3853046T DE 3853046 T DE3853046 T DE 3853046T DE 3853046 T2 DE3853046 T2 DE 3853046T2
- Authority
- DE
- Germany
- Prior art keywords
- film
- memory device
- semiconductor memory
- insulating film
- based metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 229910052782 aluminium Inorganic materials 0.000 title claims description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims description 23
- 229910021332 silicide Inorganic materials 0.000 title claims description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims description 20
- 229910052751 metal Inorganic materials 0.000 title claims description 6
- 239000002184 metal Substances 0.000 title claims description 6
- 238000002844 melting Methods 0.000 title 1
- 238000001465 metallisation Methods 0.000 claims description 47
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 239000003870 refractory metal Substances 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 6
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 6
- 239000010410 layer Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 2
- 230000005012 migration Effects 0.000 description 7
- 238000013508 migration Methods 0.000 description 7
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005234 chemical deposition Methods 0.000 description 4
- 229910000676 Si alloy Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910020968 MoSi2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
- Die vorliegende Erfindung betrifft allgemein eine Halbleiter- Speichervorrichtung, die einen Metallisierungsfilm auf Aluminiumbasis und einen Metallisierungsfilm auf Feuerfestmetallsilizidbasis hat.
- Allgemein werden in einem herkömmlichen Feldeffekttransistor die Source-Zone und die Drain-Zone durch ein selbsausrichtendes Verfahren gebildet, bei dem eine Gate- Elektrode als ein Maskenfilm verwendet wird. Daher wird eine derartige Gate-Elektrode gebildet, indem Polysilizium mit einer hohen Wärmebeständigkeitseigenschaft verwendet wird. Polysilizium hat insofern einen Nachteil, als der Wert des elektrischen Widerstandes höher ist als der einer Legierung aus Aluminium-Silizium, die zur Bildung der Source- und der Drain-Elektrode verwendet wird. Beispielsweise wird im Fall einer dynamischen Halbleiterspeicher-Vorrichtung (DRAM), bei der eine Gate-Elektrode eines Polysiliziumfilms als eine Wortleitung verwendet wird, ein Metallisierungsfilm aus einer Aluminiumesiliziumlegierung auf einem isolierenden Film gebildet, der in der Nähe einer oberen Fläche der DRAM- Vorrichtung positioniert ist, und mit der Gate-Elektrode der Wortleitung an einer geeigneten Position verbunden. Das heißt, daß der Aluminiumesiliziummetallisierungsfilm verwendet wird, um die Leitfähigkeit der Gate-Elektrode zu verbessern. Eine Aluminiumesiliziumlegierung hat jedoch den Nachteil, daß die Wärmebeständigkeit gering ist.
- Auch ist die Verwendung eines Polycidfilms, der eine übereinandergeschichtete Schicht, bestehend aus einem Polysiliziumfilm und einem Feuerfestmetallsilizidfilm ist, als ein Metallisierungsfilm bekannt. Im Vergleich mit einem Aluminiumesiliziummetallisierungsfilm hat ein Polycidfilm den Nachteil eines hohen elektrischen Widerstandes und den Vorteil einer hohen Wärmebeständigkeit und eines hohen Widerstandes gegen Elektromigration und Spannungsmigration.
- Wie aus der vorstehenden Erklärung ersichtlich ist, haben Metallisierungsmaterialien sowohl Vorteile als auch Nachteile.
- In jüngerer Zeit ist die Größe eines Halbleiterchips einer DRAM-Vorrichtung hinsichtlich der Größe des Gehäuses, das den Halbleiterchip aufnimmt, eingeschränkt. Beispielsweise hat ein Standardgehäuse eine Breite (eine kurze Seite) von annähernd 7,5 mm (300 mil). Daher muß ein Halbleiterchip notwendigerweise eine rechteckige Form haben. Das hat zur Folge, daß in einem Fall, in dem Leseverstärker, Bittreiber und Spaltendecoder entlang der kurzen Seite des Chips angeordnet sind, ein Bitleitungsabstand, der einen Abstand zwischen den Mitten von benachbarten Wortleitungen bestimmt, notwendigerweise im Vergleich zu einem Wortleitungsabstand verringert werden muß, der einen Abstand zwischen den Mitten von benachbarten Wortleitungen bestimmt, die in Richtung einer langen Seite des chips arigeordnet sind. Andererseits muß in einem Fall, in dem ein Zeilentreiber und ein Zeilendecoder (Wortdecoder) in Richtung der kurzen Seite des Chips angeordnet sind, der Wortleitungsabstand kleiner sein als der Bitleitungsabstand. Daher ist es erforderlich, eine für einen rechteckigen Halbleiterchip geeignete Metallisierungsstruktur vorzusehen.
- Toshiba Review Bd. 152, Nr. 152, 1985, Seiten 22-26 zeigt ein energiesparendes Hochgeschwindigkeits-1M Bit-CMOS- DRAM auf, das MoSi&sub2;-Polycid-Bitleitungen und Al/Poly-Si-Wortleitungen verwendet.
- Siemens Forschungs- und Entwicklungsberichte, Bd. 13, Nr. 5, 1984, Seiten 202-207, zeigt ein 256k Bit DRAM auf, das Metallwortleitungen und Polycid-Bitleitungen verwendet. Die kleinste Leistungsmerkmalsgröße fur die Bitleitungen ist geringer als die fur die Wortleitungen und die relativ breiten Metallwortleitungen sind zu den langen Seiten des Chips parallel.
- EP-A-0 154 871 zeigt ein DRAM auf, das Wortleitungen (Gate-Elektroden) aus Poly-Si, MoSi&sub2; oder einem Feuerfestmetall sowie Aluminiumbitleitungen verwendet.
- Gemäß vorliegender Erfindung wird eine Halbleiterspeichervorrichtung geschaffen, umfassend:
- einen rechteckigen Halbleiterchip mit kurzen Seiten und langen Seiten;
- eine Speicherzellenanordnung, die eine Vielzahl von Speicherzellen beinhaltet, die auf dem rechteckigen Halbleiterchip parallel zu den kurzen Seiten und langen Seiten desselben angeordnet sind; und
- zwei Sätze von Leiterbahnen, bestehend aus einem Satz von Wort leitungen, die mit der Vielzahl von Speicherzellen gekoppelt sind, und einem Satz von Bitleitungen, die mit der Vielzahl von Speicherzellen gekoppelt sind, wobei einer der Sätze der Leiterbahnen parallel zu den kurzen Seiten des Chips angeordnet ist und der andere Satz parallel zu den langen Seiten angeordnet ist, und wobei einer der Sätze von Leiterbahnen aus einem Metallisierungsfilm auf Aluminiumbasis gebildet ist und der andere Satz aus einem Metallisierungsfilm auf Feuerfestmetallsilizidbasis gebildet ist;
- dadurch gekennzeichnet, daß der Satz von Leiterbahnen, die parallel zu den langen Seiten des Chips angeordnet ist, einen Abstand zwischen benachbarten Leiterbahnen hat, der enger ist als der Abstand des anderen Satzes von Leiterbahnen, und aus dem Metallisierungsfilm auf Feuerfestmetallsilizidbasis gebildet ist.
- Eine Ausführungsform der vorliegenden Erfindung kann somit eine Halbleiterspeichervorrichtung schaffen, in der der Satz von Bit- oder Wortleitungen, der einen relativ engen Leitungsabstand hat, durch einen Metallisierungsfilm auf Feuerfestmetallsilizidbasis gebildet ist, und der andere Satz von Leiterbahnen, die einen relativ weiten Leitungsabstand haben, durch einen Metallisierungsfilm auf Aluminiumbasis gebildet ist. Mit den vorstehenden Metallisierungsstrukturen können die vorteilhaften Eigenschaften der Metallisierung auf Feuerfestmetallsilizidbasis und der Metallisierung auf Aluminiumbasis in hohem Maße genutzt werden. Eine Halbleiterspeichervorrichtung mit vorstehend erwähnter Metallisierungsstruktur hat insgesamt eine gute Leitfähigkeit, eine hohe Wärmebeständigkeit und eine hohe Beständigkeit gegen Elektromigration und Spannungsmigration. Zusätzlich kann das Herstellungsverfahren vereinfacht werden.
- Ein Beispiel wird unter Bezug auf die beiliegenden Zeichungen gegeben, wobei:
- Fig. 1 eine Draufsicht auf einen wesentlichen Abschnitt einer Halbleiterspeichervorrichtung in einer bevorzugten Ausführungsform der vorliegenden Erfindung ist;
- Fig-. 2 eine Schnittansicht entlang einer in Fig. 1 gezeigten Linie II-II ist;
- Fig. 3 eine Draufsicht auf einen Chip der Halbleitervorrichtung ist; und
- Fig. 4 eine Schnittansicht einer weiteren bevorzugten Ausführungsform der Erfindung ist.
- Die vorliegende Erfindung basiert auf den folgenden Erkenntnissen, um Metallisierungen zu erzielen, die für den vorstehend genannten Halbleiterchip geeignet sind, bei dem es erforderlich ist, den Leitungsabstand an der kurzen Seite des Halbleiterchips zu verringern. Da Polysilizium einen hohen Widerstand hat, ist Polysilizium weder für einen Wortleitungsmetallisierungsfilm geeignet, der zur Verbesserung der Leitfähigkeit der Gate-Elektroden beiträgt, noch für eine Bitleitung. Eine Metallisierung auf Aluminiumbasis, wie z.B. Reinaluminium und eine Legierung von Aluminium und Silizium, hat schlechte Wärmewiderstandseigenschaften und einen schlechten Widerstand gegen Elektromigration und Spannungsmigration. Andererseits hat die Metallisierung auf Aluminiumbasis einen überaus niedrigen Widerstand und wird immer in einem peripheren Schaltungsabschnitt der DRAM-Vorrichtung, wie z.B. einer Decoderschaltung, einem Leseverstärker und einer Logikschaltung verwendet. Aus vorstehenden Gründen ist es vorteilhaft, die Metallisierung auf Aluminiumbasis zu verwenden, die in einem Speicherzellenabschnitt der DRAM-Vorrichtung im Hinblick auf die Verbesserungen der Leistungsfähigkeit und des Herstellungsvorganges vorgesehen ist.
- Es sei angemerkt, daß ein Metallisierungsmuster einer Elektrode oder Verdrahtungsverbindung im Querschnitt abnimmt, wenn die Breite desselben abnimmt. Dadurch steigt die Stromdichte des Stromes, der durch das Metallisierungsmuster fließt, was die Lebensdauer der Vorrichtung verringert. Es sei angemerkt, daß die Lebensdauer exponentiell von der Stromdichte abhängig ist. Eine Verringerung der Lebensdauer durch Elektromigration und Spannungsmigration ist in Abhängigkeit vom Material unterschiedlich. Die Lebensdauer eines Feuerfestmetallsilizid-Metallisierungsfilmes ist wesentlich höher als die der Metallisierung auf Aluminiumbasis.
- Unter vorstehend erwähnten Gesichtspunkten werden bei der vorliegenden Erfindung entweder die Bit- oder die Wortleitungen, die einen relativ engen Leitungsabstand aufweisen, durch eine Metallisierung auf Feuerfestmetallsilizidbasis gebildet, und die andere Leitung, die einen relativ weiten Leitungsabstand aufweist, wird durch eine Metallisierung auf Aluminiumbasis gebildet. Bei den vorstehend genannten Metallisierungsstrukturen können vorteilhafte Eigenschaften der Metallisierung auf Feuerfestmetallsilizidbasis und der Metallisierung auf Aluminiumbasis in hohem Maße genutzt werden. Eine Halbleiterspeichervorrichtung mit vorstehend erwähnter Metallisierungsstruktur hat eine gute Leitfähigkeit, eine hohe Wärmebeständigkeit und eine hohe Beständigkeit gegen Elektromigration und Spannungsmigration.
- Unter Bezug auf Fig. 1 und 2 wird eine bevorzugte Ausfuhrungsform der vorliegenden Erfindung beschrieben. Fig. 1 ist eine Draufsicht auf einen wesentlichen Abschnitt einer Halbleiterspeichervorrichtung gemäß der bevorzugten Ausführungsform und Fig. 2 ist eine Schnittansicht entlang einer Linie II-II in Fig. 1.
- Wie in Fig. 1 und Fig. 2 gezeigt, ist ein Feldisolierungsfilm 12 aus einem Siliziumdioxidfilm auf einer Hauptoberfläche eines Siliziumsubstrats 11 des p-Typs durch selektive Thermooxidation ausgebildet. Ein Gate-Isolierungsfilm 13 ist auf der Oberfläche des Siliziumsubstrats 11 durch Thermooxidation ausgebildet. Ein Polysiliziumfilm wird durch chemisches Niederschlagen gebildet und anschließend durch herkömmliche Fotolithographietechnik mit einem Muster versehen. Dadurch werden Gate-Elektroden (Wortleitungen) aus Polysiliziumfilmen 14&sub1;, 14&sub2;, 14&sub3;, wie in Fig. 2 dargestellt, ausgebildet. Anschließend werden Zonen 15&sub1; und 16&sub1; des n&spplus;- Typs durch Dotieren des Siliziumsubstrats 11 mit Arsenionen (As) durch ein herkömmliches selbsausrichtendes Verfahren ausgebildet. Die Zone 15&sub1; ist eine Source-Zone oder eine Bitleitungskontaktzone und die Zone 16&sub1; ist eine Drain-Zone oder eine Kontaktzone mit einer Speicherkondensatorelektrode. Ein Zwischenschichtisolierungsfilm 17 ist auf der gesamten Oberfläche durch chemisches Niederschkagen ausgebildet. Kontaktlöcher werden in dem Zwischenschichtisolierungsfilm 17 durch anisotropisches Ätzen ausgebildet. Anschließend wird ein Polysiliziumfilm 20 durch chemisches Niederschlagen gebildet und anschließend durch herkömmliche Fotolithographietechnik mit einem Muster versehen. Dadurch wird eine Speicherelektrode 18&sub1; in der Weise gebildet, daß sie mit der Drain-Zone 16&sub1; des n&spplus;-Typs in Kontakt steht. Die Speicherelektroden 18&sub1; werden anschließend thermischer Oxidation unterzogen, um einen dielektrischen Film (nicht dargestellt) um die Speicherelektroden 18&sub1; zu bilden. Eine entgegengesetzte Elektrode 19&sub1; (Zellplatte genannt) wird durch Anlagern eines Polysiliziumfilms und Versehen des angelagerten Polysiliziumfilms mit einem Muster gebildet. Die entgegengesetzte Elektrode 19&sub1; ist die andere Elektrode der paarweise vorliegenden Elektroden des Speicherzellenkondensators. Ein Zwischenschichtisolierungsfilm 20 wird auf der gesamten Oberfläche angelagert. Ein Kontaktloch zur Source-Zone 15&sub1; wird in dem Zwischenschichtisolierungsfilm 20 und dem Gate-Isolierungsfilm durch anisotropisches Ätzen gebildet. Ein Polysiliziumfilm 21&sub1; wird auf der gesamten Oberfläche durch chemisches Niederschlagen gebildet. Nachfolgend wird ein Wolframsilizidfilm 22&sub1; auf dem Polysiliziumfilm 21&sub1; durch Sputtern gebildet. Der Polysiliziumfilm 21&sub1; und der Wolframsilizidfilm 22&sub1; werden einem Vorgang unterzogen, in dem sie basierend auf der herkömmlichen Fotolithographietechnik mit einem Muster versehen werden. Dadurch werden Bitleitungen 30&sub1; und 30&sub2;, die jeweils aus dem mit einem Muster versehenen Polysiliziumfilm 21&sub1; und dem Wolframsilizidfilm 22&sub1; bestehen, gebildet. Anschließend wird ein Passivierungsfilm 23 aus einem Phosphosilikatglas-(PSG)-Film gebildet. Anschließend wird ein Metallisierungsfilm auf Aluminiumbasis, wie z.B. ein Reinaluminiumfilm und ein Legierungsfilm aus Aluminium und Silizium auf dem Phosphosilikatglasfilm 23 ausgebildet und anschließend mit einem Muster versehen wird. Dadurch werden Wortleitungen 24&sub1;, 24&sub2; und 24&sub3; gebildet. Die Wortleitungen 24&sub1;, 24&sub2; und 24&sub3; sind-mit zugehörigen Gate-Elektroden 14&sub1;, 14&sub2; und 14&sub3; verbunden und tragen zur Verbesserung der Leitfähigkeit der Gate-Elektroden 14&sub1;, 14&sub2; und 14&sub3; bei. In Fig. 1 bezeichnet MC einen Speicherzellenabschnitt, der eine Größe von 2 Bit hat.
- Wie aus Fig. 1 ersichtlich ist, hat der Speicherzellenabschnitt MC eine rechteckige Form und weist lange Seiten auf, entlang welchen die Bitleitungen 30&sub1; und 30&sub2; verlaufen, und kurze Seiten, entlang welchen die Wortleitungen 24&sub1; und 24&sub2; verlaufen. Die rechteckige Form des Speicherzellenabschnitts MC ist notwendigerweise in Abhängigkeit von einer Form des Halbleiterchips bestimmt, auf dem der Speicherzellenabschnitt MC ausgebildet ist. Das heißt, daß die Form des Chips eine rechteckige Form hat und daher lange Seiten aufweist, entlang welchen die Bitleitungen 30&sub1; und 30&sub2; verlaufen, und kurze Seiten, entlang welchen die Wortleitungen 24&sub1; und 24&sub2; verlaufen.
- Fig. 3 ist eine schematische Draufsicht auf den Halbleiterchip der DRAM-Vorrichtung. Der Chip umfaßt vier identische Blöcke 100, 200, 300 und 400, sowie einen weiteren Block 500. Jeder der- Blöcke 100, 200, 300 und 400 schließt zwei Speicherzellenanordnungen 110 und 111, zwei Leseverstärker 112 und 113, zwei Spaltendecoder 114 und 115 und zwei Zeilendecoder 116 und 117 ein. Der Block 500 ist eine Logikschaltung. Jede der Speicherzellenanordnungen 110 und 111 hat eine Vielzahl von Speicherzellen, die in Form einer Matrix angeordnet sind. Anschlußflächen 120 sind am Chip entlang den kurzen Seiten des Chips angeordnet.
- Wie in Fig. 1 und 3 dargestellt, sind die Leseverstärker 112 und 113 in Richtung der kurzen Seite (Breite) des Chips angeordnet und es ist erforderlich, einen Bitleitungsabstand (P1) der Bitleitungen 30&sub1; und 30&sub2; enger als einen Wortleitungsabstand (P2) der Wortleitungen 24&sub1; und 24&sub2; einzustellen. Wie bereits beschrieben nehmen Elektromigration und Spannungsmigration zu, wenn die Breite der Metallisierung schmal wird. Aus diesem Grund sind die Bitleitungen 30&sub1; und 30&sub2; aus Polycidfilmen gebildet, die jeweils aus aufeinanderfolgend Ubereinandergeschichteten Polysilizium- und Wolframsiliziumfilmen gebildet sind, wie vorstehend beschrieben. Andererseits kann der Wortleitungsabstand P2 der Wortleitungen 24&sub1; und 24&sub2; breiter sein als der Bitleitungsabstand P1. Daher treten Elektromigration und Spannungsmigration weniger in den Wortleitungen 24&sub1; und 24&sub2; als in den Bitleitungen 30&sub1; und 30&sub2; auf. Aus vorstehendem Grund sind die Wortleitungen 24&sub1; und 24&sub2; wie zuvor beschrieben aus Metallisierungsfilmen auf Aluminiumbasis gebildet. Mit dieser Metallisierungsstruktur kann eine gute Leitfähigkeit der Wortleitungen 24&sub1; und 24&sub2; erzielt werden.
- Die durch die vorliegende Erfindung geschaffene vorstehend beschriebene Struktur ist insbesondere fur DRAM-Vorrichtungen vorteilhaft. Der Grund dafur liegt darin, daß DRAM- Vorrichtungen auf Auflade/Entladeoperationen bezuglich Speicherzellenkondensatoren basieren. Andererseits wird in SRAM-Vorrichtungen, EPROM-Vorrichtungen und Masken-ROM- Vorrichtungen ein Strom durch eine Bitleitung geleitet und eine Hochgeschwindigkeitsoperation ist insbesondere erforderlich. Unter diesen Gesichtspunkten werden Metallisierungsfilme auf Aluminiumbasis zur Bildung von Bitleitungen allgemein verwendet.
- Unter Bezug auf Fig. 4 wird eine weitere bevorzugte Ausfuhrungsform der vorliegenden Erfindung beschrieben. In Fig. 4 sind diejenigen Teile, die den in den vorangehenden Figuren entsprechen, mit denselben Bezugszeichen bezeichnet.
- Ein wesentliches Merkmal der Ausfuhrungsform in Fig. 4 ist, daß Gate-Elektroden 44&sub1;, 44&sub2; durch Polycidfilme gebildet werden, und Bitleitungen 221A, ... durch Aluminiumesiliziumlegierungsfilme gebildet werden. Die Gate-Elektrode 44&sub1; besteht aus einem mit einem Muster versehenem Polysiliziumfilm 441A und einem mit einem Muster versehenem Wolframsilizidfilm 441B. In der Ausfuhrungsform von Fig. 4 sind Zeilendecoder (nicht dargestellt) in Richtung der kurzen Seite des Chips angeordnet, und Leseverstärker (nicht dargestellt) sind in Richtung der langen Seite desselben angeordnet. Daher muß der Abstand P2 von benachbarten Gate-Elektroden (oder Wortleitungen) kleiner sein als der (P1) der benachbarten Bitleitungen. Es sei angemerkt, daß, da die Leitfähigkeit der Polycid-Gate- Elektroden 44&sub1;, 44&sub2;, ... besser ist als die eines Polysiliziumfilms, die Gate-Elektroden 44&sub1;, 44&sub2;, ... selbst als Wortleitungen verwendet werden können. Mit anderen Worten sind zusätzliche Wortleitungen, wie etwa die Wortleitungen 24&sub1; und 24&sub2;, nicht erforderlich, um eine zufriedenstellende Leitfähigkeit der Wortleitungen zu erzielen.
- In den vorstehenden Ausfuhrungsformen können die Wolframsilizidfilme 22&sub1;, 441B und 442B durch Molybdänsilizid-, Tantalsilizid- oder Titansilizidfilme ersetzt werden.
- Die vorliegende Erfindung ist nicht auf die vorstehend genannten Ausfuhrungsformen eingeschränkt und Variationen und Modifikationen können erfolgen, ohne den Umfang der vorliegenden Erfindung, wie in den beiliegenden Anspruchen definiert, zu verlassen.
Claims (11)
1. Halbleiterspeichervorrichtung, umfassend:
einen rechteckigen Halbleiterchip mit kurzen Seiten und
langen Seiten;
eine Speicherzellenanordnung, die eine Vielzahl von
Speicherzellen beinhaltet, die auf dem rechteckigen
Halbleiterchip parallel zu den kurzen Seiten und langen Seiten
desselben angeordnet sind; und
zwei Sätze von Leiterbahnen, bestehend aus einem Satz
von Wortleitungen (24&sub1;,24&sub2;, 24&sub3;; 44&sub1;, 44&sub2;), die mit der
Vielzahl von Speicherzellen gekoppelt sind, und einem Satz von
Bitleitungen (30&sub1;, 30&sub2;; 221A), die mit der Vielzahl von
Speicherzellen gekoppelt sind, wobei einer der Sätze der
Leiterbahnen parallel zu den kurzen Seiten des Chips angeordnet ist
und der andere Satz parallel zu den langen Seiten angeordnet
ist, und wobei einer der Sätze von Leiterbahnen aus einem
Metallisierungsfilm auf Aluminiumbasis gebildet ist und der
andere Satz aus einem Metallisierungsfilm auf
Feuerfestmetallsilizidbasis gebildet ist;
dadurch gekennzeichnet, daß der Satz von Leiterbahnen,
die parallel zu den langen Seiten des Chips angeordnet ist,
einen Abstand (P1) zwischen benachbarten Leiterbahnen hat,
der enger ist als der Abstand (P2) des anderen Satzes von
Leiterbahnen, und aus dem Metallisierungsfilm auf
Feuerfestmetallsilizidbasis gebildet ist.
2. Halbleiterspeichervorrichtung nach Anspruch 1, bei der die
Bitleitungen (30&sub1;, 30&sub2;; 221A) aus dem Metallisierungsfilm auf
Feuerfestmetallsilizidbasis gebildet sind und die
Wortleitungen (24&sub1;, 24&sub2;, 24&sub3;; 44&sub1;, 44&sub2;) aus dem Metallisierungsfilm auf
Aluminiumbasis gebildet sind.
3. Halbleiterspeichervorrichtung nach Anspruch 1, bei der die
Wortleitungen aus dem Metallisierungsfilm auf
Feuerfestmetallsilizidbasis gebildet sind und die Bitleitungen aus dem
Metallisierungsfilm auf Aluminiumbasis gebildet sind.
4. Halbleiterspeichervorrichtung nach Anspruch 1, 2 oder 3,
bei der der Metallisierungsfilm auf
Feuerfestmetallsilizidbasis ein Material umfaßt, das ausgewählt ist aus der Gruppe
bestehend aus Wolframsilizid, Molybdänsilizid, Tantalsilizid
und Titansilizid.
5. Halbleiterspeichervorrichtung nach einem der vorstehenden
Ansprüche, bei der der Metallisierungsfilm auf Aluminiumbasis
Silizium als eine kleinere Komponente enthält.
6. Halbleiterspeichervorrichtung nach einem der vorstehenden
Ansprüche, bei der der Metallisierungsfilm auf
Halbleitermetallsilizidbasis (21&sub1;, 22&sub1;) einen Feuerfestmetallsilizidfilm
(22&sub1;) und einen Polysiliziumfilm (21&sub1;) umfaßt, über den der
Feuerfestmetallsilizidfilm geschichtet ist.
7. Halbleiterspeichervorrichtung nach einem der vorstehenden
Ansprüche, bei der die Wortleitungen (24&sub1;, 24&sub2;, 24&sub3;)
elektrisch mit entsprechenden Gate-Elektroden (14&sub1;, 14&sub2;, 14&sub3;) von
Speicherzellentransistoren in den Speicherzellen verbunden
sind.
8. Halbleiterspeichervorrichtung nach Anspruch 7, mit einer
Struktur umfassend ein Halbleitersubstrat (II); einen ersten
Isolierungsfilm (17), der ein Kontaktloch hat, wobei die
Gate-Elektroden (14&sub1;, 14&sub2;, 14&sub3;) so vorgesehen sind, daß sie
durch den ersten Isolierungsfilm umgeben sind; eine
Speicherkondensatorschicht (18&sub1;, 19&sub1;), die ein Paar von Elektroden
(18&sub1;,
19&sub1;) einschließt, wobei eine der Elektroden des Paares
mit dem Halbleitersubstrat (11) durch das Kontaktloch in
Kontakt ist; einen Zwischenschichtisolierungsfilm (20), der auf
der Speicherkondensatorschicht ausgebildet ist, wobei der
Satz von Bitleitungen (30&sub1;, 30&sub2;) auf dem
Zwischenschichtisolierungsfilm ausgebildet ist; und einen zweiten
Isolierungsfilm (23), der auf den Bitleitungen ausgebildet ist, wobei
der Satz von Wortleitungen (24&sub1;, 24&sub2;, 24&sub3;) auf dem zweiten
Isolierungsfilm (23) ausgebildet ist.
9. Halbleiterspeichervorrichtung nach einem der Ansprüche 1
bis 7, bei der die Wortleitungen (44&sub1;, 24&sub2;) Gate-Elektroden
von Speicherzellentransistoren in den Speicherzellen bilden.
10. Halbleiterspeichervorrichtung nach Anspruch 9, mit einer
Struktur umfassend ein Halbleitersubstrat (11); einen ersten
Isolierungsfilm (17), der ein Kontaktloch hat, wobei der Satz
von Wortleitungen, die die Gate-Elektroden (44&sub1;, 44&sub2;) bilden,
so vorgesehen ist, daß er von dem ersten Isolierungsfilm
umgeben ist; eine Speicherkondensatorschicht (18&sub1;, 19&sub1;), die
ein Paar von Elektroden einschließt, wobei eine (18&sub1;) der
Elektroden des Paares mit dem Halbleitersubstrat durch das
Kontaktloch in Kontakt ist; und einen
Zwischenschichtisolierungsfilm (19&sub1;), der so ausgebildet ist, daß er die
Speicherkondensatorschicht bedeckt; wobei der Satz von Bitleitungen
(221A) auf dem Zwischenschichtisolierungsfilm (20)
ausgebildet ist.
11. Halbleiterspeichervorrichtung nach einem der vorstehenden
Ansprüche, ferner umfassend einen Leseverstärkerblock, der
mit dem Satz von Bitleitungen gekoppelt ist und parallel zu
den kurzen Seiten des Chips angeordnet ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62286460A JP2588732B2 (ja) | 1987-11-14 | 1987-11-14 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3853046D1 DE3853046D1 (de) | 1995-03-23 |
| DE3853046T2 true DE3853046T2 (de) | 1995-06-08 |
Family
ID=17704676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3853046T Expired - Lifetime DE3853046T2 (de) | 1987-11-14 | 1988-11-09 | Halbleiter-Speicheranordnung mit einem Metallfilm auf Aluminiumgrundlage und einem Metallfilm auf hochschmelzender Metallsilicidgrundlage. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4975753A (de) |
| EP (1) | EP0317161B1 (de) |
| JP (1) | JP2588732B2 (de) |
| KR (1) | KR910009787B1 (de) |
| DE (1) | DE3853046T2 (de) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010008288A1 (en) * | 1988-01-08 | 2001-07-19 | Hitachi, Ltd. | Semiconductor integrated circuit device having memory cells |
| JPH02211651A (ja) * | 1989-02-10 | 1990-08-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| EP0388179B1 (de) * | 1989-03-14 | 1996-07-03 | Kabushiki Kaisha Toshiba | Halbleitervorrichtung mit Mehrlagenverdrahtung und Verfahren zu ihrer Herstellung |
| US5170242A (en) * | 1989-12-04 | 1992-12-08 | Ramtron Corporation | Reaction barrier for a multilayer structure in an integrated circuit |
| US5973910A (en) * | 1991-12-31 | 1999-10-26 | Intel Corporation | Decoupling capacitor in an integrated circuit |
| JPH05218349A (ja) * | 1992-02-04 | 1993-08-27 | Sony Corp | 半導体記憶装置 |
| US5218511A (en) * | 1992-06-22 | 1993-06-08 | Vlsi Technology, Inc. | Inter-silicide capacitor |
| US5470775A (en) * | 1993-11-09 | 1995-11-28 | Vlsi Technology, Inc. | Method of forming a polysilicon-on-silicide capacitor |
| US6388314B1 (en) * | 1995-08-17 | 2002-05-14 | Micron Technology, Inc. | Single deposition layer metal dynamic random access memory |
| US5858873A (en) * | 1997-03-12 | 1999-01-12 | Lucent Technologies Inc. | Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof |
| US5903491A (en) * | 1997-06-09 | 1999-05-11 | Micron Technology, Inc. | Single deposition layer metal dynamic random access memory |
| US6992394B2 (en) * | 2000-12-28 | 2006-01-31 | Infineon Technologies Ag | Multi-level conductive lines with reduced pitch |
| US7084446B2 (en) * | 2003-08-25 | 2006-08-01 | Intel Corporation | Polymer memory having a ferroelectric polymer memory material with cell sizes that are asymmetric |
| US20050167733A1 (en) * | 2004-02-02 | 2005-08-04 | Advanced Micro Devices, Inc. | Memory device and method of manufacture |
| JP4661401B2 (ja) | 2005-06-30 | 2011-03-30 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| US7593270B2 (en) | 2005-06-30 | 2009-09-22 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
| JP4151688B2 (ja) | 2005-06-30 | 2008-09-17 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| JP4010332B2 (ja) * | 2005-06-30 | 2007-11-21 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| US7755587B2 (en) | 2005-06-30 | 2010-07-13 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
| US7567479B2 (en) | 2005-06-30 | 2009-07-28 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
| JP4010333B2 (ja) * | 2005-06-30 | 2007-11-21 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| KR100826695B1 (ko) * | 2005-06-30 | 2008-04-30 | 세이코 엡슨 가부시키가이샤 | 집적 회로 장치 및 전자 기기 |
| JP4830371B2 (ja) | 2005-06-30 | 2011-12-07 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| US7764278B2 (en) | 2005-06-30 | 2010-07-27 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
| JP4661400B2 (ja) | 2005-06-30 | 2011-03-30 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| US7561478B2 (en) | 2005-06-30 | 2009-07-14 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
| US20070001974A1 (en) * | 2005-06-30 | 2007-01-04 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
| JP4010335B2 (ja) | 2005-06-30 | 2007-11-21 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| JP4010336B2 (ja) | 2005-06-30 | 2007-11-21 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| US7564734B2 (en) | 2005-06-30 | 2009-07-21 | Seiko Epson Corporation | Integrated circuit device and electronic instrument |
| JP4186970B2 (ja) | 2005-06-30 | 2008-11-26 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| KR100828792B1 (ko) | 2005-06-30 | 2008-05-09 | 세이코 엡슨 가부시키가이샤 | 집적 회로 장치 및 전자 기기 |
| JP4665677B2 (ja) | 2005-09-09 | 2011-04-06 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| KR100672766B1 (ko) * | 2005-12-27 | 2007-01-22 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| JP4586739B2 (ja) | 2006-02-10 | 2010-11-24 | セイコーエプソン株式会社 | 半導体集積回路及び電子機器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4423432A (en) * | 1980-01-28 | 1983-12-27 | Rca Corporation | Apparatus for decoding multiple input lines |
| JPS5832790B2 (ja) * | 1980-09-16 | 1983-07-15 | 株式会社日立製作所 | 半導体メモリ装置 |
| JPS58209156A (ja) * | 1982-05-31 | 1983-12-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPS60189964A (ja) * | 1984-03-12 | 1985-09-27 | Hitachi Ltd | 半導体メモリ |
| JPH0618257B2 (ja) * | 1984-04-28 | 1994-03-09 | 富士通株式会社 | 半導体記憶装置の製造方法 |
| JPH0789569B2 (ja) * | 1986-03-26 | 1995-09-27 | 株式会社日立製作所 | 半導体集積回路装置及びその製造方法 |
| JPH0799772B2 (ja) * | 1986-07-17 | 1995-10-25 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JPH0666437B2 (ja) * | 1987-11-17 | 1994-08-24 | 富士通株式会社 | 半導体記憶装置及びその製造方法 |
-
1987
- 1987-11-14 JP JP62286460A patent/JP2588732B2/ja not_active Expired - Lifetime
-
1988
- 1988-11-02 US US07/266,009 patent/US4975753A/en not_active Expired - Lifetime
- 1988-11-09 EP EP88310522A patent/EP0317161B1/de not_active Expired - Lifetime
- 1988-11-09 DE DE3853046T patent/DE3853046T2/de not_active Expired - Lifetime
- 1988-11-14 KR KR1019880014953A patent/KR910009787B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0317161B1 (de) | 1995-02-15 |
| KR890008972A (ko) | 1989-07-13 |
| US4975753A (en) | 1990-12-04 |
| EP0317161A2 (de) | 1989-05-24 |
| JPH01129444A (ja) | 1989-05-22 |
| JP2588732B2 (ja) | 1997-03-12 |
| KR910009787B1 (ko) | 1991-11-30 |
| DE3853046D1 (de) | 1995-03-23 |
| EP0317161A3 (en) | 1990-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3853046T2 (de) | Halbleiter-Speicheranordnung mit einem Metallfilm auf Aluminiumgrundlage und einem Metallfilm auf hochschmelzender Metallsilicidgrundlage. | |
| DE69123422T2 (de) | Halbleiteranordnung mit ferroelektrischem material und verfahren zu deren herstellung | |
| DE69123074T2 (de) | Elektrisch programmierbares Antischmelzsicherungselement und Verfahren zu seiner Herstellung | |
| DE3127826C2 (de) | Halbleiterspeicher | |
| DE69132627T2 (de) | Halbleiter-bauteil | |
| DE3141195C2 (de) | ||
| DE4434040C2 (de) | Halbleiterspeichervorrichtung mit einer SOI-Struktur und Verfahren zur Herstellung derselben | |
| DE3922456A1 (de) | Halbleiterspeichereinrichtung und verfahren zur herstellung derselben | |
| DE4323961A1 (de) | Halbleiterspeichervorrichtung | |
| DE2235801B2 (de) | Monolithischer Festwertspeicher und Verfahren zur Herstellung | |
| DE2750209A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
| DE2730202A1 (de) | Halbleiterspeicher | |
| DE3844120A1 (de) | Halbleitereinrichtung mit grabenfoermiger struktur | |
| DE3910033A1 (de) | Halbleiterspeicher und verfahren zu dessen herstellung | |
| DE3851416T2 (de) | Statische Direktzugriffshalbleiterspeicheranordnung. | |
| DE2705757C2 (de) | Dynamischer Schreib-Lese-Speicher | |
| DE102006053435B4 (de) | Speicherzellenanordnungen und Verfahren zum Herstellen von Speicherzellenanordnungen | |
| DE69229014T2 (de) | Halbleiterspeichereinrichtung mit Dünnfilmtransistor und seine Herstellungsmethode | |
| DE4312651C2 (de) | Dram | |
| DE3046524C2 (de) | Halbleitervorrichtung | |
| DE19923388A1 (de) | Halbleiterspeicherbauelement mit SOI (Silizium auf Isolator) Struktur und Verfahren für dessen Herstellung | |
| DE3109074A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE69229386T2 (de) | Verfahren zur Herstellung einer DRAM-Zelle und Logik-Schaltung | |
| DE69030946T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung | |
| DE3930622C2 (de) | Statischer RAM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition |