DE3850309T2 - Hochfrequenz-Bipolartransistor und dessen Herstellungsverfahren. - Google Patents
Hochfrequenz-Bipolartransistor und dessen Herstellungsverfahren.Info
- Publication number
- DE3850309T2 DE3850309T2 DE3850309T DE3850309T DE3850309T2 DE 3850309 T2 DE3850309 T2 DE 3850309T2 DE 3850309 T DE3850309 T DE 3850309T DE 3850309 T DE3850309 T DE 3850309T DE 3850309 T2 DE3850309 T2 DE 3850309T2
- Authority
- DE
- Germany
- Prior art keywords
- region
- layer
- mask
- semiconductor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 41
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 2
- 229910052760 oxygen Inorganic materials 0.000 claims 2
- 239000001301 oxygen Substances 0.000 claims 2
- 238000000034 method Methods 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000002513 implantation Methods 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
- Diese Erfindung betrifft einen Transistor und insbesondere einen Hochfrequenzbipolartransistor und ein Verfahren zur Herstellung des Transistors.
- Bei der Technologie der Halbleitervorrichtungen besteht ein Trend zu höherer Geschwindigkeit und höherer Frequenz, wie auch zu höherer Integration. Bekanntlich wird die Hochfrequenzbegrenzung eines Bipolartransistors üblicherweise durch die maximale Oszillationsfrequenz fmax beschrieben, die wie folgt ausgedrückt ist:
- fmax = [4π(RbCbctec)1/2]&supmin;¹ (1)
- wobei Rb der Basiswiderstand, Cbc die Basiskollektorübergangskapazität und tec die Emitter-zu-Kollektor-Verzögerungszeit ist. Da tec auch den zu Cbc proportionalen Ausdruck enthält, weist fmax eine besonders hohe Empfindlichkeit für Cbc auf. Dementsprechend ist eine Verringerung von Cbc grundlegend, um das Hochfrequenzverhalten eines Bipolartransistors zu verbessern. Im Falle eine Top-Emitter-Transistors, dessen Emitter auf der Oberseite des Transistors gelegen ist, wird Cbc als die Summe einer intrinsischen Kapazität Cbci und einer parasitären Kapazität Cbcp wie folgt ausgedrückt:
- Cbc = Cbci + Cbcp (2)
- Der Teil des Basisbereichs, der unter einem Emitterbereich liegt, wird ein intrinischer Basisbereich genannt, und der Rest des Basisbereichs, der sich über den intrinsischen Basisbereich hinaus erstreckt, wird ein extrinsischer Basisbereich genannt.
- Deshalb ist der intrinsische Basisbereich ein aktiver Bereich und der extrinsische Basisbereich ist ein nichtaktiver Bereich. Cbci ist die zwischen dem intrinsischen Basisbereich und dem Kollektorbereich ausgebildete Übergangskapazität. Cbcp ist die zwischen dem extrinsischen Basisbereich und dem Kollektorbereich ausgebildete Übergangskapazität. Die Verringerung von Cbci ist jedoch ziemlich schwierig, weil Cbci beinahe automatisch durch die Anforderung bestimmt wird, die grundlegende Transistorwirkung zu realisieren. Dementsprechend ist die mögliche Wahl auf die Verringerung von Cbcp begrenzt.
- Kürzlich haben AlGaAs/GaAs Heteroübergangsbipolartransistoren (HBT's) großes Interesse aufgrund ihrer hervorragenden Möglichkeiten für Hochfrequenzvorrichtungen erweckt. In solchen HBT's ist die Bandlücke eines Materials für den Emitterbereich weiter als die eines Materials für den Basisbereich, so daß der Emitterbasisübergang einen Heteroübergang bildet. Der Hauptvorteil der HBT's über Si-Homoübergangsbipolartransistoren liegt darin, daß eine ausreichend hohe Basisdotierung möglich ist, die nicht zu Lasten der Emitterinjektionswirksamkeit geht, weil die Minoritätsträgerinjektion von dem Basisbereich in den Emitterbereich durch die weitere Emitterbandlücke des Heteroübergangs unterdrückt wird. Dementsprechend können sowohl die Basisweite als auch Rb gleichzeitig verringert werden. Bekanntermaßen ist die Verringerung der Basisweite besonders wirksam, um die Basistransitzeit zu verringern, was im allgemeinen die wichtigste Komponente von tec darstellt. Als Folge davon kann fmax gemäß der Formel (1) erhöht werden. Der weitere Vorteil liegt darin, daß die Elektronenbeweglichkeit von GaAs höher ist als die von Si.
- Eines der herkömmlichen Verfahren zur Verringerung von Cbcp in HBT's besteht darin, wie in der Fig. 1 gezeigt ist, einen halbisolierenden Bereich 20 zwischen einem extrinsischen Basisbereich 21 und einem Kollektorkontaktbereich 11 einzufügen. (Fundstelle: P. M. Asbeck, D. L. Miller, R. J. Anderson und F. H. Eisen, IEEE Electron Device Letters, Band EDL-5, Seite 310, 1984.) Hier wird unter dem halbisolierenden Bereich verstanden, daß dessen Widerstand ausreichend hoch ist im Vergleich zu dem der n-Typ- oder p-Typ-Transistorbereiche. In dem oben zitierten Stand der Technik ist ein Kollektorkontaktbereich 11 aus n&spplus;-GaAs hergestellt, ein Kollektorbereich 12 ist aus n-GaAs hergestellt, ein Basisbereich 13 ist aus p&spplus;-GaAs hergestellt, ein Emitterbereich 14 ist aus n-AlGaAs hergestellt und ein Emitterkontaktbereich 15 ist aus n&spplus;-GaAs in dieser Reihenfolge auf einem halbisolierenden Substrat 10 hergestellt. Be&spplus; wird in den extrinsischen Basisbereich 21 implantiert, um Rb zu verringern. Eine Kollektorelektrode 17, Basisdoppelelektroden 18 und eine Emitterelektrode 19 sind jeweils auf dem Kollektorkontaktbereich 11, dem extrinsischen Basisbereich 21 und dem Emitterkontaktbereich 15 ausgebildet. Die Leitfähigkeitseigenschaft des zwischen dem extrinischen Basisbereich 21 und dem Kollektorkontaktbereich 11 in Sandwichart eingefügten Bereichs 20 wird von n-Typ zu halbisolierend durch eine O&spplus;-Implantation verändert. Dementsprechend wird Cbcp verringert, wenn der Basiskollektorübergang somit von p&spplus;-n zu p&spplus;-i-n&spplus; verändert wird.
- In der obigen Bauform ist jedoch die Verringerung von Cbcp auf ein bestimmtes Ausmaß begrenzt, weil der Überlapp des extrinsischen Basisbereichs 21 mit dem Kollektorkontaktbereich 11, was zu dem p&spplus;-i-n&spplus;-Übergang führt, weiterhin bleibt.
- Ein weiteres herkömmliches Verfahren zum Verringern von Cbcp in HBT's besteht darin, einen halbisolierenden Bereich in dem außerhalb des Kollektorkontaktbereichs unterhalb des extrinsischen Basisbereichs liegenden Teilbereich einzubauen, wie in der JP-A-61-182257 gezeigt ist. In dieser Bauform ist Cbcp jedoch nicht minimal, weil ein Zuleitungsbereich zwischen dem tatsächlich intrinsischen Basisbereich in dem Basisbereich und dem extrinsischen Basisbereich vorhanden ist. Das heißt, daß das Gebiet des Emitterbereichs von dem des Kollektorbereichs sich unterscheidet.
- Es ist eine Aufgabe dieser Erfindung, das Hochfrequenzverhalten eines Top-Emitter-(Top-Kollektor) Bipolartransistors durch Eliminieren der parasitären Kapazität Cbcp (Cbep) eines Bipolartransistors zu verbessern.
- Erfindungsgemäß wird ein Bipolartransistor geschaffen mit:
- einem halbisolierenden Substrat;
- einem auf dem Substrat ausgebildeten Kontaktbereich;
- einem auf dem Kontaktbereich ausgebildeten ersten Halbleiterbereich;
- einem auf dem Substrat so ausgebildeten halbisolierenden Bereich, daß er sich sowohl von dem Kontaktbereich als auch von dem ersten Halbleiterbereich aus erstreckt;
- einem Basisbereich mit einem auf dem ersten Halbleiterbereich ausgebildeten intrinsischen Basisbereich und einem auf dem halbisolierenden Bereich ausgebildeten extrinsischen Basisbereich, der sich von dem intrinsischen Bereich aus erstreckt; und
- einem auf dem intrinsischen Basisbereich ausgebildeten zweiten Halbleiterbereich, dadurch gekennzeichnet, daß der extrinsische Basisbereich in einem nicht überlappenden Verhältnis zu dem ersten Halbleiterbereich und dem Kontaktbereich bei Betrachtung in einer Richtung senkrecht zu dem Substrat ist, und daß der Transistor weiter umfaßt:
- eine auf dem extrinsischen Basisbereich ausgebildete und in zwei Teilbereiche unterteilte, an zwei Seiten des zweiten Halbleiterbereichs angeordnete Basiselektrode; und
- eine auf dem Kontaktbereich ausgebildete und in zwei Teilbereiche unterteilte, an den zwei anderen Seiten des zweiten Halbleiterbereichs angeordnete Elektrode.
- Als eine Folge davon hat der Transistor im wesentlichen keine parasitäre Kapazität Cbcp (Cbep)
- Eine weitere Aufgabe dieser Erfindung besteht darin, ein neues Verfahren zu schaffen, mit dem der obenerwähnte Bipolartransistor gefertigt wird.
- Erfindungsgemäß wird ein Verfahren zum Herstellen eines Bipolartransistors geschaffen, das die folgenden Schritte umfaßt
- Bilden einer Mehrfachschichtstruktur durch sequentielles Übereinanderschichten einer Kontaktschicht, einer ersten Halbleiterschicht, einer Basisschicht und einer zweiten Halbleiterschicht in dieser Reihenfolge auf einem halbisolierenden Substrat;
- Bilden einer ersten Maske;
- Verändern der Kontaktschicht und der ersten Halbleiterschicht, um einen ersten halbisolierenden Teilbereich darzustellen, durch eine tiefe Ionenimplantation an nicht unterhalb der ersten Maske gelegenen Teilbereichen, so daß die Teilbereiche der Kontaktschicht und der ersten Halbleiterschicht unterhalb der ersten Maske jeweils ein Kontaktbereich und ein erster Halbleiterbereich werden; und
- Bilden eines Basisbereichs und eines zweiten Halbleiterbereichs, dadurch gekennzeichnet, daß der Schritt des Bildens eines Basisbereichs und eines zweiten Halbleiterbereichs die folgenden Schritte umfaßt:
- Bilden einer zweiten Maske auf einem Teil der Mehrschichtstruktur, um teilweise einen Teil der ersten Maske zu überlappen;
- Entfernen der ersten Maske mit Ausnahme des von der zweiten Maske überlappten Teils;
- Verändern der Basisschicht, um einen zweiten halbisolierenden Teilbereich darzustellen, durch eine flache Ionenimplantation in einen nicht unter der zweiten Maske liegenden Teilbereich, so daß der Teilbereich der Basisschicht unterhalb der zweiten Maske ein Basisbereich mit einem auf dem ersten halbisolierenden Teilbereich ausgebildeten extrinsischen Basisbereich wird;
- Entfernen der zweiten Maske, so daß der Teil der ersten Maske, der von der zweiten Maske überlappt wurde, als eine dritte Maske verbleibt;
- Abätzen der Emitterschicht an einem nicht unterhalb der dritten Maske liegenden Teilbereich, so daß der Teilbereich der zweiten Halbleiterschicht unterhalb der dritten Maske als ein zweiter Halbleiterbereich verbleibt; und
- Entfernen der dritten Maske.
- Es werden nun kurz die Zeichnungen beschrieben. Es zeigen:
- Fig. 1 eine Querschnittsansicht eines herkömmlichen GaAs- Bipolartransistors;
- Fig. 2 eine schematische Ansicht eines erfindungsgemäßen Top-Emitter-GaAs-Bipolartransistors;
- (a) ist eine in der Richtung senkrecht zu einem Substrat gesehene Draufsicht auf den Transistor;
- (b) ist eine Querschnittsansicht desselben Transistors entlang einer Schnittlinie A-A';
- (c) ist eine Querschnittsansicht desselben Transistors entlang einer Schnittlinie B-B';
- Fig. 3 schematisch die erfindungsgemäßen Verfahrensschritte für die Selbstausrichtung, wobei die Sichtpunkte (a-), (b-) und (c-) jeweils denen von (a), (b) und (c) der Fig. 1 entsprechen;
- Fig. 4, 5, und 6 Draufsichten auf drei Abwandlungen des erfindungsgemäßen GaAs-Bipolartransistors; und
- Fig. 7 eine Querschnittsansicht eines erfindungsgemäßen Top- Kollektor-GaAs-Bipolartransistors.
- Es werden nun bevorzugte Ausführungsformen beschrieben.
- Der erfindungsgemäß verbesserte Transistor ist in der Fig. 2 gezeigt, der in dieser Ausführungsform einen Top-Emitter-HBT mit Doppelbasiselektroden und Doppelkollektorelektroden darstellt.
- Der Transistor ist auf einem halbisolierenden Substrat 10 aufgebaut. Ein Kollektorkontaktbereich 11, ein Kollektorbereich 12, ein intrinsischer Basisbereich 13, ein Emitterbereich 14 und ein Emitterkontaktbereich 15 sind auf dem Substrat 10 in dieser Reihenfolge ausgebildet. Ein extrinsischer Basisbereich 21 ist auf einem ersten halbisolierenden Bereich (1. O&spplus;-Behandlung) 31 gebildet. Ein zweiter halbisolierender Bereich 32 (2. O&spplus;-Behandlung) ist um den extrinsischen Basisbereich 21 herum ausgebildet. Doppelkollektorelektroden 17, Doppelbasiselektroden 18 und eine Emitterelektrode 19 sind jeweils auf dem Kollektorkontaktbereich 11, dem extrinsischen Basisbereich 21 und dem Emitterkontaktbereich 15 ausgebildet. Zur Verringerung von sowohl dem Kollektorwiderstand Rc und dem Basiswiderstand Rb sind hier sowohl die Kollektorelektroden 17 und die Basiselektroden 18 in zwei, zu beiden Seiten des Emitterbereichs 14 angeordnete Bereiche unterteilt.
- Ein Herstellungsverfahren des Transistors wird gemäß der Fig. 3 beschrieben. Das Verfahren unter Verwendung einer Selbstausrichttechnik ist besonders geeignet zum Verwirklichen des vorgeschlagenen Transistors. Die Verfahrensschritte sind wie folgt.
- Zuerst wird eine Mehrschichtstruktur beispielsweise mittels Molekularstrahl-Epitaxie aufgebaut. Diese Mehrschichtstruktur umfaßt eine n&spplus;-GaAs-Kollektorkontaktschicht (z. B. mit einer Dotierung von 5 · 10¹&sup8; cm&supmin;³, 0,5 um Dicke), eine n-GaAs- Kollektorschicht (z. B. mit einer Dotierung von 5 · 10¹&sup6; cm&supmin;³, 0,4 um Dicke), eine p&spplus;-GaAs-Basisschicht (z. B. mit einer Dotierung von 2 · 10¹&sup9; cm&supmin;³, 0,1 um Dicke), eine n-AlGaAs- Emitterschicht (z. B. mit einer Dotierung von 1 · 10¹&sup8; cm&supmin;³, 0,2 um Dicke) und eine n&spplus;-GaAs-Emitterkontaktschicht (z. B. mit einer Dotierung von 5 · 10¹&sup8; cm&supmin;³, 0,1 um Dicke), die in dieser Reihenfolge auf einem halbisolierenden GaAs-Substrat 10 geschichtet sind. Dieser anfängliche Aufbau ist in der Fig. 2 nicht gezeigt.
- Dann werden zum Bestimmen eines Kollektorkontaktbereichs 11 und eines Kollektorbereichs 12 die Teilbereiche 31 der Kollektorkontaktschicht und der Kollektorschicht durch tiefe Implantation von O&spplus; (z. B. mit einer Dosis von 1 · 10¹&sup5; cm&supmin;² bei einer Energie von 500 keV) von der Oberfläche der Mehrschichtstruktur unter Verwendung von SiO&sub2; 1 (z. B. 2 um Dicke) als Maske (man vergleiche Fig. 3 (a-1), (b-1) und (c-1)) halbisolierend gemacht. Der Einfachheit halber wird der Teilbereich 31 "erster O&spplus;-implantierter Bereich" genannt, und die aus SiO&sub2; 1 hergestellte Maske wird "erste Maske" genannt. Dementsprechend sind die anfängliche Kollektorkontaktschicht und die Kollektorschicht in den Kollektorkontaktbereich 11, den Kollektorbereich 12 und den ersten O&spplus;-implantierten Bereich 31 unterteilt. Der Transistorbereich mit dem höchsten Widerstand, das ist der Kollektorbereich 12, zeigt einen Widerstand von ungefähr 0,03 Ω cm, wogegen der halbisolierende Teilbereich 31, der unter den obengenannten Bedingungen gefertigt wurde, zeigt einen Widerstand von ungefähr 10&sup5; Ω cm, was in der Tat in ausreichendem Maße höher ist als der zuvor Genannte.
- Danach wird zur Verringerung des extrinsischen Basiswiderstands der Bereich 21 auf dem ersten O&spplus;-implantierten Bereich 31 mit Be&spplus;-Ionen (z. B. bei einer Dosis von 1 · 10¹&sup4; cm&supmin;² mit einer Energie von 100 keV) implantiert, erneut unter Verwendung der ersten Maske 1, wie in den Fig. 3 (a-1), (b-l) und (c-1) gezeigt ist. Der Bereich 21 wird zu einem p-Typ durch diese Be&spplus;-Implantation. Ein Teil des Bereichs 21 wird in dem nächsten Schritt zu einem extrinsischen Basisbereich 21 werden. Es ist den Aufwand wert, hier herauszustellen, daß ein Teilbereich unter den Bereich 21 vollständig halbisolierend bis hinunter zu dem Substrat 10 gemacht wurde (man vergleiche Fig. 3 (a-2), (b-2) und (c-2)).
- Als nächster Schritt wird der extrinsische Basisbereich 21, in den Be&spplus; implantiert worden ist, wie folgt bestimmt. Die zweite Maske 2 aus Al (z. B. 1 um dick) wird auf der Oberseite der Vielschichtstruktur ausgebildet, wobei sie die erste Maske überkreuzt, wie in der Fig. 3 (a-2) gezeigt ist. Dann wird der Teil der ersten Maske 1, der nicht von der zweiten Maske 2 abgedeckt ist, durch trockenes Ätzen (z. B. reaktives Ionenätzen durch CHF&sub3;) entfernt. Danach wird der Teilbereich 32, der nicht mit der zweiten Maske 2 abgedeckt ist, durch eine flache O&spplus;-Implantation (z. B. mit einer Dosis von 1 · 10¹&sup5; cm&supmin;² bei einer Energie von 200 keV) halbisolierend gemacht. Der Einfachheit halber wird der Teilbereich 32 "zweiter O&spplus;-implantierter Bereich" genannt.
- Als nächster Schritt werden ein Emitterbereich 14 und ein Emitterkontaktbereich 15 mittels Selbstausrichttechnik wie folgt bestimmt. Bei Entfernen der zweiten Maske 2 durch Naßätzen (z. B. mit HCl) wird SiO&sub2; 3 freigelegt, wie in der Fig. 3 (a-3) gezeigt ist. Das SiO&sub2; 3 ist der Teil der ersten Maske 1, der mit der zweiten Maske 2 abgedeckt worden ist. Dann werden die anfängliche Emitterschicht und die Emitterkontaktschicht durch Naßätzen (z. B. mit H&sub2;SO&sub4;:H&sub2;O&sub2;:H&sub2;O = 1 : 1:12) entfernt unter Verwendung des SiO&sub2; 3 als eine Maske (vgl. Fig. 3 (a-3), (b-3) und (c-3)). Der Einfachheit halber sei das SiO&sub2; 3 als "dritte Maske" benannt. Wie oben beschrieben wurde, ist die Form der dritten Maske durch die erste und die zweite Maske bestimmt, d. h. sie ist durch Selbstausrichtung bestimmt. Diese Selbstausrichtung stellt sicher, daß der extrinsische Basisbereich 21 den Kollektorkontaktbereich 11 und den Kollektorbereich 12 überhaupt nicht überlappt. Als Folge davon kann die parasitäre Kapazität Cbcp im wesentlichen eliminiert werden.
- Nach dem Entfernen der dritten Maske 3 durch Naßätzen (z. B. mit HF) wird die Probe getempert (z. B. bei 800ºC für 10 Sekunden), um alle implantierten Bereiche 21, 31 und 32 zu rekristallisieren.
- Dann werden die Kollektor-, Emitter- und Basiselektroden in dieser Reihenfolge gebildet. Durchführungslöcher 40, die den Kollektorkontaktbereich 11 erreichen, werden zuerst durch Naßätzen unter Verwendung eines Fotolacks 4 als Maske gebildet, wie in der Fig. 3 (a-4), (b-4) und (c-4) gezeigt ist. Dann werden durch Aufdampfen von AuGe/Ni/Au und Verwendung einer Abhebetechnik mittels des Fotolacks 4 die Doppelkollektorelektroden 17 auf dem Kollektorkontaktbereich 11 gebildet. Die Emitterelektrode 19 wird als nächstes auf dem Emitterkontaktbereich 15 durch Aufdampfen des gleichen Metalls und unter Verwendung der Abhebetechnik gebildet. Nach dem Einlegieren der Elektroden 17 und 19 durch eine Wärmebehandlung werden zuletzt die Doppelbasiselektroden 18 auf dem extrinsischen Basisbereich 21 durch Aufdampfen von AuZn/Au und unter Verwendung einer Abhebetechnik gebildet (man vergleiche Fig. 3 (a-5), (b-5) und
- In dem Fall, daß der oben beschriebene Transistor für integrierte Schaltkreise angewendet wird, wird jede der Elektroden 17, 18 und 19 zu einem äußeren Gebiet mittels eines Mehrlagenmetallisierungsverfahrens geführt.
- Der gemäß dieser Erfindung verbesserte HBT wird mit dem oben beschriebenen Selbstausrichtverfahren auf einfache Weise hergestellt. Der Aufbau und das Verfahren haben die folgenden Vorteile: (1) der erfindungsgemäße Transistor hat im wesentlichen keine parasitäre Basiskollektorkapazität Cbcp; (2) das obige Herstellungsverfahren verwendet das einfache, jedoch nützliche Selbstausrichtverfahren, aufgrunddessen der extrinsische Basisbereich 21 den Kollektorkontaktbereich 11 im wesentlichen nicht überlappt; (3) ein unverhältnismäßiges Vorrichtungsisolationsverfahren für integrierte Schaltkreise ist nicht notwendig, weil jedes Transistorgebiet durch die erste Maske und die zweite Maske in diesem Verfahren bestimmt ist; (4) das Entwurfsschema (layout) der Basis- und der Kollektorelektroden kann ohne Einschränkungen ausgelegt sein.
- Die Fig. 4, 5 und 6 zeigen Draufsichten auf andere Entwurfsschemata für diese Elektroden. Der in der Fig. 4 gezeigte HBT hat eine einzelne Kollektorelektrode. Dieser Transistor hat einen Vorteil, indem jede Elektrode direkt zu einem äußeren Gebiet ohne ein Mehrlagenmetallisierungsverfahren geführt werden kann. Der in Fig. 5 gezeigte HBT hat eine einzelne Kollektorelektrode 17 und eine einzelne Basiselektrode 18. In diesem Transistor ist die Basiselektrode 18, die den Emitterkontaktbereich 15 umgibt, sehr wirkungsvoll für die Verringerung von Rb. Der in Fig. 6 gezeigte HBT hat eine einzelne Kollektorelektrode 17 und eine einzelne Basiselektrode 18, die beide den Emitterkontaktbereich 15 umgeben. Das Entwurfsschema des Transistors ermöglicht es, Rc und Rb zu verringern, sogar wenn eine Einzelelektrodenanordnung gewählt wird.
- In dem vorher erwähnten Verfahren ist der Schritt der Be&spplus;- Implantation nicht notwendig, wenn die Bedingungen für die erste Tiefe O&spplus;-Implantation derart bestimmt sind, daß diese Implantation den extrinsischen Basisbereich nicht beeinflußt.
- Außerdem können andere Ionen für die Implantation als O&spplus; und Be&spplus; verwendet werden. Beispielsweise kann B&spplus;, H&spplus;, N&spplus; oder Cr&spplus; anstelle von O&spplus; verwendet werden, um den halbisolierenden Bereich zu bilden, und Mg&spplus;, Zn&spplus; oder C&spplus; kann anstelle von Be&spplus; verwendet werden, um einen p-Typ-Bereich zu bilden. Die Bedingungen für die Ionenimplantation und das Tempern hängen von der Art der Implantationsionen und der Dicke und Dotierung der Mehrschichtstrukturen ab.
- Der HBT kann durch andere als die beschriebenen Verfahren hergestellt werden. Beispielsweise kann der extrinsische Basisbereich durch Naßätzen anstelle der zweiten O&spplus;-Implantation strukturiert werden.
- Der vorher erwähnte Aufbau und das Verfahren können für einen Homoübergangsbipolartransistor ohne jegliche Abwandlung angewendet werden, wie auch für einen Top-Kollektortransistor, dessen Kollektor oben an dem Transistor gelegen ist. Bei dem Top-Kollektortransistor ist die Verringerung der parasitären Basisemitterkapazität Cbep wichtig, genauso wie die Verringerung der parasitären Basiskollektorkapazität Cbcp für den Top-Emittertransistor wichtig war.
- Fig. 7 zeigt eine weitere Ausführungsform der vorliegenden Erfindung in Anwendung auf einen Top-Kollektortransistor. Ein Emitterkontaktbereich 15, ein Emitterbereich 14, ein Basisbereich 13, ein Kollektorbereich 12 und ein Kollektorkontaktbereich 11 sind in dieser Reihenfolge auf einem halbisolierenden Substrat 10 ausgebildet, und ein erster O&spplus;-implantierter Bereich 31, ein zweiter O&spplus;-implantierter Bereich 32 und ein Be&spplus;-implantierter Bereich 21 sind ebenfalls durch das oben beschriebene Selbstausrichtverfahren gebildet. Das heißt, daß in der Beschreibung des in Verbindung mit der Fig. 2 und der Fig. 3 dargestellten Verfahrens die Begriffe "Emitter" und "Kollektor" jeweils in "Kollektor" und "Emitter" auszutauschen sind, um den in der Fig. 7 gezeigten Transistor zu bilden. Offensichtlich ist Cbep durch den Gedanken der vorliegenden Erfindung im wesentlichen eliminiert.
Claims (10)
1. Ein Bipolartransistor mit:
einem halbisolierenden Substrat (10);
einem auf dem Substrat gebildeten Kontaktbereich (11, 15);
einem auf dem Kontaktbereich gebildeten ersten
Halbleiterbereich (12, 14);
einem auf dem Substrat gebildeten halbisolierenden Bereich
(31), der sich sowohl von dem Kontaktbereich als auch von dem
ersten Halbleiterbereich aus erstreckt;
einem Basisbereich (13, 21) mit einem auf dem ersten
Halbleiterbereich gebildeten intrinsischen Basisbereich (13) und
einem auf dem halbisolierenden Bereich gebildeten extrinsischen
Basisbereich (21), der sich von dem intrinsischen Basisbereich
aus erstreckt; und
einem auf dem intrinsischen Basisbereich gebildeten zweiten
Halbleiterbereich (14, 12),
dadurch gekennzeichnet, daß der extrinsische Basisbereich (21)
in einem nicht überlappenden Verhältnis zu dem ersten
Halbleiterbereich (12, 14) und dem Kontaktbereich (11, 15) bei
Betrachtung in einer Richtung senkrecht zu dem Substrat (10)
steht, und daß der Transistor weiter umfaßt:
eine auf dem extrinischen Basisbereich ausgebildete und in
zwei Teilbereiche unterteilte, an zwei Seiten des zweiten
Halbleiterbereichs (14, 12) angeordnete Basiselektrode (18);
und
eine auf dem Kontaktbereich (11, 15) ausgebildete und in zwei
Teilbereiche unterteilte, an zwei anderen Seiten des zweiten
Halbleiterbereichs (14, 12) angeordnete Elektrode (17).
2. Der Bipolartransistor nach Anspruch 1, wobei der
Kontaktbereich, der erste Halbleiterbereich und der zweite
Halbleiterbereich jeweils ein Kollektorkontaktbereich (11), ein
Kollektorbereich (12) und ein Emitterbereich (14) sind.
3. Der Bipolartransistor nach Anspruch 2, wobei der
Kollektorbereich (12) aus GaAs gefertigt ist, und der halbisolierende
Bereich (31) durch Sauerstoffionenimplantation in eine GaAs-
Schicht hergestellt ist.
4. Der Bipolartransistor nach Anspruch 1, wobei der
Kontaktbereich, der erste Halbleiterbereich und der zweite
Halbleiterbereich jeweils ein Emitterkontaktbereich (15) ein Emitterbereich
(14) und ein Kollektorbereich (12) sind.
5. Der Bipolartransistor nach Anspruch 4, wobei der
Emitterbereich (14) aus AlGaAs hergestellt ist, und der halbisolierende
Bereich (31) durch Sauerstoffionenimplantation in eine AlGaAs-
Schicht hergestellt ist.
6. Der Bipolartransistor nach einem der Ansprüche 1 bis 5,
wobei der Emitterbereich (14) aus einem Material mit einer
Bandlücke hergestellt ist, die weiter als die eines Materials
des Basisbereichs (13, 21) ist.
7. Ein Verfahren zum Herstellen eines Bipolartransistors mit
den folgenden Schritten:
Bilden einer Mehrschichtstruktur durch sequentielles
Aufschichten einer Kontaktschicht (11), einer ersten Halbleiterschicht
(12), einer Basisschicht (13) und einer zweiten
Halbleiterschicht (14) in dieser Reihenfolge auf einem halbisolierenden
Substrat (10);
Bilden einer ersten Maske;
Abändern der Kontaktschicht und der ersten Halbleiterschicht,
um einen ersten halbisolierenden Bereich (31) darzustellen,
durch eine tiefe Ionenimplantation an nicht unterhalb der
ersten Maske liegenden Teilbereichen, so daß die Teilbereiche
der Kontaktschicht und der ersten Halbleiterschicht unterhalb
der ersten Maske jeweils zu einem Kontaktbereich und einem
ersten Halbleiterbereich werden; und
Bilden eines Basisbereichs und eines zweiten
Halbleiterbereichs,
dadurch gekennzeichnet, daß der Schritt des Bildens eines
Basisbereichs und eines zweiten Halbleiterbereichs die
folgenden Schritte umfaßt
Bilden einer zweiten Maske (2) auf einem Teil der
Vielschichtstruktur, um teilweise einen Teil der ersten Maske zu
überlappen;
Entfernen der ersten Maske mit Ausnahme ihrer von der zweiten
Maske überlappten Teile;
Abändern des Basisbereichs, um einen zweiten halbisolierenden
Bereich (32) darzustellen, durch eine flache Ionenimplantation
an nicht unterhalb der zweiten Maske liegenden Teilbereichen,
so daß der Teilbereich der Basisschicht unterhalb der zweiten
Maske ein Basisbereich mit einem auf dem ersten
halbisolierenden Bereich ausgebildeten extrinsischen Basisbereich (21) wird;
Entfernen der zweiten Maske, so daß der Teil der ersten Maske,
der von der zweiten Maske überlappt wurde, als eine dritte
Maske (3) verbleibt;
Abätzen der Emitterschicht an einem nicht unterhalb der dritten
Maske liegenden Teilbereich, so daß der Teilbereich der zweiten
Halbleiterschicht unterhalb der dritten Maske als ein zweiter
Halbleiterbereich verbleibt; und
Entfernen der dritten Maske.
8. Ein Verfahren zum Herstellen eines Bipolartransistors nach
Anspruch 7, wobei die Kontaktschicht, die erste
Halbleiterschicht und die zweite Halbleiterschicht jeweils eine
Kollektorkontaktschicht (11), eine Kollektorschicht (12) und eine
Emitterschicht (14) sind.
9. Das Verfahren zum Herstellen eines Bipolartransistors nach
Anspruch 7, wobei die Kontaktschicht, die erste
Halbleiterschicht und die zweite Halbleiterschicht jeweils eine
Emitterkontaktschicht (15), eine Emitterschicht (14) und eine
Kollektorschicht (12) sind.
10. Das Verfahren zum Herstellen eines Bipolartransistors nach
einem der Ansprüche 7, 8 oder 9, wobei die Emitterschicht aus
einem Material mit einer Bandlücke hergestellt ist, die weiter
als die eines Materials für die Basisschicht (13) ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62186181A JPH0824126B2 (ja) | 1987-07-24 | 1987-07-24 | バイポ−ラトランジスタおよびその製造方法 |
JP62186176A JPH0824125B2 (ja) | 1987-07-24 | 1987-07-24 | バイポ−ラトランジスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3850309D1 DE3850309D1 (de) | 1994-07-28 |
DE3850309T2 true DE3850309T2 (de) | 1995-01-19 |
Family
ID=26503595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3850309T Expired - Fee Related DE3850309T2 (de) | 1987-07-24 | 1988-07-22 | Hochfrequenz-Bipolartransistor und dessen Herstellungsverfahren. |
Country Status (3)
Country | Link |
---|---|
US (1) | US5147775A (de) |
EP (1) | EP0300803B1 (de) |
DE (1) | DE3850309T2 (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4967254A (en) * | 1987-07-16 | 1990-10-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
KR930007190B1 (ko) * | 1990-08-21 | 1993-07-31 | 삼성전자 주식회사 | 화합물 반도체 장치 |
US5446294A (en) * | 1991-07-31 | 1995-08-29 | Texas Instruments Incorporated | Microwave heterojunction bipolar transistors suitable for low-power, low-noise and high-power applications and method for fabricating same |
US5266505A (en) * | 1992-12-22 | 1993-11-30 | International Business Machines Corporation | Image reversal process for self-aligned implants in planar epitaxial-base bipolar transistors |
FR2706080B1 (fr) * | 1993-06-04 | 1995-07-21 | Thomson Csf | Transistor bipolaire à hétérojonction à sous-collecteur/collecteur enterré. |
US5683919A (en) * | 1994-11-14 | 1997-11-04 | Texas Instruments Incorporated | Transistor and circuit incorporating same |
US5939738A (en) * | 1995-10-25 | 1999-08-17 | Texas Instruments Incorporated | Low base-resistance bipolar transistor |
US5716859A (en) * | 1995-12-22 | 1998-02-10 | The Whitaker Corporation | Method of fabricating a silicon BJT |
FR2764118B1 (fr) * | 1997-05-30 | 2000-08-04 | Thomson Csf | Transistor bipolaire stabilise avec elements isolants electriques |
JP3262056B2 (ja) * | 1997-12-22 | 2002-03-04 | 日本電気株式会社 | バイポーラトランジスタとその製造方法 |
FR2803102B1 (fr) | 1999-12-23 | 2002-03-22 | Thomson Csf | Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation |
US6927476B2 (en) | 2001-09-25 | 2005-08-09 | Internal Business Machines Corporation | Bipolar device having shallow junction raised extrinsic base and method for making the same |
US8557654B2 (en) * | 2010-12-13 | 2013-10-15 | Sandisk 3D Llc | Punch-through diode |
JP2015073001A (ja) * | 2013-10-02 | 2015-04-16 | 三菱電機株式会社 | 半導体素子 |
US9865714B2 (en) * | 2016-04-06 | 2018-01-09 | International Business Machines Corporation | III-V lateral bipolar junction transistor |
US10332972B2 (en) * | 2017-11-20 | 2019-06-25 | International Business Machines Corporation | Single column compound semiconductor bipolar junction transistor fabricated on III-V compound semiconductor surface |
EP4002481A1 (de) | 2020-11-19 | 2022-05-25 | Imec VZW | Bipolarer transistor mit niedrigem parasitären ccb-heteroübergang |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4380774A (en) * | 1980-12-19 | 1983-04-19 | The United States Of America As Represented By The Secretary Of The Navy | High-performance bipolar microwave transistor |
US4728616A (en) * | 1982-09-17 | 1988-03-01 | Cornell Research Foundation, Inc. | Ballistic heterojunction bipolar transistor |
JPS607771A (ja) * | 1983-06-28 | 1985-01-16 | Toshiba Corp | 半導体装置 |
JPS6095966A (ja) * | 1983-10-31 | 1985-05-29 | Fujitsu Ltd | ヘテロ接合バイポ−ラトランジスタとその製造方法 |
JPH06101470B2 (ja) * | 1984-02-03 | 1994-12-12 | アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド | スロット内に形成されたバイポーラトランジスタからなる能動要素を有する集積回路装置 |
JPS6191959A (ja) * | 1984-10-12 | 1986-05-10 | Sony Corp | ヘテロ接合型トランジスタ |
JPH0744182B2 (ja) * | 1984-11-09 | 1995-05-15 | 株式会社日立製作所 | ヘテロ接合バイポ−ラ・トランジスタ |
JPS61182257A (ja) * | 1985-02-08 | 1986-08-14 | Nec Corp | ヘテロ接合バイポ−ラトランジスタ |
JPS6281759A (ja) * | 1985-10-05 | 1987-04-15 | Fujitsu Ltd | ヘテロ接合型バイポ−ラ・トランジスタ構造 |
JPS62117369A (ja) * | 1985-11-18 | 1987-05-28 | Fujitsu Ltd | ヘテロ接合バイポ−ラトランジスタ |
-
1988
- 1988-07-22 EP EP88306729A patent/EP0300803B1/de not_active Expired - Lifetime
- 1988-07-22 DE DE3850309T patent/DE3850309T2/de not_active Expired - Fee Related
-
1990
- 1990-08-21 US US07/570,958 patent/US5147775A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0300803B1 (de) | 1994-06-22 |
EP0300803A3 (en) | 1990-05-16 |
EP0300803A2 (de) | 1989-01-25 |
US5147775A (en) | 1992-09-15 |
DE3850309D1 (de) | 1994-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3850309T2 (de) | Hochfrequenz-Bipolartransistor und dessen Herstellungsverfahren. | |
EP0036634B1 (de) | Verfahren zur Herstellung einer bipolaren Transistorstruktur | |
EP0227970B1 (de) | Verfahren zum gleichzeitigen Herstellen von selbstjustierten bipolaren Transistoren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat | |
DE3587231T2 (de) | Verfahren zum herstellen einer dmos-halbleiteranordnung. | |
DE69031488T2 (de) | Halbleitervorrichtung mit einem lateralen Bipolartransistor und entsprechende Herstellungsverfahren | |
DE1260029B (de) | Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen | |
EP0006510B1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
DE2612667A1 (de) | Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche | |
DE2757762C2 (de) | Monolithische Kombination zweier komplementärer Bipolartransistoren | |
DE3400295A1 (de) | Halbleiterbauteil | |
EP0007923A1 (de) | Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors | |
DE1259469B (de) | Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen | |
DE3686253T2 (de) | Herstellung einer halbleitervorrichtung mit eingebettetem oxyd. | |
DE3780284T2 (de) | Bipolarer heterouebergangs-transistor mit ballistischem betrieb. | |
DE69026675T2 (de) | MIS-Kapazitätselement | |
DE2728845A1 (de) | Verfahren zum herstellen eines hochfrequenztransistors | |
EP1616355B1 (de) | Bipolartransistor und verfahren zur herstellung desselben | |
DE3851175T2 (de) | Bipolartransistor mit Heteroübergängen. | |
DE3851991T2 (de) | Bipolartransistoren. | |
DE3688516T2 (de) | Herstellungsverfahren für einem bipolaren Transistor mit Heteroübergang. | |
DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE2403816C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE3686944T2 (de) | Halbleiteranordnung. | |
DE69009820T2 (de) | Halbleiteranordnung mit eindimensionalen Dotierungsleitern und Verfahren zur Herstellung einer derartigen Halbleiteranordnung. | |
DE3874949T2 (de) | Heterouebergang-bipolartransistor. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |