JPS62117369A - ヘテロ接合バイポ−ラトランジスタ - Google Patents
ヘテロ接合バイポ−ラトランジスタInfo
- Publication number
- JPS62117369A JPS62117369A JP25821585A JP25821585A JPS62117369A JP S62117369 A JPS62117369 A JP S62117369A JP 25821585 A JP25821585 A JP 25821585A JP 25821585 A JP25821585 A JP 25821585A JP S62117369 A JPS62117369 A JP S62117369A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- region
- emitter
- base
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
この発明は、ヘテロ接合バイポーラトランジスタにおい
て、 そのベース電極を他の２電極間に介在させ、半導体基体
に埋設されたコレクタ又はエミッタ領域には選択的に設
けた埋設領域を介して電極を接続することにより、 ベース、コレクタ（エミッタ）直列抵抗を同時に低減し
て、ゲート遅延時間或いは遮断周波数等の特性を改善す
るものである。
て、 そのベース電極を他の２電極間に介在させ、半導体基体
に埋設されたコレクタ又はエミッタ領域には選択的に設
けた埋設領域を介して電極を接続することにより、 ベース、コレクタ（エミッタ）直列抵抗を同時に低減し
て、ゲート遅延時間或いは遮断周波数等の特性を改善す
るものである。
本発明はへテロ接合バイポーラトランジスタにかかり、
特にベース、コレクタ（エミッタ）直列抵抗の同時低減
を可能とする改善に関する。
特にベース、コレクタ（エミッタ）直列抵抗の同時低減
を可能とする改善に関する。
砒化ガリウム（Ｇａ＾ｓ）／砒化アルミニウムガリウム
（＾ＩＧａＡｓ）等のへテロ接合を有する化合物半導体
装置が種々開発されているが、ヘテロ接合バイポーラト
ランジスタは電流駆動能力が大きい高速デバイスとして
期待され、これを早期に実用化することが強く要望され
ている。
（＾ＩＧａＡｓ）等のへテロ接合を有する化合物半導体
装置が種々開発されているが、ヘテロ接合バイポーラト
ランジスタは電流駆動能力が大きい高速デバイスとして
期待され、これを早期に実用化することが強く要望され
ている。
ヘテロ接合バイポーラトランジスタでは、少なくともエ
ミッタ領域をベース領域より禁制帯幅が大きい半導体に
よって構成し、これによってエミッタ・ベース間の電流
注入効率を増大する効果を得ているが、サブコレクタ領
域等を選択的に形成してベース−コレクタ間のキャパシ
タンスを減少させた従来例の模式側断面図を第４図＋ａ
ｌ及び（ｂ）に示す。
ミッタ領域をベース領域より禁制帯幅が大きい半導体に
よって構成し、これによってエミッタ・ベース間の電流
注入効率を増大する効果を得ているが、サブコレクタ領
域等を選択的に形成してベース−コレクタ間のキャパシ
タンスを減少させた従来例の模式側断面図を第４図＋ａ
ｌ及び（ｂ）に示す。
同図において、２１ば半絶縁性ＧａＡｓ基板、２３はｎ
＋＋ＧａＡｓザブコレクタ領域、２４はｎ型ＧａＡｓコ
レクタ領域、２５はｐ＋型領領域２６はｐ＋＋ＧａＡｓ
ベース層、２７はｎ型へｌＧａＡｓエミッタ領域、２８
はエミッタ電極、２９ばベース電極である。
＋＋ＧａＡｓザブコレクタ領域、２４はｎ型ＧａＡｓコ
レクタ領域、２５はｐ＋型領領域２６はｐ＋＋ＧａＡｓ
ベース層、２７はｎ型へｌＧａＡｓエミッタ領域、２８
はエミッタ電極、２９ばベース電極である。
同図（ａ）の従来例では分子線エピタキシャル成長（Ｍ
ＢＰ、）装置内で、■半絶縁性ＧａＡｓ基板２１若しく
はノンドープのＧａＡｓバッファ層に、に型ＧａＡｓサ
ブコレクタ領域２３を形成する選択的イオン注入（酸中
イオンビーム）、（わｒｔＱ９Ｇａ＾ｓ：ルクタ領域２
４を形成する半導体層の成■４、■Ｉ）ｌ型領域２５を
形成しＸＩレクタ領域２４を画定する選択的イオン注入
、■ｐ＋型ＧａＡｓベース層２Ｇ及びｎ型へ１ＧＩＩＡ
３エミッタ領域２７とする半導体層の成長、を１１１次
実施して所要の半導体基体を得ている。
ＢＰ、）装置内で、■半絶縁性ＧａＡｓ基板２１若しく
はノンドープのＧａＡｓバッファ層に、に型ＧａＡｓサ
ブコレクタ領域２３を形成する選択的イオン注入（酸中
イオンビーム）、（わｒｔＱ９Ｇａ＾ｓ：ルクタ領域２
４を形成する半導体層の成■４、■Ｉ）ｌ型領域２５を
形成しＸＩレクタ領域２４を画定する選択的イオン注入
、■ｐ＋型ＧａＡｓベース層２Ｇ及びｎ型へ１ＧＩＩＡ
３エミッタ領域２７とする半導体層の成長、を１１１次
実施して所要の半導体基体を得ている。
また同図（ｂｌの従来例では、（１） ｎ＋＋ＧａＡｓ
ザブ：２レクタ領域２３とｎ型ＧａＡｓ：Ｉレクタ領域
２４とを形成する選択的イオン注入を連続して行い、■
ｐ１型ＧａＡｓベース層２６とｎ型＾ｌＧａＡｓエミッ
タ領域２７とする半導体層とを成長し“ζいる。
ザブ：２レクタ領域２３とｎ型ＧａＡｓ：Ｉレクタ領域
２４とを形成する選択的イオン注入を連続して行い、■
ｐ１型ＧａＡｓベース層２６とｎ型＾ｌＧａＡｓエミッ
タ領域２７とする半導体層とを成長し“ζいる。
これらの半導体基体で４；ｔ： ｒｉＦ型ＧａＡｓザブ
、：ルクタ領域２３が第４図ｆａｔ、ｆｈｌの断面に曲
角方向に延長されて、エミッタ電極２８、ベース電極２
９、及びコレクタ電極３０は第５図に例示する平面図の
様に配設される。
、：ルクタ領域２３が第４図ｆａｔ、ｆｈｌの断面に曲
角方向に延長されて、エミッタ電極２８、ベース電極２
９、及びコレクタ電極３０は第５図に例示する平面図の
様に配設される。
上述の如く各電極を配設した従来のへテロ接合バイポー
ラトランジスタにおいては、ベース直列抵抗とコレクタ
直列抵抗との利害が相反し、設計に際して双方を比較し
て妥協せざるを得ない。
ラトランジスタにおいては、ベース直列抵抗とコレクタ
直列抵抗との利害が相反し、設計に際して双方を比較し
て妥協せざるを得ない。
ずなわち多くばベース直列抵抗を低減するために、所要
のエミッタ接合面積に対してエミッタ領域２７のベース
電極２９に挟まれる方向の長さく第５図の−、）を短く
し、これに直交する方向を長くしているが、この結果エ
ミッタ電極２８−コレクタ電極３０間の平均距離が増加
して、コレクタ直列抵抗の増大を招いている。
のエミッタ接合面積に対してエミッタ領域２７のベース
電極２９に挟まれる方向の長さく第５図の−、）を短く
し、これに直交する方向を長くしているが、この結果エ
ミッタ電極２８−コレクタ電極３０間の平均距離が増加
して、コレクタ直列抵抗の増大を招いている。
従ってこのジレンマに対処し、ベース直列抵抗とコレク
タ直列抵抗とを同時に低減できる構造が要望されている
。
タ直列抵抗とを同時に低減できる構造が要望されている
。
前記問題点は、選択的に設けられた第１導電型の第１の
半導体領域上に、第１導電型の第２の半導体領域と、第
２導電型の第３の半導体領域と、第１導電型の第４の半
導体領域とが順次積層され、該第３の半導体領域がベー
ス領域、該第２及び第４の半導体領域の一方がコレクタ
領域、他方がエミッタ領域とされ°ζ、 該第４の半導体領域に接続された第１の電極と、該第１
の半導体領域を介し”Ｃ該第２の半導体領域に接続され
た第３の電極との間に、該第３の半導体領域に接続され
たベース電Ｊ＠が介在し”ζなる本発明によるヘテロ接
合バイポーラトランジスタにより解決される。
半導体領域上に、第１導電型の第２の半導体領域と、第
２導電型の第３の半導体領域と、第１導電型の第４の半
導体領域とが順次積層され、該第３の半導体領域がベー
ス領域、該第２及び第４の半導体領域の一方がコレクタ
領域、他方がエミッタ領域とされ°ζ、 該第４の半導体領域に接続された第１の電極と、該第１
の半導体領域を介し”Ｃ該第２の半導体領域に接続され
た第３の電極との間に、該第３の半導体領域に接続され
たベース電Ｊ＠が介在し”ζなる本発明によるヘテロ接
合バイポーラトランジスタにより解決される。
本発明によれば、第１図に例示する如く例えばコレクタ
を半導体基板側とする場合に、エミッタ電極８とコレク
タ電極１０との間にベース電極９、通常はその一部が介
在する配置とし７、二Ｉレクタ電極１０のコレクタ領域
への接続は半導体基体内に選択的に埋設したザブコレク
タ領域によって行う。
を半導体基板側とする場合に、エミッタ電極８とコレク
タ電極１０との間にベース電極９、通常はその一部が介
在する配置とし７、二Ｉレクタ電極１０のコレクタ領域
への接続は半導体基体内に選択的に埋設したザブコレク
タ領域によって行う。
この構成で、エミッタ領域７＾の形状をコレクタ電極Ｉ
Ｏ方向について短くし、各電極間の間隔も当然に狭くし
て、ベース直列抵抗と′：Ｉレクタ直列抵抗とを同時に
低減することが可能となる。
Ｏ方向について短くし、各電極間の間隔も当然に狭くし
て、ベース直列抵抗と′：Ｉレクタ直列抵抗とを同時に
低減することが可能となる。
以下本発明を実施例により具体的に説明する。
第２図（ａ）乃至（ｄ＋は本発明の第１の実施例を示す
工程順模式側断面図である。
工程順模式側断面図である。
第２図（ａ）参照二 半絶縁性ＧａＡｓ基板ｌ上にＭＢ
Ｅ法により、ノンドープのＧａＡｓバッファ層２を例え
ば厚さ１μｍ程度にエピタキシャル成長し、同−装：６
内で必要ならば位置を移動させて、収束イオンビームに
よる選択的注入法により、サブコレクタ９ｒ１域３の水
平部分を形成するために、例えばシリ′：１ン（Ｓｉ）
イオンをエネルギ−２００ｋｅν程度で、５×１０Ｉ４
１０Ｉ４程度注入する。その厚さを更に大きくする場合
にはこの成長−注入工程を繰り返した後に、同様の工程
でサブコレクタ領域３の立ち上がり部分を形成する。
Ｅ法により、ノンドープのＧａＡｓバッファ層２を例え
ば厚さ１μｍ程度にエピタキシャル成長し、同−装：６
内で必要ならば位置を移動させて、収束イオンビームに
よる選択的注入法により、サブコレクタ９ｒ１域３の水
平部分を形成するために、例えばシリ′：１ン（Ｓｉ）
イオンをエネルギ−２００ｋｅν程度で、５×１０Ｉ４
１０Ｉ４程度注入する。その厚さを更に大きくする場合
にはこの成長−注入工程を繰り返した後に、同様の工程
でサブコレクタ領域３の立ち上がり部分を形成する。
第２図（ｉｌｌ参照： 例えばＳｔをｌＸｌ０”〜１×
１０１７ｃｍ−３程度トープし、厚さ５００ｎｍ程度の
ｎ型ＧａＡｓコレクタ層４をエピタキシャル成長する。
１０１７ｃｍ−３程度トープし、厚さ５００ｎｍ程度の
ｎ型ＧａＡｓコレクタ層４をエピタキシャル成長する。
次いでコレクタ領域４Ａを画定するｐ＋型領領域５形成
するために、前記選択的注入法により例えばベリリウム
（Ｒｅ）イオンをエネルギ−２００ｋｅν稈度で、Ｉ
Ｘｌ０１′ｃｍ−２稈度汁人する。
するために、前記選択的注入法により例えばベリリウム
（Ｒｅ）イオンをエネルギ−２００ｋｅν稈度で、Ｉ
Ｘｌ０１′ｃｍ−２稈度汁人する。
第２図（Ｃ）参照： 山び■旧ミ法により、例えばベリ
リウム（Ｂｅ）を１×１０１１′〜１×１０１９０Ｉ１
１−１程度ドープし、厚さ１００ｎｎｎ程度のｐ＋型Ｇ
ｒ真八へベース層６と、例えば厚さ３００ｎｍ稈度の１
１型ＡＩＸＧ月−ＸＡＳエミッタ層７とを成長する。
リウム（Ｂｅ）を１×１０１１′〜１×１０１９０Ｉ１
１−１程度ドープし、厚さ１００ｎｎｎ程度のｐ＋型Ｇ
ｒ真八へベース層６と、例えば厚さ３００ｎｍ稈度の１
１型ＡＩＸＧ月−ＸＡＳエミッタ層７とを成長する。
ただしｎ型ＡｌｘＧａ＋ＸＡｓエミッタ層７のＡＩの組
成比Ｘは、ベース層６との界面から１０乃至、１００
ｎｍの範囲でＸ ＝−Ｏから０．３まで次第に増加し７
、Ｌ−表面近傍では再びＸ−Ｏとされ、不純物濃度は１
×１０＋７〜１×１０１１１ｃｌＩｌ−３程度であるが
、１、表面近傍テハ１０Ｉ９０１ｎ−３に近い高濃度と
している。
成比Ｘは、ベース層６との界面から１０乃至、１００
ｎｍの範囲でＸ ＝−Ｏから０．３まで次第に増加し７
、Ｌ−表面近傍では再びＸ−Ｏとされ、不純物濃度は１
×１０＋７〜１×１０１１１ｃｌＩｌ−３程度であるが
、１、表面近傍テハ１０Ｉ９０１ｎ−３に近い高濃度と
している。
第２図（ｄｉ参照： この半導体Ｊｋ体をＭ計装置外に
取り出し、例えば温度７００℃、１時間程度の加熱処理
を行って、イオン注入した不純物を活ＦＩ化する。次い
でエツチング処理を行ってエミッタ領域７Ａを画定し、
サブコレクタ領域３の電極形成領域を表出する。
取り出し、例えば温度７００℃、１時間程度の加熱処理
を行って、イオン注入した不純物を活ＦＩ化する。次い
でエツチング処理を行ってエミッタ領域７Ａを画定し、
サブコレクタ領域３の電極形成領域を表出する。
エミッタ電極８及びコレクタ電極ＩＯを例えば金ゲルマ
ニウム／金（ＡｕＧｅ／Ａｕ）を用いて配設し、ベース
電極９を例えばクロム／金（Ｃｒ／＾電」）を用いて配
設して、本実施例のトランジスタ素子が完成する。
ニウム／金（ＡｕＧｅ／Ａｕ）を用いて配設し、ベース
電極９を例えばクロム／金（Ｃｒ／＾電」）を用いて配
設して、本実施例のトランジスタ素子が完成する。
また第３図は本発明の第２の実施例を示す模式側断面図
であり、第２図と同一符号により前記実施例に相当する
部分を示す。
であり、第２図と同一符号により前記実施例に相当する
部分を示す。
本実施例では、コレクタ電極４ＡをノンドープのＧａＡ
ｓバッファ層２への前記選択的イオン注入法によって形
成している。このイオン注入は、例えばＳｉ”をエネル
ギ−２００ｋｅＶ程度で、３ Ｘ１０１３ｃｍ−”程度
注入している。
ｓバッファ層２への前記選択的イオン注入法によって形
成している。このイオン注入は、例えばＳｉ”をエネル
ギ−２００ｋｅＶ程度で、３ Ｘ１０１３ｃｍ−”程度
注入している。
本第１の実施例で、エミッタ領域７＾のコレクタ電極Ｉ
Ｏ方向の長さ−を２μｍ、これに直角方向を６μｍとし
た試料と、前記従来構造によりエミッタ領域のコレクタ
電極方向の長さを３ｐＴｎ、これに直角な誓、方向を４
μｍとした比較試料とについて、最大発振周波数ｆｍｍ
Ｘを比較して従来例の約２０ＧＩｌｚから約４０ＧＨｚ
への改善が達成され、本発明の効果が実証された。
Ｏ方向の長さ−を２μｍ、これに直角方向を６μｍとし
た試料と、前記従来構造によりエミッタ領域のコレクタ
電極方向の長さを３ｐＴｎ、これに直角な誓、方向を４
μｍとした比較試料とについて、最大発振周波数ｆｍｍ
Ｘを比較して従来例の約２０ＧＩｌｚから約４０ＧＨｚ
への改善が達成され、本発明の効果が実証された。
なお以上の説明では′：！レクタを半導体基板側として
いるが、エミッタを半導体ノ１（板側とした所謂反転型
構造の場合にも同様の効果が得られ、またＧａＡｓ／Ａ
ｌＧａＡｓ系に限られず、他の半導体）Ａｌを用いたヘ
テロ接合バイポーラトランジスタについても同様の効果
が得られることは明らかである。
いるが、エミッタを半導体ノ１（板側とした所謂反転型
構造の場合にも同様の効果が得られ、またＧａＡｓ／Ａ
ｌＧａＡｓ系に限られず、他の半導体）Ａｌを用いたヘ
テロ接合バイポーラトランジスタについても同様の効果
が得られることは明らかである。
以−１−説明した如く本発明によれば、ヘテロ接合バイ
ポーラトランジスタのベース直列抵抗と：：１１／クタ
直列抵抗とを同時に低減しＣ、ゲート遅延一時間或いは
遮断周波数などの特性が改みされ、その実用化の推進に
大きく寄−Ｌｊする。
ポーラトランジスタのベース直列抵抗と：：１１／クタ
直列抵抗とを同時に低減しＣ、ゲート遅延一時間或いは
遮断周波数などの特性が改みされ、その実用化の推進に
大きく寄−Ｌｊする。
第１図は本発明によるヘテｌ′：】接合バイポーラトラ
ンジスタの１例を示す平面図、 第２図は本発明の第１の実ｈ１←例の−ｒ稈順模式側断
面図、 第３図は本発明の第２の実施例の模式側断面図、第４図
は従来例の模式側断面図、 第５図は従来例の平面図である。 図において、 １は半絶縁性ＧａＡｓ基板、 ２はノンドープのＧａＡｓバッファ層、３は１型ＧａＡ
ｓサブコレクタ領域、 ４はｎ型ＧａＡｓコレクタ層、 ４＾はコレクタ領域、 ５はｐ４型領域、 ６はｐ＋型ＧａＡｓベース層、 ７はｎ型へ１．ＧａＡｓエミツタ層、 ７＾はエミッタ領域、 ８ばエミッタ電極、 ９はベース電極、 １０ばコレクタ電極を示す。 σＥ い） 、 ＼ト い）、従来
・痒・ｊの７摸式・峻ｌ咽面間 第４ 図 率ｚ（７）戦ヤヒ・イダｊＩ１７′）獣イ睦１＠面閏早
３ 図 従来４９−ＩＩ）千面藺 第 夕 閣
ンジスタの１例を示す平面図、 第２図は本発明の第１の実ｈ１←例の−ｒ稈順模式側断
面図、 第３図は本発明の第２の実施例の模式側断面図、第４図
は従来例の模式側断面図、 第５図は従来例の平面図である。 図において、 １は半絶縁性ＧａＡｓ基板、 ２はノンドープのＧａＡｓバッファ層、３は１型ＧａＡ
ｓサブコレクタ領域、 ４はｎ型ＧａＡｓコレクタ層、 ４＾はコレクタ領域、 ５はｐ４型領域、 ６はｐ＋型ＧａＡｓベース層、 ７はｎ型へ１．ＧａＡｓエミツタ層、 ７＾はエミッタ領域、 ８ばエミッタ電極、 ９はベース電極、 １０ばコレクタ電極を示す。 σＥ い） 、 ＼ト い）、従来
・痒・ｊの７摸式・峻ｌ咽面間 第４ 図 率ｚ（７）戦ヤヒ・イダｊＩ１７′）獣イ睦１＠面閏早
３ 図 従来４９−ＩＩ）千面藺 第 夕 閣
Claims (1)
- 【特許請求の範囲】 選択的に設けられた第１導電型の第１の半導体領域上に
、第１導電型の第２の半導体領域と、第２導電型の第３
の半導体領域と、第１導電型の第４の半導体領域とが順
次積層され、 該第３の半導体領域がベース領域、該第２及び第４の半
導体領域の一方がコレクタ領域、他方がエミッタ領域と
されて、 該第４の半導体領域に接続された第１の電極と、該第１
の半導体領域を介して該第２の半導体領域に接続された
第３の電極との間に、該第３の半導体領域に接続された
ベース電極が介在してなることを特徴とするヘテロ接合
バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25821585A JPS62117369A (ja) | 1985-11-18 | 1985-11-18 | ヘテロ接合バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25821585A JPS62117369A (ja) | 1985-11-18 | 1985-11-18 | ヘテロ接合バイポ−ラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62117369A true JPS62117369A (ja) | 1987-05-28 |
Family
ID=17317112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25821585A Pending JPS62117369A (ja) | 1985-11-18 | 1985-11-18 | ヘテロ接合バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62117369A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989005041A1 (en) * | 1987-11-23 | 1989-06-01 | Hughes Aircraft Company | Zener diode emulation and method of forming the same |
| US5147775A (en) * | 1987-07-24 | 1992-09-15 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a high-frequency bipolar transistor |
-
1985
- 1985-11-18 JP JP25821585A patent/JPS62117369A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5147775A (en) * | 1987-07-24 | 1992-09-15 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a high-frequency bipolar transistor |
| WO1989005041A1 (en) * | 1987-11-23 | 1989-06-01 | Hughes Aircraft Company | Zener diode emulation and method of forming the same |
| US4910158A (en) * | 1987-11-23 | 1990-03-20 | Hughes Aircraft Company | Zener diode emulation and method of forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0458703B2 (ja) | ||
| JP2679333B2 (ja) | ショットキー障壁接合ゲート型電界効果トランジスタ | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| JP2553510B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62117369A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPS61276261A (ja) | 高速バイポ−ラトランジスタの製造方法 | |
| JP2548801B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS63161677A (ja) | 電界効果トランジスタ | |
| JPS59181060A (ja) | 半導体装置 | |
| JPS61137364A (ja) | 半導体装置 | |
| JPH0812910B2 (ja) | 化合物半導体装置およびその製造方法 | |
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS63314866A (ja) | バイボ−ラ・トランジスタ | |
| JPS63156358A (ja) | バイポ−ラ化合物半導体装置の製造方法 | |
| JPS62159464A (ja) | 化合物半導体装置の製造方法 | |
| JPS61206263A (ja) | ヘテロ・パイポ−ラ型半導体装置 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP2541280B2 (ja) | 半導体装置 | |
| JPH0460340B2 (ja) | ||
| JPH01194469A (ja) | 化合物半導体装置 | |
| JP2570770B2 (ja) | バイポーラ・トランジスタ | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS63158A (ja) | バイポ−ラ化合物半導体装置の製造方法 |