-
Die Erfindung betrifft ein Halbleiterelement.
-
US-A-4,505,799 beschreibt ein Halbleiterelement, das eine
Halbleiterschicht umfaßt, die verschiedene Aussparungen in
einem Bereich auf der Rückseite der Halbleiterschicht
aufweist. In dem Vorderseitenbereich der Halbleiterschicht sind
aktive Elemente ausgebildet, die auf der Vorderseite des
Substrats mit einer Anzahl von Oxiden und einer
ionensensitiven Membran beschichtet sind. Jedes aktive Element ist an
einer Ausnehmung angeordnet. Um einen elektrischen Kontakt
für die aktiven Elemente herzustellen, ist die Aussparung
mit einem Metallkontakt beschichtet.
-
US-A-4,601,096 beschreibt ein Halbleiterelement,
insbesondere einen Feldeffekttransistor, der im Mikrowellen- und
Millimeterfrequenzbereich betrieben wird. Das Substrat ist
eine Halbleiterschicht und das Gateelement ist in Form eines
Schottky-Übergangs ausgebildet. Auf der Rückseite des
Halbleitersubstrats ist eine Aussparung gebildet und ein aktives
Element. Die Transistorsource, ist an der Aussparung
freigelegt. Ein metallischer Film ist auf der Rückseite der
Halbleiterschicht gebildet und kontaktiert direkt den
Sourcebereich. Durch den metallischen Kontakt wird die
Transistorleistung im Mikrowellen- und Millimeterfrequenzbereich
verbessert.
-
Weiter ist ein Halbleitersubstrat bekannt, das herkömmliche
Halbleiterelemente oder IC's einschließt und das einen
Anschluß für z. B. ein Drain von einem der Elemente auf der
Rückseite aufweist und weitere Anschlüsse für die Elemente
auf der vorderen Hauptfläche in Form von
Metallkontaktanschlüssen oder Elektroden an einem isolierenden Oxidfilm.
-
Zum Beispiel beschreibt IEEE Power Electronics Specialists
Conference Record, 1985, Seiten 229-233, den Schnitt durch
einen Leistung-MOSFET, der eine Schutzfunktion darin
aufweist. In diesem Fall sind verschiedene Elemente oder
Bauteile in der vorderen Hauptfläche des Halbleitersubstrats
ausgebildet, und fast alle ihre Elektrodenanschlüsse sind
auf der vorderen Hauptfläche ausgebildet, während nur ein
Ausgangs-Drainanschluß auf der Rückseite gebildet ist.
-
In solch einem herkömmlichen Fall ist die Rückseite des
Halbleitersubstrats mit einem Grundsubstrat kontaktiert und
es ist ausreichend, nur eine Spannungsquelle für das
Halbleitersubstrat bereitzustellen. Es ist weiter unnötig,
mehrere Elektroden unabhängig voneinander bereitzustellen um
verschiedene Spannungen auf der Rückseite des
Halbleitersubstrats, das eine bestimmte Dicke aufweist, anzulegen,
selbst wenn die vordere Hauptfläche, die den Halbleiter IC
einschließt, an das dazu weisende Grundsubstrat gebondet
ist. Somit wird nicht in Erwägung gezogen, durch das
Substrat die vordere Hauptfläche des Substrats mit einer
Vielzahl von verschiedenen Spannungen oder Strömen von der
Rückseite unter gegenseitiger Isolation zu versorgen.
-
In einer herkömmlichen dreidimensionalen
übereinandergeschichteten Halbleitersubstratstruktur, wie sie
beispielsweise in Nikkei Micro Device, Juli 1985, Seiten 175-192,
veröffentlicht ist, ist die Signalübertragung zwischen der
Vorder- und Rückseite des Halbleitersubstrats, auf dessen
Vorderfläche verschiedene Elemente oder IC's ausgebildet
sind, nur ungenügend entwickelt. Demgemäß werden die
betreffenden Elektrodenbereiche der zwei Substrate
ausgerichtet und fest miteinander verbunden, um die
Signalkommunikation zwischen den zwei Substraten auszuführen, wenn
zwei übereinandergeschichtete Halbleitersubstrate weiter
übereinandergeschichtet werden. In diesem Fall ist es jedoch
sehr schwierig, eine Verdrahtung zum Verbinden der Vorder-
und Rückseiten der Substrate zu bewerkstelligen.
-
Eine weitere herkömmliche dreidimensionale
übereinandergeschichtete Halbleitersubstratstruktur wird durch
Aufeinanderstocken einer Vielzahl von Halbleitersubstraten
bewerkstelligt, wie in IEEE Computer, Januar 1984, Seite 69,
Jan. Grinberg, veröffentlicht ist. In diesem Beispiel ist
eine ohmsche Verdrahtung, die durch das Substrat dringt,
durch die Ausbildung eines p&spplus;-Bereichs hergestellt, der
durch ein n-Halbleitersubstrat hindurchgeht, wobei eine
p-Dotierung durch Aluminiumdiffusion auf der Grundlage von
Hitzetransferdiffusion durch eine punktförmige
Aluminiumquelle verwendet wird. Die Verbindung zwischen den zwei
Substraten wird realisiert, indem zwei metallische
Mikrobrücken zur Verbindung über Kreuz verbunden werden.
-
In diesem Fall ist es jedoch schwierig, eine
Verteilungskapazität infolge des PN-Übergangs und der oberen und
unteren Widerstandswerte des p&spplus;-Bereichs zu steuern, da der
Durchführungsbereich aus einem p&spplus;-Bereich des P&spplus;N-Übergangs
zusammengesetzt ist und eine Trennung des P&spplus;N-Übergangs
verwendet wird. Da die Mikrobrücken nicht fest miteinander
verbunden sind, weist die mechanische Struktur zum Verbinden
der zwei Substrate nur ungenügende Stabilität auf und eine
ausreichende oder ideale Isolation von anderen Bereichen ist
nicht gegeben.
-
Es ist die Aufgabe der Erfindung ein Halbleiterelement
bereitzustellen, das erlaubt, eine Signalübertragung oder eine
ohmsche Verbindung zwischen der Vorder- oder Rückseite des
Halbleitersubstrats zu bewerkstelligen und das eine perfekte
Isolierung der Übertragungsteile von anderen Bereichen des
Substrats ermöglicht.
-
Diese Aufgabe ist durch ein Halbleiterelement nach Anspruch
1 gelöst.
-
Bevorzugte Ausführungsbeispiele sind in den abhängigen
Ansprüchen offenbart.
-
Im folgenden wird die Beschreibung durch die Zeichnungen
genauer beschrieben.
-
Fig. 1 ist ein Schnitt durch ein erstes Ausführungsbeispiel
der ersten Halbleiterschicht in einem
Halbleiterelement, das einen MOS-Transistor einschließt, gemäß
der vorliegenden Erfindung;
-
Fig. 2 ist ein Schnitt durch ein zweites
Ausführungsbeispiel der ersten Halbleiterschicht in einem
Halbleiterelement, das einen vertikalen MOS-Transistor
einschließt, gemäß der vorliegenden Erfindung;
-
Fig. 3 zeigt die Anordnung einer Vielzahl von Anschlüsse in
einer Aussparung;
-
Fig. 4 zeigt einen Schnitt eines vollständigen
Ausführungsbeispiels eines dreidimensionalen zweilagig
übereinandergeschichteten Halbleiterelements, gemäß der
vorliegenden Erfindung, das die Halbleiterschicht,
wie sie in Fig. 1 gezeigt ist, einschließt;
-
Fig. 5 zeigt einen Schnitt eines weiteren
Ausführungsbeispiels der ersten Halbleiterschicht in einem
Halbleiterelement, das einen MOS-Transistor einschließt,
gemäß der vorliegenden Erfindung;
-
Fig. 6 zeigt einen Schnitt eines weiteren vollständigen
Ausführungsbeispiels eines dreidimensionalen
zweilagig übereinandergeschichteten Halbleiterelements,
gemäß der vorliegenden Erfindung;
-
Fig. 7 ist eine Unteransicht der ersten Halbleiterschicht,
die 2·8 Anschlüsse für eine Bitbreite von 2·8 eines
aktiven Elements zeigt, die in jede der vier
Aussparungen auf der Rückseite eines
Halbleitersubstrats gebildet sind;
-
Fig. 8 zeigt eine schematische Seitenansicht eines weiteren
Ausführungsbeispiels gemäß der vorliegenden
Erfindung, das ein dreidimensionales vierlagig
übereinandergeschichtetes Halbleiterelement einschließt,
das aus vier Halbleiterschichten zusammengesetzt
ist; und
-
Fig. 9 zeigt einen Schnitt eines weiteren
Ausführungsbeispiels der ersten Halbleiterschicht in einem
Halbleiterelement, das einen Bipolar-Transistor
einschließt, gemäß der vorliegenden Erfindung.
-
In den Zeichnungen bezeichnen gleiche Bezugszeichen in allen
Darstellungen gleiche oder entsprechende Teile. In Fig. 1
ist das erste Ausführungsbeispiel der ersten
Halbleiterschicht in einem Halbleiterelement, wie etwa einem MOS-
Element einer Silicium-Auf-Isolator(SOI) -Struktur, gemäß der
vorliegenden Erfindung, gezeigt.
-
In Fig. 1 ist eine Siliciumoxid(SiO&sub2;)-Schicht 2 auf der
Ober- oder Vorderfläche eines
Silicium(Si)-Halbleitersubstrats 1 gebildet, wobei eine Bodenaussparung 13 auf der
Unter- oder Rückseite des Substrats 1 in herkömmlicher Weise
gebildet ist, um die Siliciumoxidschicht 2 zu erreichen, was
beispielsweise durch Ätzprozesse, wie sie beispielsweise bei
der Siliciumdrucksensorherstellung vorkommen, verwendet
werden. Eine p-Halbleiterkristallschicht 3 wird auf dem
Siliciumoxid 2 mit Hilfe einer herkömmlichen SOI-Technik
hergestellt. Eine n&spplus;-Source 4 ist in dem Oberflächenbereich
der kristallinen Siliciumschicht 3 geformt und ein n&spplus;-Drain 5
ist in die aktive Siliciumschicht des SOI-Typs geformt, um
tief in die kristalline Siliciumschicht 3 sowie in die
Siliciumoxidschicht 2 zu ragen und den Boden der Aussparung
13 auf der Rückseite des Substrats 1 zu erreichen (von der
Rückseite betrachtet, z. B. dem oberen Ende in Fig. 1).
-
Ein isolierender Gatefilm 6 ist auf die Vorderfläche der
kristallinen Siliciumschicht 3 geformt, um Source 4 und
Drain 5 zu überbrücken und zudem ist eine Feldoxidschicht 7
auf der Oberfläche der Schicht 3 angebracht. Eine
Sourceelektrode 8, eine Drainelektrode 9 und eine Gateelektrode 10
sind jeweils in herkömmlicher Weise an den Oberflächen von
Source 4, Drain 5 und Gatefilm 6 angebracht. Ein
isolierender Oxidfilm 11 ist ebenfalls auf der Rückseite des
Substrats 1 in herkömmlicher Weise gebildet, um seine Rückseite
zu bedecken.
-
Wenn bei diesem Ausführungsbeispiel die Dicke des
Siliciumsubstrats 1 ungefähr zwischen 300 um bis 500 um gewählt wird,
kann die Dicke des verbleibenden oberen Bereichs (nicht
gezeigt), der den Boden der Aussparung 13 bildet, zwischen
etwa 10 bis 30 um gewählt werden.
-
Eine bestimmte Strukturierungsmethode ist erforderlich, um
einen Rückseitenkontaktbereich 12A und einen
Rückseitenverdrahtungsbereich 12B, die integral miteinander verbunden
sind, herzustellen. Das heißt, daß ein gewöhnlicher
photolithographischer Prozeß für die Strukturierung nicht
angewendet werden kann, da der Kontaktbereich 12A und der
Verdrahtungsbereich 12B auf der Rückseite in bezug auf die
Endfläche auf der Rückseite weit voneinander beabstandet
sind. Die Strukturierung kann mit einem Lithographieschritt
durchgeführt werden, in dem mit einem Lichtstrahl im UV oder
fernen UV-Wellenlängenbereich belichtet wird und eine Maske
verwendet wird, die in nächster Nähe zum Substrat 1 plaziert
wird und weiter ein optisches System verwendet wird, das
eine Laserlichtquelle mit guter Parallelität aufweist. Ein
direkter Strukturätzprozeß, der gerade entwickelt worden
ist, in welchem eine photochemische Reaktion direkt in einer
angeregten Ätzgasatmosphäre unter Verwendung einer
Strukturmaske
und eines Laserstrahls durchgeführt wird, kann auch
angewendet werden.
-
Wie zuvor beschrieben, ragt in dem ersten
Ausführungsbeispiel, wie in Fig. 1 gezeigt, die n&spplus;-Region 5 durch die
Epitaxieschicht 3 bis zu der Bodenaussparung 13 der
Rückseite des Substrats 1 und ist mit dem Verdrahtungsbereich
12B verbunden, der auf der Rückseite des Substrats 1 durch
den Kontaktbereich 12A gebildet ist, wobei der
Verdrahtungsbereich 12B von dem Substrat 1 durch die isolierende
Oxidschicht 11, die die Seiten- und Rückflächen des Substrats 1
bedeckt und durch die Siliciumoxidschicht 2, die die
Vorderseite des Substrats 1 bedeckt, isoliert ist. Aus diesem
Grund kann das n&spplus;-Drain mit einem Verbindungsanschluß als
Drainanschluß 9 auf der Vorderseite des Substrats 1 versehen
werden und mit einem anderen unabhängigen
Verbindungsanschluß als rückwärtigen Verdrahtungsbereich 12B auf der
Rückseite des Substrats 1, die von anderen Bereichen
getrennt sind. Die rückwärtigen Anschlüsse 12A und 12B sind
mit einer Spannungsquelle, die von der Spannung des
Substratkörpers getrennt ist, verbunden.
-
Obwohl in dem Ausführungsbeispiel der Fig. 1 nur das Drain 5
mit den zwei Anschlüssen auf Vorder- und Rückseite des
Substrats 1 verbunden ist, können selbstverständlich auch
andere aktive Regionen, wie etwa die Source 4 des MOS-
Transistor mit den zwei Anschlüssen auf der Vorder- und
Rückseite des Substrats 1 verbunden sein. Das bedeutet, daß
eine der Elektroden des aktiven Elements, wie etwa eines
MOS-Transistors mit der Vorder- und Rückseite des Substrats
kommunizieren kann. Weiter kann eine Anode oder Kathode
einer Diode, die in den Oberflächenbereich des Substrats
geformt ist, mit den zwei Anschlüssen auf der Vorder- und
Rückseite des Substrats verbunden werden.
-
In dem SOI-Element nach Fig. 1, kann eine ohmsche Verbindung
mit dem n&spplus;-Drain 5 des MOS-Transistors erzeugt werden, indem
der Kontaktbereich 12A auf der Rückseite des Substrats 1
verwendet wird. Wenn also die Signalleitung über den N-Kanal
EDMOS, der in der kristallinen Siliciumschicht 3 auf dem
Siliciumoxidfilm 2 ausgebildet ist, durchgeführt wird, kann
das Signal von dem Drain 5 zu anderen Teilen wie etwa einem
Inverter, der in der gleichen Ebene wie das Drain 5 liegt,
durch die Drainelektrode 9 geleitet werden und zu anderen
Teilen auf der Vorderseite eines weiteren Substrats, das
unter dem Substrat 1 angeordnet ist, welches das Drain 5
einschließt. Die Leitung erfolgt über den Kontaktbereich 12A
und den rückwärtigen Verdrahtungsbereich 12B in einem
viellagig übereinandergeschichteten dreidimensionalen
Halbleiterelement, das aus mindestens zwei Halbleitersubstraten
zusammengesetzt ist, die aufeinander gestapelt sind.
-
Aus dem zuvor beschriebenen ersten Ausführungsbeispiel geht
deutlich hervor, daß die folgenden Effekte und Vorteile
erzielt werden können.
-
Da die Elektrode, wie etwa das Drain, mit den zwei
Anschlüssen auf der Vorder- und Rückseite des Substrats
verbunden ist, wird eine Separation eines Ausgangsstroms in
einem Leistungselement, in welchem in Richtung senkrecht zum
Substrat ein großer Strom fließt, vorteilhaft durchgeführt,
und eine Vielzahl von Anschlüssen für ein Drain könnnen so
vorteilhafterweise auf der Vorder- und Rückseite im MOS-
Transistor vorgesehen werden.
-
Da zuzüglich zu der Vorderseite, die verschiedene Elemente
oder IC's einschließt, eine Vielzahl von
Verdrahtungsanschlüssen für Elektroden getrennt entlang der Seitenflächen
einer Aussparung auf der Rückseite des Substrats vorgesehen
sein können, kann eine Übertragung einer Vielzahl von
Signalen zwischen der Vorder- und Rückseite des Substrats
gleichzeitig durchgeführt werden. Weiter kann diese parallele
Signalübertragung durch den ohmschen Kontakt durchgeführt
werden und kann über Steuersignale eines aktiven Elements
gesteuert werden, das drei Elektrodenanschlüsse aufweist,
wie das etwa bei einem MOS-Transistor der Fall ist, wodurch
wiederum eine Schaltfunktion und eine Verstärkungsoperation
zur gleichen Zeit möglich sein können.
-
Wenn eine Vielzahl von Halbleitersubstraten, die
verschiedene Elemente und IC's auf ihrer Vorderseite einschließen,
übereinandergeschichtet werden und die betreffenden
Elektrodenbereiche ausgerichtet und fest durch Hitzeschmelzen
miteinander verbunden werden, um so eine dreidimensionale
viellagig übereinandergeschichtete Halbleiterelementstruktur zu
erhalten, können eine Vielzahl von Signalen parallel
zwischen Vorder- und Rückseite von dem oberen zum unteren
Substrat übertragen werden. So kann eine parallele Übertragung,
eine gute Funktionsweise und eine große Kapazität eines
Informationsprozessors, wie etwa eines Mikrocomputers oder
Bildprozessors, bewerkstelligt werden.
-
Weiter kann das gestapelte Halbleiterelement der
vorliegenden Erfindung angewendet werden, um einen
übereinandergeschichteten dreidimensionalen parallel arbeitenden
intelligenten Sensor zu realisieren, der eine erste Schicht
einschließt, die eine Vielzahl von Sensorelementen einschließt,
und zweite und dritte Schichten, die Operationselemente oder
Speicher aufweisen.
-
Bei Verwendung eines übereinandergeschichteten
dreidimensionalen Halbleiterelements, das durch Stapeln einer
Vielzahl von Halbleiterschichten hergestellt wurde, können
die Fehler und Nachteile, die bei herkömmlichen, in einer
flachen Ebene hochintegrierten IC's auftreten, beseitigt und
weitgehend verbessert werden. Das bedeutet, daß die
Chipgröße minimiert werden kann und eine Verdrahtungslänge im
Chip weitgehend reduziert werden kann, um die
Übertragungsgeschwindigkeit des Signals durch den Chip zu verbessern.
Weiter kann die Anordnungsbegrenzung der Zellen und
Verdrahtung
reduziert werden, und die Ausschußrate der
hergestellten Chips erheblich reduziert werden.
-
In Fig. 2 ist ein zweites erfindungsgemäßes
Ausführungsbeispiel der ersten Halbleiterschicht in einem
Halbleiterelement, das einen vertikalen MOS-Transistor einschließt
gezeigt, das im wesentlichen den gleichen Aufbau wie das
erste Ausführungsbeispiel, das in Fig. 1 gezeigt ist,
aufweist.
-
In Fig. 2 ist eine n-Epitaxieschicht 15 auf ein
p&supmin;-Halbleitersubstrat 14 aufgewachsen, und eine n&spplus;-vergrabene
Drainschicht 16 ist in dem Substrat 14 zwischen dem unteren
Endbereich der Epitaxieschicht 14 und einer Aussparung 13,
die in die Rückseite des Substrats 14 geformt wurde,
gebildet und ragt durch das Substrat 14 und erreicht so die
Grundfläche der Aussparung 13 (das obere Ende in Fig. 2).
Das Substrat 14 hat die Funktion, die vergrabene
n&spplus;-Drainschicht 16 elektrisch zu trennen. Ein Feldoxidfilm 7 bedeckt
die Oberfläche der Epitaxieschicht in gleicher Weise wie im
ersten Ausführungsbeispiel.
-
Ein Paar p-Basisbereiche 17A und 17B sind in dem
Oberflächenbereich der Epitaxieschicht 15 in einem bestimmten
Abstand zueinander angeordnet. Ein Paar n&spplus;-Sourcebereiche
18A und 18B sind in dem Oberflächenbereich der jeweiligen
Basisbereiche 17A und 17B geformt. Ein isolierender Gatefilm
19 ist auf die Oberfläche der Epitaxieschicht 15 zwischen
den Teilen der zwei Sourcebereiche 18A und 18B, die in den
Drainbereichen 17A und 17B ausgebildet sind geformt und eine
mit Verunreinigungen hochdotierte polykristalline
Siliciumgateelektrode 20 ist in dem isolierenden Gatefilm 19
gebildet. Ein Paar der gemeinsamen Source-Basiselektroden 21A
und 21B sind an Oberflächenteile der Source 18A und 18B und
Drain 17A und 17B angeordnet. Die zuvor beschriebenen Teile
können in herkömmlicher Weise gefertigt werden.
-
In diesem Ausführungsbeispiel ist die vergrabene Schicht des
vertikalen MOS-Transistors, der im vorderen
Hauptflächenbereich angeordnet ist, an der Grundfläche der Aussparung 13
freigelegt, und der Boden der vergrabenen Schicht 16 ist mit
einem rückwärtigen Kontaktbereich 12A, der integral mit
einem Rückseitenverdrahtungsbereich 12B verbunden ist, in
gleicher Weise wie im ersten Ausführungsbeispiel verbunden.
Ein Paar p-Trennbereiche 22 können in die Epitaxieschicht 15
geformt werden, um die Trennung der Drains von anderen
Teilen zu verbessern.
-
Im zweiten Ausführungsbeispiel, wie es in Fig. 2 gezeigt
ist, können die Drainelektrodenanschlüsse getrennt auf der
Rückseite des Substrats angebracht sein, da die
Drainbereiche partiell beschränkt werden können. So können eine
Vielzahl von vertikalen MOS-Transistoren, wobei jeder einen
Drainelektrodenanschluß auf der Rückseite aufweist, im
gleichen Substrat hergestellt werden. Wenn der Chip so
befestigt wird, daß die Verdrahtung von sowohl der Vorder- als
auch der Rückseite des Substrats durchgeführt werden kann,
kann eine Vielzahl von vertikalen MOS-Transistoren im
gleichen Substrat angeordnet werden. Außerdem können natürlich
die gleichen Effekte und Vorteile wie bei dem ersten
Ausführungsbeispiel der vorliegenden Erfindung auch im zweiten
Ausführungsbeispiel erzielt werden.
-
In Fig. 3 ist die Anordnung einer Vielzahl von Anschlüssen
in einer Aussparung eines Halbleiterelements gemäß der
vorliegenden Erfindung gezeigt, wobei Fig. 3 eine umgekehrte
Darstellung im Vergleich zu Fig. 1 und 2 ist, wobei das
Ausführungsbeispiel die gleiche Struktur wie die des ersten
oder zweiten Ausführungsbeispiels der Fig. 1 und 2 zeigt,
außer, daß eine Vielzahl von rückwärtigen
Ausgangsanschlüssen in einer Aussparung der Rückseite des Substrats gebildet
sind, wie im folgenden noch beschrieben wird, und so
zusätzliche Elemente in Fig. 3 in der folgenden Beschreibung nicht
aufgeführt werden, um unnötige Wiederholungen zu vermeiden.
-
In diesem Ausführungsbeispiel ist in einem
Halbleitersubstrat 23 eine Aussparung 13 in der Rückseite (obere Seite
in Fig. 3) ausgebildet, um einen nichtgeätzten dicken
Bereich 23A und einen geätzten dünnen Bereich 23B zu erzeugen,
wie in Fig. 3A gezeigt ist, wonach ein isolierender Oxidfilm
24 über die Aussparung 13 und der Rückseite in der gleichen
Weise wie bei den vorhergehenden Ausführungsbeispielen der
Fig. 1 und 2 gebildet wird. Dann werden eine Vielzahl von
Ausgangsanschlüssen (es sind nur zwei in Fig. 3 gezeigt) 25
und 26, die einer Kombination der Kontaktbereiche 12A und
dem Rückseitenverdrahtungsbereich 12B aus Fig. 1 und 2
entsprechen, in der Aussparung 13 in der gleichen Weise wie
bei den vorhergehenden Ausführungsbeispielen erzeugt, wie in
Fig. 3B und 3C gezeigt ist.
-
In diesem Fall werden die Vielzahl von rückwärtigen
Elektrodenanschlüssen, wie etwa Drainausgangsanschlüsse in
bestimmten Intervallen, wie in Fig. 3C gezeigt ist, erzeugt.
Zum Beispiel ist ein Drain eines MOS-Transistors im
PN-Übergangszustand gesperrt und aus diesem Grunde durch sich
selbst von anderen getrennt. Falls ein aktives Element nicht
durch sich selbst getrennt ist, ist es notwendig, jeden
Elektrodenbereich, der in einem dünngeätzten Bereich 23B
geformt ist zu trennen, was durch Ausbilden eines
Trennbereichs unter Zuhilfenahme einer PN-Übergangstrennung oder
einer Trennung durch Isolierung der Aussparung erzielt
werden kann, wodurch jeder Elektrodenausgang separat
aufgenommen werden kann. Weiter kann ein weiterer
Elektrodenanschluß separat auf der Rückseite ausgebildet sein, indem
zusätzlich eine weitere Aussparung in der gleichen Weise wie
zuvor beschrieben gebildet wird.
-
In Fig. 4 ist ein vollständiges Ausführungsbeispiel eines
dreidimensionalen zweilagig übereinandergeschichteten
Halbleiterelements, gemäß der vorliegenden Erfindung, gezeigt.
In diesem Ausführungsbeispiel sind eine erste
Halbleiterschicht
101, die z. B. die gleiche Struktur wie im ersten
oder zweiten Ausführungsbeispiel der Fig. 1 und 2
aufweist, und eine zweite Halbleiterschicht 102 eines
herkömmlichen IC's, der eine CMOS-Struktur aufweist,
aufeinander auf ihren bestimmten Elektroden durch eine
Heißpreßverbindung aufeinander geschichtet.
-
In Fig. 4 weist die obere erste Schicht 101 den gleichen
Aufbau wie das erste Ausführungsbeispiel in Fig. 1 auf, so
daß auf eine detaillierte Beschreibung verzichtet werden
kann. Nachfolgend wird die zweite Halbleiterschicht 102
beschrieben.
-
Ein Feldoxidfilm 7a ist über der Vorder- oder Oberseite
eines n-Halbleitersubstrats 27 gebildet, und in dem oberen
Flächenbereich des Substrats 27 ist ein p-Wannenbereich 28
gebildet. Ein Paar p&spplus;-Wannenkontaktbereiche 29 sind in den
Kontaktbereichen zwischen dem Substrat 27 und dem
Wannenbereich 28 gebildet, und eine n&spplus;-Basiskontaktregion 30, eine
p&spplus;-Sourceregion 31, die damit verbunden ist, eine
p&spplus;-Drainregion 32, eine n&spplus;-Drainregion 33 und eine n&spplus;-Sourceregion
34 sind in den Oberflächenbereichen des Substrats 27 und des
Wannenbereichs 28 (wobei die ersten drei in dem Substrat 27
und die nachfolgenden zwei in der Wannenregion 28 gebildet
sind) gebildet. Eine VDD-Elektrode 40, eine VSS-Elektrode 41
und eine CMOS-Ausgangselektrode 42 sind jeweils auf den
Kontakt- und Sourceregionen 30 und 31, den zwei
Drainregionen 32 und 33 und den Wannenkontakt- und Sourceregionen 29
und 34 ausgebildet.
-
Ein isolierender Film 39 ist über der oberen Fläche des
Substrats 37 gebildet und zwei hochkonzentrierte
Siliciumgates 35 und 36 und zwei darunterliegende Gateoxidschichten
37 und 38 sind in dem isolierenden Film 39 gebildet. Eine
CMOS-Gatekontaktelektrode 43A und eine weitere Elektrode 43B
sind in dem isolierenden Film 39 gebildet. Zwei
Polyimidfilmschichten 44 und 45 und obere und untere zweilagige
Gold-Titan(Au/Ti)-Legierungsschichtelektroden 46U, 45L, 47U
und 47L werden wie nachfolgend beschrieben erzeugt.
-
Wie in Fig. 4 gezeigt ist, wird das Koppeln der oberen und
unteren Halbleiterschichten 101 und 102 fast in gleicher
Weise wie in der Veröffentlichung "Promising New Fabrication
Process Developed For Stacked LSI's" aus International
Electron Devices Meeting Technical Digest, 1984, Seite 816,
M. Yasumoto et al. durchgeführt.
-
Bei dieser Methode werden zuerst zwei zweilagige Gold-
Titan(Au/Ti)-Legierungsschichten 46L und 47L auf zwei
Aluminiumelektroden 43A und 43B erzeugt, und dann eine
Polyimidschicht 45 über der Oberfläche des Substrats in
gleicher Höhe wie die Au/Ti-Schichtelektroden 46L und 47L
aufgebracht. Dann wird die beschichtete Oberfläche des
Substrats mit einem Sauerstoff(O&sub2;)-Plasma-Ätzprozeß
behandelt, um die Au/Ti-Elektroden 46L und 47L freizulegen und
die Oberfläche der Polyimidschicht 45 und die
Au/Ti-Elektroden 46L und 47L zur gleichen Zeit abzuflachen.
-
Andererseits wird auf der Rückseite der ersten Schicht 101,
die Aluminiumelektrode 12B, die integral mit dem
Kontaktbereich 12A verbunden ist, sowie eine andere
Aluminiumelektrode 12C zuerst in richtiger Position vorbereitet und
dann werden zwei Au/Ti-Schichtelektroden 46U und 47U auf die
zwei Aluminiumelektroden 12B und 12C geformt, so daß sie mit
den Au/Ti-Elektroden 46L und 47L der zweiten Schicht 102
zusammentreffen, wenn die zwei Schichten 101 und 102
positioniert werden, um die betreffende Position auszurichten. In
der Zwischenzeit wird ein isolierender Film 11B auf die
isolierende Schicht 11 auf der Rückseite des Substrats 1
aufgebracht. Dann wird eine Polyimidschicht 44 auf der
Rückseite des Substrats abgeschieden und die beschichtete
Rückseite wird dann zu einer flachen Oberfläche in gleicher
Weise wie die abgeflachte Vorderseite der zweiten Schicht
102, wie zuvor beschrieben, abgeflacht. Die beiden
abgeflachten
Oberflächen der zwei Schichten 101 und 102 werden
miteinander so verbunden, so daß die Au/Ti-Elektroden 46U
und 47U der ersten Schicht 101 und die Au/Ti-Elektroden 46L
und 47L der zweiten Schicht 102 richtig zueinander
ausgerichtet sind, und dann werden die Paare der Au/Ti-Elektroden
46U, 46L und 47U, 47L durch eine Heißpreßschmelzmethode fest
miteinander verbunden, wobei die erste und zweite
Halbleiterschicht 101 und 102 miteinander gekoppelt werden.
-
Wenn die zwei Schichten 101 und 102 ausreichend stark
verbunden sind, indem nur die Elektrodenbereiche verbunden
werden, können weitere Dummy-Elektroden zusätzlich auf den
Kontaktflächen der zwei Elemente erzeugt werden. Obwohl ein
bestimmtes Beispiel zum festen Verbinden der
Au/Ti-Elektroden zuvor beschrieben worden ist, ist die vorliegende
Erfindung nicht auf dieses Beispiel beschränkt und natürlich
können auch andere geeignete Methoden verwendet werden.
-
In diesem Ausführungsbeispiel weisen die Polyimidschichten
44 und 45 die Funktion auf, effektiv Streß zu unterdrücken
und elektrische Isolation zu gewährleisten. Weiter kann die
geätzte Aussparung 13 durch Füllen mit Polyimidmaterial in
einem eigens entwickelten Herstellungsprozeß geschlossen
werden. In diesem Fall, wie in Fig. 4 gezeigt ist, kann
durch das Ausgangssignal von den Drainkontaktelektroden 12A
und 12B der ersten Schicht 101, der Schaltvorgang durch
Antreiben des Gates 43A des CMOS-Inverters in der unteren
zweiten Schicht 102 durchgeführt werden. In diesem Beispiel
werden selbstverständlich die gleichen Ergebnisse, Effekte
und Vorteile wie in den zuvor beschriebenen
Ausführungsbeispielen der vorliegenden Erfindung erzielt.
-
In Fig. 5 ist ein weiteres Ausführungsbeispiel der ersten
Halbleiterschicht in einem Halbleiterelement gemäß der
vorliegenden Erfindung gezeigt, das im wesentlichen den
gleichen Aufbau wie das erste Ausführungsbeispiel der Fig. 1
zeigt. In diesem Ausführungsbeispiel ist eine
Feldoxidschicht
7 auf die vordere Hauptfläche eines
n-Halbleitersubstrats 51 ausgebildet, das eine Aussparung 13 auf der
Rückseite aufweist, wobei ein isolierender Oxidfilm 11 über
der Aussparung 13 ausgebildet ist und über der Rückseite des
Substrats 51.
-
In einem geätzten dünnen Bereich 54 des Substrats 51 ist ein
niederohmiger Bereich 56 gebildet, der von der Vorderseite
der Grundfläche der Aussparung 13 in den dünnen Bereich 54
ragt (die obere Fläche der Aussparung 13 in Fig. 5). Der
ohmsche Bereich 56 ist von isolierenden Filmen 55 umgeben,
um den ohmschen Bereich 56 von dem Substrat 51 zu isolieren
oder zu trennen. Die isolierenden Filme 55 werden mit Hilfe
einer feinen Grabenbildung (fine ditching step) und einem
Oxidierschritt erzeugt. Die ohmschen Bereiche 56 können z. B.
aus polykristallinem Silicium erzeugt werden oder durch
Dotieren einer Verunreinigung in hoher Konzentration in
monokirstallines Silicium. Der ohmsche Bereich 56 kann auch
unter Verwendung eines metallischen Materials erzeugt
werden, das einen hohen Schmelzpunkt aufweist, wie etwa
Molybdän (Mo) oder Tantal (Ta) in einem eigens entwickelten
Herstellungsprozeß. Eine Kombination eines
Rückseitenkontaktteils 12A und einer Rückseitenelektrode ist mit der
Unterseite der ohmschen Region 56 in dem Aussparungsbereich
13 in gleicher Weise wie zuvor beschrieben kontaktiert.
-
Im Vorderseitenbereich des Substrats 51 ist ein N-Kanal MOS-
Transistor vorgesehen. Das heißt, daß eine n&spplus;-Source 58 und
ein n&spplus;-Drain 59 in geeignetem Abstand erzeugt werden, und
ein Siliciumgate 61 und ein Gateoxidfilm 60 darunter in
herkömmlicher Weise erzeugt werden. Die obere Endfläche des
ohmschen Bereichs 56 und das Siliciumgate 61 sind elektrisch
durch jeweilige Elektroden 62A und 62B, die darauf geformt
sind, gekoppelt.
-
In diesem Ausführungsbeispiel können die Vorder- und
Rückseite des Substrats 51 über den niederohmigen Bereich 56
miteinander kommunizieren, wobei der ohmsche Bereich 56 von
der Umgebung isoliert ist. Demgemäß ist das Siliciumgate 61
auf der Vorderseite mit den Rückseitenelektroden 12A und 12B
durch die Vorderseitenelektroden 62A und 62B und den
ohmschen Bereich 56 verbunden. So kann der N-Kanal
MOS-Transistor in der vorderen Hauptfläche durch Anlegen einer
Spannung an die Rückseitenelektroden 12A und 12B betrieben
werden. Die gleichen Effekte und Vorteile wie in den zuvor
beschriebenen Ausführungsbeispielen der vorliegenden
Erfindungen können erhalten werden.
-
Obwohl das Siliciumgate auf der Vorderseite mit den
Rückseitenelektroden verbunden ist, können in diesem
Ausführungsbeispiel natürlich auch ein anderer Teil wie Drain oder
Source auf der Vorderseite mit den Rückseitenelektroden
verbunden werden. Außerdem können eine Vielzahl von
niederohmigen Bereichen 56, die den N-Kanal MOS-Transistor der auf
der Vorderseite gebildet ist mit den Rückseitenelektroden
12A und 12B verbinden, in einer Aussparung 13 in gleicher
Weise, wie in Fig. 3 gezeigt ist, ausgebildet sein, wobei
eine detaillierte Beschreibung davon nicht nötig ist.
-
In Fig. 6 ist ein weiteres vollständiges Ausführungsbeispiel
eines dreidimensionalen zweilagig übereinandergeschichteten
Halbleiterelements gemäß der vorliegenden Erfindung,
gezeigt. In diesem Ausführungsbeispiel sind eine obere erste
Halbleiterschicht 103 und die zweite untere
Halbleiterschicht 102, wie in Fig. 4 gezeigt, in gleicher Weise, wie
in Fig. 4 gezeigt, miteinander verbunden. Die erste
Halbleiterschicht 103 ist so beschaffen, daß sie weiter im
wesentlichen den gleichen niederohmigen Bereich 56 und MOS-
Transistor wie in Fig. 5 zeigt, einschließt, wobei das SOI-
Substrat im rechten halbseitigen Bereich der ersten
Halbleiterschicht 101, das in Fig. 4 gezeigt ist, verwendet
wird. Weiter wird auf eine detaillierte Beschreibung der
ersten und zweiten Halbleiterschichten 103 und 102
verzichtet,
um unnötige Wiederholungen in der Beschreibung zu
vermeiden.
-
In diesem Fall können natürlich die gleichen Effekte,
Vorteile und Ergebnisse, wie bei den vorherigen vollständigen
Ausführungsbeispielen der vorliegenden Erfindung, erzielt
werden.
-
Fig. 7 ist eine Unteransicht einer ersten Halbleiterschicht.
Fig. 7 zeigt vier Aussparungen A, B, C und D, die in der
Rückseite einer ersten Halbleiterschicht gebildet sind,
sowie die, des ersten, in Fig. 1, 2 und 5 gezeigten,
Ausführungsbeispiels. Es sind 2·8=16 rückwärtige
Kontaktanschlüsse 65 in jeder der Aussparungen A, B C und D
ausgebildet, um eine 2·8=16 bit breite Verdrahtung zu erzielen.
In diesem Ausführungsbeispiel sind in der Tat eine Vielzahl
von Halbleiterschichten aufeinandergestapelt, um ein
vielschichtig übereinandergeschichtetes dreidimensionales
Halbleiterelement zu erzeugen und 16 bit Signale können parallel
zwischen Vorder- und Rückseite eines jeden Elements und von
dem obersten Element zum untersten Element und umgekehrt
prozessiert werden.
-
In diesem Fall können alle Kontaktanschlüsse 65 einer
Aussparung A z. B. mit dem unteren ohmschen Widerstandsbereichen
darin verbunden sein und alle Kontaktanschlüsse 65 einer
anderen Aussparung B können mit einer Elektrode, wie etwa
den Drainanschlüssen eines aktiven Elements z. B. eines MOS-
Transistors, verbunden sein. Wenn die Signale von dem
unteren Element zu dem oberen Element oder umgekehrt zur
gleichen Zeit geleitet werden, können z. B. die Anschlüsse der
Aussparungen C und D jeweils separat für die
Signalübermittlung in Aufwärts- und Abwärtsrichtung verwendet werden.
-
In Fig. 8 ist ein weiteres Ausführungsbeispiel von vier
Halbleiterschichten 105, 106, 107 und 108 gezeigt, das ein
dreidimensionales vierlagig übereinandergeschichtetes
Halbleiterelement,
gemäß der vorliegenden Erfindung, bildet. In
diesem Ausführungsbeispiel sind die vier Schichten so
aufeinander gestapelt, daß die Aussparungen 13 von zwei
aneinanderliegenden Schichten 105 und 106, 106 und 107 oder
107 und 108 nicht entlang einer vertikalen geraden Linie
ausgerichtet sind.
-
Wenn die vier Schichten, so wie in Fig. 8 gezeigt ist,
übereinander gestapelt sind und jedes Element vier Aussparungen
aufweist, wie in Fig. 7 gezeigt ist, können 32 bit Signale
der zwei Aussparungen und 32 bit Signale der anderen zwei
Aussparungen parallel aufwärts und abwärts gleichzeitig
prozessiert werden, wodurch das dreidimensional
übereinandergeschichtete Halbleiterelement effektiv genutzt wird. Weiter
sind gemäß der vorliegenden Erfindung eine Vielzahl von
Halbleiterschichten übereinander gestapelt, wobei die
Schichten z. B. so beschaffen sind, daß sie jeweils bestimmte
Funktionen haben, so daß ein Element einen Sensor
einschließt, und einige andere Schichten Operations-IC's, und
einige weitere Schichten Speicher, andere Schichten einen
Comparator-IC usw. einschließen, wobei sie als "Bibliothek"
(selflibrary) verwendet werden können. Jede Schicht kann
unabhängig für einen bestimmten Zweck bestimmt sein.
-
Gemäß der vorliegenden Erfindung kann ein Silicium auf
Glassubstrat und ein Silicium auf Saphiersubstrat in
herkömmlicher Weise verwendet werden, um eine Halbleiterschicht zu
erzeugen. In das Glassubstrat und das Saphiersubstrat kann
eine Aussparung oder ein Loch in einer Siliciumschicht in
der Rückseite durch Ätzen oder reaktives Ionenätzen (RIE)
gebildet werden. Was die Neigung der Aussparung 13 angeht,
wie beispielsweise in Fig. 8 gezeigt, kann diese durch eine
kristalline Fläche, wie etwa eine (111) Fläche bestimmt
werden, aber der Neigungswinkel kann wahlweise auch unter
Verwendung eines RIE-Prozesses zusammen mit einer Maske oder
einem photochemischen Laser Ätzprozeß erzeugt werden.
-
Die vorliegende Erfindung kann für ein Tetrodenelement mit
isoliertem Gate verwendet werden. Weiter kann die
vorliegende Erfindung für ein
Silicium-auf-Silicium-auf-Siliciumsubstrat oder ein monolithisches dreidimensionales
Mehrlagenelement (z. B. dreilagige n-Schicht), das durch
Laserannealen hergestellt wird, verwendet werden.
-
In Fig. 9 ist ein weiteres Ausführungsbeispiel einer ersten
Halbleiterschicht eines Halbleiterelements, gemäß der
vorliegenden Erfindung gezeigt, die im wesentlichen den
gleichen Aufbau wie das zweite Ausführungsbeispiel aufweist, mit
der Ausnahme, daß ein Bipolartransistor anstelle eines MOS-
Transistors verwendet wird.
-
In diesem Ausführungsbeispiel ist in der vorderen
Hauptfläche eine p&spplus;-Basisregion 68 in dem Oberflächenbereich der
n-Epitaxieschicht 15 ausgebildet, und zwar über der
Aussparung 13 des p&supmin;-Halbleitersubstrats 14. Weiter ist ein
n&spplus;-Emitterbereich 69 auf dem linken Oberflächenbereich der
Basisregion 68 ausgebildet. Eine Emitterelektrode 70 ist mit
der Oberfläche der Emitterregion 69 verbunden und eine
Basiselektrode 71 ist an der rechten Oberfläche der
Basisregion 68 angebracht. Eine vergrabene n&spplus;-Kollektorschicht 72
ist im Kontaktbereich zwischen dem Substrat 14 und der
Epitaxieschicht 15 ausgebildet, und die Unterseite der
vergrabenen Kollektorschicht 72 ist an der Grundfläche der
Aussparung 13 (oberes Ende in Fig. 9) in der Rückseite des
Substrats 14 freigelegt. Eine Kollektorelektrode 73A ist mit
der Unterseite der vergrabenen Kollektorschicht 72 an der
Grundfläche der Aussparung 13 verbunden und ein
Rückseitenkontaktanschluß 73B ist integral mit der Kollektorelektrode
73A in ähnlicher Weise wie der Kontaktbereich 12A und die
Rückseitenverdrahtung 12B des zweiten Ausführungsbeispiels,
wie in Fig. 2 gezeigt, verbunden. Ein Paar p&spplus;-Trennregionen
74 zum Trennen des Kollektors sind in der Epitaxieschicht 15
ausgebildet. In diesem Ausführungsbeispiel können die
gleichen
Effekte und Vorteile wie die der vorherigen
Ausführungsbeispiele der vorliegenden Erfindung erzielt werden.
-
Es ist selbstverständlich, daß die vorliegende Erfindung
auch für einen IC, der einen Bipolartransistor oder BICMOS
einschließt, verwendet werden kann.