DE3686971T2

DE3686971T2 - Lateraler transistor mit isoliertem gate mit latch-up-festigkeit.

Info

Publication number: DE3686971T2
Application number: DE8686116513T
Authority: DE
Inventors: Michael Stuart Adler; Deva Narayan Pattanayak
Original assignee: General Electric Co
Current assignee: Harris Corp
Priority date: 1985-11-29
Filing date: 1986-11-27
Publication date: 1993-04-29
Anticipated expiration: 2006-11-28
Also published as: US4963951A; JPS62189758A; JPH0758784B2; DE3686971D1; EP0224269A2; EP0224269B1; EP0224269A3

Description

Die vorliegende Erfindung bezieht sich allgemein auf Transistoren mit isoliertem Gate und mehr im besonderen auf lateral ausgeführte Transistoren mit isoliertem Gate mit einer verbesserten Stromkapazität und einer verbesserten Latch-up-Festigkeit bzw. einer verbesserten Unempfindlichkeit gegen unerwünschtes Sperren.

Hintergrund der Erfindung

Bisher wurden Lateral-Transistoren mit isoliertem Gate auf Halbleitersubstraten hergestellt, die leicht, nicht aber stark dotiert waren. Verschiedene Formen vertikaler Transistoren mit isoliertem Gate sind in der DE-A-3 147 075 offenbart. Wie in der obigen DE-A detailliert beschrieben, ist ein Transistor mit isoliertem Gate ein Halbleiterelement, das ein isoliertes Gate zum Regeln des Ladungsträgerflußes in einem induziertem Kanal zwischen den primären Anschlüssen des Elementes, wie dem Anoden- und Kathodenanschluß aufweist. Das Gate begründet einen Leitungskanal, dessen maximale Kapazität den maximalen Trägerstrom begrenzt, der durch das Element getragen werden kann. Der grundlegende Transistor mit isoliertem Gate weist die Fähigkeit, sowohl in Durchlass- bzw. Vorwärts- als auch in umgekehrter Richtung zu sperren auf. Die Stromleitung in der Durchlaßrichtung kann durch das isolierte Gate kontrolliert bzw. geregelt werden, das den Kanal begründet. Die an das isolierte Gate angelegte Spannung begründet die Stromkapazität des Kanales und somit den maximalen Trägerstrom, der durch das Element getragen werden kann. Der Transistor mit isoliertem Gate ist ein zwei- bzw. doppelseitiges Element und leitet sowohl Löcher als auch Elektronen, die zum Gesamtstromfluß im Element beitragen. Der Kanal ist benachbart einer Oberfläche angeordnet und liefert in geregelter Weise einen Stromfluß eines Ladungsträgertyps in den Driftbereich des Elementes, während ein stark dotierter Bereich, der auf der gegenüberliegenden Oberfläche des Elementes angeordnet ist, Ladungsträger der entgegengesetzten Leitfähigkeit dem Driftbereich zuführt. Die Träger rekombinieren im Driftbereich unter Ausbildung eines Stromflusses durch das Element in Abhängigkeit von geeignet angelegten Vorspannungspotentialen.
Schaltungsanwendungen für laterale Ausführungsformen dieses Elementes waren in Anbetracht der Neigung dieses lateralen Elementes, in eine unkontrollierte Stromleitung einzurasten (to latch into), etwas begrenzt. Das vor dem Auftreten des Einrastens (latch-up) durch diese früheren lateralen Ausführungsformen erreichte Niveau der Stromleitung war ungenügend.
In "Electronics Letters", Band 20 (1984), Juni, Nr. 12, Seite 519 ist in Fig. 2a ein "Lateral Resurfed COMFET" vorgeschlagen, der umfaßt:
eine erste Schicht oder ein Substrat eines Leitungstyps,
eine zweite Schicht eines entgegengesetzten Leitungstyps, die angrenzend an die erste Schicht angeordnet ist und einen Teil der oberen Oberfläche des Elementes bildet,
einen ersten Bereich des entgegengesetzten Leitungstyps, der innerhalb der zweiten Schicht angeordnet ist und einen Teil der oberen Oberfläche des Elementes bildet,
einen zweiten Bereich des einen Leitungstyps, der in dem ersten Bereich angeordnet ist, einen Abstand von der zweiten Schicht hat und einen Teil der oberen Oberfläche bildet,
einen dritten Bereich des einen Leitungstyps, der innerhalb der zweiten Schicht angeordnet ist, einen Abstand von dem ersten Bereich aufweist, einen Teil der oberen Oberfläche bildet und eine Grund-Dotierungskonzentration aufweist,
einen vierten Bereich des entgegengesetzten Leitungstyps, der in dem dritten Bereich angeordnet ist, einen Teil der oberen Oberfläche bildet, einen Abstand von der zweiten Schicht hat, um einen Kanalteil des dritten Bereiches benachbart der oberen Oberfläche zwischen dem vierten Bereich und der zweiten Schicht an der Seite des vierten Bereiches zum zweiten Bereich hin zu bilden,
eine Isolationsschicht, die auf der oberen Oberfläche des Elementes angeordnet ist und einen Teil des dritten und vierten Bereiches einschließlich des Kanalteiles des dritten Bereiches abdeckt,
eine Gateelektrode, die einen Teil der isolierenden Schicht abdeckt und über mindestens dem Kanalteil des dritten Bereiches ausgerichtet ist und auf eine geeignete Vorspannung anspricht, um einen Kanal in dem Kanalteil des dritten Bereiches zu induzieren, der die zweite Schicht mit dem vierten Bereich koppelt,
eine Leistungselektrode in Kontakt mit Teilen des dritten und vierten Bereiches, die einen Abstand von dem Kanalteil des dritten Bereiches haben und den dritten Bereich mit dem vierten Bereich kurzschließen, um ein unbeabsichtigtes Vorspannen des Überganges zwischen dem dritten und vierten Bereich in Durchlaßrichtung zu verhindern und zusätzliches Dotierungsmittel des einen Leitungstyps unter der Leistungselektrode, das den seitlichen Flächenwiderstand daran vermindert.
Von einem solchen COMFET wird erwartet, daß er einen höheren Einraststrom (latching current) und eine geringere Abschaltzeit als früher vorgeschlagene COMFETs hat.
Aspekte der vorliegenden Erfindung sind in den Ansprüchen spezifiziert, auf die hingewiesen wird.
Im besonderen und wie unten detailliert diskutiert, ist es eine Aufgabe der vorliegenden Erfindung, die Vertikalkomponente des Stromes zu erhöhen, die zwischen dem Substrat und der Anode in dem Element fließt, um ein verbessertes Element mit erhöhter Stromkapazität zu schaffen.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, den Teil des Stromes zu verringern, der durch den Basiswiderstand fließt, um den Spannungsabfall längs des Basis/Source-Überganges in ähnlicher Weise zu verringern, der sonst durch den nicht verringerten Stromfluß erzeugt worden wäre. Eine Verringerung des Basis/Source-Spannungsabfalles verringert die Möglichkeit, das der Basis/Source- Übergang in Durchlaßrichtung vorgespannt wird. Mehr im besonderen gestattet eine Verringerung des Teiles des Gesamtstromes, der durch den Basiswiderstand zur Kathode fließt, dem Element als Ganzen, daß es bei einem proportional höheren Stromniveau betrieben wird, weil die gleiche Menge Strom durch den Basiswiderstand fließen kann, bevor der Basis/Source-Übergang in Durchlaßrichtung vorgespannt wird und das Element einrastet (latches). Die Einrastschwelle des Elementes kann durch Kontrollieren bzw. Regeln des Basisstromes erhöht werden.
Es ist somit eine weitere Aufgabe der vorliegenden Erfindung, einen attraktiveren Strompfad zu schaffen, der den Driftbereich mit dem Kathoden- oder Source-Kontakt kuppelt, um Strom vom Sourcebereich wegzulenken und zu verhindern, daß der weg- bzw. abgelenkte Strom zu dem IR-Potentialabfall längs dem Basis/Source-Übergang beiträgt. Die resultierende Verbesserung gestattet es dem Element, bei einem höheren Stromniveau betrieben zu werden, das vergleichbar dem ist, das bei der konventionellen vertikalen Konstruktion des IGT erzielbar ist.
Zur richtigen Betrachtung der vorliegenden Erfindung ist es erforderlich, eine klare Bedeutung gewisser Begriffe festzulegen. In einem lateralen Transistor mit isoliertem Gate kann ein P-Basisbereich als einen durchgehenden Strompfad für Löcher aufweisend angesehen werden. Im Kontext der Elemente als Ganzes leitet der Basisbereich, der Löcher leitet, Minoritätsträger, wenn das Gate einen N-Kanal in einem P-Bereich induziert, der Majoritätsträger, wie Elektronen leitet. Von diesem Strompfad der Minoritätsträger in der Basis kann davon ausgegangen werden, daß er einen lateralen bzw. seitlichen Teil aufweist, der im wesentlichen parallel zur Oberfläche des Elementes verläuft sowie einen Querteil, der im wesentlichen quer zur Oberfläche des Elementes verläuft.
In einer weiteren bevorzugten Ausführungsform ist ein zusätzlicher Bereich, wie ein vergrabener Bereich, benachbart dem Basisbereich angeordnet, um einen seitlichen Strompfad hoher Leitfähigkeit im Abstand vom Basisbereich benachbart zu der Source zu schaffen, der den Basis/Source- Spannungsabfall merklich verringert. Auf diese Weise werden alle Teile des Source/Basis-Überganges bei einem Spannungsniveau mit Bezug auf die Source gehalten, das geringer ist als das Vorspannungspotential in Durchlaßrichtung oder die Injektionsschwelle, die, wenn sie überschritten wird, die Elemente in ein regeneratives Einrast(latch-up)-Triggern des inherenten parasitären Vierschichtpfades eintreten läßt. In einer Interpretation kann von dem vergrabenen Bereich angenommen werden, daß er einen hoch leitfähigen Strompfad im wesentlichen parallel zur Oberfläche des Elementes einrichtet, um Minoritätsträger in dem Driftbereich durch den neubegründeten lateralen Pfad zu dem Teil des Strompfades der Minoritätsträger kuppelt, der im Basisbereich im wesentlichen quer zur Oberfläche des Elementes begründet ist.
Kurz gesagt, umfaßt das laterale Halbleiterelement mit isoliertem Gate nach der vorliegenden Erfindung, das eine verbesserte Stromleitung und eine verbesserte latch-up- Festigkeit aufweist, in einer bevorzugten Ausführungsform ein stark dotiertes Substrat eines Leitungstyps, eine erste leicht dotierte Schicht eines Leitungstyps, die darauf angeordnet ist, eine zweite leicht dotierte Schicht entgegengesetzten Leitungstyps, die auf der ersten Schicht angeordnet ist und einen Teil der Oberfläche des Elementes bildet, einen ersten Bereich entgegengesetzten Leitungstyps, der innerhalb der zweiten Schicht angeordnet ist und einen Teil der Oberfläche des Elementes bildet, einen zweiten stark dotierten Bereich eines Leitungstyps, der innerhalb des ersten Bereiches angeordnet ist und einen Teil der Oberfläche des Elementes bildet, einen dritten Bereich eines Leitungstyps, der innerhalb der zweiten Schicht angeordnet ist und einen Teil der Oberfläche bildet, einen vierten stark dotierten Bereich entgegengesetzten Leitungstyps, der innerhalb des dritten Bereiches angeordnet und auch einen Teil der Oberfläche des Elementes bildet. Eine isolierende Schicht ist auf der Oberfläche des Elementes angeordnet und bedeckt einen Teil des dritten und vierten Bereiches; eine steuerbare Gateelektrode ist so angeordnet, daß sie über einem Teil der isolierenden Schicht in Ausrichtung mit dem dritten und vierten Bereich liegt und bei Anlegen einer geeigneten Vorspannung einen Kanal in dem dritten Bereich induziert. Ist der Kanal induziert worden, dann hat er eine genügende Kapazität und Leitfähigkeit zum Leiten im wesentlichen aller Majoritätsträgerteile des Majoritäts- oder des Stromes der Träger entgegengesetzten Leitungstyps des Elementes.
Eine Elektrode ist über und in Kontakt mit dem dritten und vierten Bereich angeordnet, die den dritten mit dem vierten Bereich kurzschließt, um die Einrichtung eines Spannungspotentials zwischen diesen Bereichen zu verhindern, damit kein unerwünschtes Vorspannen des Überganges zwischen dem dritten und vierten Bereich in Durchlaßrichtung stattfindet und um ein unerwünschtes Einrasten (latching) des Elementes zu vermeiden. Zusätzlich wird eine Einrichtung, die mit dem dritten oder Basisbereich assoziiert ist, geschaffen, um die Leitung von Minoritätsträgern durch den Basisbereich zwischen der zweiten leicht dotierten Schicht und der Source- oder Kathodenelektrode zu kontrollieren bzw. zu regeln. Mehr im besonderen wird in einer ersten Ausführungsform die Leitfähigkeit des Basisbereiches geändert, um einen Strompfad geringen Widerstandes in einem Teil der Basis zu schaffen, der seitlich vom Sourcebereich versetzt ist, um den IR-Spannungsabfall zu verringern, der dem Stromfluß des einen Leitungstyps oder der Minoritätsträger durch den Basisbereich zuzuschreiben ist, wodurch die Möglichkeit vermindert wird, daß der Übergang zwischen dem Basis- und Sourcebereich in Durchlaßrichtung vorgespannt wird. In einer anderen bevorzugten Ausführungsform ist ein weiterer hochdotierter Bereich eines Leitungstyps, wie ein vergrabener Bereich, benachbart von Basisbereich und Driftbereich angeordnet und schafft einen Strompfad hoher Leitfähigkeit im Abstand vom Basis/Source-Übergang, um Träger eines Leitungstyps oder Minoritätsträger zwischen dem Driftbereich und der Elektrode zu leiten. Mehr im besonderen hat der weitere hochdotierte Bereich eine hohe Leitfähigkeit und Minoritäts- oder Träger eines Leitungstyps, die in dem Driftbereich fließen und die sonst seitlich in den Basisbereich fließen könnten, werden abgelenkt, um seitlich durch den Strompfad hoher Leitfähigkeit zu fließen, um den vergrabenen Bereich und einen seitlichen Hauptteil des Basisbereiches zu durchqueren, indem sie in einem Strompfad im wesentlichen parallel zur Oberfläche des Elementes fließen. Danach werden die Minoritätsträger durch den Basisbereich in einer Richtung im wesentlichen quer zur Oberfläche des Elementes zur Kathodenelektrode angezogen. Der seitliche Stromfluß parallel zur Oberfläche des Elementes durch den Basenbereich ist durch die Hinzufügung des weiteren Bereiches beträchtlich reduziert und somit ist die I-Komponente des IR-Spannungsabfalles entlang einem Hauptteil des Überganges zwischen dem dritten und vierten Bereich ebenfalls reduziert. Somit wird es weniger wahrscheinlich, daß der Übergang zwischen dem dritten und vierten Bereich in Durchlaßrichtung vorgespannt wird.
Wie detaillierter weiter unten erläutert werden wird, umfaßt der Strom im Transistor mit isoliertem Gate im wesentlichen drei primäre Komponenten:
Majoritätsträger- oder Trägerstrom entgegengesetzten Leitungstyps, der von der Kathode durch den induzierten Kanal in den Driftbereich zur Anode fließt, um sich mit den Minoritätsträgern oder Trägern eines Leitungstyps zu rekombinieren, die durch die Anode in den Driftbereich injiziert werden,
lateralen Minoritätsträgerstrom, der von der Anode durch den Drift- und Basisbereich zur Kathode fließt und
Minoritätsträgerstrom, der in einer vertikalen Richtung zwischen dem Substrat und der Anode fließt.
Der Vertikalstromfluß geht natürlich davon aus, daß das Substrat mit einer Senke oder einem Drain von Trägern, wie einem Erdpotential, verbunden ist. Die vorliegende Erfindung erkennt, daß die Hinzufügung eines P&spplus;-Substrates eine zusätzliche Senke von Minoritätsträgern schafft, die den Substratwiderstand verringert und wesentlich zum Stromfluß in einer vertikalen Richtung beiträgt. Der Transistor der vorliegenden Erfindung mit isoliertem Gate sorgt daher für ein höheres Niveau der Stromleitung sowie eine verbesserte Unempfindlichkeit gegen unerwünschtes Sperren bzw. Einrasten (latching).
Die Erfindung wird sowohl hinsichtlich ihrer Organisation als auch ihrer Ausführung nach besser verstanden werden unter Bezugnahme auf die folgende detaillierte Beschreibung in Kombination mit der beigefügten Zeichnung, in der zeigen:
Fig. 1 eine Querschnittsdarstellung eines konventionellen Transistors mit isoliertem Gate;
Fig. 2 ein schematisches Diagramm einer Ersatzschaltung eines konventionellen Transistors mit isoliertem Gate;
Fig. 3 eine Querschnittsansicht eines Transistors mit isoliertem Gate mit verbesserter Stromleitfähigkeit;
Fig. 4 eine Querschnittsansicht eines Transistors mit isoliertem Gate gemäß der vorliegenden Erfindung mit einer verbesserten Unempfindlichkeit gegen Einrasten;
Fig. 5 eine Querschnittsansicht einer anderen bevorzugten Ausführungsform des Transistors mit isoliertem Gate der vorliegenden Erfindung mit einer verbesserten Unempfindlichkeit gegen Einrasten;
Fig. 6 eine graphische Darstellung eines Stromflußmusters eines konventionellen lateralen Transistors mit isoliertem Gate, wie er in Fig. 1 gezeigt ist;
Fig. 7 eine graphische Darstellung des Stromflusses, wie er bei dem verbesserten Transistor mit isoliertem Gate nach Fig. 5 erwartet wird;
Fig. 8 eine graphische Darstellung experimenteller Ergebnisse der Stromdichte in Abhängigkeit vom Spannungsabfall in Durchlaßrichtung für typische Elemente, wie sie in den Fig. 1, 3, 4 und 5 gezeigt sind, wenn diese mit einer Gatespannung von 20 Volt betrieben werden;
Fig. 9 eine graphische Darstellung experimenteller Ergebnisse der Stromdichte in Abhängigkeit vom Spannungsabfall in Durchlaßrichtung für typische Elemente, wie sie in den Fig. 1, 3, 4 und 5 gezeigt sind, wenn diese mit einer Gatespannung von 40 Volt betrieben werden und
Fig. 10 eine Querschnittsdarstellung einer besonders bevorzugten Ausführungsform eines lateralen Transistors mit isoliertem Gate gemäß der vorliegenden Erfindung.

Detaillierte Beschreibung der bevorzugten Ausführungsformen

Die vorliegende Erfindung ist anwendbar auf einen weiten Bereich von lateralen Transistoren mit isoliertem Gate, hergestellt aus einer Vielfalt verschiedener Halbleitermaterialien. Die folgende Beschreibung offenbart eine bevorzugte Ausführungsform, die in einem Siliziumsubstrat verwirklicht ist, weil Siliziumelemente oder Elemente, die in Siliziumscheiben hergestellt sind, eine überwältigende Mehrheit der derzeit benutzten Halbleiterelemente ausmachen. Die häufigsten Anwendungen der vorliegenden Erfindung werden daher Elemente mit Siliziumsubstraten einschließen. Während die vorliegende Beschreibung eine Anzahl bevorzugter Ausführungsformen erläutert, die sich auf Halbleiterelemente mit Siliziumsubstraten beziehen, soll diese Offenbarung nur als veranschaulichende Beispiele der bevorzugten Ausführungsformen der vorliegenden Erfindung, nicht aber als eine Beschränkung der Anwendbarkeit der vorliegenden Erfindung angesehen werden.
In Anbetracht der Beziehung der Fig. 1, 2, 3, 4, 5, 6 und 7 sind entsprechende Teile mit den gleichen Bezugsziffern versehen worden, um das Verstehen der Beschreibung der vorliegenden Erfindung zu unterstützen.
In den Figuren sind verschiedene Teile der Halbleiterelemente nicht maßstabgerecht gezeichnet. Gewisse Abmessungen sind mit Bezug auf andere Abmessungen übertrieben, damit die Erfindung deutlicher verstanden wird. Obwohl für die Zwecke der Darstellung die bevorzugte Ausführungsform der lateralen Transistoren mit isoliertem Gate ein P&spplus;- Substrat, einen p&spplus;-Anodenbereich, einen N-Pufferbereich, einen P-Basisbereich und einen N&spplus;-Kathodenbereich einschließt, ist dem Fachmann klar, daß die hier gegebenen Lehren gleichermaßen anwendbar sind auflaterale Transistoren mit isoliertem Gate, bei denen die Leitungstyps der verschiedenen Bereiche umgekehrt worden sind, um ein N&spplus;- Substrat, einen N&spplus;-Anodenbereich, einen P-Pufferbereich, einen N-Basisbereich und einen P&spplus;-Kathodenbereich zu ergeben.
Obwohl alle hier dargestellten Ausführungsformen in zweidimensionalen Ansichten gezeigt sind, bei denen die verschiedenen Bereiche des Elementes Breite und Tiefe haben, sollte klar sein, daß diese Bereiche als dreidimensionale Bereiche mit Länge, Breite und Tiefe verwirklicht sind. Weiter sollte klar sein, daß die Offenbarung sich hier in erster Linie auf eine einzige Zelle konzentriert und das tatsächliche Elemente üblicherweise 100 oder mehr Zellen umfassen.
In Fig. 1 ist der laterale Transistor 10 mit isoliertem Gate von einer konventionellen Art gezeigt. Das Element umfaßt ein leicht dotiertes P-Substrat 12, auf dem epitaxial eine N-Schicht 14 angeordnet worden ist. Ein N-Pufferbereich 16 ist in der Schicht 14 und ein P&spplus;-Anodenbereich 18 ist innerhalb des N-Pufferbereiches 16 angeordnet. Ein metallisierter Kontakt 20 ist auf den P&spplus;-Anodenbereich 18 aufgebracht und ein Anschluß 22 ist elektrisch mit der metallisierten Schicht 20 verbunden. Auf der Kathodenseite des Elementes ist ein P-Basisbereich 28 in der Epitaxialschicht 14 angeordnet, und ein N&spplus;-Kathodenbereich 30 ist innerhalb der P-Basis 28 angeordnet. Ein Metallkontakt 32 ist über und in Kontakt mit dem N&spplus;-Kathodenbereich 30 und dem P-Basisbereich 28 angeordnet und dient als ein elektrischer Kontakt für jeden Bereich und schließt zusätzlich den Sourcebereich 30 mit dem Basisbereich 28 kurz. Ein Anschluß 34 ist an den Kathodenkontakt 32 gelegt. Der Kathodenteil des Elementes ist vom Anodenteil des Elementes durch einen Teil der Epitaxialschicht getrennt, der als N&supmin;-Driftschicht bezeichnet wird. Die Oberfläche des Elementes 10 wird durch einen Teil der Epitaxialschicht 14, des Anodenbereiches 18, des Pufferbereiches 16, des Basisbereiches 28 und des Sourcebereiches 30 gebildet.
Eine isolierende Schicht 36 ist über einem Teil des Basisbereiches 28 und einem Teil des Sourcebereiches 30 angeordnet. Eine Gateelektrode ist über der isolierenden Schicht in Ausrichtung mit einem Teil des Basisbereiches 28 derart angeordnet, daß beim Anlegen einer geeigneten Vorspannung das Gate 36 einen Kanal im Basisbereich induziert, der die Fähigkeit hat, im wesentlichen alle Majoritätsträger, oder in diesem Beispiel einen Elektronenstrom, von der Kathodenelektrode 32 in den Driftbereich 14 zu leiten. Eine metallisierte Gateelektrode 40 ist auf das Gate 38 aufgebracht, und es kann ein Gateanschluß 42 an die Gateelektrode gelegt werden.
Wie in Fig. 1 gezeigt, umfaßt der Strom des Elementes im wesentlichen drei separate Komponenten. Die erste Komponente kann als Majoritätsträgerstrom angesehen werden, der in diesem Beispiel Elektronen umfaßt, die von der Kathodenelektrode 32 durch den Sourcebereich 30, durch einen N&supmin;- Kanal, der in den P-Basisbereich 28 induziert ist, in die N-Driftschicht 14 und möglicherweise den N-gepufferten Bereich 16 fließen, um sich mit Löchern zu rekombinieren, die vom Anodenanschluß 20 in die N-Pufferschicht 16 und die N-Driftschicht 14 injiziert werden. Eine zweite Komponente des Elementstromes umfaßt den seitlichen Lochstrom, der von der P&spplus;-Anode durch den N-Pufferbereich 16, den N-Driftbereich 14 in den P-Basisbereich 28 seitlich unter dem Sourcebereich 30 und parallel zur Oberfläche des Elementes fließt und sich dann quer zur Ebene der Oberfläche des Elementes im Basisbereich 28 zum Kathodenanschluß 32 hin fortsetzt. Eine weitere vertikale Komponente des Elementstromes wird durch den inherenten PNP-Transistor begründet, der zwischen dem Anodenanschluß 20, dem N-Pufferbereich 16 und dem P-Substrat 12 existiert, wenn das P-Substrat mit einer Quelle von Ladungsträgern, wie Erde, verbunden wird.
In Fig. 2 ist ein Ersatzschaltbild eines typischen Transistors mit isoliertem Gate in schematischer Form gezeigt, das einen Feldeffekttransistor 50 verbunden zwischen dem Kathodenanschluß 34 und dem N-Driftbereich 14 einschließt. Ein NPN-Transistor 52, umfassend Sourcebereich 30, Basisbereich 28 und Driftbereich 14, ist zwischen der Kathodenelektrode 34 und dem N-Basisbereich 14 eines PNP-Transistors 55 gekoppelt. Der PNP-Transistor 55 sorgt für den lateralen Lochstromfluß, und er umfaßt den P&spplus;-Anodenbereich 18 als den Emitter, den N-Pufferbereich 16 in Kombination mit dem N-Driftbereich 14 als die Basis und den P-Basisbereich 28 als den seitlichen Lochkollektor. Der Kollektor des PNP-Transistors 55 ist mit der Basis des NPN-Elektronentransistors 52 und durch einen symbolischen Widerstand R, der den Widerstand des Basisbereiches 28 anzeigt, auch mit der Kathode gekoppelt. Der PNP-Transistor 57 ist verantwortlich für die Kontrolle des vertikalen Lochstromes, und er hat als seinen Emitter den P&spplus;-Anodenbereich 18, der mit dem Anodenanschluß, gekoppelt ist, den N-Pufferbereich 16 als seine Basis und das P&supmin;-Substrat 12 als seinen Kollektor, der mit Erde gekoppelt ist.
Mit Bezug auf Fig. 3 ist in der vorliegenden Erfindung erkannt worden, daß die Stromdichte oder stromtragende Fähigkeit des lateralen Transistors mit isoliertem Gate verbessert werden kann durch den Einschluß eines P&spplus;-Substrates 60, um die Leitfähigkeit des vertikalen PNP-Transistors 57 (Fig. 2) und somit den vertikalen Lochstrom zu verbessern und daß das Einraststromniveau des Transistors erhöht werden kann als ein Ergebnis der Verbesserung der Stromleitfähigkeit. Wie in den Fig. 4 und 5 dargestellt, wird die Unempfindlichkeit des Elementes 10 gegenüber Einrasten weiter verbessert durch alternatives Schaffen von Strompfaden geringen Widerstandes durch den P-Basisbereich 28 oder von Strompfaden geringen Widerstandes, die einen Teil der P- Basis 28 umgehen. Diese Verbesserungen werden detaillierter weiter unten in Verbindung mit den Fig. 4 bis 7 erläutert.
In Fig. 3 ist ein verbesserter lateraler Transistor 10 mit isoliertem Gate gezeigt. Um ein Verstehen der vorliegenden Erfindung zu erleichtern, wurden entsprechende Teile mit gleichen Bezugsziffern versehen. Mehr im besonderen schließt das Element einen Anodenanschluß 22, einen Anodenkontakt 20, einen p&spplus;-Anodenbereich 18, einen leicht dotierten N-Pufferbereich 16, einen N-Driftbereich 14, einen P- Basisbereich 28, einen N&spplus; -Sourcebereich 30, einen Kathodenkontakt 32 und einen Kathodenanschluß 34 ein. In dieser Ausführungsform ist der laterale Transistor mit isoliertem Gate jedoch nicht allein auf einem P-Substrat 12 angeordnet, sondern auf dem P&spplus;-Substrat 60, auf dem epitaxial eine P&supmin;-Schicht 12 angeordnet wurde. Das P&spplus;-Substrat stellt ein Drain oder eine Senke für Löcher oder Minoritätsträger dar und trägt beträchtlich zum Kollektorstrom des vertikalen Transistors 57 bei und somit zur vertikalen Komponente des Lochstromes, der in einem lateralen Transistor 10 mit isoliertem Gate vorhanden ist. In diesem Beispiel ist das P&spplus;- Substrat 60 mit einer Senke für Lochträger, wie Erde, verbunden. Durch die verbesserte vertikale Komponente ist die stromleitende Fähigkeit oder Stromdichte des Elementes verbessert und kann so größere Mengen von Strom leiten, bevor es einrastet, bzw. unerwünscht sperrt. Das erfindungsgemäße Transistorelement mit isoliertem Gate weist daher eine verbesserte Stromleitung und eine verbesserte Umempfindlichkeit gegenüber Einrasten bzw. unerwünschtes Sperren auf.
Die das Gate isolierende Schicht 36 kann über den N-Pufferbereich 16 und den Anodenbereich 18 erstreckt werden, um sicherzustellen, daß Oberflächenverunreinigung nicht unbeabsichtigt zu einem Kurzschluß des Überganges zwischen dem P&spplus;-Bereich 18 und dem N-Pufferbereich 16 führt. Der N-Pufferbereich ist vorgesehen, um einen Durchgriff zwischen der P&spplus;-Anode und der P&supmin;-Epitaxialschicht zu vermeiden.
In Fig. 4 ist ein verbesserter lateraler Transistor 10 mit isoliertem Gate gemäß der vorliegenden Erfindung in einer anderen Ausführungsform gezeigt. Obwohl dieses Element als auf einem P&supmin;-Substrat 12 hergestellt gezeigt ist, wird klar sein, daß ein Element, wie es beansprucht ist, hergestellt ist auf einem P&spplus;-Substrat, wie es in Fig. 3 benutzt wird, das Element mit dem verbesserten vertikalen Lochstrom benutzt, der mit dem P&spplus;-Substrat 60 verbunden ist. In dieser Ausführungsform ist zusätzlich zum Anodenbereich 18, Pufferbereich 16, Driftbereich 14, Basisbereich 28, Sourcebereich 30 und Gatebereich 40 ein weiterer stromregelnder P&spplus;-Bereich 66 innerhalb des P&supmin;-Substrates 12 und des N- Driftbereiches 14 angeordnet, der einen Teil der P-Basis 28 und der N&spplus;-Source 30 überlappt. Der P&spplus;-Bereich kann begründet werden durch Diffusion nach einem epitaxialem Aufwachsen der N&supmin;-Schicht und vor der Diffusion der P-Basis 28 oder des N&spplus;-Sourcebereiches 30. In dieser Ausführungsform ist es wichtig, den Bereich 26 hoher Leitfähigkeit auszurichten, um ein beträchtliches Überlappen dieses Bereiches mit dem N&spplus;-Sourcebereich zu vermeiden, da ein solches Überlappen die Leistungsfähigkeit des Sourcebereiches 30 beeinträchtigt. Es ist daher bevorzugt, daß der leitende P&spplus;-Bereich 66 im wesentlichen seitlich vom N&spplus;- Sourcebereich versetzt wird. Ein Hauptteil oder im wesentlichen der gesamte leitende P&spplus;-Bereich 66 liegt nicht unter einem Hauptteil des Sourcebereiches 30 und hat somit wenig oder keine Wirkung auf den seitlichen Widerstand des Strompfades der Minoritätsträger, der in der P-Basis 28 unter dem Sourcebereich 30 vorhanden ist. Statt dessen wirkt sich der stark leitende Bereich 66 hauptsächlich auf den Teil des Strompfades der Minoritätsträger aus, der quer zur Oberfläche des Elementes zwischen dem Kathodenanschluß 32 und der Grenzfläche zwischen dem stark leitenden Bereich 66 und der P-Basis 28 exisitiert. Mehr im besonderen wird der querliegende Teil des Strompfades der Minoritätsträger aufgrund der Überlappung mit dem stark leitenden Bereich stark leitend gemacht, so daß er weniger Widerstand hat. Demgemäß wird der IR-Spannungsabfall längs dieses Teiles des Minoritätsträgerpfades geringer als er ohne diesen stark leitenden Bereich erwartet werden würde. Somit wird der Spannungsabfall entlang der Grenzfläche zwischen dem P-Basisbereich 28 und dem N&spplus;-Sourcebereich 30 verringert, was dazu führt, daß das Element eine verbesserte Unempfindlichkeit gegen Einrasten hat.
Eine andere Ausführungsform des lateralen Transistors 10 mit isoliertem Gate gemäß der vorliegenden Erfindung ist in Fig. 5 im Querschnitt gezeigt. Wie oben im Zusammenhang mit Fig. 4 erläutert, ist die Ausführungsform der Fig. 5 auf einem p&spplus;-Substrat anzuordnen, um den Nutzen der Trägerinjektion durch das P&spplus;-Substrat zu erhalten, die zur Verbesserung der vertikalen Komponente des Lochstromes beiträgt. Der Einfachheit halber ist die Ausführungsform der Fig. 5 jedoch auf einem P&supmin;-Substrat 12 gezeigt. In Anbetracht der Ähnlichkeit des Aussehens der verschiedenen Bereiche des Elementes sind gleiche Bezugsziffern benutzt worden, um das rasche Verstehen der hier offenbarten Erfindung zu erleichtern. Mehr im besonderen schließt das Element einen Anodenanschluß 22, einen Anodenkontakt 20, einen Anodenbereich 18, einen N-Pufferbereich 16, einen N-Driftbereich 14, eine P-Basis 28, einen N&spplus;-Sourcebereich 30, einen Kathodenkontakt 32 und einen Kathodenanschluß 34 ein. Weiter ist eine Isolationsschicht 36 über einem Teil des P- Basisbereiches 28 angeordnet, und das Gate 38 ist über einem Teil der isolierenden Schicht 36 in Ausrichtung mit der P-Basis 28 angeordnet. Die Gateelektrode 40 ist auf dem Gate 38 angebracht, und ein Gateanschluß 42 befindet sich an der Gateelektrode 40. In dieser Ausführungsform ist das P-Substrat mit einer vergrabenen P&spplus;-Schicht 70 früh im Herstellungsprozeß, wie durch Diffusion, versehen worden. Danach ist eine N-Schicht 14, vorzugsweise epitaxial, auf einem P&supmin;-Substrat ausgebildet worden. Dann wird die vergrabene P&spplus;-Schicht in die N&supmin;-Schicht 14 diffundiert, um die vergrabene P&spplus;-Schicht in den N-Driftbereich 14 hinein zu erstrecken und einen abgestuften Übergang mit dem P- Basisbereich 28 zu bilden. Danach kann ein P-Basisbereich 28 von der oberen Oberfläche der Epitaxialschicht 14 diffundiert werden, und ähnlich kann ein N&spplus;-Sourcebereich 30 innerhalb des Basisbereiches diffundiert werden. In dieser Ausführungsform liegt der stark leitende Bereich oder die vergrabene Schicht 30 im wesentlichen unter dem gesamten P- Basisbereich, überlappt jedoch nicht wesentlich damit. Spezifisch bildet die vergrabene Schicht 70, die sich teilweise in den N-Bereich 28 erstreckt, einen leitenden Pfad, der vom Basis/Source-Übergang getrennt ist. Wie unter Bezugnahme auf Fig. 7 deutlicher werden wird, wird ein seitlicher Lochstrom, der durch die N-Driftschicht fließt, der sonst in dem weniger leitenden P-Basisbereich 28 fließen könnte, induziert, um in erster Linie durch den stark leitenden Bereich 70 zu fließen, um seitlich einen beträchtlichen Teil des Basisbereiches 28 zu durchqueren.
Mehr im besonderen und wie in Fig. 5 veranschaulicht, schirmt der N&spplus;-Sourcebereich 30 einen Teil des Kathodenkontaktes 32 ab, so daß Träger, die in dem seitlichen Pfad des vergrabenen Bereiches 70 fließen, durch das Potential, das an den Metallkontakt gelegt wird, der so abgeschirmt worden ist, nicht beeinflußt werden. Die stark leitende vergrabene Schicht 40 liefert so einen seitlichen Strompfad von der Kante des P-Basisbereiches 28 bis zu etwa der Kante des N&spplus;-Bereiches, der vom Potential des Kathodenanschlusses abgeschirmt ist. Die Minoritätsträger fließen längs eines seitlichen Pfades, der im wesentlichen parallel zur Oberfläche des Elementes seitlich unter dem P&spplus;-Basisteil des P- Basisbereiches 28 verläuft. Nachdem die Minoritätsträger den nicht abgeschirmten Teil der vergrabenen Schicht erreichen und dem Potential der Kathode ausgesetzt sind, werden sie stärker in einem Pfad, der quer zur Ebene der Oberfläche des Elementes verläuft, zum Kathodenanschluß 32 gezogen. In dieser Ausführungsform schafft die vergrabene P&spplus;- Schicht 70 einen stark leitenden seitlichen Strompfad mit geringem spezifischen Widerstand. Der Spannungsabfall über den Strompfad der Minoritätsträger durch den vergrabenen P&spplus;-Bereich 70 ist geringer als der Abfall, der sonst in dem P-Basisbereich 28 unter den Bedingungen des gleichen Stromflusses auftreten würde. Weiter liegt der Spannungsabfall, der auftritt, in dem stark leitenden Bereich 70 und nicht entlang dem Übergang zwischen Source 30 und P-Basis 28. Somit schafft die stark leitende vergrabene P&spplus;-Schicht einen verminderten Spannungsabfall entlang dem PN-Übergang zwischen der P-Basis 28 und dem Sourcebereich 30. Das Element 10 weist daher eine verringerte Neigung auf, einzurasten bzw. es hat eine verbesserte Unempfindlichkeit gegenüber Einrasten bzw. unerwünschtem Sperren. Es wurde festgestellt, daß die vorliegende Ausführungsform, die die vergrabene P&spplus;-Schicht einschließt, eine beträchtliche Verbesserung hinsichtlich der Umempfindlichkeit gegenüber Einrasten des Elementes darstellt und daher besonders bevorzugt ist und ein Element ergibt, das hinsichtlich seiner stromtragenden Fähigkeit durch die Leitfähigkeit des Kanales statt durch die Einrastschwelle begrenzt ist.
Es sollte klar sein, daß in der obigen Ausführungsform, die den stark leitenden Bereich 70 einschließt, die Länge des Strompfades der Minoritätsträger verlängert worden ist, was den Spannungsabfall des Elementes in Durchlaßrichtung verringert.
Fig. 6 zeigt ein Computermodell des gesamten Stromflußmusters des Elementes 10 in den verschiedenen Elementbereichen. Mehr im besonderen repräsentiert Fig. 6 einen konventionellen Lateral-Transistor 10 mit isoliertem Gate, wie er in Fig. 1 gezeigt ist. Der Elementstrom, wie er oben diskutiert wurde, schließt einen bilateralen Stromfluß zwischen den Anschlüssen der Source 30 und der Anode 20 sowie eine vertikale Komponente von Minoritätsträgerstrom, der zwischen der Anode und dem Substrat und eine horizontale Komponente von Minoritätsträgerstrom ein, der zwischen der Anode und Kathode fließt. Es ist ersichtlich, daß ein beträchtlicher Teil des Lochstromes durch den P-Basisbereich 28 in Fig. 6 fließt.
In Fig. 7 ist ein ähnliches Diagramm des Stromflußmusters mit Bezug auf die Ausführungsform der Fig. 5 gezeigt. Diese Figur zeigt eine dramatische Änderung beim Fluß des Lochstromes. Mehr im besonderen fließt der Lochstrom durch den stark leitenden Bereich 70 seitlich unter und im Abstand vom PN-Basisbereich und dem Übergang zwischen dem Basisbereich 28 und dem Sourcebereich 30. Entsprechend wird der Spannungsabfall entlang dem PN-Übergang 28/30 verringert, was zur verbesserten Unempfindlichkeit des Elementes hinsichtlich Einrasten beiträgt.
Fig. 8 ist eine Darstellung eines Vergleiches der Stromdichte in Abhängigkeit vom Spannungsabfall in Durchlaßrichtung von typischen Elementen, die gemäß den Fig. 1, 3, 4 und 5 konstruiert sind und bei Gatespannungen von 20 Volt betrieben werden. Im besonderen werden Elemente der in den Fig. 1 und 3 gezeigten Art mit Stromdichten in der Größenordnung von 200 bis 300 A/cm betrieben. Im Gegensatz dazu rasteten Elemente der Art, wie sie in den Fig. 4 und 5 gezeigt sind, nicht ein, sondern der Strom in diesen Elementen war gesättigt.
Fig. 9 ist eine Darstellung eines Vergleiches der Stromdichte in Abhängigkeit vom Spannungsabfall in Durchlaßrichtung von typischen Elementen gemäß den Fig. 1, 3, 4 und 5, die bei einer Gatespannung von 40 Volt betrieben werden. Im besonderen wurden die Elemente der Art, wie sie in den Fig. 1, 3 und 4 gezeigt sind, mit erhöhten Stromdichten betrieben, bevor ein Einrasten stattfand. Im Gegensatz dazu rasteten Elemente der Art, wie sie in Fig. 5 gezeigt sind, nicht ein, sondern der Strom dieses Elementes war gesättigt.
Die Fig. 8 und 9 demonstrieren zusammengenommen fraglos, daß der diffundierte Bereich 66 der Fig. 4 und der vergrabene Bereich 70 der Fig. 5 die Betriebseigenschaften des lateralen Transistors 10 mit isoliertem Gate beträchtlich verbesserten und insbesondere gestatteten, daß der Transistor mit isoliertem Gate bei erhöhten Stromdichten in der Größenordnung von 500 A/cm betrieben wird.
In Fig. 10 ist eine besonders bevorzugte Ausführungsform des lateralen Transistors 10 mit isoliertem Gate der vorliegenden Erfindung im Querschnitt veranschaulicht. Diese Ausführungsform kombiniert die nützlichen Merkmale und Aspekte der Ausführungsformen der Fig. 3, 4 und 5, um ein Elemente 10 zu schaffen, das eine besonders verbesserte stromleitende Kapazität oder verbesserte Stromdichte sowie eine verbesserte Unempfindlichkeit gegen Einrasten aufweist. Diese Ausführungsform schließt eine stark dotierte Substratschicht 60 eines Leitungstyps ein, wie die dargestellte P&spplus;-Schicht mit einer Dicke in der Größenordnung von 500 m (20/1000stel Zoll). Die stark dotierte Substratschicht 60 wurde oben unter Bezugnahme auf Fig. 3 erläutert, und sie bildet, wenn sie an ein geeignetes Potential angeschlossen ist, ein Drain für Minoritätsträger oder Löcher in dem Lateralelement 10, um die vertikale Komponente des Stromes aus Minoritätsträgerlöchern in dem dargestellten Element beträchtlich zu erhöhen.
Weiter kombiniert das Element der Fig. 10 den stark dotierten Bereich 66 der Fig. 4 mit der vergrabenen Schicht der Fig. 5, um den Widerstand des Basisbereiches zu verringern und einen zusätzlichen Bereich zu schaffen, der vom Basisbereich getrennt ist, wobei dieser zusätzliche Bereich stark leitfähig ist für Minoritätsträger oder Löcher in dem dargestellten Beispiel, um Löcher weg von der Source 30 abzulenken, und den IR-Spannungsabfall des Basis/Source-Überganges deutlich zu verringern. In dieser Weise wird der Spannungsabfall über irgendeinen Teil des Source/Basisüberganges bei einem Spannungsniveau unterhalb der Injektionsschwelle von etwa 0,7 Volt für Siliziumelemente gehalten, die erforderlich ist, damit das Element in das regenerative Einrasten eintritt und das inherente parasitäre Vierschichtenelement triggert bzw. anschaltet.
Es ist zu bemerken, daß die Kombination des Bereiches 66 der Fig. 4 und des Bereiches 70 der Fig. 5 zu einem stark dotiertem Bereich führt, der im wesentlichen den gesamten Basisbereich 28, ausgenommen einen kleinen Teil der P-Basis 28, die den vom Gate induzierten Kanal enthält, einhüllt.
Der Begriff "einhüllt" ist hier in einem dreidimensionalen Sinne gebraucht. Der resultierende stark dotierte Bereich bedeckt alle Oberflächen des Basisbereiches außer der Oberfläche, die die Oberfläche des Elementes bildet und einen Teil des Basis/Drift-Überganges, der die Grenzfläche der Driftschicht zum Kanal bildet.
Die Kombination des stark dotierten Bereiches 66 mit der vergrabenen Schicht 70 ändert die Leitfähigkeit im wesentlichen des gesamten Basisbereiches 28 wirksam und erhöht sie, ausgenommen in einem begrenzten Bereich der P-Basis 28, die den vom Gate induzierten Kanalteil umgibt. Der verminderte Widerstand oder die erhöhte Leitfähigkeit des Basisbereiches 28, der im wesentlichen an den gesamten Sourcebereich 30 anstößt verursacht folglich einen verringerten IR-Spannungsabfall entlang dem Basis/Source-Übergang, was das Element weniger anfällig macht, bei einem gegebenen Stromniveau des Elementes einzurasten (to latch). Bedeutender ist jedoch, daß der verringerte Widerstand entlang dem Basis/Source-Übergang es gestattet, daß das Stromniveau durch den Bereich 28 ohne Erhöhen der IR- Spannung entlang dem Basis/Source-Übergang bis zu einem Niveau erhöht werden kann, das die Vorspannung in Durchlaßrichtung oder das Injektionspotential des Basis/Source- Überganges übersteigt.
Darüber hinaus begründet die Konfiguration der stark dotierten Ablenkbereiche 66 und 70 der Fig. 4 und 5 und insbesondere der Bereich 70 einen stark leitenden Strompfad für Minoritätsträger des Elementes, Löcher im dargestellten Beispiel, von denen die meisten Löcher, die im Driftbereich 14 wandern, vorzugsweise in den entsprechenden Pfad in der Basis 28 übergehen. Der stark dotierte Bereich 70 leitet somit Löcher weg vom Basisbereich 28, um die I-Komponente des IR-Spannungsabfalles, der entlang dem Basis/Source- Übergang auftritt, zu verringern.
Die Kombination sowohl des Strompfades benachbart einem beträchtlichen Teil des Basis/Source-Überganges mit verringertem Widerstand als auch die Verringerung des Lochstromes, der in diesem Pfad fließt, erhöht proportional die Menge des Loch- oder Minoritätsträgerstromes, der zwischen der Anode und der Kathode des Elementes fließen kann. Da mehr Strom durch das Element fließen kann, gestattet er den Betrieb des Elementes bei Stromdichten gut über 500 A/cm und nahe an 1000 A/cm. In einer besonders bevorzugten Ausführungsform ist der spezifische Widerstand des Basisbereiches 28 zu einem solchen Ausmaß verringert und der zusätzliche stark dotierte Bereich 70 lenkt Löcher zu einem solchen Ausmaß ab, daß die Neigung des Basis/Source-Überganges zum Einrasten nicht länger der begrenzende Faktor des Elementes ist. Statt dessen sättigt sich die Stromkapazität des vom Gate induzierten Kanales oder bildet das maximale Stromniveau des Elementes.
Ein Lateral-Transistor mit isoliertem Gate, der gemäß der vorliegenden Erfindung eine Spannungs-Sperrspitze von 350 Volt in Durchlaßrichtung hat, kann mit konventionellen Diffusionstechniken hergestellt werden, wie zum Beispiel von A.S. Grove, "Physics and Technology of Semiconductor Devices", Seiten 35 bis 78 erläutert. Mehr im besonderen wird das P&spplus;-Substrat 12 bis zu etwa 1E19 Atomen/cm³ stark dotiert. Die P&supmin;-Epitaxialschicht 14 kann darauf aufgewachsen werden und hat eine Dotierungskonzentration von 2E14 Atomen/cm³. Ein vergrabener Bereich 70 mit einer Spitzendotierungsdichte der Größenordnung von, 1E18 Atomen/cm³ wird üblicherweise in der Substratschicht hergestellt, bevor die Epitaxialschicht 14 ausgebildet wird. Der P-Basisbereich 28 hat üblicherweise eine Leitfähigkeit von 1E17 Atomen/cm³, während der Sourcebereich 30 üblicherweise eine Leitfähigkeit von etwa 5E19 Atomen/cm³ hat. Der N-Pufferbereich 14 kann eine Leitfähigkeit von etwa 5E14 Atomen/cm³ haben. Die Breite des Pufferbereiches beträgt üblicherweise 25 um, und sie kann vergrößert werden, um zum Beispiel das Beta des Elementes zu erhöhen. So hat ein Element mit zum Beispiel 35 um eine Sperrspannung in Durchlaßrichtung von etwa 500 Volt. Die Isolationsschicht hat üblicherweise 100 nm (1000 Angstroms), soweit sie über den Basis- und Sourcebereichen liegt und 750 nm (7500 Angstroms), soweit sie über dem Driftbereich liegt. Das Gatemetall ist üblicherweise 500 nm (5000 Angstroms) dick.
Wie oben erläutert, kann das verbesserte Lateralelement mit isoliertem Gate, das eine verbesserte Unempfindlichkeit gegenüber Einrasten und eine verbesserte Stromkapazität aufweist, gemäß der vorliegenden Erfindung hergestellt werden durch Anwenden konventioneller Diffusions- oder Implantationstechniken, um die oben spezifizierten Bereiche innerhalb des Substrates auszubilden. Das Herstellen eines Transistors mit isoliertem Gate, der die verbesserte Stromleitfähigkeit und das verbesserte Einrasten aufweist und eine im wesentlichen planare Oberfläche gemäß der vorliegenden Erfindung hat, schließt die Stufen ein des Schaffens einer stark dotierten Substratschicht eines Leitungstyps, wie des P-Leitungstyps, das Begründen eines stark dotierten vergrabenen Bereiches des einen Leitungstyps in der Substratschicht, das Bilden einer ersten leicht dotierten Schicht eines Leitungstyps auf dem Substrat, das Bilden einer zweiten leicht dotierten Schicht des entgegengesetzten Leitungstyps auf der ersten Schicht, das Begründen eines ersten Bereiches eines entgegengesetzten Leitungstyps in der zweiten leicht dotierten Schicht, wobei der erste Bereich einen Teil der im wesentlichen planaren Oberfläche bildet, das Begründen eines zweiten Bereiches des einen Leitfähigkeitstyps im ersten Bereich, wobei der zweite Bereich einen Teil der im wesentlichen planaren Oberfläche bildet, das Begründen eines dritten Bereiches des einen Leitungstyps in der zweiten leicht dotierten Schicht in wesentlicher Ausrichtung mit dem vergrabenen Bereich, wobei der dritte Bereich einen Teil der im wesentlichen planaren Oberfläche bildet, das Begründen eines vierten Bereiches entgegengesetzten Leitungstyps im dritten Bereich, wobei der vierte Bereich einen Teil der im wesentlichen planaren Oberfläche bildet und das Definieren eines Kanalteiles des dritten Bereiches zwischen dem vierten Bereich und der ersten Schicht benachbart der Oberfläche, das Begründen einer metallisierten Elektrode in Ausrichtung mit und in elektrischem Kontakt mit einem Teil des dritten und vierten Bereiches, um eine Vorspannung des Überganges zwischen dem dritten und vierten Bereich in Durchlaßrichtung zu verhindern, das Begründen einer isolierenden Schicht über dem Kanalteil und das Begründen einer Gatemetallisierung über der isolierenden Schicht, um einen leitenden Kanal in dem Kanalteil zu induzieren und das Diffundieren des stark dotierten Bereiches vom Substrat in die erste und zweite leicht dotierte Schicht, um in der zweiten Schicht einen diffundierten Teil und einen stark leitfähigen Pfad unter und im wesentlichen seitlich in gleicher Ausstreckung mit dem zweiten Bereich zu begründen, um Leitungsträger in den leitenden Pfad des diffundierten Teiles des vergrabenen Bereiches abzulenken.
Es wird erkannt, daß der leitende Pfad im wesentlichen parallel zur im wesentlichen planaren Oberfläche ausgebildet wird. In einer anderen Ausführungsform, bei der für den stark dotierten vergrabenen Bereich ein stark dotierter diffundierter Bereich eingesetzt wird, verläuft der leitende Pfad, der durch dieses Verfahren gebildet wird, im wesentlichen quer zur im wesentlichen planaren Oberfläche des Elementes.
Es sollte klar sein, daß, obwohl der Lateraltransistor mit isoliertem Gate in einer bevorzugten Ausführungsform beschrieben wurde, die Erfindung darauf nicht beschränkt ist. Dem Fachmann sind Variationen des offenbarten Elementes mit isoliertem Gate leicht zugänglich. Mehr im besonderen können die relative Größe, Leitfähigkeit und Konfiguration der Elementschichten und -bereiche über einen weiten Bereich variiert werden, ohne den Rahmen dieser Erfindung zu verlassen. Weiter können sich die Gateisolation und die darüberliegende Gateschicht weiter in den N-Sourcebereich 30 oder den N&supmin;-Driftbereich 14 erstrecken. Während das Substrat als mit Erde gekoppelt gezeigt wurde, kann eine andere Vorspannungsquelle benutzt werden, um den Vertikaltransistor 57 in geeigneter Weise vorzuspannen.

Claims

1. Lateral-bipolar-Transistor mit isoliertem Gate, der eine im wesentliche planare obere Oberfläche aufweist, umfassend:

ein Substrat (60) eines Leitungstyps (P&spplus;); eine erste Schicht (12) des einen Leitungstyps (P&supmin;), die angrenzend zu dem Substrat angeordnet ist, wobei das Substrat (60) stärker dotiert ist als die erste Schicht (12);

eine zweite Schicht (14) eines entgegengesetzten Leitungstyps (N) die angrenzend an die genannte erste Schicht angeordnet ist und einen Abschnitt der oberen Oberfläche des Elementes bildet;

eine erste Region (16) des genannten entgegengesetzten Leitungstyps (N), die innerhalb der genannten zweiten Schicht angeordnet ist und einen Abschnitt der oberen Oberfläche des Elementes bildet;

eine zweite Region (18) des genannten einen Leitungstyps (P), die in der genannten ersten Region im Abstand von der genannten zweiten Schicht (14) angeordnet ist und einen Teil der oberen Oberfläche bildet;

eine dritte Region (28) des genannten einen Leitungstyps (P), die innerhalb der zweiten Schicht (14) im Abstand von der ersten Region angeordnet ist und einen Teil der oberen Oberfläche bildet und eine Basis-Dotierungskonzentration aufweist;

eine vierte Region (30) des genannten entgegengesetzten Leitungstyps (N), die innerhalb der dritten Region (28) angeordnet ist, einen Teil der genannten oberen Oberfläche bildet und einen Abstand von der zweiten Schicht (14) hat, um einen Kanalabschnitt der dritten Region (28) benachbart der oberen Oberfläche zwischen der vierten Region (30) und der zweiten Schicht (14) an der Seite der vierten Region (30) zu bilden, die der zweiten Region zugewandt ist;

eine Isolationsschicht (36), die auf der oberen Oberfläche des Elementes angeordnet ist und einen Teil der dritten (28) und vierten Regionen (30) einschließlich des Kanalabschnittes der dritten Region bedeckt;

eine Gateelektrode (38), die einen Abschnitt der genannten Isolationsschicht bedeckt und über mindestens dem Kanalabschnitt der dritten Region (28) ausgerichtet ist und auf eine geeignete Vorspannung anspricht, um einen Kanal in dem Kanalabschnitt der dritten Region zu induzieren, der die zweite Schicht mit der vierten Region koppelt;

eine Leistungselektrode (32) in Kontakt mit Abschnitten der dritten (28) und vierten Regionen (30), die einen Abstand vom Kanalteil der dritten Region haben und die genannte dritte Region (28) mit der vierten Region (30) kurzschließen, um ein unbeabsichtigtes Vorspannen des Überganges zwischen der dritten und vierten Region in Durchlaßrichtung zu verhindern und

zusätzlich ein den ersten Leitungstyp (P) bestimmendes Dotierungsmittel, das in der Nähe der dritten Region (28) angeordnet ist,

wobei dieses zusätzliche Dotierungsmittel eine vergrabene Region (66) bildet, um die Leitfähigkeit für Träger des genannten einen Leitungstyps (P) in der Nähe der dritten Region (28) weg von dem Übergang zwischen der dritten (28) und vierten Region (30) auf oberhalb den Wert zu erhöhen, der durch die Basis-Dotierungskonzentration der dritten Region (28) geschaffen wird, um einen Strompfad für die Träger des einen Leitungstyps (P) weg von dem Abschnitt der dritten Region (28) einzurichten, der benachbart dem Abschnitt des Überganges entlang einer Oberfläche der vierten Region (30) liegt, der von die genannten oberen Oberfläche entfernt ist;

worin die genannte vergrabene Region (66) des einen Leitungstyps (P) sich von der oberen Oberfläche in die erste Schicht (12) erstreckt und zum größeren Teil benachbart einem Teil der dritten Region (28) und darunter direkt neben der Leistungselektrode (32) und versetzt gegenüber der vierten Region (30) zu der Seite weg von der Kanalregion liegt.

2. Lateral-bipolar-Transistor mit isoliertem Gate, der eine im wesentlichen planare obere Oberfläche aufweist, umfassend:

ein Substrat (60) eines Leitungstyps (P&spplus;);

eine erste Schicht (12) des einen Leitungstyps (P&supmin;), die angrenzend zu dem Substrat angeordnet ist, wobei das Substrat (60) stärker dotiert ist als die erste Schicht (12);

wobei dieses zusätzliche Dotierungsmittel eine vergrabene Region (70) bildet, um die Leitfähigkeit für Träger des genannten einen Leitungstyps (P) in der Nähe der dritten Region (28) weg von dem Übergang zwischen der dritten (28) und vierten Region (30) auf oberhalb den Wert zu erhöhen, der durch die Basis-Dotierungskonzentration der dritten Region (28) geschaffen wird, um einen Strompfad für die Träger des einen Leitungstyps (P) weg von dem Abschnitt der dritten Region (28) einzurichten, der benachbart dem Abschnitt des Überganges entlang einer Oberfläche der vierten Region (30) liegt, die von der genannten oberen Oberfläche entfernt ist;

worin das genannte zusätzliche Dotierungsmittel eine vergrabene Schicht (70) umfaßt, die in der ersten (12) und zweiten Schicht (14) angeordnet ist, um einen Pfad hoher Leitfähigkeit des genannten einen Leitungstyps (P) im Abstand weg von dem Übergang zwischen der dritten (28) und vierten Region (30) zu schaffen.

3. Lateral-bipolar Transistor mit isoliertem Gate nach Anspruch 2, worin die genannte dritte Region (28) in der genannten weiteren Region (70) angeordnet ist.