DE1564411C3 - Feldeffekt-Transistor - Google Patents

Feldeffekt-Transistor

Info

Publication number
DE1564411C3
DE1564411C3 DE1564411A DE1564411A DE1564411C3 DE 1564411 C3 DE1564411 C3 DE 1564411C3 DE 1564411 A DE1564411 A DE 1564411A DE 1564411 A DE1564411 A DE 1564411A DE 1564411 C3 DE1564411 C3 DE 1564411C3
Authority
DE
Germany
Prior art keywords
zone
layer
substrate
drain
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1564411A
Other languages
English (en)
Other versions
DE1564411A1 (de
DE1564411B2 (de
Inventor
J Beale
A Beer
T Klein
N Murphy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1564411A1 publication Critical patent/DE1564411A1/de
Publication of DE1564411B2 publication Critical patent/DE1564411B2/de
Application granted granted Critical
Publication of DE1564411C3 publication Critical patent/DE1564411C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft einen Feldeffekt-Transistor mit einem Substrat aus einkristallinem Halbleitermaterial von einem ersten Leitungstyp und mit wenigstens zwei voneinander getrennten, als Source- und Drainzonen dienenden Oberflächenzonen des zweiten Leitungstyps, wobei sich auf der Substratoberfläche zwischen den Source- und Drainzonen eine dielektrische Schicht befindet, die mit einer leitenden Gate-Elektrodenschich! bedeckt ist.
Ein derartiger Feldeffekt-Transistor ist u. a. aus »Proceedings of the Institute of Elektrical and Electronic Engineers«, 1963, Seite 1190— 1202 bekannt.
Bei dem beschriebenen Feldeffekt-Transistor wird im Betrieb die Drainzone in der Sperrichtung vorgespannt und die Verarmungsschicht erstreckt sich wegen der geringeren Konzentration von Ladungsträgern in das Substrat mit hohem spezifischem Widerstand über einen größeren Abstand als in die Drainzone mit niedrigem spezifischem Widerstand. Infolge der breiten Verarmungsschicht.um die Drainzone hat der Transistor eine geringe Ausgangskapazität, jedoch die Änderung der Breite w der Verarmungsschicht in Abhängigkeit von der Spannung zwischen Source- und Drainzone Vds ist groß genug, um die Kenngrößen des Transistors für gewisse Anwendungen in unerwünschtem Maße mit der Betriebsspannung zu ändern. Bei Verwendung eines Substrats mit niedrigerem Widerstand wird die Änderungsgeschwindigkeit dw/dVos herabgesetzt, jedoch die Ausgangskapazität wegen der dünneren Verarmungsschicht nachteilig erhöht. Die minimal mögliche Trennung zwischen Source- und Drainzonen ist durch die Änderung der Kennlinien des Transistors mit Vds beschränkt unJ stellt der mit ihm erzielbaren Steilheit »gm« eine obere Grenze.
Der Erfindung liegt nun die Aufgabe zugrunde, die geschilderten Nachteile durch eine neue Struktur eines Feldeffekt-Transistors zu vermeiden, mit der eine niedrigere Ausgangskapazität gleichzeitig mit einer niedrigen Änderungsgeschwindigkeit der Verarmungsschichtbreite im Substrat erreichbar ist.
Diese Aufgabe wird bei einem Feldeffekt-Transistor der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß eine ar die Drainzone grenzende, sich in Richtung zur Sourcezone erstreckende Zone des zweiten Leitungstyps mit einer Dotierungskonzentration, die kleiner als die im Substrat ist, vorhanden ist.
Auf diese Weise wird eine geringere Ausdehnung der Verarmungsschicht im Substrat erzielt, wie es in nachstehenden Beispielen verdeutlicht werden wird. Dabei kann außerdem die Drainzone manchmal vorteilhaft innerhalb der erwähnten Zone des zweiten
ίο Leitungstyps liegen.
Die Erfindung wird anhand der Zeichnungen näher erläutert. Es zeigen
• Fig. la und Ib senkrechte Schnitte durch Transistoren nach der Erfindung und
Fig.2a und 2b Diagramme zur Veranschaulichung der Abhängigkeit der Breite der Verarmungsschicht eines PN-Übergangs von der angelegten Spannung.
In Fig. la wurde bei einem P-Substrat 1 mit einer Borkonzentration von 1016 Atomen/cm3 mit Zonen 2, 3 auf einer Seite die als Drainzone bestimmte Zone 3 in einer N~-Zone 4 mit einer Phosphorkonzentration von 10H Atomen/cm3 gebildet. Die Zone 4 wurde durch epitaxiales Anwachsen in einem mit Hilfe von Ultraschall gebohrten Loch im Substrat 1 gebildet.
Im Betrieb (siehe Fig. 2b) ist bei der gleichen Sperrspannung über den PN-Übergang 5 in der N~-Zone 4, die eine kleinere Konzentration von Ladungsträgern als das P-Substrat 1 hat, ein größeres Volumen der Verarmungsschicht vorhanden als bei Verwendung einer N + -Drainzone 3 mit einer Phosphorkonzentration von 1020 Atomen/cm3 (siehe F i g. 2a). Die Ausgangskapazität des Transistors ist von der Breite w der Verarmungsschicht abhängig, die den in der Sperrichtung vorgespannten PN-Übergang 5 umhüllt.
Wie bereits erwähnt, ist die Breite w der Verarmungsschicht von der am PN-Übergang angelegten Spannung F abhängig. Bei einem Substrat Γ mit hohem spezifischem Widerstand (siehe F i g. 2a) ist der Abstand x, über den der Rand der Verarmungsschicht w'p im Substrat sich bei einer Änderung dF der angelegten Spannung verschiebt, größer als der Abstand y, über den der Rand der Verarmungsschicht wP im Substrat sich bei derselben Änderung dF der angelegten Spannung verschiebt. Folglich ist die Änderungsgeschwindigkeit dw/dVasbei der Konfiguration nach Fig.2b geringer als bei der Konfiguration nach F i g. 2a.
Die Kennlinien des Transistors sind daher von der angelegten Spannung VDs weniger abhängig. Die Gate-Elektrode bei dem Transistor nach Fig. 1 erstreckt sich über den PN-Übergang 5 zwischen dem Substrat 1 und der Zone 4, die zwischen der Zone 3 und dem Substrat 1 eine Breite von 3 μηι hat.
Die Zone 4. kann sich nur an der Oberfläche des Substrats 1 zwischen der Oberflächenzone 3 und der Gate-Elektrode erstrecken (siehe Fig. Ib). In diesem Falle würde die Ausgangskapazität nicht in so hohem Maße herabgesetzt werden, wie in dem Falle, daß die Zone 4 die Zone 3 umhüllt und diese Zone vom Substrat 1 trennt, wie es in F i g. la dargestellt ist; trotzdem wird eine verhältnismäßig niedrige Ausgangsimpedanz erzielt.
Die Lage der Zonen in dieser Ausführungsform ist in Fig. Ib dargestellt, aus der ersichtlich ist, daß die Zone 4 sii_h nur an der Oberfläche des Substrats 1 zwischen der
b5 Zone 3 und dem Substrat 1 erstreckt.
Hierzu 2 Blatt Zeichnungen
3 4
legen einer Gate-Spannung geeigneten Vorzeichens breite im Substratgebiet, sind bei dem bekannten
herabgesetzt. Ein solches Bauelement kann durch Feldeffekt-Transistor nicht erreichbar.
Vergrößerung der Konzentration von Ladungsträgern Nach einer ersten Ausführungsform der Erfindung
auch im »Anreicherungsbetrieb« betrieben werden. wird die genannte, an die Drainzone grenzende Zone
Beim »Verarmungsbetrieb« ist das Bauelement mit 5 von einer Schicht des ersten Leitungstyps gebildet,
einem Feldeffekt-Transistor des Sperrschichttyps ver- die sich im Körper von der als Drainzone dienenden
gleichbar, bei dem die Leitfähigkeit eines stromfüh- Oberflächenzone zur anderen, als Sourcezone dienen-
renden Kanals durch die Verarmungsschicht eines in den Oberflächenzone erstreckt, wobei diese Schicht
der Sperrichtung vorgespannten PN-Übergangs her- einen niedrigeren spezifischen Widerstand hat als das
abgesetzt wird. Ein Feldeffekt-Transistor mit isolier- io Substratgebiet. Dadurch erstreckt sich, zwischen der
ter Gate-Elektrode kann auf ähnliche Weise wie eine Source- und Drainzone in dem bei der Drainzone
Vakuumröhre mit einem Modulationssignal, das an liegenden Teil des Stromkanals, im Betriebszustand
der eine hohe Eingangsimpedanz aufweisenden Gate- die der in der Sperrichtung vorgespannten Drainzone
Elektrode angelegt wird, gesteuert werden. zugeordnete Verarmungsschicht in das Substrat über
Im Betrieb wird die Sourcezone in der Sperrichtung 15 einen geringeren Abstand aus, als wenn die erwähnte
vorgespannt, und die Verarmungsschicht erstreckt Schicht eines Leitungstyps nicht vorhanden wäre, was
sich wegen der geringeren Konzentration von La- bei bekannten Feldeffekt-Transistoren der Fall ist.
dungsträgern in das Substrat mit hohem spezifischem Hierdurch werden die Kennlinien weniger von der
Widerstand über einen größeren Abstand als in die Spannung zwischen der Source- und der Drainzone
Drainzone mit niedrigem spezifischem Widerstand. 20 abhängig.
Infolge der breiten Verarmungsschicht um die Drain- Die Schicht eines Leitungstyps kann sich unter ge-
zone hat der Transistor eine geringe Ausgangskapa- wissen Umständen nur über einen Teil des Abstandes
zität, jedoch die Änderung der Breite (a) der Ver- zwischen der Source- und der Drainzone erstrecken,
armungsschicht in Abhängigkeit von der Spannung Vorzugsweise wird aber eine Schicht angebracht, die
zwischen Source- und Drainzone (VDS) ist groß genug, 25 sich zwischen Source- und Drainzone erstreckt und
um die Charakteristiken des Transistors für gewisse an beide angrenzt.
Anwendungen in unerwünschtem Maße mit der Be- Nach einer weiteren Ausführungsform befindet sich
triebsspannung zu ändern. Bei Verwendung eines die Schicht des ersten Leitungstyps zwischen der di-
Substrats mit niedrigem Widerstand wird die Ände- elektrischen Schicht und dem Substrat. Dabei kann es
rungsgeschwindigkeit (-£?-) herabgesetzt, jedoch die 3° Y°.^att sein' .daß d!e R Schic^ f sich f d£n Halb-
00 ° \ d Vds j ° J leiterkorper in einer größeren Tiefe erstreckt als die
Ausgangskapazität wegen der dünneren Verarmungs- Oberflächenzonen, welche die Source- und Drainschicht nachteilig erhöht. Die minimal mögliche Tren- zonen bilden. Es kann weiterhin für bestimmte Annung zwischen Source- und Drainzonen ist durch die Wendungen von Bedeutung sein, daß mit dem SubÄnderung der Kennlinien des Transistors mit VDs 35 stratgebiet ein guter ohmscher Kontakt hergestellt beschränkt und stellt dem mit ihm erzielbaren »gm« wird. Eine Ausführungsform weist daher das Kenneine obere Grenze. zeichen auf, daß das Substratgebiet an eine Ober-
Der Erfindung liegt nun die Aufgabe zugrunde, die flächenzone des ersten Leitungstyps und mit einem geschilderten Nachteile durch eine neue Struktur niedrigeren spezifischen Widerstand als das Substrateines Feldeffekt-Transistors zu vermeiden, mit der 40 gebiet grenzt und diese Oberflächenzone von den eine niedrige Ausgangskapazität gleichzeitig mit einer Oberflächenzonen des zweiten Leitungstyps getrennt niedrigen Änderungsgeschwindigkeit der Verarmungs- ist. Dabei kann unter Umständen die Schicht des schichtbreite im Substratgebiet erreichbar ist. ersten Leitungstyps sich bis an die erwähnte Ober-
Diese Struktur ist, ausgehend von einem Feld- flächenzone des ersten Leitungstyps erstrecken und
effekt-Transistor der eingangs genannten Art, da- 45 an sie angrenzen, wobei der verbleibende Teil des
durch gekennzeichnet, daß im Halbleiterkörper zwi- hochohmigen Substratgebietes stets einen verhältnis-
schen den Source- und Drainzonen eine an die Drain- mäßig niedrigen Wert der Ausgangskapazität sicher-
zone grenzende Zone angebracht ist, die mit dem stellt.
Substratgebiet und mit der Drainzone je einen Über- Die Schicht des ersten Leitungstyps kann unmittel-
gang bildet, wobei in der Richtung vom Substrat- 50 bar an die dielektrische Schicht grenzen. Unter ge-
gebiet über die Zone zur Drainzone betrachtet, an wissen Umständen kann es dabei schwer sein, in die-
demjenigen dieser Übergänge, der sich zwischen zwei ser verhältnismäßig hochohmigen Halbleiterschicht
Bereichen gleichen Leitungstyps befindet, der Bereich mittels der Spannung an der Gate-Elektrode einen
höchster Dotierung auf der Seite der Drainzone liegt. geeigneten Stromkanal zu bilden. Eine weitere Aus-
Der Vollständigkeit halber sei erwähnt, daß aus 55 führangsform weist daher das Kennzeichen auf, daß
der USA.-Patentschrift 2 869 055 bereits ein söge- zwischen der Schicht des ersten Leitungstyps und der nannter »Übergangs-Feldeffekt-Transistor« bekannt dielektrischen Schicht eine an beide Schichten gren-
war, bei dem die Source- und Drainzonen mit dem zende zweite Schicht des ersten Leitungstyps mit
dazwischenliegenden Gebiet des Halbleiterkörpers einem spezifischen Widerstand angebracht ist, der
ohmsche Kontakte bilden. 60 zwischen dem der ersten Schicht des ersten Leitungs-
Bei diesem bekannten Transistor wird durch eine typs und dem des Substratgebietes liegt.
Dotierungserhöhung in Richtung auf die Drainzone Weiterhin ist es möglich, daß die erwähnte, an die
hin eine Änderung der Verarmungsschicht der Tor- Drainzone grenzende Zone nicht wie in den oben
elektrode erreicht, um dadurch zu einem homogenen beschriebenen Ausführungsformen von einer Schicht
Kanalquerschnitt zu kommen. 65 des ersten Leitungstyps, sondern von einer Zone des
Die Vorteile der Erfindung, nämlich eine niedrige zweiten Leitungstyps gebildet wird. Im Zusammen-
Ausgangskapazität gleichzeitig mit einer niedrigen hang damit weist eine weitere Ausführungsform der
Änderungsgeschwindigkeit der Verarmungsschicht- Erfindung das Kennzeichen auf, daß im Halbleiter-
körper eine an die Drainzone grenzende, sich in erstreckt sich die P-Zone 38, in der der stromfüh-Richtung der Sourcezone erstreckende Zone des zwei- rende Kanal gebildet ist, über die N+-Oberflächenten Leitungstyps mit einer Konzentration aktiver Ver- zonen 41, 42 hinaus bis zur P+ -Zone 37. Die Teile unreinigungen angebracht ist, die kleiner als die im 39 und 40 der P-Zone können als der restliche Teil Substratgebiet ist. Dabei kann außerdem die Drain- 5 der P-SchichtlS der Fig. 1 (b) betrachtet werden, zone manchmal vorteilhaft innerhalb der erwähnten Die Borkonzentrationen in At./ccm in den P-Zone des zweiten Leitungstyps liegen. Auch auf diese Zonen betragen
Weise wird eine geringere Ausdehnung der Verar- P (38) 1016 At./ccm
mungsschicht erzielt, wie es in nachstehenden Bei- P+ (37) 1017 At./ccm
spielen verdeutlicht werden wird. io P — (39,40) 5 · 1014 At./ccm
Die Erfindung wird an Hand der Zeichnungen In F i g. 2 ist die Source-Elektrode 3 positiv gegennäher erläutert, in denen vier Ausführungsbeispiele über der Drain-Elektrode 4 gemacht, und an der leides Transistors nach der Erfindung dargestellt sind. tenden Schicht bzw. Gate-Elektrode 6 ist eine posi-Es zeigt tive Spannung gelegt, um in der Oberflächenschicht 6
Fig. 1 senkrechte Schnitte durch Transistoren nach 15 eine N-Inversionsschicht zu bilden. Die Inversions-
der Erfindung, schicht ist durch die gestrichelte Linie 11 dargestellt.
Fig. 2 die Transistoren nach Fig. 1 (a) und 1 (b) Der PN-Übergang der Drainzone ist in der Sperr-
im Betrieb, richtung vorgespannt, und die Verarmungsschicht
F i g. 3 Herstellungsphasen des Transistoren nach reicht in das Substrat 1 bis zur gestrichelten Linie 9
F i g. 1 (a), 20 und in die Oberflächenschicht 2 bis zur gestrichelten
F i g. 4 einen senkrechten Schnitt durch einen Tran- Linie 10.
sistor nach der Erfindung, Unter der Inversionsschicht 11 befindet sich noch
F i g. 5 einen senkrechten Schnitt durch einen Tran- eine Verarmungsschicht, aber diese ist deutlichkeits-
sistor nach der Erfindung, halber nicht dargestellt.
F i g. 6 die Wirkungsweise des Transistors nach 25 Der Abstand, über den sich die Verarmungsschicht
F i g. 5, in die Oberflächenschicht erstreckt, ist wegen der
F i g. 7 Herstellungsphasen des Transistors nach größeren Konzentration von Ladungsträgern in der
F i g. 5, Oberflächenschicht kleiner als der im Substrat. Es
F i g. 8 einen senkrechten Schnitt durch einen Tran- fließt ein Strom zwischen dem Eingang und dem Aus-
sistor nach der Erfindung, 30 gang über die Inversionsschicht und einen Teil der
F i g. 9 die Wirkungsweise des Transistors nach Verarmungsschicht in der Oberflächenschicht. Der
Fig. 8. Transistor hat eine Ausgangskapazität, die etwa
In F i g. 1 (a) enthält das P-Substrat 1 aus einkri- ebenso niedrig ist wie bei einem Transistor ohne eine stallinem Silizium mit hohem spezifischem Wider- Oberflächenschicht infolge der Ausdehnung der Verstand Bor in einer Konzentration von etwa 35 armungsschicht im Substrat, jedoch die Änderungsge-
101* Atomen/ccm An das Substrat grenzen zwei schwindigkeit ( *£-) ist verhältnismäßig niedrig, da
N+-dotierte Oberflächenzonen 3, 4 mit einer Phos- & \&VdsI ö 6>
phorkonzentration von etwa 1020 Atomen/ccm, und dieser Parameter durch die Dotierung der strom-
an das Substrat 1 und die beiden Zonen 3, 4 grenzt durchflossenen Verarmungsschicht bedingt ist. Der
eine Oberflächenschicht 2 aus P-Typ-Material mit 40 Transistor ist bei den üblichen Anwendungen als
einer Borkonzentration von etwa 1016 Atomen/ccm. Feldeffekt-Transistor mit isolierter Torelektrode ver-
Die Tiefe der beiden Zonen beträgt etwa 3 μΐη, und wendbar.
die Oberflächenschicht 2 hat eine Stärke von etwa Die Zone IA des Transistors nach Fig. 1 (b) er-2 μΐη. Bei dem Transistor nach der Erfindung beträgt gibt einen Weg niedrigen Widerstandes zur Verardie Stärke der Oberflächenschicht vorzugsweise etwa 45 mungsschicht um die Drainzone und den stromfühzwei Drittel der Tiefe der Oberflächenzonen. Der Ab- renden Kanal, was eine Herabsetzung von Leistungsstand zwischen den N+-Zonen beträgt 10 μΐη und Verlusten bei hohen Frequenzen in der Impedanz die Länge jeder Zone 1 mm. Auf der Schicht 2 ist zwischen der Drainzone und dem Substrat bedeutet, eine dielektrische Schicht 5 aus Siliziumdioxyd mit Durch die Erweiterung der Zone mit verhältniseiner Stärke von 0,6 μΐη gebildet, die sich über die 50 mäßig niedrigem spezifischem Widerstand zu einer PN-Übergänge zwischen den N+-Zonen und dem Tiefe, bei der diese Zone mit der P+ -Zone Kontakt Substrat erstreckt. An den Zonen3, 4 sind ohmsche macht [wie in Fig. 1 (c) dargestellt], ergibt sich ein Kontakte 7, 8 durch das Aufdampfen von Aluminium Weg niedrigen Widerstandes für den kapazitiven durch eine Maske angebracht, und während desselben Strom zwischen dem stromführenden Kanal und der Vorgangs ist eine leitende Schicht 6 aus Aluminium 55 P+-Zone, und der Leistungsverlust bei hohen Freauf der dielektrischen Schicht 5 gebildet. Mit den quenzen wird herabgesetzt.
ohmschen Kontakten 7, 8 und der leitenden Schicht 6 In F i g. 3 (a) wurde auf einem hochohmigen Sub-
sind elektrische Verbindungen hergestellt. strat aus einkristallinem Silizium mit einer Borkon-
In Fig. 1 (b) besteht das Substrat aus einer P+- zentration von 1014 Atomen/ccm auf einer Seite eine Zone IA mit einer P-Schicht IB, in der der Tran- 60 Siliziumschicht 2 bis zu einer Stärke von 2 μΐη epitsistor gebildet ist. Die getrennten Oberflächen- axial angewachsen; diese Oberflächenschicht enthielt zonen 3, 4 erstrecken sich nicht in die P+-Zone, und eine Borkonzentration von 101β Atomen/ccm. Diese die Stärke der Schicht IB beträgt etwa 7 μΐη, so daß Schicht könnte auch durch Eindiffusion von Bor in die Zonen 3, 4 in einem Abstand von etwa 4 μΐη von das Substrat gebildet werden. Auf der Oberflächender P + -Zone IA liegen. 65 schicht 2 wurde anschließend durch Oxydation in
Die Zone IA hat eine Borkonzentration von nassem Stickstoff bei 1200° G während 30 Minuten
1017 Atomen/ccm und die Schicht Iß eine Borkon- eine Siliziumdioxydschicht in der Stärke von 0,6 μΐη
zentration von 5 · 1014 Atomen/ccm. In Fig. 1 (c) angewachsen. Unter Verwendung bekannter Photo-
härtungstechniken wurden darauf in der Oxydschicht Fenster geöffnet und durch diese Fenster Phosphor eindiffundiert zur Bildung zweier N+-Oberflächenzonen 3, 4 mit einer Oberflächenkonzentration an Phosphor von 1020 Atomen/ccm. Die Struktur in dieser Phase ist in F i g. 3 (b) dargestellt.
Auf der Dioxydschicht 5 und den beiden Oberflächenzonen 7, 8 wurde durch eine Maske Aluminium bis zu einer Stärke von 0,3 μηι niedergeschlagen. Mit den Source- und Drainzonen und der Torelektrode 6 wurden elektrische Verbindungen hergestellt.
Der Transistor nach F i g. 4 ist eine Abart desjenigen nach F i g. 1 dadurch, daß sich die P-Oberflächenschicht 12 nur bis zu einem bestimmten Abstand von der Drainzone 13 erstreckt. Die Oberflächenschicht 12 erstreckt sich von der Drainzone zur Sourcezone über eine Länge von 3 μΐη. Mit einem Zwischenraum von weniger als 10 μΐη zwischen den Source- und Drainzonen kann sich die Oberflächenschicht von der Drainzone her über weniger als 3 μηι erstrecken. Die Borkonzentration in der Oberflächenschicht beträgt 1016 At./ccm und kann durch Eindiffusion durch eine Oxydmaske unter Verwendung von Photohärtungstechniken erzielt werden. Dieser Transistor entspricht im Betrieb demjenigen nach Fig. 1; die Verarmungsschicht ist dünner in der Oberflächenschicht und hat einen Umriß, der demjenigen der bei 9, 10 angedeuteten Verarmungsschicht in F i g. 2 entspricht.
In F i g. 5 enthält ein Substrat 14 mit hohem spezifischem Widerstand zwei N+-Oberflächenzonen mit geringem spezifischem Widerstand 15, 16 in einer Oberfläche mit einer P-Schicht 17, die einen niedrigeren spezifischen Widerstand als das Substrat hat und sich zwischen den Oberflächenzonen 15,16 erstreckt. Zwischen der versenkten Schicht 17 und der dielektrischen Schicht 18 befindet sich eine dünne P-Oberflächenschichtl9 aus Material mit hohem spezifischem Widerstand. Die Stärke der Oberflächenschicht 19 beträgt 1 μΐη und die Stärke der versenkten Schicht 17 2μΐη; die N+-Oberflächenzonen werden durch Eindiffusion bis zu einer Tiefe von 4 μτη gebildet. Der Transistor kann mit denselben epitaxialen Techniken hergestellt werden wie der Transistor nach F i g. 1.
In F i g. 7 (a) wurde in einen einkristallinen Siliziumkörper 20 von P-Leitf ähigkeit mit einer Börkonzentration von 1014 Atomen/ccm an einer Seite mit Hilfe von Ultraschall ein Loch 21 gebohrt. Das Loch hatte eine Tiefe von 5 μΐη und einen Durchmesser von 15 μΐη. Mittels epitaxialer Techniken wurde eine Schicht 22 aus P-Silizium mit einer Borkonzentration von 1016 Atomen/ccm und eine Schicht 23 aus P-Silizium mit einer Borkonzentration von 10~14 Atomen/ccm auf dem einkristallinen Substrat 20 niedergeschlagen, wodurch die Struktur nach F i g. 7 (b) entstand. Die epitaxialen Schichten wurden darauf mittels Aluminiumoxyd mit einer Teilchengröße von ~ 0,5 μτη bis zur strichlierten Linie in F i g. 7 (b) weggeschliffen, wodurch die Struktur nach F i g. 7 (c) entstand. Anschließend wurde unter Verwendung einer Siliziumoxydmaske Phosphor in die Oberfläche des Siliziumkörpers eindiffundiert, wobei N-diffundierte Zonen 24, 25 mit einer Phosphorkonzentration von 1020 Atomen/ccm entstanden.
In F i g. 6 ist die Wirkungsweise des Transistors nach F i g. 5 dargestellt. Der Übergang zwischen der Drain-Elektrode 16 und dem P-Substrat 14, 17, 19 ist in der Sperrichtung vorgespannt, jedoch infolge der verhältnismäßig höheren Konzentration von Ladungsträgern in der versenkten Schicht 17 reicht die durch die gestrichelte Linie 26 dargestellte Verarmungsschicht in dieser Zone über einen kürzeren Abstand als im Substrat. Die Verarmungsschicht an der Oberfläche zwischen der Oberflächenschicht 19 und dem Dielektrikum 18 ist schmaler als die Verarmungsschicht im Substrat 14, wie es in der Figur dargestellt ist.
ίο In F i g. 8 wurde bei einem P-Substrat 27 mit einer Borkonzentration von 1016 Atomen/ccm mit Zonen 28, 29 auf einer Seite die als Drain-Elektrode bestimmte Zone 29 in einer N-Zone 30 mit einer Phosphorkonzentration von 1014 Atomen/ccm gebildet. Die Zone 30 wurde durch epitaxiales Anwachsen in einem mit Hilfe von Ultraschall gebohrten Loch im Substrat 27 gebildet.
Im Betrieb [s. F i g. 9 (b)] ist in der N-Zone, die eine kleinere Konzentration von Ladungsträgern als die P-Zone 32 hat, ein größeres Volumen 31 der Verarmungsschicht vorhanden als bei Verwendung einer N+-Drainzone mit einer Phosphorkonzentration von 1020 Atomen/ccm. Die Ausgangskapazität des Transistors ist von der Breite der Verarmungsschicht abhängig, die den in der Sperrichtung vorgespannten PN-Übergang 33 umhüllt. Wie bereits erwähnt, ist die Breite der Verarmungsschicht vom angelegten Feld F abhängig. Bei einem Substrat 34 mit hohem spezifischem Widerstand [s. Fig. 9 (a)] ist der Abstand*, über den der Rand der Verarmungsschicht 35 sich bei einer Änderung d V im angelegten Feld verschiebt, größer als der Abstand y, über den der Rand der Verarmungsschicht 26 sich bei derselben Änderung d V im angelegten Feld verschiebt. FoIg-
lieh ist die Änderungsgeschwindigkeit
da \
der Konfiguration nach F i g. 9 (b) geringer als bei der Konfiguration nach F i g. 9 (a).
Die Kennlinien des Transistors sind daher von der angelegten Spannung VDS weniger abhängig. Die Gate-Elektrode bei dem Transistor nach F i g. 8 erstreckt sich über den PN-Übergang zwischen dem Substrat 27 und der Zone 30, die zwischen der Zone 29 und dem Substrat 27 eine Breite von 3 μΐη hat.
Die Zone 30 kann nur an der Oberfläche des Substrats 27 gebildet werden und sich zwischen der Oberflächenzone 29 und unter der Gate-Elektrode erstrekken. In diesem Fall würde die Ausgangskapazität nicht in so hohem Maße herabgesetzt werden wie in dem Fall, daß die Zone 30 die Zone 29 umhüllt und diese Zone vom Substrat27 trennt, wie es in Fig. 8 (a) dargestellt ist; trotzdem wird eine verhältnismäßig niedrige Ausgangsimpedanz erzielt.
Die Lage der Zonen in dieser Ausführungsform ist in F i g. 8 (b) dargestellt, aus der ersichtlich ist, daß die Zone 30 sich nur an der Oberfläche des Substrats zwischen der Zone 29 und dem Substrat 27 erstreckt. In F i g. 5 kann die versenkte Schicht 17 sich nur über 3 μηι von der Drainzone 16 her erstrecken. Ob-So wohl diese Ausführungsform schwer herstellbar sein kann, wird der wirksame Teil der versenkten Schicht 17 beibehalten, und der Transistor würde im Betrieb ähnliche Kennlinien haben wie der Transistor nach Fig. 5. Der Abstand, über den sich die versenkte Schicht von der Drainzone erstreckt, ist nicht kritisch, insoweit die Verarmungsschicht im Betrieb sich stets innerhalb der versenkten Schicht befindet.
Der Transistor nach F i g. 8 kann auch eine Zone
309 544/172
enthalten, die sich von der Zone 30 her auf die in Fig. 1, 4 und 5 dargestellte Weise zur Source-Elektrode 28 erstreckt. Bei dieser Ausführungsform hat das Substrat eine Akzeptorkonzentration von 1016 Atomen/ccm, und zwischen den Source- und Drain-Elektroden erstreckt sich eine dünne Oberflächenschicht
10
mit einer Stärke von 1 μΐη und einer Konzentration, von 1014 Atomen/ccm. Die Verarmungsschicht in der dünnen Oberflächenschicht wird auf ähnliche Weise verschoben wie die Verarmungsschicht 26 in F i g. 6 infolge der höheren Ladungskonzentration im Substrat.
Hierzu 2 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Feldeffekt-Transistor mit einem Substrat (1) aus einkristallinem Halbleitermaterial von einem ersten Leitungstyp und mit wenigstens zwei voneinander getrennten, als Source- und Drainzonen dienenden Oberflächenzonen (2, 3) des zweiten Leitungstyps, wobei sich auf der Substratoberfläche zwischen den Source- und Drainzonen eine dielektrische Schicht befindet, die mit einer leitenden Gaie-Elektrodenschicht bedeckt ist, dadurch gekennzeichnet, daß eine an die Drainzone (3) grenzende, sich in Richtung zur. Sourcezone (2) erstreckende Zone (4) des zweiten Leitungstyps mit einer Dotierungskonzentration, die kleiner als die im Substrat (1) ist, vorhanden ist.
2. Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Drainzone (3) innerhalb der Zone (4) des zweiten Leitungstyps liegt.
DE1564411A 1965-06-18 1966-06-18 Feldeffekt-Transistor Expired DE1564411C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB25874/65A GB1153428A (en) 1965-06-18 1965-06-18 Improvements in Semiconductor Devices.

Publications (3)

Publication Number Publication Date
DE1564411A1 DE1564411A1 (de) 1969-07-24
DE1564411B2 DE1564411B2 (de) 1973-10-31
DE1564411C3 true DE1564411C3 (de) 1981-02-05

Family

ID=10234780

Family Applications (2)

Application Number Title Priority Date Filing Date
DE1564411A Expired DE1564411C3 (de) 1965-06-18 1966-06-18 Feldeffekt-Transistor
DE1789206A Expired DE1789206C3 (de) 1965-06-18 1966-06-18 Feldeffekt-Transistor

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE1789206A Expired DE1789206C3 (de) 1965-06-18 1966-06-18 Feldeffekt-Transistor

Country Status (10)

Country Link
US (1) US3745425A (de)
AT (1) AT263084B (de)
BE (1) BE682752A (de)
CH (1) CH466434A (de)
DE (2) DE1564411C3 (de)
DK (1) DK119016B (de)
ES (1) ES327989A1 (de)
GB (1) GB1153428A (de)
NL (1) NL156268B (de)
SE (1) SE344656B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH461646A (de) * 1967-04-18 1968-08-31 Ibm Feld-Effekt-Transistor und Verfahren zu seiner Herstellung
DE2000093C2 (de) * 1970-01-02 1982-04-01 6000 Frankfurt Licentia Patent-Verwaltungs-Gmbh Feldeffekttransistor
JPS4936514B1 (de) * 1970-05-13 1974-10-01
JPS5123432B2 (de) * 1971-08-26 1976-07-16
US3927418A (en) * 1971-12-11 1975-12-16 Sony Corp Charge transfer device
JPS5024084A (de) * 1973-07-05 1975-03-14
DE2812049C2 (de) * 1974-09-20 1982-05-27 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET
US4011105A (en) * 1975-09-15 1977-03-08 Mos Technology, Inc. Field inversion control for n-channel device integrated circuits
GB1569897A (en) * 1975-12-31 1980-06-25 Ibm Field effect transistor
JPS52131483A (en) * 1976-04-28 1977-11-04 Hitachi Ltd Mis-type semiconductor device
NL7606483A (nl) * 1976-06-16 1977-12-20 Philips Nv Inrichting voor het mengen van signalen.
US4350991A (en) * 1978-01-06 1982-09-21 International Business Machines Corp. Narrow channel length MOS field effect transistor with field protection region for reduced source-to-substrate capacitance
JPS54125986A (en) * 1978-03-23 1979-09-29 Handotai Kenkyu Shinkokai Semiconductor including insulated gate type transistor
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US4274105A (en) * 1978-12-29 1981-06-16 International Business Machines Corporation MOSFET Substrate sensitivity control
US5130767C1 (en) * 1979-05-14 2001-08-14 Int Rectifier Corp Plural polygon source pattern for mosfet
US5348898A (en) * 1979-05-25 1994-09-20 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
JPS55156370A (en) * 1979-05-25 1980-12-05 Hitachi Ltd Manufacture of semiconductor device
JPS56155572A (en) * 1980-04-30 1981-12-01 Sanyo Electric Co Ltd Insulated gate field effect type semiconductor device
DE3208500A1 (de) * 1982-03-09 1983-09-15 Siemens AG, 1000 Berlin und 8000 München Spannungsfester mos-transistor fuer hoechstintegrierte schaltungen
DE3369030D1 (en) * 1983-04-18 1987-02-12 Itt Ind Gmbh Deutsche Method of making a monolithic integrated circuit comprising at least one insulated gate field-effect transistor
JPS60123055A (ja) * 1983-12-07 1985-07-01 Fujitsu Ltd 半導体装置及びその製造方法
WO1991001569A1 (en) * 1989-07-14 1991-02-07 Seiko Instruments Inc. Semiconductor device and method of producing the same
KR960002100B1 (ko) * 1993-03-27 1996-02-10 삼성전자주식회사 전하결합소자형 이미지센서
DE4415568C2 (de) * 1994-05-03 1996-03-07 Siemens Ag Herstellungsverfahren für MOSFETs mit LDD
US5869371A (en) * 1995-06-07 1999-02-09 Stmicroelectronics, Inc. Structure and process for reducing the on-resistance of mos-gated power devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE637064A (de) 1962-09-07 Rca Corp
US2791758A (en) 1955-02-18 1957-05-07 Bell Telephone Labor Inc Semiconductive translating device
US2869055A (en) 1957-09-20 1959-01-13 Beckman Instruments Inc Field effect transistor
US3056888A (en) 1960-08-17 1962-10-02 Bell Telephone Labor Inc Semiconductor triode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2791758A (en) 1955-02-18 1957-05-07 Bell Telephone Labor Inc Semiconductive translating device
US2869055A (en) 1957-09-20 1959-01-13 Beckman Instruments Inc Field effect transistor
US3056888A (en) 1960-08-17 1962-10-02 Bell Telephone Labor Inc Semiconductor triode
BE637064A (de) 1962-09-07 Rca Corp

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
DE-Pat.Anm. S. 32 766 VIIIc/21g vom 15.11.1956
In Betracht gezogenes älteres Patent: DE-PS 15 64 151
Proc. IEEE, Aug. 1964, S. 985,986
Proc. IEEE, Sept. 1963, S. 1190-1202
The Bell System Technical Journal, Bd. 39, 1960, S. 933-946

Also Published As

Publication number Publication date
US3745425A (en) 1973-07-10
NL156268B (nl) 1978-03-15
NL6608260A (de) 1966-12-19
GB1153428A (en) 1969-05-29
CH466434A (de) 1968-12-15
DE1564411A1 (de) 1969-07-24
DE1789206C3 (de) 1984-02-02
DK119016B (da) 1970-11-02
DE1564411B2 (de) 1973-10-31
AT263084B (de) 1968-07-10
BE682752A (de) 1966-12-19
ES327989A1 (es) 1967-04-01
SE344656B (de) 1972-04-24

Similar Documents

Publication Publication Date Title
DE1564411C3 (de) Feldeffekt-Transistor
DE3686971T2 (de) Lateraler transistor mit isoliertem gate mit latch-up-festigkeit.
DE2706623C2 (de)
DE4405682C2 (de) Struktur einer Halbleiteranordnung
DE3136682C2 (de)
DE3788253T2 (de) Steuerbare Tunneldiode.
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE4424738C2 (de) Halbleitereinrichtung des Typs mit hoher Durchbruchspannung
DE10000754A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19704995A1 (de) Integrierte Hochspannungs-Leistungsschaltung
DE2455730B2 (de) Feldeffekt-Transistor
DE3737790C2 (de)
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE4001390A1 (de) Halbleitereinrichtung
DE2939193A1 (de) Statischer induktionstransistor und eine diesen transistor verwendende schaltung
DE1614300C3 (de) Feldeffekttransistor mit isolierter Gateelektrode
DE2854174C2 (de) Steuerbare PIN-Leistungsdiode
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE69117866T2 (de) Heteroübergangsfeldeffekttransistor
DE3526826A1 (de) Statischer induktionstransistor und denselben enthaltenden integrierte schaltung
DE2937261A1 (de) Mos-feldeffekttransistor
DE2658090C2 (de) Monolithisch integrierter bipolarer Transistor mit niedrigem Sättigungswiderstand
DE2030917A1 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
BHJ Nonpayment of the annual fee
C3 Grant after two publication steps (3rd publication)
AH Division in

Ref country code: DE

Ref document number: 1789206

Format of ref document f/p: P