DE3448428C2

DE3448428C2 -

Info

Publication number: DE3448428C2
Application number: DE3448428A
Authority: DE
Inventors: Yukio Tokio/Tokyo Jp Suzuki; Ikuro Masuda; Masahiro Hitachi Ibaraki Jp Iwamura; Shinji Fussa Tokio/Tokyo Jp Kadono; Akira Takasaki Gunma Jp Uragami; Masayoshi Maebashi Gunma Jp Yoshimura; Toshiaki Takasaki Gunma Jp Matsubara
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-01-31
Filing date: 1984-01-31
Publication date: 1992-09-10
Anticipated expiration: 2004-02-01
Also published as: DE3448435C2; US5512847A; KR840007326A; KR900008928A; FR2540311B1; HK30889A; FR2540311A1; US4689503A; DE3448455C2; US4879480A; DE3403276A1; KR900008927A; GB2135148A; IT8419352A1; IT1173161B; GB2177866A; KR910008517B1; GB8401959D0; KR910008518B1; HK30689A

Description

Die Erfindung bezieht sich auf eine integrierte Halbleiterschaltung nach dem Oberbegriff der Patentansprüche 1 bzw. 2 oder 3. Bekannte Schaltungen dieser Art werden im folgenden anhand der Fig. 1 bis 5 erläutert.

Fig. 1 zeigt ein Blockschaltbild einer integrierten Halbleiter-Logikschaltung IC mit TTL-Pegeln als Eingangs- und Ausgangspegel und CMOS-Pegeln als interne Logik-Pegel; diese Schaltung wurde vor der vorliegenden Erfindung von den Erfindern untersucht.

Die Schaltung IC nach Fig. 1 weist einen Eingangspuffer 10 zur Pegelumsetzung von Eingangssignalen mit TTL-Pegeln an den Klemmen IN₁, IN₂, . . . IN_n in Signale auf CMOS-Pegeln, einen internen Logik-Block 11 zur Ausführung von logischen Operationen auf den CMOS-Pegeln, sowie einen Ausgangspuffer 12 zur Pegelumsetzung der auf CMOS-Pegel befindlichen Ausgangssignale des internen Logik-Blocks 11 in Ausgangssignale mit TTL-Pegeln an den Klemmen OUT₁, OUT₂, . . . OUT_m. Die einzelnen Schaltkreise 10, 11 und 12 werden mit einer Versorgungsspannung V_CC von 5 V gespeist und sind in geeigneter Weise geerdet.

Eine den Eingangsklemmen IN₁, IN₂, . . . IN_n des Eingangspuffers 10 zuzuführende Hochpegel-Eingangsspannung ViH₁₀ ist auf 2,0 V oder darüber eingestellt, während eine Niederpegeleingangsspannung ViL₁₀ auf 0,8 V oder darunter eingestellt ist. Dementsprechend ist eine Eingangs-Schwellenspannung Vith₁₀ bezüglich den Eingangsklemmen IN₁, IN₂, . . . IN_n des Eingangspuffers 10 auf 1,3 bis 1,5 V, also zwischen 0,8 und 2,0 V, eingestellt.

Andererseits sind die am Ausgang des Eingangspuffers 10 auftretenden Hochpegel- und Niederpegel-Ausgangsspannungen V_oH10 bzw. V_oL10 so eingestellt, daß sie gleich den Hochpegel- bzw. Niederpegel-Eingangsspannungen V_iH11 bzw. V_iL11 des internen Logikblocks 11 sind. Bezeichnet man die Schwellenspannungen eines P-Kanal-MOSFETs und eines N-Kanal- MOSFETs, die einen CMOS-Inverter in dem internen Logik-Block 11 bilden, mit VTP bzw. VTN sowie die Versorgungsspannung mit VCC, so werden die obigen Spannungen folgendermaßen eingestellt:

V_oH10 = V_iH11 < V_CC - |VTP| (1)

V_oL10 = V_iL11 < VTN (2)

Liegt V_CC bei 5 V, |VTP| bei 0,6 V und VTN bei 0,6 V, so werden V_oH10 und V_iH11 auf über 4,4 V sowie V_LoL10 und V_iL11 auf unter 0,6 V eingestellt.

Demgemäß liegt die Schwellenspannung V_ith11 am Logik- Eingang des CMOS-Inverters in dem internen Logik-Block 11, bei etwa 2,5 V, was zwischen 0,6 und 4,4 V liegt.

In ähnlicher Weise werden die Hochpegel-Ausgangsspannung V_oH11 des internen Logik-Blocks 11 sowie die Hochpegeleingangsspannung V_iH12 des Ausgangspuffers 12 auf über 4,4 V, die Niederpegel-Ausgangsspannung V_oL11 des internen Logikblocks 11 und die Niederpegel-Eingangsspannung V_iL12 des Ausgangspuffers 12 auf unter 0,6 V eingestellt, wobei die Schwellenspannung V_ith12 des Logik-Eingangs des Ausgangspuffers 12 bei etwa 2,5 V liegt, was zwischen 0,6 und 4,4 V liegt.

Um die Ausgangssignale mit TTL-Pegeln zu erzeugen, ist die Hochpegel-Ausgangsspannung V_oH12 des Ausgangspuffers 12 auf 2,7 V oder darüber und seine Niederpegel-Ausgangsspannung V_oL12 auf 0,5 V oder darunter eingestellt.

Das Schaltbild nach Fig. 2 zeigt einen von den Erfindern vor der vorliegenden Erfindung untersuchten Eingangspuffer 10, der aus P-Kanal-MOSFETs M_p1, M_p2, N-Kanal-MOSFETs M_n1, M_n2, M_n3 sowie einem Widerstand R_p aufgebaut ist. Die Gate-, Source- und Drain-Elektroden der MOSFETs sind jeweils mit den Symbolen g, s bzw. d bezeichnet.

Gemäß Fig. 1 sind eine aus den FETs M_p1 und M_n1 aufgebaute erste CMOS-Inverterstufe sowie eine aus den FETs M_p2 und M_n2 aufgebaute zweite CMOS-Inverterstufe in Kaskade geschaltet. Die Schaltungselemente R_p und M_n3 bilden eine Gate-Schutzschaltung zum Schutz der Gate-Isolierfilme der FETs M_p1 und M_n1. Eine an die Drain-Elektroden der FETs M_p2 und M_n2 der zweiten CMOS-Inverterstufe angeschlossene Ausgangskapazität C_s wird in ihrem Wert in Wirklichkeit von den Drain-Kapazitäten der FETs M_p2 und M_n2, die Verdrahtungs- Streukapazität zwischen dem Ausgang des Eingangspuffers 10 und dem Eingang des internen Logik-Blocks 11 sowie die Eingangskapazität des internen Logik-Blocks 11 bestimmt.

Das Verhältnis W/L zwischen der Kanalbreite W und der Kanallänge L der verschiedenen MOSFETs ist auf folgende Werte eingestellt: M_p1 = 27/3,5; M_p2 = 42/3; M_n1 = 126/3,5; M_n2 = 42/3; und M_n3 = 15/3. Der Widerstand R_p ist auf einen Wert von 2 KΩ eingestellt.

Fig. 3 zeigt die Abhängigkeit der Ausbreitungs-Laufzeiten t_pHL und t_pLH (Ordinate des Diagramms) des Eingangspuffers 10 in Fig. 2 von der Ausgangskapazität C_s (Abszisse).

Wie in Fig. 35 veranschaulicht, ist die erste Ausbreitungs- Laufzeit t_pHL als diejenige Zeitspanne definiert, die zwischen dem Zeitpunkt, zu dem ein Eingangssignal INPUT seinen 50%-Grenzwert überschreitet, und dem Zeitpunkt vergeht, zu dem ein Ausgangssignal OUTPUT von einem hohen auf einen niedrigen Pegel seinen 50%-Grenzwert überschreitet. Ferner ist die zweite Ausbreitungs-Laufzeit t_pLH als diejenige Zeitspanne definiert, die zwischen dem Zeitpunkt, zu dem das Eingangssignal INPUT seinen 50%-Grenzwert überschreitet, und dem Zeitpunkt vergeht, zu dem das Ausgangssignal OUTPUT vom niedrigen auf den hohen Pegel seinen 50%-Grenzwert überschreitet. In Fig. 35 ist mit tf eine Abfallszeit und mit tr eine Anstiegszeit bezeichnet.

Wie aus Fig. 3 hervorgeht, beträgt die Abhängigkeit KHL (= Δ_tpHL/ΔC_s) der ersten Ausbreitungs-Laufzeit t_pHL des Eingangspuffers 10 in Fig. 2 von der Ausgangskapazität C_s etwa 0,8 ns/pF und die Abhängigkeit KLH (= Δt_pLH/ΔC_s) der zweiten Ausbreitungs-Laufzeit t_pLH von der Ausgangskapazität C_s etwa 1,4 ns/pF. Beide Werte sind hoch.

Um die Eingangs-Schwellenspannung V_ith10 des Eingangspuffers 10 in Fig. 2 auf etwa 1,3 bis 1,5 V einzustellen, werden die Verhältnisse W/L zwischen Kanalbreite und Kanallänge der FETs M_p1 und M_n1 der ersten CMOS-Inverterstufe stark unterschiedlich gemacht; um die Abhängigkeiten KHL und KLH der jeweiligen Ausbreitungs-Laufzeiten t_pHL und t_pLH von der Ausgangskapazität zu verringern, werden ferner die Verhältnisse W/L der FETs M_p2 und M_n2 der zweiten CMOS- Inverterstufe auf den hohen Wert von 42/3 eingestellt, um die Kanal-Leitwerte dieser FETs M_p2 und M_n2 zu erhöhen.

Um die beiden Kapazitätsabhängigkeiten KHL und KLH zu reduzieren, können die Verhältnisse W/L der FETs M_p2 und M_n2 der zweiten CMOS-Inverterstufe immer stärker erhöht werden. Aus dem nachstehend angegebenen Grund führt dies jedoch zu einer deutlichen Erhöhung im Platzbedarf des Eingangspuffers 10 auf der Oberfläche des betreffenden IC-Chips und stellt somit ein Hindernis für die Erhöhung der Integrationsdichte dar.

In der Technologie der Herstellung integrierter Schaltungen wird gegenwärtig die Strukturverfeinerung vorangetrieben. Bei der heutigen, auf der Belichtung mit UV- Strahlung beruhenden Fotolithographie beträgt jedoch der untere Grenzwert für die Kanallänge L eines MOSFETs 3 µm. Um das Verhältnis W/L eines MOSFETs auf einen hohen Wert zu bringen, muß daher die Kanalbreite W auf einen außerordentlich hohen Wert eingestellt werden. Dadurch steigt der von einem MOSFET belegte Platz deutlich an.

Der in dem Schaltbild nach Fig. 4 dargestellte Ausgangspuffer 12, der von den Erfindern vor der vorliegenden Erfindung untersucht wurde, ist aus einem P-Kanal-MOSFET M_p4 und einem N-Kanal-MOSFET M_n4 aufgebaut. Wiederum sind die Gate-, Source- und Drain-Elektroden der MOSFETs mit den Symbolen g, s bzw. d bezeichnet.

In der integrierten Schaltung IC liegt das Ausgangssignal mit dem CMOS-Pegel von dem internen Logik-Block 11 an den Gate-Elektroden der FETs M_p4 und M_n4 des Ausgangspuffers 12. Die Klemme Nr. 30 wird mit der Versorgungsspannung V_CC von 5 V gespeist. Um die Schwellenspannung V_ith12 des Logik-Eingangs des Ausgangspuffers 12 auf etwa 2,5 V einzustellen, werden daher die Verhältnisse W/L der FETs M_p4 und M_n4 auf gleiche Werte eingestellt.

Fig. 4 zeigt ferner eine TTL-Schaltung 14, die über die Klemme Nr. 35 der Versorgungsspannung V_CC von 5 V gespeist wird. Das Ausgangssignal mit TTL-Pegel des Ausgangspuffers 12 wird an der Klemme Nr. 20 abgenommen und über die Klemme Nr. 32 einem Emitter des Viel-Emitter-Transistors Q₁ der TTL-Schaltung 14 zugeführt.

Als TTL-Schaltungen sind der Standard-TTL-Kreis, die Schottky-TTL-Schaltung, die Schottky-TTL-Schaltung mit geringer Leistung sowie die weiterentwickelte Schottky-TTL-Schaltung mit geringer Leistung veröffentlicht worden. Die Charakteristiken dieser Schaltungen weichen natürlich etwas voneinander ab.

Das Ausgangssignal des Ausgangspuffers 12 muß eine große Anzahl von Eingängen der TTL-Schaltung 14 gleichzeitig und parallel ansteuern. Ein Kriterium für die Ansteuerfähigkeit besteht darin, daß die Schaltung in der Lage sein soll, zwanzig Eingänge von Schottky-TTL-Schaltungen mit niedriger Leistung parallel anzusteuern.

Liegt der Ausgang des Ausgangspuffers 12 auf seinem niedrigen Pegel, so fließt ein Niederpegel-Eingangsstrom IIL von 0,4 mA von einem Eingang der Schottky-TTL-Schaltung geringer Leistung in die Drain-Source-Strecke des N-Kanal- MOSFETs Mn₄ des Ausgangspuffers 12. Demgemäß muß der FET Mn₄ einen Gesamtstrom von 8 mA führen, damit der Ausgangspuffer 12 die genannten zwanzig Eingänge mit dem niedrigen Pegel ansteuern kann.

Andererseits muß, wie bereits erörtert, die Niederpegel- Ausgangsspannung V_oL12 des Ausgangspuffers 12 auf 0,5 V oder darunter liegen. Deshalb muß der Einschalt-Widerstand RON des N-Kanal-MOSFETs M_n4 des Ausgangspuffers 12 auf einen kleinen Wert von etwa 0,5 V/8 mA = 62,5 Ω eingestellt werden.

Um den Einschaltwiderstand RON des FETs M_n4 auf einen derart niedrigen Wert zu bringen, muß das Verhältnis W/L des FETs M_n4 einen sehr großen Wert von 700/3 bis 1000/3 haben. Dabei müssen wie oben angegeben, die Verhältnisse W/L der beiden FETs M_p4 und M_n4 gleiche Werte haben, um die Schwellenspannung V_ith12 am Logik-Eingang des Ausgangspuffers 12 auf etwa 2,5 V einzustellen. Infolgedessen muß auch das Verhältnis W/L des P-Kanal-MOSFETs M_p4 des Ausgangspuffers 12 auf den sehr hohen Wert von 700/3 bis 1000/3 eingestellt werden.

Diese Tatsache bringt wiederum einen deutlichen Anstieg im Platzbedarf des Ausgangspuffers 12 auf der Oberfläche des IC-Chips mit sich und verhindert die Erhöhung der Integrationsdichte. Außerdem verursacht sie aus dem folgenden Grund eine erhebliche Verringerung in der Schaltgeschwindigkeit des internen Logik-Blocks 11.

Werden beide Verhältnisse W/L der beiden MOSFETs M_p4 und M_n4 des Ausgangspuffers 12 auf hohe Werte eingestellt, so nehmen die Gate-Kapazitäten dieser MOSFETs proportional hohe Werte an. Da die Gate-Kapazitäten der FETs M_p4 und M_n4 die Ausgangs-Lastkapazität des internen Logik-Blocks 11 bilden, bewirken diese Gate-Kapazitäten und der Ausgangswiderstand des internen Logik-Blocks 11 ein Absinken der Schaltgeschwindigkeit des internen Logik-Blocks 11.

Da ferner das Ausgangssignal des Ausgangspuffers 12 nicht nur von der externen Ausgangsklemme (Nr. 20) der integrierten Schaltung IC abgenommen, sondern auch der großen Anzahl von Eingangsklemmen der TTL-Schaltung 14 über eine externe Verdrahtung zugeführt wird, nimmt die Ausgangs-Lastkapazität Cx des Ausgangspuffers 12 oft einen sehr großen Wert an.

In dem Diagramm nach Fig. 5 ist die Abhängigkeit der Ausbreitungs- Laufzeiten t_pHL und t_pLH (Ordinate) von der Ausgangs- Lastkapazität Cx (Abszisse) des Ausgangspuffers 12 in Fig. 4 dargestellt. Wie aus Fig. 5 ersichtlich, beträgt die Kapazitätsabhängigkeit KHL (= Δ_tpHL/ΔCx) der ersten Ausbreitungs-Laufzeit t_pHL des Ausgangspuffers 12 in Fig. 4 etwa 0,3 ns/pF und die Kapazitätsabhängigkeit KLH (= Δt_pLH/ΔCx) der zweiten Ausbreitungs-Laufzeit t_pLH etwa 0,17 ns/pF. Beide Werte sind groß.

Zusammenfassend weist also der den Ausgangspunkt für die vorliegende Erfindung bildende Eingangspuffer 10 nach Fig. 2 folgende Probleme auf:

(1) Um die Abhängigkeit der Ausbreitungs-Laufzeiten des Eingangspuffers 10 von der Ausgangskapazität zu verringern, müssen die Verhältnisse W/L beider MOSFETs M_p2 und M_n2 der zweiten CMOS-Inverterstufe des Eingangspuffers 10 groß gemacht werden, was eine Erhöhung der Integrationsdichte behindert. Insbesondere dann, wenn es sich bei der integrierten Schaltung IC um eine solche des Master-Slice-Typs oder des Semi-Custom-Gate-Array-Typs handelt, besteht die Möglichkeit, daß eine große Anzahl von Gate-Eingangsklemmen in dem internen Logik-Block 11 an den Ausgang des Eingangspuffers 10 angeschlossen sind. Wird nun die Ausgangskapazität Cs des Eingangspuffers 10 sehr groß, so wird das genannte Problem ganz erheblich.
(2) Die erste Stufe des Eingangspuffers 10 wird von dem CMOS-Inverter M_p1, M_n1 gebildet. Daher reicht selbst bei Vorhandensein der aus den Schaltungselementen R_p und M_n3 aufgebauten Gate-Schutzschaltung die Durchbruchspannung der Gate-Isolierfilme beider MOSFETs M_p1, M_n1 gegen Spannungsspitzen von der Eingangsklemme IN₁ nicht aus.
Weiterhin ist der einen Ausgangspunkt der Erfindung bildende Ausgangspuffer 12 nach Fig. 4 mit folgenden Problemen behaftet.
(3) Um die Schwellenspannung V_ith12 des Logik-Eingangs des Ausgangspuffers 12 auf etwa 2,5 V einzustellen, und die Stromabgabefähigkeit am Niederpegelausgang des Ausgangspuffers 12 zu erhöhen, müssen die Verhältnisse W/L beider MOSFETs M_p4 und M_n4 auf gleiche hohe Werte eingestellt werden, was wiederum eine Erhöhung der Integrationsdichte behindert.
(4) Werden die Verhältnisse W/L beider MOSFETs M_p4 und M_p4 des Ausgangspuffers 12 groß gemacht, so steigen auch die Gate-Kapazitäten dieser MOSFETs. Diese Gate-Kapazitäten und der Ausgangswiderstand des internen Logik-Blocks 11 führt weiterhin zu einer Absenkung der Schaltgeschwindigkeit des internen Logik-Blocks 11. Insbesondere dann, wenn die Ausgangsstufe des internen Logik-Blocks 11 aus MOSFETs mit hohem Ausgangswiderstand aufgebaut ist, wird das Absinken der Schaltgeschwindigkeit zu einem deutlichen Problem.
(5) Da der Ausgangspuffer 12 aus den MOSFETs M_p4 und M_n4 aufgebaut ist, wird die Abhängigkeit der Ausbreitungs- Laufzeiten von der Ausgangs-Lastkapazität Cx groß, Insbesondere dann, wenn eine große Anzahl von Eingangsklemmen der TTL-Schaltung 14 an den Ausgang des Ausgangspuffers 14 angeschlossen ist, wird dieses Problem bedeutsam.

Aus der JP-A-52-58 450 ist darüberhinaus eine Ausgangsschaltung bekannt, die zur Takt-Ansteuerung eines MIS-RAM bipolare Transistoren enthält.

Ferner sind aus FR 15 81 837 Bipolar-CMOS-Anordnungen für Einzelschaltkreise bekannt. Diese Druckschrift beschreibt einen Inverter, dessen Eingangsstufe eine CMOS-Schaltung und dessen Ausgangsstufe bipolare Transistoren aufweist. Außerdem werden entsprechend aufgebaute NOR- bzw. NAND-Gatter gezeigt.

Aus JP-A-51-1 39 223 ist schließlich noch ein Pegelumsetzer bekannt, der zur Umwandlung des Signalpegels einer TTL- Logikschaltung in den Signalpegel einer MIS-Logikschaltung unter Verwendung von p-Kanal-MOSFETs dient.

Der Erfindung liegt die Aufgabe zugrunde, bei der eingangs genannten integrierten Halbleiterschaltung die Integrationsdichte zu erhöhen, die Abhängigkeit der Arbeitsgeschwindigkeit der einzelnen Schaltungsteile von der jeweiligen Ausgangskapazität zu verringern sowie die Arbeitsgeschwindigkeit zu erhöhen.

Diese Aufgabe wird erfindungsgemäß mit den in Kennzeichen des Patentanspruchs 1 bzw. 2 oder 3 angegebenen Merkmalen gelöst.

Die vorliegende Erfindung ist insbesondere auf eine besondere Verwendung von Bipolar-CMOS-Schaltungen für Pegelumsetzer gerichtet. Beispielsweise findet sie Anwendung bei Pegelumsetzern der in Fig. 1 gezeigten Art zur Umwandlung von TTL-Pegeln an einem Eingang zu CMOS-Pegeln für einen internen Logikblock und zurück zu TTL-Pegeln an einem Ausgang. Die verwendeten Bipolartransistoren zeigen eine besonders hohe Leistungsfähigkeit bei der Ansteuerung von Ausgangs-Lasten, so daß die Abhängigkeit der Signal-Laufzeit von der jeweiligen Ausgangs-Lastkapazität gering ist.

Typische Eigenschaften der Erfindung bestehen darin, daß in dem Pegelumsetzer eines Eingangspuffers zur TTL- CMOS-Pegelumsetzung für einen internen Logik-Block, der mit CMOS-Pegeln arbeitet, Ausgangstransistoren zur Aufladung oder Entladung der Ausgangskapazitäten des Pegelumsetzers von Bipolartransistoren gebildet sind; dabei läßt sich das Ziel einer Verringerung der Ausbreitungs-Laufzeit des Eingangspuffers sowie seiner Kapazitätsabhängigkeit aufgrund der Tatsache erreichen, daß der Bipolartransitor selbst dann, wenn er kleiner ist als ein MOSFET, einen geringeren Ausgangswiderstand und eine höhere Stromverstärkung aufweist, so daß er einen hohen Lade- oder Entladestrom erzeugen kann.

Ferner werden in dem Pegelumsetzer eines Ausgangspuffers zur CMOS-TTL-Pegelumsetzers für einen internen Logik-Block, der mit CMOS-Pegeln arbeitet, Ausgangstransistoren zum Auf- bzw. Entladen der Ausgangs-Lastkapazität des Pegelumsetzers von Bipolartransistoren gebildet, wobei sich das Ziel einer Verringerung der Ausbreitungs-Laufzeit des Ausgangspuffers sowie von dessen Kapazitätsabhängigkeit aufgrund der Tatsache erreichen läßt, daß der Bipolartransistor selbst dann, wenn er kleiner ist als ein MOSFET, einen geringeren Ausgangswiderstand und eine höhere Stromverstärkung aufweist, so daß er einen großen Lade- bzw. Entladestrom erzeugen kann.

Bevorzugte Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnungen näher erläutert. In den Zeichnungen zeigt

Fig. 1 ein Blockschaltbild einer integrierten Halbleiter- Logikschaltung IC, dievon den Erfindern vor der vorliegenden Erfindung untersucht wurde;

Fig. 2 ein Schaltbild eines ebenfalls vor der vorliegenden Erfindung untersuchten Eingangspuffers;

Fig. 3 die Abhängigkeit der Ausbreitungs-Laufzeiten des Eingangspuffers nach Fig. 2 von der Ausgangskapazität;

Fig. 4 ein Schaltbild eines vor der vorliegenden Erfindung untersuchten Ausgangspuffers;

Fig. 5 die Abhängigkeit der Ausbreitungs-Laufzeit des Ausgangspuffers nach Fig. 4 von der Ausgangs-Lastkapazität;

Fig. 6 ein Blockschaltbild einer integrierten Halbleiter- Logikschaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 7 und 8 Schaltungsbeispiele für das CMOS-NAND- Glied 211 in der Schaltung nach Fig. 6;

Fig. 9 und 10 Schaltungsbeispiele für das CMOS-NOR-Glied 21l in der Schaltung nach Fig. 6;

Fig. 11 und 12 Schaltungsbeispiele für CMOS-R-S-Flipflops in dem internen Logik-Block 21 der Schaltung nach Fig. 6;

Fig. 13 ein Schaltungsbeispiel für ein CMOS-gesteuertes R-S-Flipflop in dem internen Logik-Block 21 in der Schaltung nach Fig. 6;

Fig. 14 bis 31 Schaltbilder für verschiedene Schaltungen des Pegelumsetzers 201 des Eingangspuffers 20 gemäß Ausführungsbeispielen der vorliegenden Erfindung;

Fig. 32 bis 34 und 36 Schaltbilder von verschiedenen Schaltungen des Pegelumsetzers 221 des Ausgangspuffers 22 entsprechend Ausführungsbeispielen der vorliegenden Erfindung;

Fig. 35 ein Diagramm der Eingangs- und Ausgangs-Signalverläufe zur Bestimmung der ersten und der zweiten Ausbreitungslaufzeit t_pHL; t_pLH;

Fig. 37 die räumliche Anordnung verschiedener Schaltungsblöcke auf der Oberfläche eines Halbleiterchips in einer integrierten Halbleiter-Logikschaltung entsprechend einem Ausführungsbeispiel der Erfindung;

Fig. 38 ein Strukturdiagramm zur Veranschaulichung der Verbindung eines Halbleiterchips mit der Anschlußleitung LT eines Leiterrahmens LF sowie des Anschlusses von Bonddrähten in einer integrierten Halbleiter-Logikschaltung gemäß einem Ausführungsbeispiel der Erfindung;

Fig. 39 eine schematische Darstellung einer fertigen Schaltung gemäß einem Ausführungsbeispiel der Erfindung nach dem Eingießen in Kunstharz; und

Fig. 40 ein Blockschaltbild eines elektronischen Systems, das so aufgebaut ist, daß eine Schaltung gemäß einem Ausführungsbeispiel der Erfindung sowie eine weitere Schaltung als Kompaktbaustein auf einer Leiterplatte angeordnet sind.

Die in dem Blockschaltbild der Fig. 6 dargestellte integrierte Schaltung umfaßt einen Eingangspuffer 20 zur TTL-CMOS-Pegelumsetzung, der eine Funktion ähnlich dem Eingangspuffer 10 nach Fig. 1 ausführt, ferner einen internen Logik-Block 21, der ähnlich wie der interne Logik-Block 11 in Fig. 1 mit CMOS-Pegeln arbeitet, sowie einen Ausgangspuffer 22 zur CMOS-TTL-Pegelumsetzung, der eine Funktion ähnlich wie der Ausgangspuffer 12 in Fig. 1 ausführt. Die einzelnen Schaltungen 20, 21 und 22 werden über die Klemme Nr. 30 mit einer Versorgungsspannung VCC von 5 V beaufschlagt und sind über die Klemme Nr. 31 in geeigneter Weise geerdet.

Der Eingangspuffer 20 weist eine Vielzahl von TTL-CMOS- Pegelumsetzern 201, 202, . . . 20n auf, deren jeweilige Eingänge mit den Klemmen Nr. 1, Nr. 2 . . . Nr. 19 und dessen jeweilige Ausgänge über Aluminium-Verdrahtungsschichten innerhalb der Schaltung IC mit dem internen Logik-Block 21 verbunden sind.

Der interne Logik-Block 21 enthält CMOS-NAND-Glieder 211 bis 214, CMOS-NOR-Glieder 21 (l-1), 21l sowie, falls erforderlich, CMOS-Antivalenzglieder, CMOS-Übertragungsglieder, CMOS- Inverter usw.

Wie in Fig. 7 beispielsweise gezeigt, ist das CMOS- NAND-Glied 211 aus einer reinen CMOS-Schaltung aufgebaut, die P-Kanal-MOSFETs M₁, M₂ und N-Kanal-MOSFETs M₃, M₄ enthält. Als weiteres Beispiel kann das CMOS-NAND-Glied 211 als Quasi-CMOS-Schaltung aufgebaut sein, die außerdem gemäß Fig. 8 NPN-Transistoren Q₁, Q₂ sowie Widerstände R₁, R₂ enthält. Da die Ausgangsstufe einer derartigen Quasi-CMOS- Schaltung aus den Bipolartransistoren Q₁, Q₂ aufgebaut ist, erhöht sich die Ausgangs-Ansteuerfähigkeit, und die Abhängigkeit der Ausbreitungs-Laufzeit von der Ausgangs-Lastkapazität nimmt ab.

Wie in Fig. 9 beispielsweise gezeigt, ist das CMOS- NOR-Glied 21l aus einer reinen CMOS-Schaltung aufgebaut, die P-Kanal-MOSFETs M₁, M₂ und N-Kanal-MOSFETs M₃, M₄ enthält. Als weiteres Beispiel kann das CMOS-NOR-Glied 21l als Quasi-CMOS-Schaltung aufgebaut sein, die gemäß Fig. 10 ferner NPN-Transistoren Q₁, Q₂ und Widerstände R₁, R₂ enthält. Da die Ausgangsstufe einer derartigen Quasi-CMOS-Schaltung aus den Bipolartransistoren Q₁, Q₂ aufgebaut ist, erhöht sich ihre Ausgangs-Ansteuerfähigkeit, und die Abhängigkeit der Ausbreitungs-Laufzeit von der Ausgangs-Lastkapazität nimmt ab.

In dem internen Logik-Block 21 sind diese CMOS-NAND- Glieder und CMOS-NOR-Glieder in verschiedenen Arten entsprechend dem Master-Slice-Typ oder dem Semi-Custom-Gate-Array- Typ verschaltet.

Beispielsweise wird ein R-S-Flipflop gemäß Fig. 11 durch Kombination zweier CMOS-NAND-Glieder oder gemäß Fig. 12 durch Kombination zweier CMOS-NOR-Glieder aufgebaut. Wie ferner in Fig. 13 gezeigt, wird ein mit einem Taktsignal C gesteuertes R-S-Flipflop aus einer Kombination von vier der CMOS-NOR-Glieder aufgebaut.

Auf diese Weise werden in der integrierten Halbleiter- Logikschaltung IC des Master-Slice- oder des Gate-Array-Typs je nach den Anforderungen der Benutzer die Ausgänge der Pegelumsetzer 201, 202, . . . 20n des Eingangspuffers und die Eingänge der verschiedenen Verknüpfungsglieder oder Inverter des internen Logik-Blocks 21 in unterschiedlichen Arten dadurch miteinander verbunden, daß lediglich das Verdrahtungsmuster geändert wird. In ähnlicher Weise werden die Ausgänge der verschiedenen Verknüpfungsglieder oder Inverter des internen Logik-Blocks 21 und die Eingänge der Pegelumsetzer 221, 222, . . . 22m des Ausgangspuffers 22 unterschiedlich miteinander verbunden.

Der Ausgangspuffer 22 weist eine Vielzahl von CMOS-TTL- Pegelumsetzern 221, 222, . . . 22m auf, deren jeweilige Ausgänge mit den Klemmen Nr. 20, Nr. 21 . . . Nr. 29 verbunden sind.

Im folgenden werden die wesentlichen Merkmale der Pegelumsetzer 201, 202, . . . 20n des Eingangspuffers 20 angegeben:

(1) Die Eingangs-Schwellenspannung V_ith jedes Pegelumsetzers 201, 202, . . . 20n ist auf einen Wert zwischen einer TTL-Niederpegel-Eingangsspannung von 0,8 V und einer TTL- Hochpegel-Eingangsspannung von 2,0 V eingestellt.
(2) Ein Ausgangstransistor, der die Ausgangskapazität Cs jedes Pegelumsetzers 201, 202, . . . 20n in Abhängigkeit von einem seiner Eingangsklemme zugeführten Eingangsspannung auf- bzw. entlädt, wird von einem Bipolartransistor gebildet.
Ferner bestehen folgende vorteilhafte Merkmale bei den Pegelumsetzern 201, 202, . . . 20n des Eingangspuffers 20:
(3) Zwischen Basis und Kollektor des Ausgangs-Bipolartransistors Q₁, der die Entladung der Ausgangskapazität Cs gemäß der obigen Ziffer (2) bewirkt, ist eine Schottky- Sperrschichtdiode eingeschaltet.
(4) Zwischen Basis und Kollektor eines Treibertransistors Q₂, der dazu dient, die Basis-Elektrode des Ausgangs-Bipolartransistors Q₁ mit seinem Ausgangssignal in Abhängigkeit von dem der Eingangsklemme jedes Pegelumsetzers 201, 202, . . . 20n zugeführten Eingangssignal auszusteuern, ist eine zweite Schottky-Sperrschichtdiode eingeschaltet.
(5) Der Ausgangstransistor, der die Ausgangskapazität C_s jedes Pegelumsetzers 201, 202, . . . 20n auflädt, wird ebenfalls von einem Bipolartransistor Q₃ gebildet.
(6) Das Basis- oder Kollektor-Signal des Treibertransistors Q₂ wird der Basis des zur Aufladung dienenden Ausgangs- Bipolartransistors Q₃ über einen MOS-Puffer zugeführt, der eine hohe Eingangsimpedanz und eine Verstärkerfunktion aufweist.
(7) Zwischen die Eingangsklemme jedes Pegelumsetzers 201, 202, . . . 20n und die Basis des Treibertransistors Q₂ ist eine Schottky-Sperrschichtdiode D₁ zur Pegelverschiebung eingeschaltet.
(8) Zwischen die Eingangsklemme jedes Pegelumsetzers 201, 202, . . . 20n und die Basis des Treibertransistors Q₂ sind ein Emitterfolger-PNP-Transistor Q₄ und eine Diode D₂ mit PN-Übergang zur Pegelverschiebung eingeschaltet.

In Fig. 14 bis 31 sind Schaltbilder für verschiedene Schaltungen für den Pegelumsetzer 201 des Eingangspuffers 20 gemäß Ausführungsbeispielen der Erfindung dargestellt. Alle diese Pegelumsetzer weisen die wesentlichen Merkmale der obigen Ziffern (1) und (2) sowie mindestens eines der vorteilhaften Merkmale nach den obigen Ziffern (3) bis (8) auf.

In dem Pegelumsetzer 201 nach Fig. 14 ist die Eingangsklemme IN₁ mit der Kathode der Schottky-Sperrschichtdiode D₁ zur Pegelverschiebung verbunden, deren Anode an die Basis des Treibertransistors Q₂ angeschlossen ist. Die Art des Sperrschichtmetalls dieser Diode D₁ sowie ihre Sperrschichtfläche sind so bestimmt, daß ihre Durchlaßspannung VF bei 0,35 bis 0,41 V liegt. Ebenso sind die Durchlaßspannungen VF der Schottky-Sperrschichtdioden D₁ der Pegelumsetzer nach Fig. 15 bis 31 auf 0,35 bis 0,41 V eingestellt.

In der Anordnung nach Fig. 14 ist ferner bei dem Treibertransistor Q₂ und dem entladenden Ausgangstransistor Q₁ jeweils eine Schottky-Sperrschichtdiode D zwischen Basis und Kollektor eingeschaltet, was mit der hakenförmigen Basiselektrode angedeutet ist. Bekanntlich weist ein auf diese Weise mit einer Schottky-Sperrschichtdiode versehener (bezüglich des Pegels) verklammerter Transistor eine sehr kurze Speicherzeit auf. In den folgenden Ausführungsbeispielen handelt es sich bei den Transistoren mit hakenförmigen Basissymbolen um derartige verklammerte Transistoren. Die Basis des entladenden Ausgangstransistors Q₁ ist über einen Widerstand R₁₀ von 5 KΩ zum Entfernen der Basisladungen an einen Punkt mit Erdpotential angeschlossen.

In der Anordnung nach Fig. 14 sind ferner ein Widerstand R₁₁ von 18 KΩ und ein Widerstand R₁₂ von 2 KΩ zwischen der Versorgungsspannung V_CC und der Anode der Schottky-Sperrschichtdiode D₁ in Serie geschaltet. Der Verbindungspunkt zwischen diesen beiden Widerständen R₁₁ und R₂₁ liegt an der Gate-Elektrode eines P-Kanal-MOSFETs Mp₁₀, der als Phaseninverter dient und dessen Drain-Elektrode an die Basis des ladenden Ausgangstransistors Q₃ angeschlossen ist.

Ferner ist eine Diode D₃ eingeschaltet, um den Transistor Q₃ zuverlässig abzuschalten, wenn der Pegelumsetzer 201 sein Niederpegel-Ausgangssignal erzeugt. Der Ausgang des Pegelumsetzers 201 am Emitter des ladenden Ausgangstransistors Q₃ ist mit der Ausgangskapazität C_s sowie mit einem Eingang des CMOS-NAND-Gliedes 211 des internen Logik- Blocks 21 verbunden.

Die Emitterfläche jedes der Bipolartransistoren Q₁, Q₂, und Q₃ liegt bei 100 bis 144 µm² und kann auf eine noch kleinere Fläche eingestellt sein. Ferner ist das Verhältnis W/L jedes MOSFETs auf einen Wert von 32/3 bis 64/3 eingestellt.

Die Erfinder haben nachgewiesen, daß das Ausführungsbeispiel nach Fig. 14 mit der oben beschriebenen Anordnung die im folgenden angegebenen Ausbreitungs-Laufzeiten und Abhängigkeiten von der Ausgangskapazität aufweist:

t_pHL (für Cs = 0 pf)\|1,6 ns
t_pLH (für Cs = 0 pF)	5,7 ns
KHL	0,4 ns/pF
KLH	0,4 ns/pF

Wie ersichtlich, sind die obigen Ausbreitungs-Laufzeiten t_pHL, t_pLH und Kapazitätsabhängigkeiten KHL, KLH gegenüber den entsprechenden Eigenschaften des Eingangspuffers 10 nach Fig. 2 hervorragend.

Aus den nachstehend angegebenen Gründen kann der Pegelumsetzer 201 nach Fig. 14 die gewünschten Eigenschaften erzielen:

(1) Die Durchlaßspannung VF der Schottky-Sperrschichtdiode D₁ liegt bei 0,35 bis 0,41 V, und die Basis-Emitter-Spannungen VBE₁, VBE₂ der Transistoren Q₁, Q₂ liegen bei etwa 0,75 V. Daraus ergibt sich die Eingangs-Schwellenspannung V_ith des Pegelumsetzers 201 folgendermaßen: V_ith = - VF + VBE₁ + VBF₂
= 1,09 bis 1,15 V.
(2) Die Ausgangstransistoren Q₁, Q₃ zur Aufladung bzw. Entladung der Ausgangskapazität C_s des Pegelumsetzers 201 sind aus Bipolartransistoren mit niedrigen Ausgangswiderständen gebildet. Daher lassen sich die Schaltgeschwindigkeiten anheben bzw. die Ausbreitungs-Laufzeiten verkürzen, und die Abhängigkeit der Ausbreitungs-Laufzeiten von der Ausgangskapazität vermindert sich.
(3) Die Schottky-Sperrschichtdiode liegt zwischen Basis und Kollektor jedes der Transistoren Q₁, Q₂, die in ihre Sättigungsbereiche ausgesteuert sind. Daher werden, wenn beide Transistoren Q₁, Q₂ vom Einschalt- in den Ausschaltzustand umschalten, die Speicherzeiten verkürzt.
(4) Steigt das Potential am Verbindungspunkt zwischen den Widerständen R₁₁ und R₁₂, so daß der Phasenumkehr-MOSFET M_p10 und der ladende Ausgangstransistor Q₃ ausschalten, so wird der von dem Verbindungspunkt zum Gate des MOSFETs M_p10 fließende Strom sehr klein, da die Eingangsimpedanz der Gate-Elektrode des MOSFETs M_p10 sehr hoch ist. Daher ist bei diesem Ausführungsbeispiel die Arbeitsgeschwindigkeit für das Umschalten des ladenden Ausgangstransistors Q₃ vom Ausschalt- in den Einschaltzustand gegenüber demjenigen Fall erhöht, bei dem der Phaseninverter mit Hilfe eines Bipolartransistors statt des MOSFETs M_p10 gebildet ist.

Der Pegelumsetzer 201 nach Fig. 15 unterscheidet sich von dem nach Fig. 13 nur dadurch, daß eine weitere Diode D₄ mit PN-Übergang vorgesehen ist. Eine derartige zusätzliche Diode D₄ ermöglicht es, die Niederpegel-Ausgangsspannung des Pegelumsetzers noch weiter zu verringern.

Für den Pegelumsetzer 201 in Fig. 15 haben die Erfinder folgende Werte der Ausbreitungs-Laufzeiten und der Abhängigkeiten von der Ausgangskapazität ermittelt:

t_pHL (für Cs = 0 pF)\|1,89 ns
t_pLH (für Cs = 0 pF)	6,37 ns
KHL	0,4 ns/pF
KLH	0,4 ns/pF

Aus den gleichen Gründen wie im Falle der Fig. 14 vermag auch der Pegelumsetzer 201 nach Fig. 15 die gewünschten Eigenschaften zu erzielen.

Der Pegelumsetzer 201 nach Fig. 16 unterscheidet sich von dem nach Fig. 14 nur in der Verbindung der Kollektor- Elektrode des Treibertransistors Q₂. Dabei sind die Ausbreitungs- Laufzeiten und deren Abhängigkeiten von der Ausgangskapazität für den Pegelumsetzer nach Fig. 16 folgendermaßen ermittelt worden:

t_pHL (für Cs = 0 pF)\|1,81 ns
t_pLH (für Cs = 0 pF)	5,08 ns
KHL	0,4 ns/pF
KLH	0,4 ns/pF

Wiederum aus den für den Fall nach Fig. 14 angegebenen Gründen vermag auch der Pegelumsetzer 201 nach Fig. 16 die gewünschten Eigenschaften zu erzielen.

Der Pegelumsetzer 201 nach Fig. 17 unterscheidet sich von dem nach Fig. 15 nur dadurch, daß zwischen die Drain- Elektrode des Phasenumkehr-MOSFETs M_p10 und die Basiselektrode des ladenden Ausgangstransistors Q₃ ein weiterer NPN-Transistors Q₅ eingeschaltet ist. Die Ausbreitungs-Laufzeiten und ihre Abhängigkeiten von der Ausgangskapazität wurden für den Pegelumsetzer nach Fig. 17 folgendermaßen bestimmt:

t_pHL (für Cs = 0 pF)\|2,01 ns
t_pLH (für Cs = 0 pF)	7,30 ns
KHL	0,4 ns/pF
KLH	0,4 ns/pF

In dem Pegelumsetzer 201 nach Fig. 18 handelt es sich bei den Transistoren Q₁, Q₂ um verklammerte Transistoren mit Schottky-Sperrschichtdioden, und die Basis-Elektrode des entladenden Ausgangstransistors Q₁ ist über den Widerstand R₁₀ von 5 KΩ zur Entfernung von Basisladungen an Erdpotential angeschlossen. Außerdem ist mit dem Kollektor des Transistors Q₂ ein Widerstand R₁₃ von 20 KΩ zur Begrenzung des Kollektorstroms verbunden.

Der Widerstand R₁₁ von 18 KΩ und der Widerstand R₁₂ von 2 KΩ liegen zwischen der Versorgungsspannung V_CC und der Anode der Schottky-Sperrschichtdiode D₁ in Serie. Der Verbindungspunkt zwischen den beiden Widerständen R₁₁ und R₁₂ ist an die Gate-Elektrode eines P-Kanal-MOSFETs M_p11 angeschlossen, der als ladender Ausgangstransistor dient. Ferner beträgt das Verhältnis W/L dieses FETs M_p11 64/3.

Die Ausbreitungs-Laufzeiten und ihre Abhängigkeit von der Ausgangskapazität wurden für den Pegelumsetzer 201 nach Fig. 18 folgendermaßen ermittelt:

t_pHL (für Cs = 0 pF)\|1,9 ns
t_pLH (für Cs = 0 pF)	2,9 ns
KHL	0,4 ns/pF
KLH	1,3 ns/pF

Aus den im folgenden angegebenen Gründen vermag der Pegelumsetzer 201 nach Fig. 18 gewünschte Eigenschaften zu erzielen.

(1) Ähnlich wie im Fall nach Fig. 14 kann die Eingangs- Schwellenspannung V_ith des Pegelumsetzers 201 auf 1,09 bis 1,15 V eingestellt werden.
(2) Der Ausgangstransistor Q₁ zum Entladen der Ausgangskapazität Cs des Pegelumsetzers 201 wird von dem Bipolartransistor mit niedrigem Ausgangswiderstand gebildet. Daher läßt sich die Geschwindigkeit der Schaltoperation beim Entladen der Ausgangskapazität erhöhen oder die Ausbreitungs- Laufzeiten verkürzen, und die Abhängigkeiten der Ausbreitungs- Laufzeiten von der Ausgangskapazität lassen sich verringern.
(3) Ähnlich wie im Fall nach Fig. 14 können die Speicherzeiten der Transistoren Q₁, Q₂ verkürzt werden.

In dem Pegelumsetzer 201 nach Fig. 19 handelt es sich bei den Transistoren Q₁, Q₂ um verklammerte Transistoren mit Schottky-Sperrschichtdioden, wobei die Basis des entladenden Ausgangstransistors Q₁ über den Widerstand R₁₀ von 5 KΩ zum Entfernen von Basisladungen an Erdpotential angeschaltet ist. Mit dem Kollektor des Transistors Q₂ ist ein Lastwiderstand R₁₅ von 8 KΩ verbunden, und zwischen die Versorgungsspannung V_CC und die Anode der Schottky-Sperrschichtdiode D₁ ist ein Widerstand R₁₄ von 20 KΩ eingeschaltet. Das Signal von der Kollektor-Elektrode des Treibertransistors Q₂ liegt an der Gate-Elektrode eines N-Kanal- MOSFETs M_n12, der als ladender Ausgangstransistor dient. Das Verhältnis W/L dieses FETs M_n12 ist auf 64/3 eingestellt.

Die Ausbreitungs-Laufzeiten und ihre Abhängigkeiten von der Ausgangskapazität sind für den Pegelumsetzer 201 nach Fig. 19 folgendermaßen bestimmt worden:

t_pHL (für Cs = 0 pF)\|1,1 ns
t_pLH (für Cs = 0 pF)	8,6 ns
KHL	0,3 ns/pF
KLH	2,0 ns/pF

Der Pegelumsetzer 201 nach Fig. 19 kann aus ähnlichen Gründen wie im Falle der Fig. 18 die gewünschten Eigenschaften erzielen.

In dem Pegelumsetzer 201 nach Fig. 20 handelt es sich bei den Transistoren Q₁, Q₂ wiederum um verklammerte Transistoren, und die Basis-Elektrode des entladenden Ausgangstransistors Q₁ ist über den Widerstand R₁₀ von 5 KΩ zum Entfernen von Basisladungen an das Erdpotential angeschlossen. Mit der Kollektor-Elektrode des Transistors Q₂ ist ein Lastwiderstand R₁₆ von 10 KΩ verbunden, und zwischen der Versorgungsspannung V_CC und der Anode der Schottky-Sperrschichtdiode D₁ liegt der Widerstand R₁₄ von 20 KΩ. Das Signal von der Kollektor-Elektrode des Treibertransistors Q₂ liegt an der Gate-Elektrode eines N-Kanal-MOSFETs M_n13, der als Verstärkertransistor dient, wobei das Verhältnis W/L dieses FETs M_n13 auf 32/3 eingestellt ist. An die Drain-Elektrode des FETs M_n13 ist ein Lastwiderstand R₁₇ von 20 KΩ angeschlossen. Das Signal von der Drain-Elektrode des FETs M_n13 liegt an der Gate-Elektrode eines P-Kanal-MOSFETs M_p13, der als Verstärkertransistor dient und dessen Verhältnis W/L auf 64/3 eingestellt ist, wobei an die Drain-Elektrode des FETs M_p13 ein als Lastwiderstand dienender Widerstand R₁₈ von 10 KΩ sowie ein zum Entfernen von Basisladungen des ladenden Ausgangs- Bipolartransistors Q₃ dienender Widerstand angeschlossen sind.

Für den Pegelumsetzer 201 nach Fig. 20 sind folgende Werte der Ausbreitungs-Laufzeiten und ihrer Abhängigkeiten von der Ausgangskapazität ermittelt worden:

tpHL (für Cs = 0 pF)\|2,2 ns
tpLH (für Cs = 0 pF)	7,5 ns
KHL	0,4 ns/pF
KLH	0,4 ns/pF

Aus den nachstehend angegebenen Gründen vermag der Pegelumsetzer 201 nach Fig. 20 gewünschte Eigenschaften zu erzielen.

(1) Ähnlich wie im Fall der Fig. 14 kann die Eingangs- Schwellenspannung V_ith des Pegelumsetzers 201 auf 1,09 bis 1,15 V eingestellt werden.
(2) Ähnlich wie im Fall nach Fig. 14 läßt sich die Geschwindigkeit des Schaltvorgangs zum Laden oder Entladen der Ausgangskapazität C_s erhöhen oder die Ausbreitungs-Laufzeiten verkürzen, und die Abhängigkeiten der Ausbreitungs- Laufzeiten von der Ausgangskapazität können verringert werden.
(3) Wiederum ähnlich wie in Fig. 14 können die Speicherzeiten der Transistoren Q₁, Q₂ verkürzt werden.
(4) Steigt das Kollektorpotential des Treibertransistors Q₂ derart, daß der ladende Ausgangstransistor Q₃ vom Ausschalt- in den Einschalt-Zustand überführt wird, so verstärken die Verstärker-MOSFETs M_n13 und M_p13 die Änderung des Kollektorpotentials am Transistor Q₂ und übertragen das verstärkte Signal auf die Basis des Transistors Q₃. Da ferner die Gate-Eingangsimpedanz des MOSFETs M_n3 sehr groß ist, wird verhindert, daß ein hoher Basisstrom direkt vom Kollektor des Transistors Q₂ in die Basis des Transistors Q₃ fließt. Daher läßt sich die Schaltgeschwindigkeit des Ausgangstransistors Q₃ erhöhen.

Bei dem Pegelumsetzer 201 nach Fig. 21 sind mit Q₁ und Q₂ die verklammerten Transistoren und mit D₁ die Schottky- Sperrschichtdiode zur Pegelverschiebung bezeichnet. Die Widerstände haben folgende Werte: R₁₀ = 5 KΩ, R₁₄ = 20 KΩ, und R₁₅ = 8 KΩ. Das Kollektorsignal des Treibertransistors Q₃ wird beiden Gate-Elektroden des P-Kanal-MOSFETs M_p14 und des N-Kanal-MOSFETs M_n14 zugeführt, die miteinander einen als Spannungsverstärker dienenden CMOS-Inverter bilden, während das Drain-Signal beider MOSFETs M_p14, M_n14 an der Gate-Elektrode des P-Kanal-MoSFETs M_p11 liegt, der als ladender Ausgangstransistor arbeitet. Das Verhältnis W/L beträgt für die verschiedenen MOSFETs: M_p14 = 24/3, M_n14 = 22/3, und M_p11 = 64/3.

Für den Pegelumsetzer 201 in Fig. 21 sind folgende Werte der Ausbreitungs-Laufzeiten und ihrer Abhängigkeiten von der Ausgangskapazität ermittelt worden:

t_pHL (für Cs = 0 pF)\|2,02 ns
t_pLH (für Cs = 0 pF)	4,27 ns
KHL	0,42 ns/pF
KLH	1,32 ns/pF

Aus den nachstehenden Gründen kann auch der Pegelumsetzer 201 nach Fig. 21 gewünschte Eigenschaften erzielen.

(1) Ähnlich wie im Fall der Fig. 14 läßt sich die Eingangs-Schwellenspannung V_ith des Pegelumsetzers 201 auf 1,09 bis 1,15 V einstellen.
(2) Der Ausgangstransistor Q₁ zum Entladen der Ausgangskapazität C_s des Pegelumsetzers 201 wird von dem Bipolartransistors mit niedrigem Ausgangswiderstand gebildet. Daher läßt sich die Geschwindigkeit des Schaltvorgangs beim Entladen der Ausgangskapazität erhöhen oder die Ausbreitungs- Laufzeiten verkürzen, und die Abhängigkeiten der Ausbreitungs- Laufzeiten von der Ausgangskapazität können verringert werden.
(3) Ähnlich wie im Fall der Fig. 14 können die Speicherzeiten der Transistoren Q₁, Q₂ verkürzt werden.

In dem Pegelumsetzer 201 nach Fig. 22 ist mit Q₁ der verklammerte Transistor als entladender Ausgangstransistor bezeichnet, wobei die Kathode der für Pegelverschiebung dienenden Schottky-Sperrschichtdiode mit D₁ mit der Eingangsklemme IN₁ verbunden ist. Zwischen die Anode der Diode D₁ und die Basis des Transistors Q₁ ist eine Diode D₅ mit PN-Übergang zur Pegelverschiebung eingeschaltet; zwischen der Versorgungsspannung V_CC und den beiden Anoden der Dioden D₁ und D₂ liegen Widerstände R₁₉ und R₂₀ mit gleichen Widerstandswerten von 10 KΩ; und zwischen die Eingangsklemme IN₁ und die Basis des Transistors Q₁ ist eine Schottky-Sperrschichtdiode D₆ zum Entfernen der Basisladungen eingeschaltet.

Der Verbindungspunkt zwischen den Widerständen R₁₉ und R₂₀ liegt an der Gate-Elektrode des P-Kanal-MOSFETs M_p11, der als ladender Ausgangstransistor arbeitet, wobei das Verhältnis W/L dieses FETs M_p11 auf 64/3 eingestellt ist.

Die Ausbreitungs-Laufzeiten und ihre Abhängigkeiten von der Ausgangskapazität sind für den Pegelumsetzer nach Fig. 22 folgendermaßen ermittelt worden:

t_pHL (für Cs = 0 pF)\|2,44 ns
t_pLH (für Cs = 0 pF)	5,41 ns
KHL	1,0 ns/pF
KLH	5,3 ns/pF

Aus den nachstehenden Gründen kann auch der Pegelumsetzer 201 nach Fig. 22 gewünschte Eigenschaften erzielen:

(1) Die Durchlaßspannung VF₁ der Schottky-Sperrschichtdiode D₁ liegt bei 0,35 bis 0,41 V, die Durchlaßspannung VF₅ der Diode D₅ mit PN-Übergang bei 0,75 V, und die Basisemitter- Spannung VBE₁ des Transistors Q₁ bei 0,75 V. Daher kann die Eingangs-Schwellenspannung V_ith des Pegelumsetzers 201 zum Einschalten des Transistors Q₁ folgendermaßen eingestellt werden: V_ith = -VF₁ + VF₅ + VBE₁
= 1,09 bis 1,15 V.
(2) Der Ausgangstransistor Q₁ zum Entladen der Ausgangskapazität C_s wird von dem Bipolartransistor mit niedrigem Ausgangswiderstand gebildet. Daher lassen sich die Schaltzeiten oder Ausbreitungs-Laufzeiten verkürzen und die Abhängigkeiten der Ausbreitungs-Laufzeiten von der Ausgangskapazität verringern.
(3) Da der Transistor Q₁ der verklammerte Transistor ist, kann dessen Speicherzeit verkürzt sein.

Bei dem Pegelumsetzer 201 nach Fig. 23 sind mit Q₁ und Q₂ die verklammerten Transistoren und mit D₁ die Schottky- Sperrschichtdiode zur Pegelverschiebung bezeichnet. Die Werte der Widerstände sind folgendermaßen: R₁₀ = 5 KΩ, R₁₀ = 20 KΩ, und R₁₅ = 8 KΩ. Das Kollektorsignal des Treibertransistors Q₂ liegt an beiden Gate-Elektroden des P-Kanal- MOSFETs M_p14 und des N-Kanal-MOSFETs M_n14, die miteinander den als Spannungsverstärker dienenden CMOS-Inverter bilden, und das Drain-Ausgangssignal dieser beiden MOSFETs liegt an der Gate-Elektrode eines schaltenden P-Kanal-MOSFETs M_p15. Das Verhältnis W/L ist für die verschiedenen MOSFETs folgendermaßen eingestellt: M_p14 = 24/3, M_n14 = 32/3, und M_p15 = 64/3.

Das Drain-Ausgangssignal des MOSFETs M_p15 liegt an der Basis des als ladender Ausgangstransistor arbeitenden Bipolartransistors Q₃.

Die Ausbreitungs-Laufzeiten und ihre Abhängigkeiten von der Ausgangskapazität sind für den Pegelumsetzer nach Fig. 23 folgendermaßen bestimmt worden:

tpHL (für Cs = 0 pF)\|5,07 ns
t_pLH (für Cs = 0 pF)	5,09 ns
KHL	0,4 ns/pF
KLH	0,4 ns/pF

Ferner kann aus den nachstehenden Gründen der Pegelumsetzer 201 nach Fig. 23 gewünschte Eigenschaften erzielen:

(1) Ähnlich wie im Fall der Fig. 14 kann die Eingangsschwellenspannung V_ith des Pegelumsetzers 201 auf 1,09 bis 1,15 V eingestellt werden.
(2) Wiederum ähnlich wie in Fig. 14 lassen sich die Schaltzeiten für das Aufladen und Entladen der Ausgangskapazität C_s oder die Ausbreitungs-Laufzeiten verkürzen, und die Abhängigkeiten dieser Laufzeiten von der Ausgangskapazität können verringert werden.
(3) Ferner können wie in Fig. 14 die Speicherzeiten der Transistoren Q₁, Q₂ verkürzt werden.
(4) Steigt das Kollektorpotential des Treibertransistors Q₂ derart, daß der ladende Ausgangstransistor Q₃ vom Ausschalt- in den Einschalt-Zustand überführt wird, so verstärkt der CMOS-Inverter M_p14, M_n14 die Änderung des Kollektorpotentials des Transistors Q₂ und überträgt das verstärkte Signal auf die Basis des Transistors Q₃. Da ferner die Gate-Eingangsimpedanzen der MOSFETs M_p14, M_n14 sehr groß sind, wird verhindert, daß ein hoher Basisstrom direkt vom Kollektor des Transistors Q₂ zur Basis des Transistors Q₃ fließt. Daher läßt sich die Schaltgeschwindigkeit des Ausgangstransistors Q₃ erhöhen.

Der Pegelumsetzer 201 nach Fig. 24 unterscheidet sich von dem nach Fig. 23 nur dadurch, daß der Widerstand R₁₈ von 10 KΩ zum Entfernen der Basisladungen des ladenden Ausgangstransistors Q₃ zwischen Basis und Emitter des Transistors Q₃ liegt. Für den Pegelumsetzer 201 nach Fig. 24 sind die Ausbreitungs- Laufzeiten und ihre Abhängigkeiten von der Ausgangskapazität folgendermaßen bestätigt worden:

t_pHL (für Cs = 0 pF)\|6,2 ns
t_pLH (für Cs = 0 pF)	4,9 ns
KHL	0,4 ns/pF
KLH	0,4 ns/pF

Aus ähnlichen Gründen wie im Fall der Fig. 23 ist auch der Pegelumsetzer 201 nach Fig. 24 in der Lage, gewünschte Eigenschaften zu erzielen.

Der Pegelumsetzer 201 nach Fig. 25 unterscheidet sich von dem nach Fig. 24 nur dadurch, daß der Widerstand R₁₀ des Schaltkreises zum Entfernen von Basisladungen des entladenden Ausgangstransistors Q₁ durch eine aktive Tiefziehschaltung ersetzt ist, die aus einem Widerstand R₁₉ von 1,5 KΩ, einem Widerstand R₂₀ von 3 KΩ und einem verklammerten Transistor Q₆ aufgebaut ist, und daß zwischen die Basis des Transistors Q₃ und den Kollektor des Transistors Q₂ eine Schottky-Sperrschichtdiode D₇ zum Entfernen von Basisladungen des ladenden Ausgangstransistors Q₃ eingeschaltet ist. Für die Anordnung nach Fig. 25 sind die Ausbreitungs-Laufzeiten und ihre Abhängigkeiten von der Ausgangskapazität folgendermaßen bestimmt worden:

t_pHL (für Cs = 0 pF)\|6,6 ns
t_pLH (für Cs = 0 pF)	5,3 ns
KHL	0,4 ns/pF
KLH	0,4 ns/pF

Ähnlich wie im Falle der Fig. 23 kann auch der Pegelumsetzer 201 nach Fig. 25 gewünschte Eigenschaften erzielen.

Der Pegelumsetzer 201 nach Fig. 26 unterscheidet sich von dem nach Fig. 24 nur dadurch, daß der Entladewiderstand R₁₀ durch die gleiche aktive Tiefziehschaltung ersetzt ist, wie sie in Fig. 25 von den Schaltungselementen R₁₉, R₂₀, Q₆ gebildet wird. Für die Anordnung nach Fig. 26 sind die Ausbreitungs- Laufzeiten und ihre Abhängigkeiten von der Ausgangskapazität folgendermaßen ermittelt worden:

t_pHL (für Cs = 0 pF)\|8,62 ns
t_pLH (für Cs = 0 pF)	4,7 ns
KHL	0,4 ns/pF
KLH	0,4 ns/pF

Aus ähnlichen Gründen wie im Falle der Fig. 23 ist auch der Pegelumsetzer 201 nach Fig. 26 in der Lage, gewünschte Eigenschaften zu erzielen.

In dem Pegelumsetzer 201 nach Fig. 27 bilden die Bipolartransistoren Q₁, Q₂ und Q₃ den entladenden Ausgangstransistor, den Treibertransistor bzw. den ladenden Ausgangstransistor. Mit D₁ ist die Schottky-Sperrschichtdiode zur Pegelverschiebung und mit D₈ eine Diode mit PN-Übergang bezeichnet. Die verschiedenen Widerstände haben folgende Werte: R₁₄ = 20 KΩ, R₁₆ = 8 KΩ, R₂₁ = 10 KΩ, und R₂₂ = 10 KΩ. Mit M_p₁₆ und M_n₁₆ sind ein P-Kanal-MOSFET bzw. ein N-Kanal-MOSFET bezeichnet, wobei für diese beiden FETs das Verhältnis W/L auf den gleichen Wert von 32/3 eingestellt ist.

Das Ausführungsbeispiel nach Fig. 27 kennzeichnet sich insbesondere dadurch, daß die Transistoren M_p₁₆, M_n₁₆, Q₁ und Q₃ einen Verstärker des Quasi-CMOS-Invertertyps mit niedrigem Ausgangswiderstand bilden.

Die Ausbreitungs-Laufzeiten und ihre Abhängigkeiten von der Ausgangskapazität sind für den Pegelumsetzer 201 nach Fig. 27 folgendermaßen bestätigt worden:

t_pHL (für Cs = 0 pF)\|5,48 ns
t_pLH (für Cs = 0 pF)	5,23 ns
KHL	0,37 ns/pF
KLH	0,38 ns/pF

Aus den im folgenden angegebenen Gründen ist der Pegelumsetzer 201 nach Fig. 27 in der Lage, die gewünschten Eigenschaften zu erzielen:

(1) Die Durchlaßspannung VF₁ der Schottky-Sperrschichtdiode D₁ ist auf 0,35 bis 0,41 V eingestellt, die Basis- Emitter-Spannung VBE₂ des Transistors Q₂ auf 0,75 V, und die Durchlaßspannung VF₈ der Diode D₈ mit PN-Übergang auf 0,75 V. Daher ist die Eingangs-Schwellenspannung V_ith des Pegelumsetzers 201 bezüglich des Ein/Ausschaltbetriebs des Transistors Q₂ folgendermaßen eingestellt: V_ith = -VF₁ + VBE₂ + VF₈
= 1,09 bis 1,15 V.
(2) Die Ausgangstransistoren Q₁, Q₃ zum Auf- bzw. Entladen der Ausgangskapazität C_s werden von den Bipolartransistoren mit niedrigem Ausgangswiderstand gebildet. Daher lassen sich die Schaltgeschwindigkeiten erhöhen oder die Ausbreitungs- Laufzeiten verkürzen, und die Abhängigkeiten dieser Laufzeiten von der Ausgangskapazität können verringert werden.
(3) Da es sich bei den Transistoren Q₁, Q₂ um verklammerte Transistoren handelt, können ihre Speicherzeiten verkürzt sein.
(4) Da die Änderung des Kollektorpotentials des Treibertransistors Q₂ verstärkt und dann über den Quasi-CMOS-Inverter M_p₁₆, M_n₁₆, Q₃, Q₁ auf die Ausgangsseite übertragen wird, läßt sich die Änderungsgeschwindigkeit der Ausgangssignalform erhöhen.

Der Pegelumsetzer 201 nach Fig. 28 unterscheidet sich von dem nach Fig. 27 nur dadurch, daß die Kollektorlast des Transistors Q₂ nicht von dem Widerstand R₁₆, sondern von Dioden D₉, D₁₀ mit PN-Übergang und einem Widerstand R₂₃ von 5 KΩ gebildet wird. Die Ausbreitungs-Laufzeiten und ihre Abhängigkeiten von der Ausgangskapazität sind für diesen Pegelumsetzer nach Fig. 28 folgendermaßen ermittelt worden:

t_pHL (für Cs = 0 pF)\|6,66 ns
t_pLH (für Cs = 0 pF)	4,16 ns
KHL	0,42 ns/pF
KLH	0,37 ns/pF

Aus ähnlichen Gründen wie im Falle der Fig. 27 ist auch der Pegelumsetzer 201 nach Fig. 28 in der Lage, die gewünschten Eigenschaften zu erzielen.

Der Pegelumsetzer 201 nach Fig. 29 unterscheidet sich von dem nach Fig. 23 nur hinsichtlich des Anschlusses der Diode D₃ mit PN-Übergang zur zuverlässigen Abschaltung des Transistors Q₃ sowie des Anschlusses der Schottky-Sperrschichtdiode D₇ zum Entfernen der Basisladungen des Transistors Q₃. Für den Pegelumsetzer 201 nach Fig. 29 sind die Ausbreitungs-Laufzeiten und ihre Abhängigkeiten von der Ausgangskapazität folgendermaßen bestätigt worden:

t_pHL (für Cs = 0 pF)\|1,72 ns
t_pLH (für Cs = 0 pF)	5,44 ns
KHL	0,32 ns/pF
KLH	0,29 ns/pF

Aus ähnlichen Gründen wie im Fall der Fig. 23 ist auch der Pegelumsetzer 201 nach Fig. 29 in der Lage, die gewünschten Eigenschaften zu erzielen.

Der Pegelumsetzer 201 nach Fig. 30 unterscheidet sich von dem nach Fig. 29 nur dadurch, daß der Widerstand R₁₄ in Fig. 29 durch einen Widerstand R₂₄ von 25 KΩ und einen Widerstand R₂₅ von 5 KΩ sowie der Widerstand R₁₅ nach Fig. 29 durch einen P-Kanal-MOSFET M_p₁₇ mit einem Verhältnis W/L = 24/3 ersetzt ist. Da der FET M_p₁₇ als aktives Lastelement des Transistors Q₂ arbeitet, erhält die Spannungsverstärkung des Verstärkers Q₂, M_p₁₇ einen sehr hohen Wert. Für die Anordnung nach Fig. 30 sind die Ausbreitungs-Laufzeiten und ihre Abhängigkeiten von der Ausgangskapazität folgendermaßen bestätigt worden:

t_pHL (für Cs = 0 pF)\|2,2 ns
t_pLH (für Cs = 0 pF)	5,2 ns
KHL	0,4 ns/pF
KLH	0,3 ns/pF

Ähnlich wie im Fall der Fig. 23 ist auch der Pegelumsetzer 201 nach Fig. 30 in der Lage, die gewünschten Eigenschaften zu erzielen.

In dem Pegelumsetzer 201 nach Fig. 31 handelt es sich bei den Transistoren Q₁ und Q₂ um die verklammerten Transistoren, bei dem Transistor Q₃ um den ladenden Ausgangstransistor, bei einem Transistor Q₄ um einen Emitter-Folger- PNP-Transistor, bei der Diode D₁ um die Schottky-Sperrschichtdiode zur Pegelverschiebung, bei der Diode D₂ um eine Diode mit PN-Übergang zur Pegelverschiebung, bei der Diode D₃ um eine Diode mit PN-Übergang zur zuverlässigen Abschaltung des Transistors Q₃, und bei der Diode D₈ um die Schottky-Sperrschichtdiode zur Verklammerung von negativem Rauschen (clamping minus noise) an der Eingangsklemme. Die verschiedenen Widerstände haben folgende Werte: R₁₀ = 5 KΩ, R₁₅ = 8 KΩ, und R₂₆ = 20 KΩ. Das Kollektorsignal des Treibertransistors Q₂ liegt an beiden Gate-Elektroden des P-Kanal-MOSFETs M_p14 und des N-Kanal-MOSFETs M_n14, die den als Spannungsverstärker arbeitenden CMOS-Verstärker bilden, wobei das Drain-Ausgangssignal dieser MOSFETs an der Gate-Elektrode des schaltenden P-Kanal-MOSFETs M_p15 liegt. Das Verhältnis W/L für die verschiedenen MOSFETs ist auf folgende Werte eingestellt:
M_p14 = 24/3, M_n14 = 32/3, und M_p15 = 64/3. Das Drain-Ausgangssignal des MOSFETs M_p15 liegt an der Basis des den ladenden Ausgangstransistor bildenden Bipolartransistors Q₃.

Die Ausbreitungs-Laufzeiten und ihre Abhängigkeiten von der Ausgangskapazität sind für den Pegelumsetzer 201 nach Fig. 31 folgendermaßen bestätigt worden:

t_pHL (für Cs = 0 pF)\|1,94-3,84 ns
t_pLH (für Cs = 0 pF)	4,64-5,44 ns
KHL	0,38 ns/pF
KLH	0,30 ns/pF

Aus den nachstehend angegebenen Gründen ist der Pegelumsetzer 201 nach Fig. 31 in der Lage, gewünschte Eigenschaften zu erzielen:

(1) Die Durchlaßspannung VF₁ der Schottky-Sperrschichtdiode D₁ liegt bei 0,35 bis 0,41 V, die Durchlaßspannung VF₂ der Diode D₂ mit PN-Übergang bei etwa 0,75 V, und die Basis-Emitter-Spannungen VBE₁, VBE₂ und VBE₄ der Transistoren Q₁, Q₂ bzw. Q₄ bei etwa 0,75 V. Daher erhält die Eingangs- Schwellenspannung V_ith, bei der die Transistoren Q₁, Q₂ eingeschaltet werden, folgenden Wert: V_ith = -VBE₄ + VF₂ + VBE₂ + VBE₁
= 1,5 V.
(2) Die Ausgangstransistoren Q₁, Q₃ zum Entladen bzw. Aufladen der Ausgangs-Kapazität C_s sind von den Bipolartransistoren mit niedrigem Ausgangswiderstand gebildet. Daher lassen sich die Schaltgeschwindigkeiten erhöhen oder die Ausbreitungs-Laufzeiten verkürzen und die Abhängigkeiten dieser Laufzeiten von der Ausgangskapazität können verringert werden.
(3) Da es sich bei den Transistoren Q₁, Q₂ um die verklammerten Transistoren handelt, können ihre Speicherzeiten verkürzt sein.
(4) Steigt das Kollektorpotential des Treibertransistors Q₂ derart, daß der ladende Ausgangs-Bipolartransistor Q₃ von seinem Ausschalt- in seinen Einschalt-Zustand überführt wird, so verstärkt der CMOS-Inverter M_p14, M_n14 die Änderung des Kollektorpotentials des Transistors Q₂ und überträgt das verstärkte Signal auf die Basis des Transistors Q₃. Ferner sind die Gate-Eingangsimpedanzen der MOSFETs M_p14, M_n14 sehr groß und verhindern, daß ein hoher Basisstrom direkt vom Kollektor des Transistors Q₂ in die Basis des Transistors Q₃ fließt, und der Basis des Transistors Q₃ wird über den Einschalt-Widerstand des FETs M_p15 ein Basisstrom zugeführt. Somit läßt sich die Schaltgeschwindigkeit des Ausgangstransistors Q₃ erhöhen.

In Fig. 3 sind die Abhängigkeiten der Ausbreitungs- Laufzeiten von der Ausgangskapazität für die Pegelumsetzer nach Fig. 14, 19, 22 und 31 jeweils mit strichpunktierten Linien eingezeichnet. Wie ersichtlich, ist die Abhängigkeit entweder der ersten oder der zweiten Ausbreitungs-Laufzeit von der Ausgangskapazität verbessert.

Im folgenden soll die Vielzahl von CMOS-TTL-Pegelumsetzern 221, 222, . . . 22 m des Ausgangspuffers 22 in Fig. 6 erläutert werden. Die wesentlichen Merkmale dieser Pegelumsetzer 221, 222, . . . 22 m sind die folgenden:

(1) Die Eingangs-Schwellenspannung V_ith jedes Pegelumsetzers 221, 222, . . . 22 m ist auf einen Wert zwischen der CMOS-Niederpegel-Ausgangsspannung von 0,6 V und der Hochpegel- Ausgangsspannung von 4,4 V eingestellt.
(2) Als Ausgangstransistor, der die Entladung der Ausgangs- Lastkapazität Cx jedes Pegelumsetzers 221, 222, . . . 22 m in Abhängigkeit von einem der jeweiligen Eingangsklemme zugeführten Eingangssignal bewirkt, dient ein Bipolartransistor.
Weitere vorteilhafte Merkmale der Pegelumsetzer 221, 222, . . . 22 m des Ausgangspuffers 22 bestehen in folgendem:
(3) Zwischen den Ausgang des internen Logik-Blocks 21 und die Basis eines Treibertransistors Q₁₁ zur Ansteuerung der Basis eines entladenden Ausgangstransistors Q₁₀ ist eine Schaltung mit hoher Eingangsimpedanz eingeschaltet.
(4) Die Schaltung mit hoher Eingangsimpedanz gemäß dem obigen Merkmal (3) hat die Aufgabe, eine Vielzahl von Ausgangssignalen von dem internen Logik-Block 21 logisch zu verarbeiten.
(5) Der entladende Ausgangstransistor Q₁₀ und der Treibertransistor Q₁₁ sind von mit Schottky-Sperrschichtdioden versehenen verklammerten Transistoren gebildet.
(6) Als Ausgangstransistor Q₁₂ zum Laden der Ausgangskapazität Cx dient ein Bipolartransistor.
(7) Der Pegelumsetzer hat die Aufgabe, den entladenden Ausgangstransistor Q₁₀ und den ladenden Ausgangstransistor Q₁₂ in Abhängigkeit von einem Steuersignal gleichzeitig auszuschalten und dadurch die entsprechende Ausgangsklemme, z. B. OUT₁, in einen potentialmäßig schwebenden Zustand zu versetzen.
(8) Die Pegelumsetzer 221, 222 . . . 22 m haben die Form des offenen Kollektorausgangs (open collectot output form).

In den Fig. 32 bis 34 und 36 sind verschiedene Beispiele für Schaltungen des Pegelumsetzers 221 des Ausgangspuffers 22 gemäß Ausführungsbeispielen der vorliegenden Erfindung gezeigt. Alle diese Pegelumsetzer haben die wesentlichen Merkmale gemäß den obigen Ziffern (1) und (2). Ferner weisen diese Pegelumsetzer mindestens eines der vorteilhaften Merkmale gemäß den obigen Ziffern (3) bis (8) auf.

In dem Pegelumsetzer 221 nach Fig. 32 bezeichnet Q₁₀ den Ausgangstransistor zum Entladen der Ausgangs-Lastkapazität C_x, Q₁₁ den Treibertransistor zur Ansteuerung des Transistors Q₁₀, Q₁₂ den Ausgangstransistor zum Aufladen der Ausgangs- Lastkapazität C_x, und Q₁₃ einen Stromverstärkertransistor zur Übertragung der Änderung des Kollektorsignals des Transistors Q₁₁ auf die Basis des Transistors Q₁₂. Die Schaltungselemente R₃₀, R₃₁ und Q₁₄ bilden eine aktive Tiefziehschaltung zum Entfernen der Basisladungen des Transistors Q₁₀. Mit Q₁₅ ist ein Viel-Emitter-Transistor bezeichnet, mit R₃₂ der Kollektorwiderstand des Transistors Q₁₁, mit R₃₃ ein Widerstand zum Entfernen der Basisladungen des Transistors Q₁₂, mit D₁₀ eine Schottky-Sperrschichtdiode zum Entfernen der Basisladungen des Transistors Q₁₂, mit R₃₄ ein Widerstand zur Begrenzung der Kollektorströme der Transistoren Q₁₂ und Q₁₃, und mit R₃₅ der Basiswiderstand des Transistors Q₁₅.

Das Ausgangssignal des aus P-Kanal-MOSFETs M₁, M₂ und N-Kanal-MOSFETs M₃, M₄ aufgebauten CMOS-NAND-Gliedes 211 des internen Logik-Blocks 21 liegt an dem ersten Emitter des Transistors Q₁₅. Das Ausgangssignal des CMOS-NAND-Gliedes 212 liegt am zweiten Emitter des Transistors Q₁₅, und das Ausgangssignal des CMOS-NAND-Gliedes 213 liegt am dritten Emitter des Transistors Q₁₅. Der Pegelumsetzer 221 weist demgemäß nicht nur eine Pegelumsetzerfunktion sondern auch eine logische Verarbeitungsfunktion als NAND-Glied mit drei Eingängen auf.

Der Pegelumsetzer 221 nach Fig. 32 ist in der Lage, aus den nachstehend angegebenen Gründen erwünschte Eigenschaften zu erzielen:

(1) Die Basis-Emitter-Spannung VBE₁₅ des Transistors Q₁₅ beträgt etwa 0,75 V, die Basis-Kollektor-Spannung VBC₁₅ des Transistors Q₁₅ etwa 0,55 V, und die Basis-Emitter- Spannungen VBE₁₀ und VBE₁₁ der Transistoren Q₁₀ bzw. Q₁₁ ungefähr 0,75 V. Daher ist die Eingangs-Schwellenspannung V_ith des Pegelumsetzers 221 folgendermaßen eingestellt: V_ith = -VBE₁₅ + VBC₁₅ + VBE₁₁ + VBE₁₀
= -0,75 + 0,55 + 0,75 + 0,75
= 1,3 V.
(2) Die Ausgangstransistoren Q₁₀, Q₁₂, die die Entladung bzw. Aufladung der Ausgangs-Lastkapazität C_x des Pegelumsetzers 221 besorgen, sind von den Bipolartransistoren mit niedrigem Ausgangswiderstand gebildet. Daher lassen sich die Schaltgeschwindigkeiten erhöhen oder die Ausbreitungs- Laufzeiten verkürzen, und die Abhängigkeiten der Ausbreitungs- Laufzeiten von der Ausgangskapazität können verringert werden.
(3) Da es sich bei den Transistoren Q₁₀, Q₁₁, Q₁₃, Q₁₄ und Q₁₅ um die verklammerten Transistoren handelt, können ihre Speicherzeiten verkürzt sein.
(4) Da der Viel-Emitter-Transistor Q₁₅ die logische Verarbeitungsfunktion aufweist, ist die Konstruktionsfreiheit der integrierten Halbleiter-Logikschaltung IC des Master- Slice- oder Gate-Array-Typs erhöht.

Bei einem derartigen Pegelumsetzer 221 nach Fig. 32 fließt jedoch dann, wenn der Ausgang des CMOS-NAND-Gliedes 211 auf dem niedrigen Pegel liegt, kontinuierlich hoher Strom von 0,4 mA aus der Versorgungsspannung V_CC zur Ausgangsseite des CMOS-NAND-Gliedes 211 über den Widerstand R₃₅ sowie die Basis-Emitter-Strecke des Transistors Q₁₅. Daher müssen die Verhältnisse W/L der N-Kanal-MOSFETs M₃, M₄ des NAND-Gliedes 211 auf hohe Werte von 100/3 eingestellt sein, um die Einschalt-Widerstände RON zu verringern. Dies bringt eine Verringerung der Integrationsdichte der integrierten Schaltung IC mit sich. Außerdem haben die Untersuchungen der Erfinder das Problem offengelegt, daß infolge der Zunahme der Gate-Kapazitäten beider MOSFETs M₃ und M₄ die Schaltgeschwindigkeit des CMOS-NAND-Gliedes 211 abnimmt.

Fig. 33 zeigt ein Schaltbild für den Pegelumsetzer 221, das entwickelt worden ist, um die oben beschriebenen Probleme zu lösen, wobei der Viel-Emitter-Transistor Q₁₅ nach Fig. 32 durch die oben erläuterte Schaltung mit hoher Eingangsimpedanz ersetzt ist.

Gemäß Fig. 33 ist diese Schaltung mit hoher Eingangsimpedanz aus PNP-Eingangstransistoren Q₁₇, Q₁₈, einem Emitter- Folger-NPN-Transistor Q₁₆, Schottky-Sperrschichtdioden D₁₁, D₁₂ und Widerständen R₃₆, R₃₇, R₃₈ aufgebaut.

Ferner weist der Pegelumsetzer 221 eine Steuerschaltung auf, die aus einem PNP-Transistor Q₂₀, einem NPN-Transistor Q₂₁, einer Diode D₁₄ mit PN-Übergang und einem Widerstand R₃₈′ aufgebaut ist und dazu dient, die Ausgangsklemme OUT₁ in den potentialmäßig schwebenden Zustand zu versetzen.

Die Basis des PNP-Transistors Q₂₀ dieser Steuerschaltung wird durch das Aufsteuersignal EN des CMOS-Inverters 21l in dem internen Logik-Block 21 angesteuert, wobei dieser Inverter aus einem P-Kanal-MOSFET M₅ und einem N-Kanal-MOSFET M₆ aufgebaut ist. Am Eingang dieses CMOS-Inverters 21l liegt das invertierte Aufsteuersignal .

Da ferner diese Steuerschaltung zu dem Pegelumsetzer 221 hinzugefügt worden ist, sind zusätzlich zu der oben erwähnten Schaltung mit hoher Eingangsimpedanz ein PNP-Eingangstransistor Q₁₉ und eine Schottky-Sperrschichtdiode D₁₃ vorgesehen. Wenn daher das Aufsteuersignal EN seinen niedrigen Pegel annimmt, schalten die Transistoren Q₁₀ bis Q₁₃ des Pegelumsetzers 221 gleichzeitig aus, so daß die Ausgangsklemme OUT₁ in den potentialmäßig schwebenden Zustand gerät. Gelangt andererseits das Aufsteuersignal EN auf seinen hohen Pegel, so hat der Pegelumsetzer 221 in ähnlicher Weise eine logische Verarbeitungsfunktion als NAND-Glied mit zwei Eingängen, so daß sich die Konstruktionsfreiheit der integrierten Schaltung IC erhöht.

Die Durchlaßspannungen VF₁₁, VF₁₂, VF₁₃, der Schottky- Sperrschichtdioden D₁₁, D₁₂ bzw. D₁₃ liegen bei 0,35 bis 0,41 V, die Basis-Emitter-Spannungen VBE₁₇, VBE₁₈, VBE₁₉ der PNP-Eingangstransistoren Q₁₇, Q₁₈ bzw. Q₁₉ bei etwa 0,75 V, und die Basis-Emitter-Spannungen VBE₁₀, VBE₁₁, VBE₁₆ der NPN- Transistoren Q₁₀, Q₁₁ bzw. Q₁₆ bei etwa 0,75 V. Daher wird die Eingangs-Schwellenspannung V_ith, bei der die Transistoren Q₁₀, und Q₁₁ beispielsweise bezüglich der der Basis des PNP-Transistors Q₁₇ zugeführten Ausgangsspannung des CMOS- NAND-Gliedes 211 einschalten, folgendermaßen bestimmt:

V_ith = VBE₁₇ + VBE₁₆ + VBE₁₁ + VBE₁₀
= 1,5 V.

Die Ausgangstransistoren Q₁₀, Q₁₁ zum Entladen bzw. Aufladen der Ausgangs-Lastkapazität C_x werden von den Bipolartransistoren mit niedrigem Ausgangswiderstand gebildet. Daher lassen sich die Schaltgeschwindigkeiten erhöhen oder die Ausbreitungs-Laufzeiten verkürzen, und die Abhängigkeiten dieser Laufzeiten von der Ausgangskapazität können verringert werden. Da es sich ferner bei den Transistoren Q₁₀, Q₁₁, Q₁₃, Q₁₄ und Q₁₆ um die verklammerten Transistoren handelt, können deren Speicherzeiten verkürzt sein.

Die Untersuchungen der Erfinder haben jedoch gezeigt, daß selbst bei dem Pegelumsetzer 221 nach Fig. 33 wiederum ein nicht vernachlässigbarer Strom von der Basis des PNP- Eingangstransistors Q₁₇ zur Ausgangsseite des CMOS-NAND-Gliedes 221 fließt, wenn der Ausgang dieses NAND-Gliedes 211 sich auf dem niedrigen Pegel befindet, so daß die oben genannten Probleme nicht vollständig gelöst werden können.

Fig. 34 zeigt den Pegelumsetzer 221, der schließlich entwickelt worden ist, um diese Probleme im wesentlichen vollständig zu lösen. Danach ist der Viel-Emitter-Transistor Q₁₅ in Fig. 32 durch die Schaltung mit hoher Eingangsimpedanz ersetzt, die - wie im folgenden erläutert - aus MOSFETs aufgebaut ist.

Gemäß Fig. 34 ist die Schaltung mit hoher Eingangsimpedanz aus N-Kanal-MOSFETs M₁₁, M₁₂, M₁₃ und einer Diode D₁₄ mit PN-Übergang aufgebaut. Die Drain-Source-Strecken der FETs M₁₁, M₁₂, M₁₃ sind parallel geschaltet, während deren Gate-Elektroden an die CMOS-NAND-Glieder 211, 212, bzw. 213 des internen Logik-Blocks 21 angeschlossen sind. Ferner liegt die Diode D₁₄ mit PN-Übergang in Serie mit den Drain-Source-Strecken.

Die verschiedenen Widerstände sind auf folgende Werte eingestellt: R₃₀ = 2 KΩ, R₃₁ = 4 KΩ, R₃₂ = 10 KΩ, R₃₃ = 4 KΩ, R₃₄ = 50 bis 75 Ω, und R₃₅ = 16 KΩ. Die Emitterflächen der Transistoren haben folgende Größen: Q₁₀ = 672 µm², Q₁₁ = 132 µm², Q₁₂ = 363 µm², Q₁₃ = 187 µm² und Q₁₄ = 242 µm².

Um ferner in diesem Pegelumsetzer 221 die logische Verarbeitungsfunktion noch zu verstärken, ist parallel zu dem Transistor Q₁₁ ein Treibertransistor Q₂₀ geschaltet, dessen Emitterfläche gleich der des Treibertransistors Q₁₁ ist, und es ist eine zweite Schaltung mit hoher Eingangsimpedanz vorgesehen, die aus N-Kanal-MOSFETs M₁₄, M₁₅, M₁₆ einer Diode D₁₅ mit PN-Übergang und einem Widerstand R₃₉ ähnlich der vorherigen Schaltung mit hoher Eingangsimpedanz aufgebaut ist. Dieser Pegelumsetzer 221 weist die logische Verarbeitungsfunktion eines komplexen Verknüpfungsgliedes mit sechs Eingängen auf.

Ferner ist in ähnlicher Weise auch dem Pegelumsetzer 221 eine Steuerschaltung zugeschaltet, die dazu dient, die Ausgangsklemme OUT₁ in den potentialmäßig schwebenden Zustand zu versetzen, wenn dem Pegelumsetzer von dem internen Logik- Block 21 das Aufsteuersignal EN mit niedrigem Pegel zugeführt wird. Diese Steuerschaltung ist aus einem N-Kanal-MISFET M₁₇, Transistoren Q₂₁, Q₂₂, Q₂₃, Widerständen R₄₀, R₄₁, R₄₂, R₄₃ und Schottky-Sperrschichtdioden D₁₆, D₁₇, D₁₈ und D₁₉ aufgebaut.

Um in dem Pegelumsetzer 221 nach Fig. 34 die Eingangs- Schwellenspannungen an den Gate-Elektroden der sechs MOSFETs M₁₁, . . . M₁₆ auf den Mittelwert von 2,5 V zwischen der CMOS- Niederpegel-Ausgangsspannung von 0,6 V und der CMOS-Hochpegel- Ausgangsspannung von 4,4 V einzustellen, haben die Verhältnisse W/L der FETs M₁₁ . . . M₁₆ die weiter unten angegebenen Werte. Dabei sind die Schwellenspannungen VTH der FETs M₁₁ . . . M₁₆ auf ungefähr 0,75 V eingestellt, die Durchlaßspannung VF₁₄ der Diode D₁₄ mit PN-Übergang auf 0,75 V, und die Kanal-Leitwerte β₀ der FETs M₁₁ . . . M₁₆ auf 60 · 10^-6 S.

Im folgenden soll der Fall betrachtet werden, daß nur der MOSFET M₁₁ eingeschaltet ist, wobei die Gate-Spannung VX, die Gate-Source-Spannung VGS, der Drain-Strom ID, die Drain- Spannung VY usw. berechnet werden. Dabei sei angenommen, daß der FET M₁₁ in seinem Sättigungsbereich vorgespannt ist.

VX = VGS + VF₁₄ (1)

VY = V_CC - R₃₅ · ID (3)

Aus den Gleichungen (1) und (2) ergibt sich

Als Eingangs-Schwellenspannung wird die Spannung VX betrachtet, was der Tatsache entspricht, daß die Spannung VY aufgrund eines Anstiegs der Spannung VX abfällt, so daß die Transistoren Q₁₀, Q₁₁ abschalten.

Die Drain-Spannung VY, bei der die Transistoren Q₁₀, Q₁₁ abschalten, berechnet sich folgendermaßen:

VY = VBE₁₁ + VBE₁₀ (5)

Aus den Gleichungen (3) und (5) ergibt sich

Aus den Gleichungen (4) und (6) ergibt sich

Setzt man in Gleichung (7) die Bedingungen V_CC = 5 V, VBE₁₁ und VBE₁₀ = 0,75 V, R₃₅ = 16 KΩ, β₀ = 60 · 10^-6 S, VX = 2,5 V, VF₁₄ = 0,75 V und VTH = 0,75 V ein, so erhält man

Somit läßt sich die Eingangs-Schwellenspannung des Pegelumsetzers 221 auf 2,5 V dadurch einstellen, daß die Verhältnisse W/L der FETs M₁₁ . . . M₁₆ mit 22/3 gewählt werden.

Für das Ausführungsbeispiel nach Fig. 34 mit der obigen Anordnung haben die Erfinder bestätigt, daß die Ausbreitungs- Laufzeiten und deren Abhängigkeit von der Ausgangskapazität folgende Werte haben:

t_pHL (für Cs = 0 pF)\|8,8 ns
t_pLH (für Cs = 0 pF)	7,8 ns
KHL	0,11 ns/pF
KLH	0,01 ns/pF

Fig. 5 zeigt in strichpunktierten Linien die Abhängigkeiten der Ausbreitungs-Laufzeiten von der Ausgangs-Lastkapazität für den Pegelumsetzer 221 gemäß dem Ausführungsbeispiel nach Fig. 34. Wie ersichtlich, sind die Abhängigkeiten KHL, KLH der ersten und der zweiten Ausbreitungs-Laufzeit tpHL, tpLH von der Ausgangskapazität verbessert.

Aus den nachstehend angegebenen Gründen vermag der Pegelumsetzer 221 nach Fig. 34 gewünschte Eigenschaften zu erzielen:

(1) Wie oben beschrieben, sind die Verhältnisse W/L der MOSFETs M₁₁ . . . M₁₆ entsprechend der Versorgungsspannung V_CC, dem Widerstand R₃₅, den Kanalleitwerten β₀ und den Schwellenspannungen VTH der MOSFETs M₁₁ . . . M₁₆, sowie der Durchlaßspannung VF₁₄ der Diode D₁₄ bezüglich der Basis- Emitter-Spannungen VBE₁₀, VBE₁₁ der Transistoren Q₁₀, Q₁₁ eingestellt, so daß sich die Eingangs-Schwellenspannung des Pegelumsetzers 221 auf den zwischen 0,6 und 4,4 V liegenden Wert von 2,5 V einstellen läßt.
(2) Die Ausgangstransistoren Q₁₀, Q₁₁, die zur Entladung bzw. Aufladung der Ausgangs-Lastkapazität C_x dienen, werden von den Bipolartransistoren mit niedrigem Ausgangswiderstand gebildet. Daher lassen sich die Schaltgeschwindigkeiten erhöhen oder die Ausbreitungslaufzeiten verkürzen, und die Abhängigkeiten dieser Laufzeiten von der Ausgangskapazität können verringert werden.
(3) Die den MOSFET M₁₁ enthaltende Schaltung mit hoher Eingangsimpedanz ist zwischen die Basis des Treibertransistors Q₁₁ und den Ausgang des internen Logik-Blocks 21 eingeschaltet. Daher kann der von der Gate-Elektrode des MOSFETs M₁₁ zum Ausgang des CMOS-NAND-Gliedes 211 des internen Logik-Blocks 21 fließende Strom auf einen vernachlässigbaren Wert verringert und ein deutlicher Anstieg im Verhältnis W/L des N-Kanal- MOSFET des CMOS-NAND-Gliedes 211 verhindert werden.
(4) Da die MOSFETs M₁₁, M₁₂, M₁₃ der Schaltung mit hoher Eingangsimpedanz die Funktion eines ODER-Gliedes mit drei Eingängen erfüllen, wird die logische Verarbeitungsfunktion des Pegelumsetzers 221 verstärkt.
(5) Da die beiden Treibertransistoren Q₁₁, Q₂₀ die Funktion eines UND-Gliedes erfüllen, wird die logische Verarbeitungsfunktion des Pegelumsetzers 221 weiter verstärkt.
(6) Da es sich bei den Transistoren Q₁₀, Q₁₁, Q₁₃, Q₁₄, und Q₂₀ um die verklammerten Transistoren handelt, lassen sich deren Speicherzeit verkürzen.
(7) Durch Einstellen des Aufsteuersignals EN auf den niedrigen Pegel werden die Ausgangstransistoren Q₁₀, Q₁₂ des Pegelumsetzers 221 gleichzeitig abgeschaltet, so daß die Ausgangsklemme OUT₁ in den potentialmäßig schwebenden Zustand gerät. Daher läßt sich im Parallelbetrieb, bei dem diese Ausgangsklemme OUT₁ und die (nicht gezeigte) Ausgangsklemme einer weiteren Logikschaltung verbunden sind, der Signalpegel der Ausgangsklemme OUT₁ vom Ausgang des internen Logik-Blocks 21 unabhängig machen.

Fig. 36 zeigt ein Schaltungsbeispiel des Pegelumsetzers 221 gemäß einem weiteren Ausführungsbeispiel der Erfindung. Bei diesem Pegelumsetzer ist die Ausgangsklemme OUT₁ gemeinsam mit der Ausgangsklemme einer weiteren integrierten Halbleiterschaltung IC′ des Typs mit offenem Kollektorausgang, die eine TTL-Pegel-Logik bildet, verbunden, und dieser gemeinsame Verbindungspunkt ist über einen Lastwiderstand R₁₀₀ von 2 KΩ an die Versorgungsspannung V_CC von 5 V angeschlossen.

Die Schaltung IC′ ist, wenn auch darauf nicht besonders beschränkt, aus Schottky-Sperrschichtdioden D₁, D₂, D₃, einem Viel-Emitter-Transistor Q₄₀, verklammerten Transistoren Q₄₁ bis Q₄₄, Widerständen R₄₀ bis R₄₄, und einer Diode D₄ mit PN-Übergang aufgebaut. Als offener Kollektorausgang ist der Kollektor des Ausgangstransistors Q₄₃ an die Klemme Nr. 43 angeschlossen, die als Ausgangsklemme dient. Innerhalb der Schaltung IC′ ist jedoch kein Schaltungselement zwischen die Versorgungsspannung V_CC und den Kollektor des Ausgangstransistors Q₄₃ eingeschaltet.

Der Pegelumsetzer 221 nach Fig. 36 ist ganz ähnlich aufgebaut wie der Pegelumsetzer 221 nach Fig. 34 mit der Ausnahme, daß innerhalb der Schaltung IC kein Schaltungselement zwischen die Versorgungsspannung V_CC und den Kollektor des Ausgangstransistors Q₁₀ eingeschaltet ist.

Die Ausgangsklemmen der Schaltung IC und die der Schaltung IC′ sind also in Form eines sogenannten verdrahteten ODER-Gliedes verbunden. Ferner wird der Ausgangstransistor Q₁₀ des Pegelumsetzers 221 dadurch zwangsläufig abgeschaltet, daß das Aufsteuersignal EN auf den niedrigen Pegel gebracht wird, wodurch sich der Pegel an der Ausgangsklemme OUT₁ vom Ausgang des internen Logik-Blocks 21 unabhängig machen läßt.

Fig. 37 zeigt die räumliche Anordnung verschiedener Schaltungsblöcke auf der vorderen Fläche eines Halbleiterchips der integrierten Halbleiter-Logikschaltung IC gemäß der vorliegenden Erfindung.

Im mittleren Teil (dem mit der gestrichelten Linie l₀ umgebenen Bereich) des Halbleiterchips 300 ist der aus der CMOS-Schaltung (und zwar einer reinen CMOS- oder einer quasi- CMOS-Schaltung) aufgebaute interne Logik-Block 21 angeordnet. Im oberen Teil (dem mit der gestrichelten Linie l₁ umgebenen Bereich) des Halbleiterchips 300 sind die Vielzahl von Eingangs- Pegelumsetzern gemäß Fig. 31 (durch Dreiecke mit schraffiertem Innenfeld bezeichnet) sowie die Vielzahl von Ausgangs-Pegelumsetzern nach Fig. 34 (durch Dreiecke mit weißen Innenfeldern bezeichnet) abwechselnd angeordnet. In ähnlicher Weise sind jeweils im rechten Teil (dem mit der gestrichelten Linie l₂ umgebenen Bereich), im unteren Teil (dem mit der gestrichelten Linie l₃ umgebenen Bereich) und im linken Teil (dem mit der gestrichelten Linie l₄ umgebenen Teil) des Halbleiterchips 300 die Vielzahl von Eingangs- Pegelumsetzern nach Fig. 31 und die Vielzahl von Ausgangs- Pegelumsetzern nach Fig. 34 abwechselnd angeordnet.

Über dem oberen Teil l₁ sind Bondflächen für Eingänge (durch Quadrate mit dicken Linien angedeutet) entsprechend der Anzahl von Eingangs-Pegelumsetzern und Bondflächen für Ausgänge (durch Quadrate mit dünnen Linien angedeutet) entsprechend der Anzahl der Ausgangs-Pegelumsetzer angeordnet. Die Eingangsteile der Eingangs-Pegelumsetzer liegen den entsprechenden Eingangs-Bond-Flächen, die Ausgangsteile dagegen dem internen Logik-Block 21 gegenüber; entsprechend liegen die Eingangsteile der Ausgangspegelumsetzer dem internen Logik-Block 21 und ihre Ausgangsteile den entsprechenden Ausgangs-Bondflächen gegenüber.

Ähnlich wie im oberen Teil l₁ sind auch im rechten Teil l₂, im unteren Teil l₃ und im linken Teil l₄ eine Vielzahl von Eingangs- und Ausgangs-Bondflächen angeordnet, wobei auch die Eingangs- und Ausgangsteile der Eingangs- und Ausgangspegelumsetzer in diesen Teilen ähnlich wie in dem Teil l₁ angeordnet sind.

In mindestens einer der vier Ecken des Halbleiterchips 300 ist eine Bondfläche 30 zur Zuführung der Versorgungsspannung V_CC und in mindestens einer weiteren Ecke eine Bondfläche 31 zum Anschluß an das Erdpotential angeordnet.

Die hintere Fläche des Halbleiterchips mit der in Fig. 37 gezeigten räumlichen Anordnung steht mit der vorderen Fläche des Anschlußleiters LT eines metallischen Leiterrahmens LF nach Fig. 38 körperlich und elektrisch in dichtem Kontakt.

Gemäß Fig. 38 weist der Leiterrahmen LF dem rechten oberen Teil des Halbleiterchips 300 entsprechend Leiterabschnitte L₁ . . . L₁₆, einen Rahmenabschnitt L₀ sowie schraffierte Dammabschnitte LD auf. Tatsächlich sind die übrigen Teile entsprechend dem rechten und unteren Teil, dem linken unteren Teil und dem linken oberen Teil des Halbleiterchips ähnlich der obigen Struktur. Bei dem Leiterrahmen LF handelt es sich um ein bearbeitetes Metallblech mit einer Struktur, in der der Rahmenabschnitt L₀, die Leiterabschnitt L₁ . . . L₆₄ und der Anschlußleiter LT über die schraffierten Dammabschnitte miteinander verbunden sind.

Nachdem die hintere Fläche des Halbleiterchips 300 mit der vorderen Fläche des Anschlußleiter LT verbunden worden ist, werden die im folgenden beschriebenen Bonddrähte (beispielsweise Gold- oder Aluminiumdrähte) verdrahtet.

Unter Verwendung einer im Handel erhältlichen Drahtbondausrüstung wird die Versorgungs-Bondfläche 30 über einen Draht l₅ mit dem Leiterabschnitt L₃₄ elektrisch verbunden. Ferner wird die Eingangs-Bondfläche über einen Draht l₆ mit dem Leiterabschnitt L₉ elektrisch verbunden, die Ausgangs- Bondfläche über einen Draht l₇ mit dem Leiterabschnitt L₈, die Eingangs-Bondfläche über einen Draht l₈ mit dem Leiterabschnitt L₇, die Ausgangs-Bondfläche über einen Draht l₉ mit dem Leiterabschnitt L₆, die Eingangs-Bondfläche über einen Draht l₁₀ mit dem Leiterabschnitt l₅, und schließlich die Erdungs-Bondfläche 31 über einen Draht l₁₁ mit dem Anschlußleiter LT.

Nach Vervollständigung der obigen Verdrahtung werden der Leiterrahmen LT und der Halbleiterchip 300 in eine Metallform zur Kunstharzeinformung gegeben, woraufhin flüssiges Kunstharz in den Bereich innerhalb der Dammabschnitte LD des Leiterrahmens LF eingegossen wird. Diese Dammabschnitte LD verhindern, daß das Kunstharz nach außen fließt. Nach Aushärten des Kunstharzes wird die einheitliche Struktur aus dem Leiterrahmen LF, dem Halbleiterchip 300 und dem Kunstharz aus der Metallform entnommen. Durch eine Presse oder dergleichen werden sodann die Dammabschnitte LD entfernt, so daß die entsprechenden Leiterabschnitte L₁ . . . L₆₄ elektrisch isoliert sind.

Bei Bedarf werden die aus dem verfestigten Kunstharz herausragenden Leiterabschnitte L₁ . . . L₆₄ nach unten gebogen. Somit ist die in das Kunstharz 301 eingegossene integrierte Halbleiter-Logikschaltung IC fertig, wie sie in der schematischen Darstellung nach Fig. 39 gezeigt ist. Wie aus dieser Figur hervorgeht, ist diese Schaltung IC mit keinerlei speziellen Kühlrippen versehen, um von dem Halbleiterchip 300 erzeugte Wärme aus der eingeformten Struktur nach außen abzustrahlen. Wird eine solche Kühlrippe vorgesehen, so führt dies zu einer unerwünschten Erhöhung der Kosten der Schaltung IC.

Neben dem oben erwähnten Verfahren des Vergießens in Kunststoff sind auch Verfahren in Betracht gezogen worden, bei denen der Halbleiterchip durch Keramik-Einformung bzw. durch Verwendung eines Metallgehäuses abgedichtet wird. Im Hinblick auf die Kosten der Schaltung IC ist jedoch das Eingießen in Kunststoff am vorteilhaftesten.

In der integrierten Halbleiter-Logikschaltung IC nach dem in Fig. 37 bis 39 gezeigten Ausführungsbeispiel sind insgesamt 18 bis 50 Eingangs-Pegelumsetzer 201, 202 . . . 20n vorgesehen, die den Eingangspuffer 20 bilden, insgesamt 200 bis 1530 CMOS-Verkn 15914 00070 552 001000280000000200012000285911580300040 0002003448428 00004 15795üpfungsglieder 211, 212 . . . 21l, die den internen Logik-Block 21 bilden, und insgesamt 18 bis 50 Ausgangs-Pegelumsetzer 221, 222, . . . 22m, die den Ausgangspuffer bilden, so daß der Halbleiterchip 300 eine LSI- Halbleiterschaltung, d. h. eine integrierte Großschaltung, bildet. Aus den im folgenden genannten Gründen ist dennoch diese Schaltung IC mit Erfolg in die Struktur ohne Kühlrippen eingebaut worden.

Da der Leistungsverbrauch jedes der den internen Logik- Block 21 bildenden CMOS-Verknüpfungsglieder 211, 212, . . . 21l nur 0,039 mW beträgt, ist der Leistungsverbrauch des gesamten internen Logik-Blocks 21 mit 200 bis 1530 Verknüpfungsgliedern sehr niedrig und beträgt nur 7,8 bis 59,67 mW. Da die den Eingangspuffer 20 gemäß dem Ausführungsbeispiel nach Fig. 31 bildenden Eingangs-Pegelumsetzer 201, 202 . . . 20n eine große Anzahl von Bipolartransistoren umfassen, beträgt der Leistungsverbrauch pro Umsetzer 2,6 mW und der Leistungsverbrauch des gesamten Eingangspuffers 20 mit 18 bis 50 Umsetzern 46,8 bis 130 mW. Da ferner die den Ausgangspuffer 22 in dem Ausführungsbeispiel nach Fig. 34 bildenden Ausgangs-Pegelumsetzer 221, 222, . . . 22m ebenfalls eine große Anzahl von Bipolartransistoren aufweisen, beträgt der Leistungsverbrauch pro Umsetzer 3,8 mW und für den gesamten Ausgangspuffer 22 mit 18 bis 50 Umsetzern 68,4 bis 190 mW.

Aus den obigen Daten ergibt sich, daß bei der Schaltung IC, die aus dem Eingangspuffer 20 mit 18 Umsetzern, dem internen Logik-Block 21 mit 200 Verknüpfungsgliedern und dem Ausgangspuffer 22 mit 18 Umsetzern aufgebaut ist, 6,4% der Gesamtwärme in dem Mittelteil l₀ der vorderen Fläche der Halbleiterchips nach Fig. 37, 93,6% der Gesamtwärme dagegen in den Randteilen l₁ . . . l₄ erzeugt werden. Bei einer Schaltung IC, die aus einem Eingangspuffer 20 mit 50 Umsetzern, einem internen Logik-Block 21 mit 1530 Verknüpfungsgliedern und einem Ausgangspuffer 22 mit 50 Umsetzern aufgebaut ist, werden 15,8% der Gesamtwärme in dem Mittelteil l₀ der vorderen Fläche des Halbleiterchips nach Fig. 37, 84,2% der Gesamtwärme dagegen in den Randteilen l₁ . . . l₄ erzeugt.

Wie in Fig. 37 gezeigt, ist der interne Logik-Block 21, der nur die geringe Wärmemenge erzeugt, im Mittelteil l₀ des Chips angeordnet, während der Eingangspuffer 20 und der Ausgangspuffer 22, die die großen Wärmemengen erzeugen, in den Seitenteilen l₁ . . . l₄ des Chips angeordnet sind. Gemäß Fig. 38 werden daher die großen Wärmemengen von den Randteilen l₁ . . . l₄ über den Anschlußleiter LT und den Leiterabschnitt L₁ als Erdleitung aus der Schaltung IC entnommen (wobei insbesondere die Wärmeabfuhr über die Erdleitung einer Schalterplatte erfolgt, wenn die Schaltung IC auf einer solchen Leiterplatte eingebaut ist). Ferner kann die Ableitung dieser Wärme aus der Schaltung IC über die große Anzahl von Bonddrähten und Leiterabschnitten L₂ . . . L₆₄ erfolgen (insbesondere über die Signalleitungen und über die Versorgungsleitung der Leiterplatte, wenn die Schaltung IC auf einer solchen Leiterplatte installiert ist).

Die Berechnungen der Erfinder haben bestätigt, daß dann, wenn in Gegensatz zu dem oben beschriebenen Ausführungsbeispiel der Eingangspuffer 20 und der Ausgangspuffer 22, die die großen Wärmemengen erzeugen, im mittleren Teil l₀ des Chips und der interne Logik-Block 21 im Randbereich angeordnet sind, die großen Wärmemengen nicht ohne weiteres aus dem mittleren Teil l₀ der Schaltung IC abgeführt werden können.

Aus den oben beschriebenen Gründen ist es dagegen möglich geworden, die Schaltung IC des obigen Ausführungsbeispiels in eine Struktur ohne Kühlrippen einzubauen. Da ferner die Schaltung IC in Kunstharz eingebettet worden ist, sind die Kosten der Schaltung IC erheblich verringert worden.

Fig. 40 zeigt ein Blockschaltbild eines elektronischen Systems bei dem eine integrierte Halbleiter-Logikschaltung IC entsprechend dem Ausführungsbeispiel nach Fig. 37 bis 39 sowie weitere, mit TTL-Pegeln arbeitende integrierte Halbleiter-Logikschaltungen 401, 402 . . . 40n, 501 . . . 505 und 600 auf einer Leiterplatte installiert sind.

Gemäß Fig. 40 werden die Ausgangssignale der Schaltungen 401, 402 . . . 40n, die TTL-Pegel aufweisen, den Eingangsklemmen IN₁, IN₂ . . . IN_n der Schaltung IC zugeführt, deren Ausgangssignale an den Eingängen der Schaltungen 501 . . . 505 mit TTL-Eingangspegeln liegen.

Ferner sind der Ausgang OUT₂ der Schaltung IC und der Ausgang der Schaltung 600 zusammengeschaltet, so daß beide Schaltungen IC und 600 im Parallelbetrieb arbeiten.

Die in dem Eingangspuffer 20 und dem Ausgangspuffer 22 der Schaltung IC in großen Mengen erzeugte Wärme läßt sich über die Erdleitung, die Energieversorgungsleitung, die Signaleingangsleitung und die Signalausgangsleitung der Leiterplatte ableiten.

Wird das dem Ausgangspuffer 22 zuführende Aufsteuersignal EN auf den niedrigen Pegel gelegt, so gelangen die Ausgangsklemmen OUT₁, OUT₂ . . . OUT_n jeweils in den potentialmäßig schwebenden Zustand, und die Eingangspegel der Schaltungen 501, 502, 503 werden durch den Ausgangspegel der Schaltung 600 bestimmt.

Ferner wird eine hohe Geschwindigkeit an der Schnittstelle zwischen dem Eingangspuffer 20 und den Schaltungen 401, 402 . . . 40n erzielt, an der Schnittstelle zwischen dem internen Logik-Block 21 und dem Eingangspuffer 20; an der Schnittstelle zwischen dem Ausgangspuffer 22 und dem internen Logik-Block 21; und an der Schnittstelle zwischen den Schaltungen 501 . . . 505 und dem Ausgangspuffer 22.

Aus den nachstehend angegebenen Gründen sind die oben beschriebenen Ausführungsbeispiele in der Lage günstige Effekte zu erzielen:

(1) Die Ausgangstransistoren zum Aufladen bzw. Entladen der Ausgangskapazität C_s eines Eingangs-Pegelumsetzers 201 werden von Bipolartransistoren gebildet. Daher lassen sich die Ausbreitungs-Laufzeiten des Eingangs-Pegelumsetzers und deren Abhängigkeiten von der Ausgangskapazität aufgrund der Tatsache verringern, daß der Bipolartransistor, obwohl er eine geringere Gerätegröße aufweist als ein MOSFET, einen kleineren Ausgangswiderstand und eine höhere Stromverstärkung aufweist, so daß er einen hohen Lade- bzw. Entladestrom erzeugen kann.
(2) In dem Eingangs-Pegelumsetzer 201 liegt zwischen Basis und Kollektor eines in seinem Sättigungsbereich betriebenen Bipolartransistors eine Schottky-Sperrschichtdiode zur Durchführung eines Majoritätsträger-Vorgangs. Daher läßt sich die Injektion von Minoritätsträgern aus der Kollektorschicht in die Basisschicht reduzieren, so daß die Speicherzeit des Bipolartransistors verkürzt wird.
(3) Bei einem Eingangs-Pegelumsetzer 201 nach einem bevorzugten Ausführungsbeispiel wird das Basis- oder Kollektorsignal des Treibertransistors Q₂ der Basis eines ladenden Ausgangs-Bipolartransistors Q₃ über einen MOS-Puffer zugeführt, der eine hohe Eingangsimpedanz und eine Spannungsverstärkungsfunktion aufweist. Dadurch wird die Arbeitsgeschwindigkeit des Ausgangstransistors Q₃ wegen der hohen Eingangsimpedanz und der Spannungsverstärkungsfunktion des MOS- Puffers erhöht.
(4) Bei dem Eingangs-Pegelumsetzer 201 gemäß einem bevorzugten Ausführungsbeispiel sind zwischen eine Eingangsklemme IN₁ und den Treibertransistor Q₂ ein Emitter-Folger- PNP-Transistor Q₄ und eine Diode D₂ mit PN-Übergang eingeschaltet. Auf diese Weise läßt sich die Eingangs-Schwellenspannung des Eingangs-Pegelumsetzers 201 in geeigneter Weise einstellen. Da ferner die Eingangsimpedanz des PNP-Transistors Q₄ an dessen Basis aufgrund seiner Stromverstärkungsfunktion erhöht ist, läßt sich der Einfluß der Ausgangsimpedanz einer TTL-Pegel-Signalquelle auf die Eingangsklemme IN₁ reduzieren.
(5) Ausgangstransistoren zur Auf- bzw. Entladung der Ausgangslastkapazität C_x eines Ausgangs-Pegelumsetzers 221 werden von Bipolartransistoren gebildet. Daher lassen sich die Ausbreitungs- Laufzeiten des Ausgangs-Pegelumsetzers und deren Abhängigkeiten von der Ausgangskapazität aufgrund der Tatsache herabsetzen, daß der Bipolartransistor - obwohl er eine geringere Gerätegröße aufweist als ein MOSFET - einen geringeren Ausgangswiderstand und eine höhere Stromverstärkung aufweist, so daß er in der Lage ist, einen großen Lade- bzw. Entladestrom zu erzeugen.
(6) In dem Ausgangs-Pegelumsetzer 221 ist zwischen Basis und Kollektor eines in seinem Sättigungsbereich betriebenen Bipolartransistor eine Schottky-Sperrschichtdiode zur Durchführung eines Majoritätsträger-Vorgangs eingeschaltet. Daher läßt sich die Injektion von Minoritätsträgern aus der Kollektor- in die Basisschicht reduzieren, so daß die Speicherzeit des Bipolartransistors verkürzt werden kann.
(7) In einem Ausgangs-Pegelumsetzer 211 entsprechend einem bevorzugten Ausführungsbeispiel liegt zwischen dem Ausgang des internen Logik-Blocks 21 und der Basis eines Treibertransistors Q₁₁ eine MOS-Schaltung mit hoher Eingangsimpedanz. Dadurch läßt sich der von der Gate-Elektrode des MOSFETs dieser MOS-Schaltung zum Ausgang des internen Logik-Blocks 21 fließende Strom auf einen vernachlässigbaren Wert verringern. Dadurch wird wiederum verhindert, daß die Integrationsdichte der Ausgangsschaltung des internen Logik-Blocks 21 und die Schaltgeschwindigkeit absinken.
(8) In dem Ausgangs-Pegelumsetzer 221 gemäß einem bevorzugten Ausführungsbeispiel ist die MOS-Schaltung mit hoher Eingangsimpedanz mit der Funktion einer logischen Verarbeitung einer Vielzahl von Ausgangssignalen des internen Logik- Blocks 21 versehen. Dadurch kann die Konstruktionsfreiheit einer integrierten Halbleiter-Logikschaltung IC des Master- Slice- oder des Gate-Array-Typs erhöht werden.
(9) In dem Ausgangs-Pegelumsetzer 221 gemäß einem bevorzugten Ausführungsbeispiel ist eine Steuerschaltung vorgesehen, die auf der Basis eines Aufsteuersignals EN eine Ausgangsklemme OUT₁ in einen potentialmäßig schwebenden Zustand steuert. Daher läßt sich dann, wenn diese Ausgangsklemme OUT₁ sowie die Ausgangsklemme einer weiteren Logikschaltung zusammengeschaltet sind, der Pegel der gemeinsamen Ausgangsklemme entsprechend dem Ausgang der weiteren Logikschaltung einstellen.
(10) In einem bevorzugten Ausführungsbeispiel ist der interne Logik-Block 21 der als reine CMOS-Schaltung oder als Quasi-CMOS-Schaltung ausgeführt ist und daher einen verringerten Leistungsbedarf aufweist, im mittleren Teil an der vorderen Fläche eines Halbleiterchips angeordnet, während die Eingangs-Pegelumsetzer 201 . . . und die Ausgangspegelumsetzer 221 . . . , die jeweils eine Vielzahl von Bipolartransistoren und hohen Leistungsverbrauch aufweisen, in den Randteilen der vorderen Fläche des Halbleiterchips angeordnet sind. Dies erleichtert die Wärmeabfuhr. Dadurch ist es möglich geworden, die integrierte Halbleiter-Logikschaltung IC in eine Struktur ohne Kühlrippen einzubauen und ihre Kosten herabzudrücken.
(11) Gemäß einem bevorzugten Ausführungsbeispiel ist die integrierte Halbleiter-Logikschaltung IC in eine Kunstharzstruktur eingebaut, was eine weitere Herabsetzung der Kosten ermöglicht hat.
(12) Ferner ist die Eingangsklemme IN₁ des Eingangs- Pegelumsetzers 201 nicht an die Gate-Elektrode eines MOSFETs sondern an die Kathode der Schottky-Sperrschichtdiode D₁ oder die Basis des PNP-Transistors Q₄ angeschlossen. Daher ist es möglich geworden, die Spannungsfestigkeit gegen an der Eingangsklemme IN₁ auftretende Spannungsspitzen zu erhöhen.

Im vorstehenden ist die Erfindung in Zusammenhang mit bestimmten Ausführungsbeispielen konkret beschrieben worden; die Erfindung beschränkt sich jedoch nicht auf diese Ausführungsbeispiele, sondern kann auf verschiedene Art modifiziert abgeändert werden.

Beispielsweise kann die Anordnung nach Fig. 6 auch so getroffen sein, daß die Pegelumsetzer 201, 202 . . . 20n des Eingangspuffers 20 eine ECC-CMOS-Pegelumsetzung bewirken, während die Pegelumsetzer 221, 222 . . . 22m des Ausgangspuffers 22 eine CMOS-ECL-Pegelumsetzung bewirken. Zu diesem Zweck können der Eingangspuffer 20, der interne Logik-Block 21 und der Ausgangspuffer 22 mit dem Erdpegel und einer negativen Versorgungsspannung -VEE betrieben werden. In ähnlicher Weise kann die Anordnung nach Fig. 6 auch so getroffen sein, daß die Pegelumsetzer 201, 202 . . . 20n des Eingangspuffers 20 eine i²L-CMOS-Pegelumsetzung bewirken, während die Pegelumsetzer 221, 222 . . . 22m des Ausgangspuffers 22 eine CMOS-i²L-Pegelumsetzung ausführen.

Ferner können bei den Ausführungsbeispielen nach Fig. 14 bis 21, 23 bis 26, 29 und 30 auch der Emitter-Folger- PNP-Transistor Q₄ und die Diode D₂ mit PN-Übergang nach Fig. 31 zugeschaltet sein.

Der Grund, aus dem der Nenner L in dem Verhältnis W/L des MOSFETs mit 3 angegeben ist, besteht darin, daß die Kanallänge des MOSFETs mit 3 µm angenommen worden ist. Aufgrund von Verbesserungen in der Fotolithographie wird die Kanallänge gegenwärtig auf 2 µm, 1,5 µm, 1 µm oder sogar weniger verfeinert, so daß der Nenner L des Verhältnisses W/L entsprechend kleiner wird.

Mit der Verfeinerung reduzieren sich auch die Größen der Bipolartransistoren immer mehr, woraus Änderungen in den Werten der Widerstände innerhalb der Schaltungen nötig werden.

Das Verfahren zur Herausführung der großen Anzahl von Leitungen L₁ . . . L₆₄ aus dem Kunstharz-Formkörper 301 ist auch nicht auf das Ausführungsbeispiel nach Fig. 39 beschränkt. Zur Verringerung der Größe des Leiterrahmens LT und der Schaltung IC sowie zur Erzielung einer höheren Packungsdichte auf der Leiterplatte ist es zweckmäßiger, die äußere Form des Kunstharzkörpers 301 im wesentlichen quadratisch statt länglich zu machen, wobei dann an allen vier Seiten eine große Anzahl der Leitungen L₁ . . . L₆₄ herausgeführt wird.

Beispielsweise können bei Bedarf auf dem Halbleiterchip nicht nur der Eingangspuffer 20, der interne Logik- Block 21 und der Ausgangspuffer 22 angeordnet sein, sondern auch eine bipolare Analog-Schaltung, eine MOS-Analogschaltung, eine P-Kanal-MOS- oder N-Kanal-MOS-i²L-Logikschaltung und/oder eine ECL-Schaltung.

Claims

1. Integrierte Halbleiterschaltung mit einem Halbleiterchip (300) mit einer Hauptfläche, auf der Hauptfläche ausgebildeten externen Anschlußflächen, einem internen Logikblock (21) auf der Hauptfläche mit einer Anzahl logischer Gatter (211-214, 21(l-1), 21l) mit p- und n-Kanal-MOSFETs, und mit
einer Eingangsschaltung (201, 202, 20n) auf der Hauptfläche, deren Eingänge mit den externen Anschlußflächen und deren Ausgänge mit den Eingängen des internen Logikblocks verbunden sind,
dadurch gekennzeichnet, daß
die Eingangsschaltung (201, 202, 20n) bipolare Transistoren (Q₁; Q₃) aufweist, die mit den Eingängen des internen Logikblockes (21) verbunden sind, daß
mindestens eines der genannten logischen Gatter (211-214, 21(l-1), 21l) mindestens einen Bipolartransistor (Q₁, Q₂) aufweist, daß
eine Anzahl von Zuleitungen mit den externen Anschlußflächen elektrisch verbunden ist, und daß
der Halbleiterchip (300) und Teile der Zuleitungen in einem Kunstharzelement (301) eingegossen sind.

2. Integrierte Halbleiterschaltung mit einem Halbleiterchip (300) mit einer Hauptfläche, auf der Hauptfläche ausgebildeten externen Anschlußflächen, einem internen Logikblock (21) auf der Hauptfläche mit einer Anzahl logischer Gatter (211-214, 21(l-1), 21l) mit p- und p-Kanal-MOSFETs, und mit
einer Ausgangsschaltung (221, 222, 22m) auf der Hauptfläche, deren Eingänge mit dem internen Logikblock und deren Ausgänge mit den externen Anschlußflächen verbunden sind, dadurch gekennzeichnet, daß
die Ausgangsschaltung (221, 222, 22m) bipolare Transistoren (Q₁₀, Q₁₂) aufweist, die mit den externen Anschlußflächen verbunden sind, daß mindestens eines der genannten logischen Gatter (211-214, 21(l-1), 21l) mindestens einen Bipolartransistor (Q₁, Q₂) aufweist, daß
eine Anzahl von Zuleitungen mit den externen Anschlußflächen elektrisch verbunden ist, und daß
der Halbleiterchip (300) und Teile der Zuleitungen in einem Kunstharzelement (301) eingegossen sind.

3. Integrierte Halbleiterschaltung mit einem Halbleiterchip (300) mit einer Hauptfläche, auf der Hauptfläche ausgebildeten externen Anschlußflächen, einem internen Logikblock (21) auf der Hauptfläche mit einer Anzahl logischer Gatter (211-214, 21(l-1), 21l) mit p- und n-Kanal-MOSFETs,
einer Eingangsschaltung (201, 202, 20n) auf der Hauptfläche, deren Eingänge mit den externen Anschlußflächen und deren Ausgänge mit den Eingängen des internen Logikblocks verbunden sind, und mit
einer Ausgangsschaltung (221, 222, 22m) auf der Hauptfläche, deren Eingänge mit dem internen Logikblock und deren Ausgänge mit den externen Anschlußflächen verbunden sind,
dadurch gekennzeichnet, daß
die Eingangsschaltung (201, 202, 20n) bipolare Transistoren (Q₁; Q₃) aufweist, die mit den Eingängen des internen Logikblockes (21) verbunden sind, daß
die Ausgangsschaltung (221, 222, 22m) bipolare Transistoren (Q₁₀; Q₁₂) aufweist, die mit den externen Anschlußflächen verbunden sind, daß
mindestens eines der genannten logischen Gatter (211-214, 21(l-1), 21l) mindestens einen Bipolartransistor (Q₁, Q₂) aufweist, daß
eine Anzahl von Zuleitungen mit den externen Anschlußflächen elektrisch verbunden ist, und daß
der Halbleiterchip (300) und Teile der Zuleitungen in einem Kunstharzelement (301) eingegossen sind.

4. Schaltung nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß die Eingangsschaltung (201, 202, 20n) eine Ansteuerschaltung mit MOSFETs aufweist, wobei der Ausgang der Ansteuerschaltung mit der Basis eines der bipolaren Transistoren (Q₃) verbunden ist.

7. Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß jedes der genannten mindestens einen logischen Gatter des internen Logikblockes (21) einen weiteren bipolaren Transistor aufweist, so daß das logische Gatter eine Eingangsstufe mit p- und n-Kanal- MOSFETs und eine Ausgangsstufe mit bipolaren Ausgangstransistoren enthält.

5. Schaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Ausgangsschaltung (221, 222, 22m) einen MOS-Schaltkreis aufweist, dessen Ausgang mit der Basis eines der bipolaren Transistoren (Q₁₂) verbunden ist.

6. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der interne Logikblock (21) in einem zentralen Bereich des Halbleiterchips (300) angeordnet ist, daß die externen Anschlußflächen zwischen dem internen Logikblock und dem Rand des Halbleiterchips angeordnet sind, und daß sich die Eingangs- und Ausgangsschaltungen (201, 202, 20n; 221, 222, 22m) zwischen den externen Anschlußflächen und dem internen Logikblock befinden.

8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Bipolartransistoren (Q₁, Q₂) vom NPN-Typ sind.