DE10301693B4 - MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang - Google Patents
MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang Download PDFInfo
- Publication number
- DE10301693B4 DE10301693B4 DE10301693A DE10301693A DE10301693B4 DE 10301693 B4 DE10301693 B4 DE 10301693B4 DE 10301693 A DE10301693 A DE 10301693A DE 10301693 A DE10301693 A DE 10301693A DE 10301693 B4 DE10301693 B4 DE 10301693B4
- Authority
- DE
- Germany
- Prior art keywords
- mos transistor
- zener diode
- integrated
- mosfet circuit
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 4
- 239000000969 carrier Substances 0.000 claims 1
- 238000001465 metallisation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
- H03K17/164—Soft switching using parallel switching arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Integrierte
MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen
bei einem Abschaltvorgang, bei dem der durch die Schaltung fließende Strom
auf Null abfällt,
umfassend:
– einen in einem Halbleiterkörper (1) integrierten ersten MOS-Transistor (T1) mit einer ersten Anzahl von Zellen,
– einen im Halbleiterkörper (1) integrierten zweiten MOS-Transistor (T2) mit einer zweiten Anzahl von Zellen, wobei die zweite Anzahl kleiner als die erste Anzahl ist und der zweite MOS-Transistor (T2) mit seiner Source-Drain-Strecke parallel zur Source-Drain-Strecke des ersten MOS-Transistors (T1) zwischen einer Spannungsquelle (+U) und Bezugspotential vorgesehen ist, und
– ein als Zener-Diode ausgebildetes Konstantspannungselement (Z1) zwischen dem Gate des ersten MOS-Transistors (T1) und dem Gate des zweiten MOS-Transistors (T2),
dadurch gekennzeichnet,
dass die Zener-Diode (Z1) durch eine polykristalline Schicht (13) auf der Polysilizium-Gate-Ebene der MOSFET-Schaltung und eine in der polykristallinen Schicht (13) vorgesehene Zone (14) mit gegenüber dem Leitungstyp der Schicht (13) entgegengesetztem Leitungstyp gebildet ist.
– einen in einem Halbleiterkörper (1) integrierten ersten MOS-Transistor (T1) mit einer ersten Anzahl von Zellen,
– einen im Halbleiterkörper (1) integrierten zweiten MOS-Transistor (T2) mit einer zweiten Anzahl von Zellen, wobei die zweite Anzahl kleiner als die erste Anzahl ist und der zweite MOS-Transistor (T2) mit seiner Source-Drain-Strecke parallel zur Source-Drain-Strecke des ersten MOS-Transistors (T1) zwischen einer Spannungsquelle (+U) und Bezugspotential vorgesehen ist, und
– ein als Zener-Diode ausgebildetes Konstantspannungselement (Z1) zwischen dem Gate des ersten MOS-Transistors (T1) und dem Gate des zweiten MOS-Transistors (T2),
dadurch gekennzeichnet,
dass die Zener-Diode (Z1) durch eine polykristalline Schicht (13) auf der Polysilizium-Gate-Ebene der MOSFET-Schaltung und eine in der polykristallinen Schicht (13) vorgesehene Zone (14) mit gegenüber dem Leitungstyp der Schicht (13) entgegengesetztem Leitungstyp gebildet ist.
Description
- Die vorliegende Erfindung betrifft eine MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang, bei dem der durch die Schaltung fließende Strom auf Null abfällt, nach dem Oberbegriff des Patentanspruchs 1.
- Bei SMPS's (SMPS = Switched Mode Power Semiconductor bzw. Schaltnetzgerät) mit MOSFETs entstehen bei deren Abschalten hochfrequente Ausgangsschwingungen, welche Störungen hervorrufen und so das Störspektrum negativ beeinflussen. Dies gilt insbesondere für SMPS's, die als MOSFETs Kompensationsbauelemente, nämlich so genannte CoolMOS-FET's einsetzen.
- Gegenüber SMPS's mit CoolMOS-FET's zeichnen sich entsprechende Schaltungen mit IGBT's durch ein störungsärmeres Schaltverhalten aus, bei dem wesentlich weniger hochfrequente Ausgangsschwingungen beim Abschalten entstehen.
-
4 zeigt einen MOSFET T, der mit seiner Source-Gate-Strecke und einer Last L in Reihe zwischen einer Spannungsquelle +U und einem Bezugspotential liegt und an seinem Gate G angesteuert ist. Wird dieser MOSFET T in einem Zeitpunkt t0 abgeschaltet, so fällt ein Strom I durch den MOSFET steil ab, während eine Ausgangsspannung Uout plötzlich ansteigt und speziell bei einem CoolMOS-FET hochfrequente Ausgangsschwingungen zeigt, wie dies in5 dargestellt ist. - Demgegenüber liefert beim Abschalten ein IGBT, der anstelle des MOSFETs T verwendet wird, einen so genannten Tailstrom Itail, der den Abfall des Stromes I nach Abschalten im Zeitpunkt t0 verzögert und so Ausgangsschwingungen der Ausgangs spannung Uout dämpft, so dass das Störspektrum im Vergleich zu einem CoolMOS-FET weniger negativ beeinflusst wird (vgl.
6 ). - Im einzelnen ist aus der
DE 199 32 944 A1 eine MOSFET-Schaltung der eingangs genannten Art, also mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang, bekannt. Diese Schaltung umfasst einen ersten MOS-Transistor mit einer ersten Anzahl von Zellen und einen zweiten MOS-Transistor mit einer zweiten Anzahl von Zellen, wobei die zweite Anzahl kleiner als die ersten Anzahl ist und der zweite MOS-Transistor mit seiner Source-Drain-Strecke parallel zur Source-Drain-Strecke des ersten MOS-Transistors zwischen einer Spannungsquelle und Bezugspotential vorgesehen ist. Außerdem liegt als Konstantspannungselement eine MOS-Diode zwischen dem Gate des ersten MOS-Transistors und dem Gate des zweiten MOS-Transistors. - Aufgabe der vorliegenden Erfindung ist es, eine MOSFET-Schaltung insbesondere für ein Schaltnetzgerät zu schaffen, welche sich bei einem Abschaltvorgang durch reduzierte Ausgangsspannungs-Schwingungen auszeichnet, was auch dann gelten soll, wenn für die MOSFET-Schaltung CoolMOS-FET's eingesetzt werden.
- Diese Aufgabe wird erfindungsgemäß durch eine MOSFET-Schaltung mit dem Merkmalen des Patentanspruchs 1 gelöst.
- Parallel zur Zener-Diode kann ein erster Widerstand vorgesehen sein, so dass eine Parallelschaltung der Zener-Diode mit dem ersten Widerstand vorliegt.
- In Reihe zu der Parallelschaltung aus dem Konstantspannungsglied bzw. der Zener-Diode und dem ersten Widerstand kann ein zweiter Widerstand angeordnet sein.
- In vorteilhafter Weise können die Zener-Diode und der erste Widerstand miteinander integriert sein. Dies geschieht beispielsweise dadurch, dass die Zener-Diode und der erste Widerstand durch die hochdotierte polykristalline Schicht des einen Leitungstyps und die mit dieser in Kontakt stehende polykristalline Schicht des anderen Leitungstyps gebildet sind. Die polykristalline Schicht des anderen Leitungstyps kann dabei auf der Polysilizium-Gate-Ebene der MOSFET-Schaltung liegen.
- Für den zweiten Widerstand kann ebenfalls polykristallines Silizium auf der Polysilizium-Gate-Ebene verwendet werden.
- Der erste und der zweite MOS-Transistor können in vorteilhafter Weise in einen Chip bzw. Halbleiterkörper integriert sein. Für den Halbleiterkörper kann Silizium, Siliziumcarbid, Verbindungshalbleiter oder ein anderes geeignetes Halbleitermaterial herangezogen werden.
- Die Dotierungskonzentration in der die Zener-Diode und den ersten Widerstand bildenden hochdotierten polykristallinen Schicht sowie in der polykristallinen Schicht des anderen Leitungstyps sollte nicht höher als 1019 Ladungsträger cm–3 sein, um auf jeden Fall einen Kurzschluss zu vermeiden.
- Die erfindungsgemäße MOSFET-Schaltung wird in besonders vorteilhafter Weise mit CoolMOS-FET's realisiert, da in diesen sich die Reduktion der Ausgangsspannungen besonders vorteilhaft auswirkt.
- Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
-
1 ein schematisches Schaltbild der erfindungsgemäßen MOSFET-Schaltung, -
2 den Verlauf der Strom/Spannungskennlinie einer Zener-Diode bei der erfindungsgemäßen MOSFET-Schaltung, -
3 eine schematische Schnittdarstellung durch zwei Transistorzellen mit einer Realisierungsmöglichkeit für eine Zener-Diode, -
4 ein schematisches Schaltbild mit einem CoolMOS-FET, -
5 ein Diagramm zur Erläuterung des Abschaltverhaltens bei einem MOSFET und -
6 ein Diagramm zur Erläuterung des Abschaltverhaltens bei einem IGBT. - Die
4 bis6 sind bereits eingangs erläutert worden. - In den Figuren werden für einander entsprechende Bauteile jeweils die gleichen Bezugszeichen verwendet.
-
1 zeigt ein Ausführungsbeispiel der erfindungsgemäßen MOSFET-Schaltung mit einem ersten, "größeren" MOS-Transistor T1 und einem zweiten, "kleineren" MOS-Transistor T2. Unter "größer" bzw. "kleiner" ist dabei zu verstehen, dass der erste MOS-Transistor T1 mehr Zellen als der zweite MOS-Transistor T2 hat. Dabei kann der erste MOS-Transistor T1 beispielsweise um einen Faktor 10 mehr Zellen als der zweite MOS-Transistor T2 aufweisen. Es ist aber auch möglich, für diesen Faktor nur den Wert 2 oder weniger bzw. einen Wert über 10 vorzusehen. Beispielsweise kann der Transistor T1 1.000 Zellen haben. Dann kann der Transistor T2 mit etwa 100 Zellen versehen werden. - Die beiden MOS-Transistoren T1 und T2 liegen mit ihren Source-Drain-Strecken parallel zueinander zwischen einer Spannungsquelle +U und einem Bezugspotential bzw. Masse. Zwischen der Parallelschaltung der beiden Transistoren T1 und T2 und der Spannungsquelle +U kann noch eine Last L vorgesehen sein.
- Ein Steueranschluss St ist mit Gate des ersten MOS-Transistors T1 verbunden und über einen Widerstand R1 und die Parallelschaltung einer Zener-Diode Z1 mit einem Widerstand R2 an Gate des zweiten MOS-Transistors T2 angeschlossen. Der Widerstand R1 kann einen sehr niedrigen Widerstandswert haben und gegebenenfalls auch entfallen. Dann liegt lediglich die Parallelschaltung aus der Zener-Diode Z1 und dem Widerstand R2 zwischen dem Steueranschluss St und Gate des MOS-Transistors T2.
- Bei den MOS-Transistoren T1 und T2 handelt es sich beispielsweise um n-Kanal-MOS-Transistoren, die insbesondere vorzugsweise in Kompensationstechnik ausgeführt sind. Es werden also in bevorzugter Weise hier CoolMOS-Transistoren eingesetzt.
- Sind die beiden Transistoren T1 und T2 beide leitend, so fließt ein Strom I von der Spannungsquelle +U über die Last L und die Parallelschaltungen der beiden Transistoren T1 und T2 nach Bezugspotential. Das Einschalten dieser beiden Transistoren T1 und T2 erfolgt dabei durch Anlegen eines entsprechenden Signals an den Steueranschluss St praktisch gleichzeitig.
- Werden dann in einem Zeitpunkt t0 die beiden Transistoren T1 und T2 in einem Zeitpunkt t0 abgeschaltet, so verzögert sich der Gatespannungsabfall am Transistor T2 um eine gewisse Zeitdauer bis nach dem Gatespannungsabfall am Transistor T1, da am Gate des Transistors T2 noch kurzzeitig die Zener-Spannung der Zener-Diode Z1 anliegt. Dies bedeutet, dass das Abschalten des Transistors T2 gegenüber dem Abschalten des Transistors T1 verzögert ist. Damit fließt ein "Tailstrom" noch kurzzeitig weiter, so dass für die MOSFET-Schaltung der
1 ein Abschaltverhalten entsprechend6 für einen IGBT vorliegt. - Anstelle der Zener-Diode Z1 kann auch ein anderes Konstantspannungselement eingesetzt werden, sofern dieses eine Kennlinie aufweist, wie diese beispielsweise in
2 für den Strom i in Abhängigkeit von der Spannung u über der Zener-Diode Z1 dargestellt ist. - Die beiden Transistoren T1 und T2 werden zweckmäßigerweise in einem Halbleiterkörper bzw. auf einem Chip integriert. Dann ist es vorteilhaft, auch den Widerstand R1, den Widerstand R2 und die Zener-Diode Z1 in dem gleichen Halbleiterkörper bzw. Chip zu integrieren.
- Ein Ausführungsbeispiel hierfür ist in
3 gezeigt. Es sei hierzu angemerkt, dass die angegebenen Leitungstypen jeweils umgekehrt sein können. Ebenso kann anstelle von Silizium, wie bereits oben erwähnt wurde, auch ein anderes geeignetes Halbleitermaterial verwendet werden. - In einem Siliziumkörper
1 mit einer n+-leitenden Schicht2 und einer n-leitenden Schicht3 befinden sich p-leitende Bodygebiete4 ,5 , in die jeweils n+-leitende Sourcezonen6 ,7 und p+-leitende Body-Anschlussgebiete8 ,9 eingelagert sind. Source-Metallisierungen10 ,11 aus beispielsweise Aluminium sind mit der Sourcezone6 und über das Body-Anschlussgebiet8 mit dem Bodygebiet4 bzw. mit der Sourcezone7 und über das Body-Anschlussgebiet9 mit dem Bodygebiet5 verbunden. - Die Metallisierungen
10 ,11 befinden sich im Wesentlichen auf einer Isolierschicht12 aus beispielsweise Siliziumdioxid, in die Gateelektroden13 aus n+-dotiertem polykristallinem Silizium eingelagert sind. Eine dieser Elektroden13 kann einen p+-dotierten polykristallinen Bereich14 aufweisen, der so eine p+/n+-Diode mit zenerartigem Verhalten, also die Zener-Diode Z1 bildet. Der pn-Übergang zwischen dem Bereich14 und dem Bereich13 stellt dabei den Widerstand R2 dar. - Die durch die Bereiche
13 ,14 gebildete Zener-Diode mit Widerstand R2 ist mit einer Metallisierung15 versehen. - Die Metallisierungen
10 ,11 sind über erste Kontaktlöcher KL1 in die Isolierschicht12 eingebracht, während die Metallisierung15 über zweite Kontaktlöcher KL2 in der Isolierschicht12 zu dem Bereich14 führt. - In die Schicht
3 können noch p-dotierte Kompensationsgebiete16 eingebettet sein, die für Ladungskompensation in der Driftstrecke der Transistoren sorgen und floatend oder nicht-floatend sein können. - In
3 sind zwei Zellen eines Transistors T1 bzw. T2 gezeigt. Jeder dieser Transistoren kann eine Vielzahl von solchen Zellen aufweisen, wobei Zener-Dioden (vgl. Bezugszeichen15 ,14 ) lediglich in die Zellen des Transistors T2 eingebaut sind. - Da die MOS-Transistoren T1 und T2 jeweils Zellen mit gleichem Aufbau, beispielsweise entsprechend dem Schema der
3 haben, können die MOS-Transistoren T1 und T2 ohne weiteres in einen einzigen Halbleiterkörper integriert werden. - Der Widerstand R1 kann ohne weiteres durch polykristallines Silizium auf der Isolierschicht
11 realisiert werden. -
- T1, T2
- MOS-Transistor
- R1, R2
- Widerstand
- Z1
- Zener-Diode
- St
- Steueranschluss
- U, u
- Spannung
- I, i
- Strom
- L
- Last
- Uout
- Ausgangsspannung
- t0
- Zeitpunkt
- Itail
- Tail-Strom
- 1
- Halbleiterkörper
- 2
- Halbleiterschicht
- 3
- Halbleiterschicht
- 4, 5
- Bodygebiet
- 6, 7
- Sourcezone
- 8, 9
- Body-Anschlussgebiet
- 10, 11
- Source-Metallisierung
- 12
- Isolierschicht
- 13
- Gateelektrode
- 14
- p+-leitender Bereich
- 15
- Metallisierung
- KL1, KL2
- Kontaktloch
- G
- Gate
- T
- Transistor
Claims (3)
- Integrierte MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang, bei dem der durch die Schaltung fließende Strom auf Null abfällt, umfassend: – einen in einem Halbleiterkörper (
1 ) integrierten ersten MOS-Transistor (T1) mit einer ersten Anzahl von Zellen, – einen im Halbleiterkörper (1 ) integrierten zweiten MOS-Transistor (T2) mit einer zweiten Anzahl von Zellen, wobei die zweite Anzahl kleiner als die erste Anzahl ist und der zweite MOS-Transistor (T2) mit seiner Source-Drain-Strecke parallel zur Source-Drain-Strecke des ersten MOS-Transistors (T1) zwischen einer Spannungsquelle (+U) und Bezugspotential vorgesehen ist, und – ein als Zener-Diode ausgebildetes Konstantspannungselement (Z1) zwischen dem Gate des ersten MOS-Transistors (T1) und dem Gate des zweiten MOS-Transistors (T2), dadurch gekennzeichnet, dass die Zener-Diode (Z1) durch eine polykristalline Schicht (13 ) auf der Polysilizium-Gate-Ebene der MOSFET-Schaltung und eine in der polykristallinen Schicht (13 ) vorgesehene Zone (14 ) mit gegenüber dem Leitungstyp der Schicht (13 ) entgegengesetztem Leitungstyp gebildet ist. - Integrierte MOSFET-Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass ein zur Zener-Diode (Z1) parallel liegender Widerstand (R2) durch den pn-Übergang zwischen der polykristallinen Schicht (
13 ) und der Zone (14 ) gebildet ist. - Integrierte MOSFET-Schaltung nach Anspruch 1 und 2, dadurch gekennzeichnet, dass die Dotierungskonzentration der Zone (
14 ) unterhalb 1019 Ladungsträger cm–3 liegt.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10301693A DE10301693B4 (de) | 2003-01-17 | 2003-01-17 | MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang |
US10/757,974 US7492208B2 (en) | 2003-01-17 | 2004-01-15 | MOSFET circuit having reduced output voltage oscillations during a switch-off operation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10301693A DE10301693B4 (de) | 2003-01-17 | 2003-01-17 | MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10301693A1 DE10301693A1 (de) | 2004-08-05 |
DE10301693B4 true DE10301693B4 (de) | 2006-08-24 |
Family
ID=32667647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10301693A Expired - Fee Related DE10301693B4 (de) | 2003-01-17 | 2003-01-17 | MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang |
Country Status (2)
Country | Link |
---|---|
US (1) | US7492208B2 (de) |
DE (1) | DE10301693B4 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060226820A1 (en) * | 2005-03-10 | 2006-10-12 | Thomas Farkas | Overcurrent protection for power converters |
DE102007013824B4 (de) * | 2006-03-22 | 2013-10-24 | Denso Corporation | Schaltkreis mit einem Transistor |
US7884444B2 (en) * | 2008-07-22 | 2011-02-08 | Infineon Technologies Ag | Semiconductor device including a transformer on chip |
US8735992B2 (en) * | 2010-02-18 | 2014-05-27 | Vishay-Siliconix | Power switch with active snubber |
US20140103897A1 (en) * | 2012-10-17 | 2014-04-17 | Qualcomm Incorporated | Glitch suppression in dc-to-dc power conversion |
JP5741605B2 (ja) * | 2013-02-04 | 2015-07-01 | 株式会社デンソー | 電子装置 |
US9425691B1 (en) * | 2015-06-17 | 2016-08-23 | Cypress Semiconductor Corporation | Low thermal design for DC-DC converter |
JP2018107494A (ja) * | 2016-12-22 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置及びインバータシステム |
CN113661656A (zh) * | 2019-04-09 | 2021-11-16 | 三菱电机株式会社 | 电力用半导体元件的驱动电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61251227A (ja) * | 1985-04-26 | 1986-11-08 | Mitsubishi Electric Corp | 電界効果型トランジスタの駆動回路 |
JPH0653800A (ja) * | 1992-07-31 | 1994-02-25 | Nec Corp | 出力回路 |
DE19932944A1 (de) * | 1999-07-14 | 2001-02-08 | Infineon Technologies Ag | Schaltungsanordnung zum Ansteuern einer Last |
DE19945432A1 (de) * | 1999-09-22 | 2001-04-12 | Infineon Technologies Ag | Schaltungsanordnung zum Ansteuern einer Last mit reduzierter Störabstrahlung |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1268220A (en) * | 1988-05-09 | 1990-04-24 | Trek-Tron Coolers Inc. | Voltage sensitive switch |
US4937470A (en) * | 1988-05-23 | 1990-06-26 | Zeiler Kenneth T | Driver circuit for power transistors |
US5045733A (en) * | 1989-11-28 | 1991-09-03 | Thomson Consumer Electronics, Inc. | Switching apparatus with cascaded switch sections |
US5359655A (en) * | 1991-06-06 | 1994-10-25 | U.S. Philips Corporation | Supply circuit for a telecommunication line, providing highly symmetrical and rapid response to line voltage disturbances |
FR2697115B1 (fr) * | 1992-10-21 | 1995-01-06 | Sgs Thomson Microelectronics | Circuit de détection de charge ouverte. |
EP0805554B1 (de) * | 1996-04-30 | 2003-07-30 | STMicroelectronics S.r.l. | Schaltung zum gesteuerten schwingungsfreien Rückleiten des Entladungsstromes einer induktiven Last |
GB9716838D0 (en) * | 1997-08-08 | 1997-10-15 | Philips Electronics Nv | Temperature sensing circuits |
US6444504B1 (en) * | 1997-11-10 | 2002-09-03 | Zoran Zivic | Multilayer ZnO polycrystallin diode |
US6285246B1 (en) * | 1998-09-15 | 2001-09-04 | California Micro Devices, Inc. | Low drop-out regulator capable of functioning in linear and saturated regions of output driver |
JP3583704B2 (ja) * | 2000-01-12 | 2004-11-04 | 独立行政法人 科学技術振興機構 | 温度測定装置、熱型赤外線イメージセンサ及び温度測定方法 |
DE10022268B4 (de) * | 2000-05-08 | 2005-03-31 | Infineon Technologies Ag | Halbleiterbauelement mit zwei Halbleiterkörpern in einem gemeinsamen Gehäuse |
DE10132136C1 (de) * | 2001-07-03 | 2003-02-13 | Infineon Technologies Ag | Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges Herstellungsverfahren |
ITMI20011461A1 (it) * | 2001-07-09 | 2003-01-09 | St Microelectronics Srl | Dispositivo di potenza con circuito stabilizzatore di tensione integrato e procedimento per la realizzazione del medesimo |
GB0118000D0 (en) * | 2001-07-24 | 2001-09-19 | Koninkl Philips Electronics Nv | Manufacture of semiconductor devices with schottky barriers |
US6855981B2 (en) * | 2001-08-29 | 2005-02-15 | Denso Corporation | Silicon carbide power device having protective diode |
-
2003
- 2003-01-17 DE DE10301693A patent/DE10301693B4/de not_active Expired - Fee Related
-
2004
- 2004-01-15 US US10/757,974 patent/US7492208B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61251227A (ja) * | 1985-04-26 | 1986-11-08 | Mitsubishi Electric Corp | 電界効果型トランジスタの駆動回路 |
JPH0653800A (ja) * | 1992-07-31 | 1994-02-25 | Nec Corp | 出力回路 |
DE19932944A1 (de) * | 1999-07-14 | 2001-02-08 | Infineon Technologies Ag | Schaltungsanordnung zum Ansteuern einer Last |
DE19945432A1 (de) * | 1999-09-22 | 2001-04-12 | Infineon Technologies Ag | Schaltungsanordnung zum Ansteuern einer Last mit reduzierter Störabstrahlung |
Also Published As
Publication number | Publication date |
---|---|
US7492208B2 (en) | 2009-02-17 |
DE10301693A1 (de) | 2004-08-05 |
US20040212419A1 (en) | 2004-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009061257B3 (de) | Halbleitervorrichtung | |
DE102004059620B4 (de) | Halbleitervorrichtung | |
DE102006029499B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE102010008617B4 (de) | Halbleitervorrichtungen zum Treiben eines als Brücke geschalteten Leistungstransistors | |
DE102004014744B4 (de) | Halbleiterbaugruppe mit einem Graben zum Treiben eines Schaltselement und Vermeiden eines Latch-up Durchbruchs | |
DE10046668B4 (de) | Elektrische Lastansteuerungsschaltung mit Schutzeinrichtung | |
DE102007002377B4 (de) | Integrierte Schaltungsvorrichtung | |
DE102004057486B4 (de) | Leistungsvorrichtung mit bidirektionaler Pegelverschiebungsschaltung | |
DE3838962C2 (de) | ||
DE102007046418B4 (de) | Halbleitervorrichtung, die einem zu ladenden Element einen Ladestrom zuführt | |
DE19817767A1 (de) | Halbleiter-Leistungsschaltung | |
DE102013218670A1 (de) | Verpolungsschutz für High-Side-Schalter in n-Substrat | |
DE19651247A1 (de) | Eingabe/Ausgabeschutzschaltung mit einer SOI-Struktur | |
EP0217065B1 (de) | Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator | |
EP0582125B1 (de) | Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last | |
DE69119261T2 (de) | Halbleiter-Relais-Schaltung | |
DE10301693B4 (de) | MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang | |
EP0052860B1 (de) | Monolithisch integrierte Gleichrichter-Brückenschaltung | |
DE4243610A1 (en) | MOS power transistor with adjustable switching speed - has long meander shaped gate electrode connected to MOS transistors which determine turn on=off time | |
DE69825095T2 (de) | Elektronische Temperaturmessvorrichtung und elektronisches Schaltungsgerät dieselbe enthaltend | |
DE10123818B4 (de) | Anordnung mit Schutzfunktion für ein Halbleiterbauelement | |
EP1259989B1 (de) | Monolithisch integriertes halbleiterbauelement | |
DE69834321T2 (de) | Halbleiterstruktur für Treiberschaltkreise mit Pegelverschiebung | |
EP0992114B1 (de) | Ansteuerschaltung für ein steuerbares halbleiterbauelement | |
EP0656659A2 (de) | ESD-Schutzstruktur für integrierte Schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |