DE3307782C2

DE3307782C2 - Schaltungsanordnung zur Erzeugung von Synchrontaktsignalen

Info

Publication number: DE3307782C2
Application number: DE3307782A
Authority: DE
Inventors: Gordon D. Belmont Calif. Svendsen
Original assignee: Ampex Corp
Current assignee: Ampex Corp
Priority date: 1982-03-05
Filing date: 1983-03-04
Publication date: 1985-04-25
Also published as: GB2116759B; GB2116759A; FR2522903A1; US4423383A; FR2522903B1; DE3307782A1

Abstract

In einer Schaltungsanordnung zur Erzeugung von Synchrontaktsignalen, die vorgegebene Frequenzverhältnisse in bezug auf die Frequenz eines Haupttaktsignals besitzen, wird zur Änderung der entsprechenden Frequenzverhältnisse mindestens ein schaltungsinternes Synchronsignal für Frequenzteiler (5, 6; 7; 19, 20, 21; 28, 29, 30) mit programmierbaren Teilerverhältnissen erzeugt.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Erzeugung von Synchrontaktsignalen, die jeweils ein vorgegebenes ganzzahliges Frequenzteilungsverhältnis in bezug auf die FrefeAunz eines Haupttaktsignals besitzen.

In Schaltungsanordnungen zur Erzeugung von zwei oder mehr Synchrontaktsignalen mit unterschiedlichen Frequenzen, wie sie beispielsweise aus der DE-OS 27 15 939 bekanntgeworden sind, werden ein Haupttaktsignal-Generator und entsprechende Frequenzteiler verwendet, die in bezug auf die Frequenz des Haupttaktsignals jeweils ein gewünschtes Frequenzteilungsverhältnis besitzen. Ein zur Synchronisation der verschiedenen Frequenzteiler notwendiges Synchronisationssignal wird in bekannter Weise von einer externen

so Quelle gewonnen. Synchrontaktsignale sind beispielsweise in verschiedenen digitalen Signalübertragungssystemen, in digitalen Datenverarbeitungssystemen, in denen beispielsweise zwei oder mehr synchronisierte Serien-Parallel oder parallel-Serien-Datenwandler verwendet werden, sowie in entsprechenden Anwendungsfällen verwendbar. Bekannte Schaltungsanordnungen besitzen den Nachteil, daß es bei Änderung des Frequenzverhältnisses eines oder mehrerer Taktsignale notwendig ist, die Synchronsignalfrequenz entsprcchend zu ändern, so daß die entsprechenden Frequenzteiler und andere Schaltungskomponenten zur Anpassung der Schaltungsanordnung an das geänderte Frequenzverhältnis ersetzt werden müssen.
Aus der GB-OS 20 26 742 A ist eine Schallungsanordnung zur Synchronisierung von Zählern und Teilern bekanntgeworden, bei der wenigstens zwei Ketten identischer Speicherzellen durch einen gemeinsamen Pulsgenerator gesteuert werden. Jede Kette von Speichcrzel-

len bildet einen digitalen Zähler, einen Frequenzteiler oder ein Schieberegister. Um sicherzustellen, daß die Haupt-Speicherzellenkette sowie alle abhängigen ,Speicherzellenketten im Zustand synchron miteinander und mit jedem empfangenen Taktimpuls ändern, istjein Signalgenerator vorgesehen, der einen Synchronimpuls erzeugt, wenn die erste Sufe einen vorgegebenen Zustand annimmt Der Synchronimpuls moduliert die Taktimpulse, welche ihrerseits über; eine Signalerkennungsschaltung durch die zweite Kette aufgenommen werden. Die Signalerkenmmgsschaltung korrigiert Synchronisationsverluste zwischen der abhängigen:Kette und der Hauptkette. Dabei Werden jedoch keine durch Amplitudenmodulation von Taktimpulsen erhaltene Sychronimpulse verwendet-Es wird, auch nicht mit der Erzeugung von Taktimpulsen mit programmierbaren Frequenzverhältnissen in Betracht gezogen.- :«;_;f ,-_if

Die bereits erwähnte DE-OS 27 15939 beschreibt einen Impulsgenerator (FTI), welcher synchron und in Phase mit einem an einer anderen Stole befindlichen identischen Generator arbeitet Alle Generatoren empfangen die gleiche Haupttaktfrequenz von'.einem Haupttaktgenerator und liefern über Frequenzteiler frequenzmäßig geteilte Ausgangssignale. Ein weiterer Frequenzteiler liefert ein Synchrontaktsignal, das über einen Impulsformer dazu ausgenutzt wird, die entsprechenden Frequenzteiler des an anderer Stelle befindlichen Generators periodisch rückzusetzen, wodurch dieser Generator mit dem ersten Generator synchronisiert wird. Diese Druckschrift beschreibt nur zwei synchron arbeitende Impulsgeneratoren, welche Impulsfolgen mit festen Frequenzverhältnissen in bezug auf das Taktsignal liefern. Synchronisierte programmierbare Frequenzverhältnissignale können jedoch nicht erzeugt werden. Soll mindestens eines der entsprechenden Frequenzverhältnisse der Ausgangssignalfolgen geändert werden, so müssen Teiler ausgetauscht werden, um eine entsprechende Änderung der Teilerverhältnisse zu realisieren. Es ist weiterhin auch notwendig, die Frequenz des Synchronisationssignals durch Auswechslung des weiteren Frequenzteilers zu ändern, um ein die -vorgenannten Änderungen wiedergebendes Frequenzteilerverhältnis zu erhalten. Damit beschreibt die DE-OS 27 15 939 daher lediglich den oben bereits erläuternden Stand der Technik. . , .

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Frequenzteiler mit programmierbarem Teilerverhältnis anzugeben, bei dem die Notwendigkeit der Auswechslung oder Änderung von Schaltungskompcnenten sntfäüt, wenn die Ausgangssignal-Frequenzverhältnisse geändert werden. Darüber hinaus soll ein Synchronsignal erzeugt werden, das ein von den entsprechenden Frequenzverhältnissen aller Ausgangssignale der Schaltungsanordnung abhängiges programmierbares Frequenzverhältnis besitzt

Diese Aufgabe wird bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß durch die Merkmale des kennzeichnenden Teils des Patentanspruchs 1 gelöst

Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.

Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert Es zeigt

F i g. 1 ein vereinfachtes Schaltbild einer Ausführungsform der Erfindung,

Fig.2 ein detailliertes Schaltbild der bevorzugten Ausführungsform der Erfindung und

Fig.3 ein Zeittaktdiagramm von an verschiedenen Stellen in der bevorzugten Ausführungsform der Erfindung auftretenden Signalen. .

Die bevorzugte Ausführungsform der Erfindung wird

im folgenden anhand des vereinfachten Schaltbildes nach Fig. 1 und des zugehörigen Zeittaktdiagramms nach Eig.3 erläutert Danach wird das detailliertere

Schaltbild nach Fig. 2,näher erläutert F ig. !zeigt eine Schaltungsanordnung zurErzeu-

gung von digitalen Synchrontaktsignalen unter Verwendung einer eine stabile; Frequenz liefernden Quelle 1 zur Erzeugung eines Haupttaktsignals A nach FJi g. 3 mit einer Frequenz von beispielsweise"! MHz. Die Quelle 1 wird vorzugsweise durch einen geeigneten Kristalloszillator gebildet wobei es sich beispielsweise um einen von der Firma Vectrbn;; Laboratories hergestellten Typ CO-23! handelnkann. _; ^: ;_c

Das Haupttaktsignal A wird über eine Leitung 2 in einen Frequenzvervielfacher 11 eingespeist, dessen

Multiplikationsfaktor vorzugsweise sc^ewählt.ist daß sich eine Multiplikation mit 2 ergibt Ein in 6er Frequenz vervielfachtes Ausgangssignal B des Frequenzvervielfachers 11 wird über eine Leitung 4 als Taktsignal in einen ersten vorsetzbaren: Frequenzteiler 5 eingegeben, der vorzugsweise durch einen freilaufenden Zähler mit einem durch programmierbare Schalter 6 voreingestellten Teilungsverhältnisses gebildet wird, so daß sich beispielsweise eine Teilung durch 2 ergibt Der Frequenzteiler 5 setzt sich über einen zwischen seinen Zählausgang und einen Ladeeingang geschalteten Inverter 7 zurück. Die Frequenz eines Ausgangssignals Cdes Frequenzteilers 5 auf einer Leitung 8 wird in einem nachfolgenden Frequenzteiler 9 noch einmal durch 2 geteilt, wobei dieser Frequenzteiler das vorgenannte Signal B auf der Leitung 4 als Taktsignal aufnimmt Das Teilerverhältnis des Frequenzteilers 9 ist so gewählt daß es den Multiplikationsfaktor des Frequenzvervielfachers 11 kompensiert Das Frequenzverhältnis eines resultierenden Taktsignals D auf einer Leitung 10 in bezug auf das Signal A ist durch das vorgesetzte Teilerverhältnis des Frequenzteilers 5 festgelegt, wobei das Ausgangssignal B synchron mit dem Signal A ist Wie aus dem Zeittaktdiagramm nach Fig.3 zu ersehen is>„ ist das Ausgangssignal D auf der Leitung 10 symmetrisch.

Gemäß dem Schaltbild nach F i g. 1 und dem Zeittaktdiagramm nach Fig.3 wird das vorgenannte Signal B auf der Leitung 4 weiterhin als Taktsignal in einen zweiten vorsetzbaren Frequenzteiler 19 eingespeist, der vorzugsweise durch einen freilaufenden Zähler gebildet

so wird, dessen Teilerverhältnis durch programmierbare Schalter 20 beispielsweise auf eine Teilung durch 5 vorgesetzt ist Ein Ausgangssignal E auf einer Leitung 25 des Frequenzteilers 19, das asymmetrisch ist, wird in einen weiteren Frequenzteiler 26 eingespeist, indem teine Frequenz durch 2 geteilt wird. Der Frequenzteiler 26 erhält das Signal B auf der Leitung 4 als Taktsignal, wobei ein resultierendes Ausgangssignal F dieses Frequenzteilers auf einer Leitung 27 symmetrisch und synchron mit dem Signal A ist Das Teilerverhältnis des Frequenzteilers 26 ist so gewählt, daß es den Multiplikationsfaktor des Frequenzvervielf achers 11 kompensiert, um ein resultierendes Taktsignal Fauf der Leitung 27 zu erhalten, dessen Frequenzverhältnis in bezug auf die Frequenz des Hauptttiktsignals A durch das Teilerver-

es hältnis des durch die Schalter 20 vorgesetzten zweiten vorsetzbaren Frequenzteilers 19 festgelegt ist

Es ist darauf hinzuweisen, daß in Fällen, in denen die Ausgangssignale D und F nicht symmetrisch sein müs-

■ill--

5 6

sen, der Frequenzvervielfacher 11 und die entsprechen- von der Stufe 17 vorgesetzt, wobei dieses Signal auch

den Frequenzteiler 9 und 26 in der Schaltungsanord- ermöglicht, daß die Daten, welche die durch den Schal-

nung entfallen können. ter 20 repräsentierte vorgesetzte Zählung repräsentie-

Der zweite vorsetzbare Frequenzteiler 19 wird über ren, synchron mit der Vorderflanke des Signals G" in ein NOR-Gatter 21 periodisch rückgesetzt, dessen einer s den Zähler 19 gelangen, wodurch auch das Signal E

Eingang an einen Zählausgang 25 des Frequenzteilers synchronisiert wird. Der Zähler 19 wird somit durch das

19 angekoppelt ist, während sein anderer Eingang an von der Stufe 17 aus dem Ausgangssignal G des Zählers

eine Ausgangsleitung von einer Vorderflankendetektor- 28 abgeleitete Signal G" und das Signal B synchroni- \

und Impulsformerstufe 17 angekoppelt ist, die im fol- siert, während die Stufe 17 ihrerseits das Ausgangssignal

genden noch genauer erläutert wird. Der Ausgang des io D vom Zähler 9 als Taktsignal ausnutzt. In der vorste-

NOR-Gatters 21 ist mit dem Ladeeingang des Fre- hend beschriebenen Weise wird eine Synchronisation

quenzteilers 19 gekoppelt. Die programmierbaren aller entsprechenden Signale A, B, C, D, £, F und G

Schalter 20, die entsprechenden Frequenzteiler 19 und erhalten.

26 sowie das NOR-Gatter 21 bilden zusammen eine Wie oben ausgeführt, wird das Teilerverhältnis des

vorsetzbare Frequenzteilerschaltung, die in Fig. 1 15 dritten vorsetzbaren Frequenzteilers 28 durch die Fre-

durch eine gestrichelte Linie 13 eingefaßt ist. Die Stufe quenz des Synchronsignals G" festgelegt, das zur Vor-

17 erhält in im folgenden noch zu beschreibender Weise Setzung des zweiten vorsetzbaren Frequenzteilers 19

über eine Leitung 14 ein Ausgangssignai G von einem benutzt wird. Der dritte versetzbare Frequenzteiler 28

dritten vorsetzbaren Frequenzteiler 28. wird daher im folgenden als »synchronisierender« Fre-

Der dritte vorsetzbare Frequenzteiler 28 wird durch 20 quenzteiler bezeichnet.

programmierbare Schalter 29 so vorgesetzt, daß er ein Für den ersten und zweiten vorsetzbaren Frequenzgewünschtes Frequenzteilerverhältnis besitzt, das in der teiler 5 und 19 kann in bezug auf die Frequenz des bevorzugten Ausführungsform in Form einer Teilung Haupttaktsignals A zwar jedes entsprechende ganzzahdurch 5 gewählt ist Dieses Teilerverhältnis ist so ge- lige Teilerverhältnis gewählt werden. Das Teilerverhältwählt, daß das resultierende Ausgangssignal G auf der 25 nis des dritten vorsetzbaren Frequenzteilers 28 ist je-Leitung 14 ein ganzzahliges Frequenzteilungsverhältnis doch so gewählt, daß ein ganzzahliges Frequenzteilerin bezug auf die Frequenzen der beiden Ausgangssigna- verhältnis bezug auf die Frequenzen sowohl des Aus-Ie £> und Fbesitzt Die Frequenz des Ausgangssignals C gangssignals D als auch des Ausgangssignals F nach i auf der Leitung 14 wird daher durch die Vorderflanken F i g. 1 erhalten wird. Eine Periode des Signals G und der Signale D und F bestimmt Der Frequenzteiler 28 30 damit auch des Signeis C'entspricht daher der entsprewird vorzugsweise durch einen freilaufenden Zähler ge- chenden ganzzahligen vielfachen Zahl von Perioden der bildet, der das vorgenannte Signal D auf der Leitung 10 entsprechenden Ausgangssignale D und F und somit als Taktsignal aufnimmt Der Frequenzteiler 28 setzt auch des Signals A.

sich über einen Inverter 30 zurück, der zwischen seinen In der Schaltungsanordnung nach Fig. 1 können

Zählausgang und einen Ladeeingang geschaltet ist Das 3s durch zusätzliche Schaltungsteile 13a, 136 usw., die jc-

resuiiiefcnde Ausgangssigna! G auf der Leitung J4 lsi weils dem vorbeschnebenen Schaltungsteil 13 entspre-

daher mit dem Signal D auf der Leitung 10 und folglich chen und von denen ein zusätzlicher Schaltungsteil 13a

auch mit dem Hauptsignal A synchronisiert in F i g. 1 dargestellt ist zusätzliche Synchrontaktsignale

Die Vorderflankendetektor- und Impulsformerstufe Fa, Fb usw. mit gewünschten Frequenzverhältnissen in 17 nimmt das vorgenannte Signal B auf der Leitung 4 40 bezug auf die Frequenz des Haupttaktsignals A erzeugt und das Signal G auf der Leitung 14 auf und erzeugt aus werden. Jeder zusätzliche Schaltungsteil empfängt die diesen Signalen ein synchrones Ausgangssignal G" auf entsprechenden Signale B und G", wie dies oben anhand einer Leitung 18. Wie F i g. 3 zeigt und wie sich aus der des Schaltungsteils 13 nach F i g. 1 beschrieben wurde, folgenden detaillierten Beschreibung der Stufe 17 an- Ein vorsetzbarer Frequenzteiler 19a des Schaltungsteils ■' hand von Fig.2 ergibt wird das Teilerverhältnis des 45 13a wird beispielsweise durch zugehörige program-Signals G" in bezug auf die Frequenz des Signals B mierbare Schalter 20a auf eine Teilung durch 10 vorcindurch das vorgesetzte Teilerverhältnis des dritten vor- gestellt. Da der Schaltungsteil 13a sowie jeder weitere setzbaren Frequenzteilers 28 festgelegt Das Ausgangs- zusätzliche Schaltungsteil 136 usw. (nicht dargestellt) signal G" auf der Leitung 18 besitzt eine Impulsbreite, dem vorstehend beschriebenen Schaltungsteil 13 ent- ■;. die kürzer als eine halbe Periode des Haupttaktsignals 50 sprechen, wird eine Erläuterung dazu nicht wiederholt ■ A ist Dieses Ausgangssignal G" ist synchron mit dem Hinsichtlich der vorstehenden Ausführungen ist je-Signai D und auch mit dem Haupttaktsignal A. Das doch darauf hinzuweisen, daß bei Verwendung zusätzli- ;; Signal G" dient sowohl zur periodischen Vorsetzung eher Schaltungsteile 13a usw. zur Erzeugung zusätzli- .; des zweiten vorsetzbaren Frequenzteilers 19 als auch eher Synchrontaktsignale, beispielsweise Fa usw, die zur periodischen Vorsetzung des Frequenzteilers 26, 55 jeweils ein gewünschtes vorgesetztes Frequenzverhält- h wodurch sichergestellt wird, daß die entsprechenden nis in bezug auf das Haupttaktsignal A besitzen, das 3 < Ausgangssignale £ auf einer Leitung 25 und F auf einer vorsetzbare Teilerverhältnis des synchronisierenden i Leitung 27 synchron mit dem Signal G und daher auch Frequenzteilers 28 so gewählt ist daß ein Ausgangssisychron mit den Signalen D und A sind. gnal G auf der Leitung 14 mit einer Frequenz erzeugt ||;

Aus den vorstehenden Ausführungen folgt, daß auf- βο wird, die den Verhältnissen aller durch die Schaltungs- ψ<

grund der Auslegung der entsprechenden vorsetzbaren anordnung nach Fig. 1 erzeugten entsprechenden f|

Frequenzteiler 5, 19 und 28 durch freilaufende Zähler Taktsignale D, F, Fa usw. entsprechen. Es sind zwar alle |rjj

jeder Zähler durch einen entsprechenden programmier- möglichen Frequenzverhältnisse wählbar; es ist jedoch ig

baren Schalter 6, 20 oder 29 vorseizbar ist, und jeder bevorzugt, die Frequenz des Signals G so zu wählen. S

Zähler durch seine eigene Endzählung rücksetzbar ist 65 daß sie dem höchsten Frequenzverhältnis entspricht um ^:ip Zur Sicherstellung der Synchronisation zwischen den die höchstmögliche Frequenz des resultierenden Syn- M

entsprechenden Ausgangssignalen D und F wird der chronsignals G" zur besseren Synchronisation der ä|

Zähler 19 weiterhin auch durch das Ausgangssignal G" Schaltungsanordnung zu erhalten. ύ

7 8

Als weiteres Beispiel für die Wahl unterschiedlicher nung erzeugten synchronen Ausgangssignale sind in ei-Frequenzteilerverhältnisse können der Frequenzteiler 5 nem weiten Bereich von Anwendungsfällen verwendauf eine Teilung duroh 5, der Frequenzteiler 19 auf eine bar, in denen ein synchroner Betrieb von zwei oder Teilung durch 2 und der »synchronisierende« Frequenz- mehr Anordnungen erforderlich ist. Beispielsweise könteiler 28 auf eine Teilung durch 2 vorgesetzt werden, um 5 nen diese Ausgangssignale als Taktsignale für zwei oder ein Ausgangssignal G zu erhalten, von dem eine Periode mehr Serien-Parallel- und Parallel-Serien-Wandler verzwei Perf-xlen des Signals D. fünf Perioden des Signals F wendet werden, die jeweils mit unterschiedlichen Da- und zehn Perioden des Signals A entspricht. Anderer- tenfrequenzen arbeiten, wobei sie jedoch sowohl in beseits kann der Frequenzteiler 28 im Bedarfsfall auch so zug aufeinander als auch auf ein höherfrequentes vorgesetzt werden, daß er durch ein ganzzahliges Viel- io Haupttaktsignal synchronisiert bleiben. Ein zusätzlicher faches von 2. beispielsweise 4,6,8 usw, teilt, um kleinere Vorteil der erfindungsgemäßen Schaltungsanordnung Frequenzverhältnisse und damit entsprechend kleinere ist darin zu sehen, daß das Frequenzverhältnis eines Frequenzen des Signals G in bezug auf die Signale A. D oder mehrerer Signale leicht geändert werden kann, und F zu erhalten. Es ist darauf hinzuweisen, daß das wobei die entsprechenden Ausgangssignale synchronidurch die entsprechenden vorsetzbaren Frequenzteiler is siert bleiben. Beispielsweise sind die in der bevorzugten vorgesetzte Teilerverhältnis abgesehen von den durch Ausführungsform nach Fig. 1 erzeugten entsprechendie speziellen Zähler, welche die entsprechenden vor- den symmetrischen Synchronsignale D, G, Fa usw. in an setzbaren Frequenzteiler bilden, gegebenen Grenzen sich bekannter Weise speziell zur^Neutaktung von Datheoretisch nicht begrenzt ist. Bei der bevorzugten Aus- ten in aufeinanderfolgenden Flip-Klops verwendbar,
führungsform ist die durch den speziellen Typ der ver- 20 Im folgenden wird die bevorzugte Ausführungsform wendeten vorsetzbaren Zähler realisierbare maximale anhand des Schaltbildes nach F i g. 2 näher erläutert, das Zählung gleich 16. Im Bedarfsfall kann die Zählung je- dem oben beschriebenen vereinfachten Schaltbild nach doch auf einen höheren Wert ausgedehnt werden, in- Fig. 1 entspricht. Zur Vereinfachung des Vergleichs dem zwei oder mehr Zähler in an sich bekannter Weise sind entsprechende Teile und Elemente in den SchaltuninSerie geschaltet werden. 25 gen nach den beiden Figuren mit gleichen Bezugszei-Gemäß einer weiteren Ausführungsform können die chen versehen. Integrierte Schaltkreise und andere verschiedenen Frequenzverhältnisse bei Bezeichnung Schaltungskomponenten in der Schaltungsanordnung der Frequenz des Signals A mit h und der Frequenz des nach F i g. 2 sind mit den von den Herstellern gewöhn-Signals D mit/b usw. folgendermaßen gewählt werden: lieh verwendeten entsprechenden Bezeichnungen ver-

30 sehen. In Fig.2 ist der Schaltungsteil 13a nicht darge-

fo - 1/3 Λ; stellt, da er dem Schaltungsteil 13 entspricht

f_F - 1/4 /χ; Gemäß dem Schaltbild nach F ig. 2 und dem Zeittakt-

f_F, - 1/5/"/C, diagramm nach Fig. 3 wird das auf der Leitung 2 emp-

f_n - 1/6 (a. fangene Haupttaktsignal A in zwei in Serie geschaltete

35 Inverter 50 und 51 eingespeist, um eine Verzögerung zu

Damit kann f_c folgendermaßen gewählt werden: realisieren, die^zur Erzielung einer ausreichenden Im-

puisbreiie des SignäJs S erforderlich st Das verzögerte

ic - 1/60 f_A oder Taktsignal A'und das Haupttaktsignal A werden in ent-

f_t - 1/120& usw. sprechende Eingänge eines EXKLUSIV-ODER-Gat-

40 ters 3 eingespeist, welches das in Fig.3 dargestellte

Zur Realisierung eines Frequenzverhältnisses oben beschriebene Taktsignal B erzeugt Das Gatter 3

fc - 1/60 von f_A sind daher der Frequenzteiler 5 auf sowie die Inverter 50 und 51 entsprechen dem oben

eine Teilung durch 3, der Frequenzteiler 19 auf eine beschriebenen Frequenzvervielfacher 11 nachFig. 1.

Teilung durch 4, der Frequenzteiler 19a auf eine Teilung Das so erzeugte Taktsignal B wird über die Leitung 4

durch 5, der (nicht dargestellte) Frequenzteiler 196 auf 45 in den Taktsignaleingang des ersten vorsetzbaren Fre-

eine Teilung durch 6 und der Frequenzteiler 28 auf eine quenzteilers 5 eingespeist, dessen Frequenzteilerver-

Teilung durch 20 eingestellt Ein deratiges Verhältnis hältnis durch die programmierbaren Schalter 6 im oben

repräsentiert das kleinste ganzzahlige Frequenzverhält- beschriebenen Sinne auf eine Teilung durch 2 vorge-

nis bzw. das höchstmögliche Impulslageverhältnis in be- setzt ist

zug auf alle Ausgangssignalfrequenzen /a /α fc und /«. 50 Generell können alle vorbeschriebenen vorsetzbaren Aus den vorstehenden Ausführungen folgt daß die Frequenzteiler 5,19 oder 28 durch den jeweils zugeordzusätzlichen Ausgangssignale Fa, Fb usw. entsprechen- neten programmierbaren Schalter 6,20 oder 29 anf ein de gewünschte vorsetzbare Frequenzverhältnisse in be- ausgewähltes Teilerverhältnis vorgesetzt werden, inzug auf das Haupttaktsignal A besitzen und daß sie dem entsprechende Schalterkontakte 51 bis 54 gesynchron sowohl mit diesem Signal, synchron zueinan- 55 schlossen oder offen gehalten werden, um ein entspreder und auch synchron mit den oben genannten Takt- chendes logisches tiefes oder hohes Signal zu realisieausgangssignalen D.Fund G sind. ren, wie dies in der folgenden Tabelle angegeben ist

Wie das Zeittaktdiagramm nach Fig.3 zeigt und wie aus der Beschreibung der detaillierteren Schaltungsan- Tabelle 1 Ordnung nach F i g. 2 folgt, fallen die positiven Vorder- 60 flanken der Taktsignale D und Fund der zusätzlichen durch die bevorzugte Ausführungsform der Erfindung erzeugten Taktsignale Fa usw. periodisch mit der Vorderflanke des Ausgangssignals G vom synchronisierenden Frequenzteiler 28 zusammen, wobei aiie diese Si- es gnale miteinander und mit dem Haupttaktsignal A synchron bleiben.
Die durch die erfindungsgemäße Schaltungsanord-

Teilung durch	Sl	52	S3	S4
1	HI	HI	Hl	Hl
2	LO	HI	Hl	HI
3	HI	LO	KI	HI
4	LO	LO	HI	HI
5	HI	HI	LO	HI
6	LO	HI	LO	HI

9 10

Um weitere Teilerverhältnisse-Mitteilungen durch 7, wie folgt eingespeist. Das Signal G auf der Leitung 14 8 usw. zu realisieren, kann Tabelle 1 für die bevorzugte wird durch das Taktsignal B auf der Leitung 4 in einen Ausführungsform bis zu einer Teilung durch 16 für die Eingang eines D-f-'lip-Flops 40 getaktet. Das Ausgangs-Frequenzteiler S, 19 oder 28 ausgedehnt werden. Um signal des Flip-Flops 40 wird in einen Eingang eines noch höhere Teilet Verhältnisse zu realisieren, können in 5 EXKLUSIV-ODER-Gatters 41 eingespeist, dessen an sich bekannter Weise zwei oder mehr in Serie ge- zweiter Eingang das Signal G auf der Leitung 14 aufschaltete Frequenzteiler verwendet werden. nimmt Das Ausgangssignal Cdes EXKLUSIV-ODER-

Um beispielsweise eine Teilung durch 2 zu erhalten, Gatters 41 auf der Leitung 31 ist ein relativ schmaler

wird gemäß F i g. 1 ein geerdeter Kontakt 51 des Schal- Impuls, der sowohl an der positiven als auch der negati-

ters 6 geschlossen, während weitere Kontakte 52 bis 10 ven Flanke des vorgenannten Signals G gemäß Fig.3

54 offen bleiben und damit an einer Gleichspannungs- erzeugt wird. Die Stufe 17 enthält weiterhin ein negati-

quelle liegen. ves UND-Gatter 42, dessen einer Eingang das Signal auf

Das von der Leitung 8 aufgenommene Ausgangssi- der Leitung 14 und dessen zweiter Eingang das Signal gnal C des Frequenzteilers 5 ist in Fig. 3 dargestellt G'auf der Leitung31 aufnimmt. Das Ausgangssignal G" Dieses Signal C wird in ein als Inverter verwendetes 15 auf der Leitung 18 vom negativen UND-Gatter 42 entnegatives NOR-Gatter 7 eingespeist, wobei das inver- spricht einem invertierten Signal G', indem die den netierte Signal C den Frequenzteiler 5 rücksetzt Aus gativen Flanken des Signals G entsprechenden schma-Fi g. 3 ist ersichtlich, dao das Signa! Cam der Leitung S !en impulse verzögert werden. Dss resultierende Signs! synchron mit den beiden Signalen A und B ist Das Si- G" besitzt ein Frequenzverhältnis von 1 :5 in bezug auf gnal C auf der Leitung 8 wird weiterhin in den Fre- 20 das Signal D und ist sowohl mit diesem Signal als auch quenzteiler 9 eingespeist der in der bevorzugten Aus- mit den Signalen A, B und Csynchron. Das Ausgangssiführungsform nach F i g. 2 durch ein D-Flip-Flop 36 ge- gnal C'auf der Leitung 18 wird durch einen Inverter 43 bildet wird, das in an sich bekannter Weise an ein EX- invertiert, nachfolgend durch eine Verzögerungsleitung KLUSIV-ODER-Gatter 37 angekoppelt ist Das D-FHp- 44 verzögert und sodann in einen Eingang des negativen Flop 36 nimmt das vorgenannte Signale auf der Leitung 25 ODER-Gatters 21 eingespeist, dessen zweiter Eingang 4 an seinem Takteingang auf. Ein Eingang des Gatters das vorgenannte Ausgangssignal E auf der Leitung 25 37 nimmt das Ausgangssignal des Flip-Flops 36 auf, vom zweiten vorsetzbaren Frequenzteiler 19 aufnimmt während der andere Eingang das Signal C auf der Lei- Das Ausgangssignal auf der Leitung 23 vom negativen tung 8 aufnimmt Das Ausgangssignal des Frequenztei- ODER-Gatter 21 dient zur Rücksetzung des Frequenzlers 9 auf der Leitung 10 entspricht dem vorgenannten 30 tellers 19, wie dies oben anhand der F i g. 1 beschrieben Taktausgangssignal D, dessen Frequenz gleich der hai- wurde.

ben Frequenz des Signals C ist und das gemäß F i g. 3 Aus den vorstehenden Ausführungen hinsichtlich der

synchron mit diesem Signal ist F i g. 1 bis 3 folgt, daß das Ausgangssignal G" von der

Der zweite vorsetzbare Frequenzteiler 19 wird durch Vorderflankendetektor- und Impulsformerstufe 17 syn-

die programmierbaren Schalter 20 so vorgesetzt daß er 35 chron mit den Vorderflanken des Signals G ist und zur

in der bevorzugter. AasfShrungsform ein Frequenztsi- Synchronisation der entsprechenden zweiten vorsetz-

lerverhältnis von 1 :5 besitzt Der Frequenzteiler 19 baren Frequenzteiler 19,19a usw. ausgenutzt wird, um

nimmt an seinem Takteingang das vorgenannte Signal B entsprechende Ausgangssignale E, Ea usw. zu erhalten,

auf der Leitung 4 auf, nachdem dieses durch eine Verzö- die synchron mit den Vorderflanken des Ausgangssi-

gerungsleitung 45 verzögert ist, um sicherzustellen, daß 40 gnals G des dritten synchronisierenden ve'setzbaren

der Zähler 19 das Vorsetzsfgnal vom Gatter 21 vor der Frequenzteilers 28 sind. Wie F i g. 3 zeigt, besitzt das

Aufnahme des Taktsignals aufnimmt Der zweite vor- Signal G" ein Frequenzverhältnis von 1 :4 in bezug auf

setzbare Frequenzteiler 19 wird durch das Ausgangssi- das Signal £ Da das Signal Csynchron mit dem Signal

gnal des vorgenannten NOR-Gatters 21 synchronisiert B ist das seinerseits wie oben beschrieben synchron mit

dessen einer Eingang an den Zählausgang 25 des Fre- 45 den beiden Signalen C und D ist sind die von den ent-

quenzteilers 19 angekoppelt ist, während sein zweiter sprechenden zweiten vorsetzbaren Frequenzteilern 19,

Eingang ein invertiertes und verzögertes Ausgangssi- 19a usw. erzeugten Signale £ Es usw. auch synchron mit

gnal auf der Leitung 18 von der Vorderflankendetektor- dem Signal D. Das Signal G" auf der Leitung 18 setzt

Und Impulsformerstufe 17 aufnimmt die im folgenden weiterhin den Frequenzteiler 26 vor, der vorzugsweise

noch genauer beschrieben wird. 50 durch ein D-Flip-Flop 38 und ein EXKLUSIV-ODER-

Der dritte vorsetzbare Frequenzteiler 28 nimmt als Gatter 39 gebildet wird, die entsprechend zusammenge-Taktsignal das durch den Frequenzteiler 9 auf der Lei- schaltet sind, wie dies oben in bezug auf den Frequenztung IO erzeugte vorgenannte Signal D auf. Dieser Fre- teiler 9 beschrieben wurde. Das vorgenannte verzögerquenzteiler 28 wird durch die programmierbaren Schal- te Taktsignal auf der Leitung 45 wird in den Takteinter 29 auf eine Teilung durch 5 vorgesetzt Gemäß Ta- 55 gang des Flip-Flops 38 eingespeist Ein Eingang des EX-beile 1 wird dieses Teilerverhältnis mitteis der Schalter KLUSIV-ODER-Gatters 39 nimmt das Signal E auf der 29 dadurch erhalten, daß ein Kontakt 53 geschlossen Leitung 25 auf, während der andere Eingang das Auswird, während Kontakte Si, 52 und 54 offen bleiben. gangssignal Fdes Flip-Flops 38 auf der Leitung 27 auf-Die durch den Frequenzteiler 28 auf der Leitung 14 nimmt Das Ausgangssignal des EXKLUSIV-ODER-erzeugte Endzählung ist als Signal G in F i g. 3 darge- eo Gatters 39 bildet wiederum ein Eingangssignal des Flipstellt Ersichtlich ist dieses Signal G in F i g. 3 asymme- Flops 38. Dieses Flip-Flop 38 wird periodisch durch das irisch, wobei eine Periode dieses Signals G 20 Perioden Signal G" auf der Leitung 18 vorgesetzt um eine gedes Signals B und 10 Perioden des Signals A oder C wünschte Phase des Ausgangssignals F zu realisieren, entspricht Der dritte versetzbare Frequenzteiler setzt Wie F i g. 3 zeigt, ist das Freqiienzverhältnis des Signals sich über ein als Inverter ausgenutztes negatives NOR- 65 Fgleich 1 :2 in bezug auf das Signal £ Aus den vorste-Gatter. 30 zurück. Das Ausgangssignal G auf der Lei- henden Ausführungen folgt daß das resultierende Austung 14 VOm Frequenzteiler 28 wird in einen Eingang gangssignal F sowie zusätzliche Ausgangssignale Fa der Vorderflankendetektor und Impulsformerstufe 17 usw. synchron mit den entsprechenden Signalen £ Ea

33 07 782 11	i V	ι	\	5	12
usw. sind. Da die letztgenannten Signale synchron mit d«n vorgenani.tsn entsprechenden Signalen A, B, C, D iuti C sind, sind die Signale F, Fa* usw. auch damit syn chron.	ii 1
H ierzu 2 Blatt Zeichnungen	U 1 I		10
	I	I	15
	I	20
I	25
r	30

35

40
45
50
55
60
65

Claims

Patentansprüche:

1. Schaltungsanordnung zur Erzeugung von Synchrontaktsignalen, die jeweils ein vorgegebenes ganzzahliges Frequenzteilungsverhältnis in bezug auf die Frequenz eines Haupt-Taktsignals besitzen, gekennzeichnet durch

einen ersten Frequenzteiler (5, 6, 7) mit programmierbarem Teilerverhältnis und mit einem' das Haupttaktsignal aufnehmenden Eingang und einem ein erstes Taktsignal liefernden Ausgang, wobei die Frequenz des ersten Taktsignals so voreingestellt ist, daß sie ein ganzzahliges Frequenzteilungsverhältnis in bezug auf die Frequenz des Haupttaktsignals besitzt, - · wenigstens einen zweiten Frequenzteiler (19,20,21) mit programmierbarem Teilerverhältnis und mit einem das Hgijpttaktsignal aufnehmenden Eingang und einem ein zweites Taktsignal liefernden Ausgang, wobei die Frequenz des zweiten Taktsignals so voreingestellt ist, daß sie ein ganzzahliges Frequenzteilungsverhältnis in bezug auf die Frequenz des Haupttaktsignals besitzt,

einen dritten Frequenzteiler (3$, 29, 30) mit programmierbarem Teilerverhältnis und mit einem das erste Taktsignal aufnehmenden Eingang und einem ein drittes Taktsignal liefernden Ausgang, wobei die Frequenz des dritten Taktsignals so voreingestellt ist, daß sie gauzzahlige Frequenzteilungsverhältnisse in bezug auf das erste und vis oder die zweiten Taktsignale besitzt,

und eine Synchronisationsstufe S7) mit einem ersten, das Haupttaktsignal aufnehmenden Eingang, die ein Synchronsignal liefert, dessen Frequenz derjenigen des dritten Taktsignals entspricht, das synchron mit dem dritten Taktsignal ist und das den bzw. die zweiten Frequenzteiler (19,20,21) mit programmierbarem Teilerverhältnis zur Realisierung einer Synchronisation des bzw. der zweiten Taktsignale sowohl mit dem ersten als auch dem dritten Taktsignal vorsetzt

2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch

einen die Frequenz des Haupttaktsignals um einen vorgegebenen ganzzahligen Multiplikationsfaktor vervielfältigenden Frequenzvervielfacher (11) mit einem das Haupttaktsignal aufnehmenden Eingang und mit einem ein in der Frequenz vervielfachtes Signal als Haupttaktsignal an die Eingänge des ersten und des bzw. der zweiten Frequenzteiler (5,6,7; 19, 20, 21) mit programmierbarem Teilerverhältnis abgebenden Ausgang,

durch einen vierten, mit einem Eingang an den Ausgang des ersten Frequenzteilers (5, 6, 7) mit programmierbarem Teilerverhältnis angekoppelten Frequenzteiler (9),

durch einen fünften, mit einem Eingang an den Ausgang des zweiten Frequenzteilers (19, 20, 21) mit programmierbarem Teilerverhältnis angekoppelten Frequenzteiler (26),

durch derartige Frequenzteilerverhältnisse des vierten und fünften Frequenzteilers (9,26), daß der Multiplikationsfaktor des Frequenzvcrvielfachers (IS) kompensiert wird

und durch eine Ankopplung des Ausgangssignals des vierten Frequenzteilers (9) als erstes Taktsignal an den dritten Frequenzteiler (28, 29,30) mit program-

mierbarem Teilerverhältnis.

3. Schaltungsanordnung nach Anspruch 1 und/ oder 2, dadurch gekennzeichnet, daß der erste, zweite und dritte Frequenzteiler (5,6,7; 19,20,21; 28,29, 30) mit programmierbarem Teilerverhältnis jeweils einen vprsetzbaren Binärzähler (5; 19; 28) sowie jeweils ethen Kreis (6; 20; 29) zur Vorsetzung des Zählers (5; 19; 28) zwecks Realisierung des entsprechenden Frequenzteilerverhältnisses enthalten.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Vorsetzkreise (6; 20; 29) programmierbare Schalter sind.

5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Synchronisationsschaltung (17) einen Puffer (40) sowie logische Gatter (41 bis 43) enthält, wobei das Synchronsignal eine Impulsbreite besitzt, die kürzer als eine halbe Periode des Haupttaktsignals ist, und als Funktion des dritten Taktsignals und synchron mit diesem geliefert wird.

6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der vierte und der fünfte Frequenzteiler (9, 26) symmetrische Ausgangssignale liefern, die in bezug auf das Haupttaktsignal entsprechende Frequenztsilungsverhältnisse gemäß der Versetzung des ersten und zweiten vorsetzbaren Zählers (5,19) besitzen.