DE3102447A1 - Anordnung zum synchronisieren der phase eines oertlichen taktsignals mit einem eingangssignal - Google Patents
Anordnung zum synchronisieren der phase eines oertlichen taktsignals mit einem eingangssignalInfo
- Publication number
- DE3102447A1 DE3102447A1 DE19813102447 DE3102447A DE3102447A1 DE 3102447 A1 DE3102447 A1 DE 3102447A1 DE 19813102447 DE19813102447 DE 19813102447 DE 3102447 A DE3102447 A DE 3102447A DE 3102447 A1 DE3102447 A1 DE 3102447A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- flip
- output
- inputs
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 18
- 230000001960 triggered effect Effects 0.000 claims description 5
- 238000011144 upstream manufacturing Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
R V.Philips' 61oailamp3nf£'jflck3n, Eindhoven _-"=""; - Ξ -: :-:"": :
PHN 9077 ^-& - 18.12.1980
Anordnung zum Synchronisieren der Phase eines örtlichen
Taktsignals mit einem Eingangssignal.
Die Erfindung bezieht sich auf eine Anordnung zum Synchronisieren der Phase eines örtlich erzeugten
Taktimpulssignals mit der Phase eines Eingangssignals,
mit einem Taktimpulsgenerator und einer Verzögerungsleitung deren Eingang mit dem Generator verbunden ist und
die eine Anzahl über die Verzögerungsleitung verteilte Abzweigungen aufweist.
Eine derartige Anordnung ist aus der U.S.-Patentschrift
3 509 ^71 bekannt. In dieser bekannten Anordnung
wird die Phase des örtlich erzeugten Taktimpulssignals mit der des Eingangssignals verglichen. Mit dem Phasenunterschied
zwischen diesen beiden Signalen wird ein Regelelement gespeist, das unter Benutzung der abgezweigten
Verzögerungsleitung bewirkt, dass die Phase des Taktimpulssignals schrittweise verschoben wird, bis das Taktimpulssignal
mit dem Eingangssignal synchronisiert ist.
Ein Nachteil einer derartigen Anordnung ist, dass eine gewisse Einlaufzeit notwendig ist, bevor die
Phase des regenerierten Taktimpulses erhalten und stabil ist.
In dieser Zeit kann keine zuverlässige Datenübertragung stattfinden.
Die Erfindung hat nun zur Aufgabe, eine Anordnung der eingangs erwähnten Art zu schaffen, mit der sehr schnell,
insbesondere innerhalb der Dauer nur einer Periode des Taktimpulssignals, Zugriff der Phase erreicht und danach
behalten wird.
Die erfindungsgemässe Anordnung weist dazu das Kennzeichen auf, dass jede Abzweigung der Verzögerungsleitung durch einen steuerbaren einpoligen Schalter mit
einem Ausgang der Anordnung verbunden ist, dass die Anordnung weiterhin eine Koinzidenzdetektionsschaltung mit
Eingängen und Ausgängen enthält, von denen jeweils ein Eingang an nur eine Abzweigung der Verzögerungsleitung
1 30047/053A
PHN 9677 £ 18.12.1980
und jeweils ein Ausgang an nur einen Steuereingang eines der Schalter angeschlossen ist, wobei die Koinzidenzdetektionsschaltung
weiterhin an einen Eingangsansciüuss für das Eingangssignal angeschlossen ist, um bei Detektion
einer Koinzidenz einer Flanke des Eingangssignals mit einer Flanke des Signals an einer der Abzweigungen der
Verzögerungsleitung ein Steuersignal an einem der Ausgänge der Koinzidenzdetektionsschaltung zum Schliessen des
Schalters in der betreffenden Abzweigung zu erzeugen.
^ Ein Vorteil der erfindungsgemässen Anordnung ist,
dass infolge des Fehlens von Zählern und Teilern die Anordnung schnell ein Taktimpulssignal mit einer Bitfrequenz
synchronisieren kann, die der maximalen Taktimpulsfrequenz der verwendeten Logik entspricht. Wird beispielsweise die
Logik in LOCMOS verwirklicht, die eine maximale Taktimpulsfrequenz von 20 mHz aufweist, so kann zu einer Datengeschwindigkeit
von 20 Mbit/s das Taktimpulssignal erzeugt werden.
Eine bevorzugte Ausführungsform einer Anordnung
zum Synchronisieren der Phase eines örtlich erzeugten Taktimpulssignals
weist nach der Erfindung das Kennzeichen auf, dass die Koinzidenzdetektionsschaltung eine Anzahl bistabiler
Kippschaltungen mit je einem Triggereingang, einem
Dateneingang, einem Stell- und einem Rückstelleingang und einem Ausgang enthält, dass jeweils einer der Triggereingänge
mit einem Eingang der Koinzidenzdetektionsschaltung verbunden ist, dass die Dateneingänge alle mit dem
Eingangsanschluss verbunden sind, dass die Koinzidenzdetektionsschaltung weiterhin ein kombinatorisches Netzwerk
mit Eingängen und Ausgängen enthält, dass die Eingänge des kombinatorischen Netzwerkes an Ausgänge der Kippschaltungen
angeschlossen sind, zum Ermitteln derjenigen Kippschaltung, die als erste getriggert wird, und dass die Ausgänge des
kombinatorischen Netzwerkes mit den Ausgängen der Koinzidenz-
" schaltung verbunden sind.
Ein Ausführungsbeispiel der Erfindung ist in der
Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
130047/0534
PHN 9677 -^- 18. 12. 1980
"S-
Fig. 1 eine bevorzugte Ausführungsform dererfindungsgemässen
Synchronisationsanordnung,
Fig. 2 einige Zeitdiagramme zur Erläuterung der Wirkungsweise der Synchronisationsanordrmng nach Fig.1.
In der in Fig. 1 dargestellten bevorzugten Ausführungsform
der Synchronisationsanordnung ist ein Oszillator 1, beispielsweise ein Kristalloszillator, an eine
Verzögerungsleitung 2 angeschlossen, die eine Anzahl Abschnitte aufweist. Diese Verzögerungsleitung 2 ist, verteilt
über die Leitung, mit Abzweigungen 3-0, 3-1, 3-2 und 3-3 versehen. Die Verzögerungszeit, die jeder der Abschnitte
verursacht, ist gleich und in diesem Beispiel derart gewählt, dass an den Abzweigungen 3-0, 3-1 ι 3-2 und 3-3 gegeneinander
um 90° verschobene Formen des von dem Kristalloszillator 1
erzeugten Taktimpulssignals vorhanden sind, und zwar an der Abzweigung 3-1 um eine Phase entsprechend 0° verschoben
an der Abzweigung 3-1 um eine Phase entsprechend 90° verschoben,
an der Abzweigung 3-2 um eine Phase entsprechend 1800 verschoben und an der Abzweigung 3-3 um eine Phase
*" entsprechend 270° verschoben.
Die Verzögerungsleitung 2 kann beispielsweise
aus einem Kabel mit Abzweigungen bestehen, aus einer Reihenschaltung aus LC-Netzwerken oder, wie in Fig. 1 dargestellt,
aus einer Reihenschaltung aus Abschnitten, die aus einem Widerstand h und einem Inverter 5 bestehen.
Die Abzweigungen 3-0, 3-1, 3-2 und 3-3 sind durch den Inverter 6 mit den Abschnitten verbunden. Die Verzögerungszeit eines Abschnittes ist durch die Fortpflanzungszeit
des Inverters 5 und die Zeitkonstante, die durch den Widerstand k und der Eingangskapazität des Inverters 5 gebildet
ist, bestimmt. Die Abzweigungen 3-0, 3-1, 3-2 und 3-3 der-Verzögerungsleitung
2 sind über je einen zugeordneten gesteuerten Schalter 7-0, 7-1, 7-2 bzw. 7-3 mit einem
Ausgang 8 der Anordnung verbunden. Wenn beispielsweise
der Schalter 7-0 geschlossen ist und die übrigen Schalter (7-1, 7-2 und 7-3) geöffnet sind, ist an dem Ausgang 8
das nichtverzögerte (eine Phase entsprechend 0° aufweisende)
Taktimpulssignal vom Oszillator 1 verfügbar. Dadurch, dass
130047/0534
PHN 9677 X 18.12.1980
einer der anderen Schalter, z.B. 7-2, geschlossen wird und die übrigen Schalter (7-0, 7-1 und 7-3) geöffnet werden,
wird an dem Ausgang 8 das um 180° verschobene Taktimpulssignal angeboten. Auf diese Weise kann an dem Ausgang 5
ein Taktimpulssignal mit einer der Phasen 0°, 90°, 18O° bzw. 270° geschaltet werden. Es wird diejenige Phase ausgewählt,
die gegenüber der Detektion des Datensignals optimal ist. Optimal ist ein Taktimpulssignal, dessen ansteigende
Flanke mitten in dem zu detektierenden Bit des
]Q Datensignals liegt. Das dann an dem Ausgang 8 verfügbare
Signal ist das gewünschte regenerierte Taktimpulssignal, dessen Phase innerhalb _+ 45° der optimalen Phase zur Detektion
des Datensignals entspricht. Es dürfte einleuchten, dass eine kleinere Phasenabweichung dadurch erhalten werden
^g kann, dass mehr als die in Fig. 1 dargestellten vier Abzweigungen
an der Verzögerungsleitung vorgesehen werden und die Verzögerungszeit jedes Abschnittes entsprechend
verkleinert wird.
Um die Schalter 4 zu betätigen, ist die Anordnung mit einer Koinzidenzdetektionsschaltung 22 versehen. Diese
Koinzidenzdetektionsschaltung 22 enthält eine Anzahl bistabile Kippschaltungen 9-0, 9-1, 9-2 und 9-3 vom D-Typ und
ein kombinatorisches Netzwerk 10. Einem Eingang 11 der Anordnung wird das Eingangsdatensignal zugeführt. Die
D-Eingänge der Kippschaltungen 9 sind alle mit diesem Eingang 11 verbunden, und die T-Eingänge sind mit den
Eingängen 23-0, 23-1, 23-2 bzw. 23-3 der Koinzidenzschaltung
22 verbunden. Die Abzweigungen 3-0, 3-1, 3-2 und 3-3 sind ebenfalls an diese Eingänge angeschlossen. Der Q-Ausgang
jeder Kippschaltung 9 3-st mit einem entsprechenden Eingang12
des kombinatorischen Netzwerkes 10 verbunden. Daher ist der Q-Ausgang der Kippschaltung 9-0 mit dem Eingang 12-0
verbunden, der Q-Ausgang von 9-1 mit dem Eingang 12-1, der Ausgang von 9-2 mit 12-2 und der Q-Ausgang der Kippschaltung
9-3 mit dem Eingang 12-3· Die Ausgänge 13 des
kombinatorischen Netzwerkes 10, die zugleich die Ausgange der Koinzidenzdetektionsschaltung 22 bilden, sind mit den
Steuereingängen 14 der Schalter 7 verbunden.
130047/0534
PHN 9677 ^n 18.12.1980
Einfachheitshalber ist die Verbindung zwischen den Ausgängen 13 und den Steuereingängen 14 in Fig. 1 nicht
näher dargestellt. So ist jeduch der Ausgang 13-0 des kombinatorischen Netzwerkes 10 mit dem Steuereingang I 4-2
verbunden, der Ausgang 13-1 mit 14-3, der Ausgang 13-2 mit
14-O und der Ausgang 13-3 mit dem Steuereingang 1h-1.
Das kombinatorische Netzwerk 10 kann beispielsweise mit einer sogenannten FPLA (Field Programmable Logic
Array) oder, wie in Fig. 1 dargestellt, mit einzelnen Logic-Bauelementen verwirklicht werden. Das kombinatorische Netzwerk,
wie dies in Fig. 1 dargestellt ist, enthält eine /""*" Anzahl UND-Tore 15» eine Anzahl bistabiler Kippschaltungen
16 vom SR-Typ und ein ODER-Tor 17. Ein Eingang des UND-Tores
15-0 ist mit dem Eingang 12-0 verbunden und der andere
Jg Eingang mit dem Q-Ausgang der Kippschaltung 9-3>
ein Eingang des UND-Tores 15-1 ist mit dem Eingang 12-1 verbunden
und der andere Eingang mit dem Q-Ausgang der Kippschaltung 9-0, ein Eingang des UND-Tores 15-2 ist mit dem Eingang
12-2 verbunden und der andere Eingang mit dem Q-Ausgang der Kippschaltung 9-1» und ein Eingang des UND-Tores 15-3
ist mit dem Eingang 12-3 und ein anderer Eingang ist mit dem Q-Ausgang der Kippschaltung 9-2 verbunden. Ein Ausgang
der UND-Tore 15 ist mit dem Stelleingang S der zugeordneten Kippschaltung 16 verbunden. Die Ausgänge Q dieser Kippschaltungen
16 sind mit den Ausgängen 13 des kombinatorischen Netzwerkes und mit den Eingängen eines ODER-Tores
17 verbunden. Der Ausgang 18 des ODER-Tores 17 ist mit den S-Eingängen der Kippschaltungen 9 verbunden. Die Rückstelleingänge
R der Kippschaltungen 9 und 16 sind miteinander
und mit den Rückstelleingangsklemmen 19 verbunden.
Die Wirkungsweise der Anordnung zum Synchronisieren der Phase eines örtlich erzeugten Taktimpulssignals
mit der Phase eines Eingangssignals nach Fig. 1 ist, auch
erläutert an Hand der Zeitdiagramme nach Fig. 2, wie folgt.
Die Anordnung nach Fig. 1 wird durch ein Rückstellsignal RST, das in Fig. 2b dargestellt ist, in den
Nullzustand gebracht. Das Eingangsdatensignal IN, das der Eingangsklemme 11 angeboten wird, ist in Fig. 2a dargestellt,
130047/053A
PHN 9677 &a 18.12.1980
— <Γ "
Die vom Oszillator 1 erzeugten Taktimpulssignale haben
eine Form, wie diese in Fig. 2c dargestellt ist. Fig. 2c zeigt ebenfalls das Taktimpulssignal an der Abzweigung 3-0.
Die jeweils um 90° verschobenen Formen des Taktimpuls-
g signals an den Abzweigungen 3-1» 3-2 und 3-3 sind in den
Fig. 2d, 2e bzw. 2f dargestellt. Das Eingangsdatensignal IN wird dem Dateneingang D der Kippschaltungen 9-0 >
9-1» 9-2. und 9-3 parallel angeboten, die je durch eine andere Phase
des Taktimpulssignals C1 am Eingang T getriggert werden.
^q Venn in dem Datensignal die erste Flanke erscheint, wird
diejenige Kippschaltung 9 als erste getriggert, die mit dem Taktimpulssignal C1 verbunden ist, dessen ansteigende
Flanke der ersten ansteigenden Flanke des Datensignals am nächsten folgt. In den Fig. 2g, h, i, j ist das Q-Signal
dargestellt, das bei diesem Vorgang entsteht. Der Q-Ausgang der Kippschaltung 9-1 wird zunächst geschaltet. Danach die
Kippschaltung 9-2, daraufhin 9-3 und zum Schluss 9-^·
Mit dem kombinatorischen Netzwerk 10 wird nun wie folgt ermittelt, welche Kippschaltung 9 zunächst umgeschaltet
wird. Dazu ist der Q-Ausgang jeder Kippschaltung zusammen mit dem Q-Ausgang der vorhergehenden Kippschaltung mit einem
UND-Tor 15 verbunden. In dem Beispiel aus Fig. 2 schaltet
daher zunächst das UND-Tor 15-1 durch das Q-Signal der Kippschaltung 9-1 und das Q-Signal von 9-0 und stellt die
mit dem Ausgang dieses UND-Tores 15-1 verbundene Kippschaltung 16-1 ein. Die anderen Kippschaltungen, und zwar
9-2, 9-3 und 9-0 werden durch die zugeordneten Taktimpulssignale auch umgeschaltet, aber dies erfolgt - in dem in
Fig. 1 dargestellten Beispiel - später. Die zugeordneten
UND-Tore 15-2, 15-3 und 15-0 werden jedoch kein Ausgangssignal
(i) erzeugen, weil die Q-Signale der Kippschaltungen
9 bereits umgeschaltet sind. Es wird folglich nie mehr als nur eine Kippschaltung 16 umgeschaltet. Nachdem eine der
Kippschaltungen 16 umgeschaltet ist, wird das ODER-Tor 17 umgeschaltet, wodurch die Kippschaltungen 9 eingestellt
werden (Signal ST, Fig. 2k) und eingestellt bleiben, bis gegebenenfalls abermals ein Rückstellsignal dem Eingang 9
zugeführt wird, üor Q-Ausgang der Kippschaltung 16—1
130047/0534
PHN 9677 7-
liefert in dem Augenblick, in dem diese umgeschaltet wird, ein Signal an den damit verbundenen Steuereingang 1^4—3·
Dadurch wird der Schalter 7-3 geschlossen und das von dem Oszillator 1 herrührende, durch die Verzögerungsleitung
verzögerte, regenerierte Taktimpulssignal am Ausgang 8 abgegeben (Signal OUT, Fig. 2l).
Ein Vorteil der Anordnung ist, dass im Gegensatz zu anderen Taktimpulsregeneratorkreisen, die schnelle
Synchronisation dadurch erreicht, dass der Zyklus eines
^q Zählers oder eines Schiebnregisters synchronisiert wird,
das Takt impuls signal schnell mit einer .Bitfrequenz des
Datensignals regeneriert werden kann, die der maximalen Taktimpulsfrequenz der verwendeten Logik entspricht. Wird
beispielsweise LOCMOS-Logik mit einer maximalen Taktimpulsfrequenz von 20 MHz benutzt, so kann eine Bitfrequenz von
20 MBit/s verarbeitet werden.
Mit Hilfe des regenerierten Taktimpulssignals kann weiterhin auch das Datensignal detektiert werden.
In Fig. 1 ist beispielsweise dazu eine weitere Kippschaltung 20 dargestellt, deren D-Eingang an das Datensignal angeschlossen
ist deren Triggereingang T das regenerierte Taktimpulssignal zugeführt bekommt. Der Ausgang 21 liefert das
detektierte Datensignal.
In dem in Fig. 2 gewählten Beispiel war die Kippschaltung 9-1 j diejenige, die als erste getriggert
wurde, nämlich durch das um 90° verschobene Taktimpulssignal
Cl (9Of-). Dass letzten Endes der Schalter 7-3 umgeschaltet
wurde und damit das um 270° verschobene Taktimpulssignal Cl (2700) dem Ausgang Q zugeführt wird, wird dadurch
verursacht, dass das Taktimpulssignal benutzt wird, dessen ansteigende Flanke mitten in dem zu detektierenden Bit
des Datensignals liegt. Dies wird durch eine zusätzliche Verzögerung um eine halbe Taktimpulsperiode (bzw, 18O°)
erreicht.
Statt der in Fig. 1 dargestellten Kippschaltungen 9 vom D—Typ können auch JK-Kippschaltungen benutzt werden,
und statt der in Fig. 1 dargestellten SR-Kippschaltungen
können auch Kippschaltungen vom D- oder JK-Typ benutzt
130047/0534
PHN 9077 ¥ 18.12.1980
werden.
Die Anordnung zum Synchronisieren der Phase eines örtlich erzeugten Taktimpulssignals mit der Phase eines
Eingangssignals eignet sich insbesondere dann, wenn das
Eingangssignal aus Datenpaketen besteht. In diesem Fall weicht, wenn die Paketlänge nicht zu gross ist, die Phase
der eintreffenden Reihe nicht wesentlich von der Phase des Taktimpulses des Empfängers ab, jedenfalls wenn sich in
dem Datensender und dem Datenempfänger ein kristallgesteuerter
Oszillator befindet. Eine einmalige Synchronisation wie obenstehend beschrieben,ist dann ausreichend. Die
Erfindung beschränkt sich jedoch nicht darauf, Wenn ein kontinuierlicher Datenstrom angeboten wird, kann die meistens
langsame Drift der Phase des Kristalloszillators auf übrigens bekannte Weise nachgeregelt werden.
Die steuerbaren einpoligen Schalter sind in der Praxis als MOSFET-Transistoren ausgebildet, die an den
Tor-Elektroden gesteuert werden.
130047/0534
Leerseile
Claims (3)
- PHN 9677
PATENTANSPRÜCHEAnordnung zum Synchronisieren der Phase eines örtlich erzeugten Taktimpulssignals mit der Phase eines Eingangssignals, mit einem Taktimpulssignalgenerator und einer Verzögerungsleitung deren Eingang mit dem Generator verbunden ist und die eine Anzahl über die Verzögerungsleitung verteilte Abzweigungen enthält, dadurch gekennzeich-/"-net, dass jede Abzweigung der Verzögerungsleitung durch einen steuerbaren einpoligen Schalter mit einem Ausgang der Anordnung verbunden ist, dass die Anordnung weiterhin eine Koinzidenzdetektionsechaltung mit Eingängen undAusgängen enthält, von denen jeweils ein Eingang an nur eine Abzweigung der Verzögerungsleitung und jeweils ein Ausgang an einen Steuereingang eines der Schalter angeschlossen ist wobei die Koinzidenzdetektorschaltung weiterhin an einen Eingangsanschluss für das Eingangssignalangeschlossen ist, um bei Detektion einer Koinzidenz einer Flanke des Eingangssignals mit einer Flanke des Signals an einer der Abzweigungen der Verzögerungsleitung ein
Steuersignal an einem der Ausgänge der Koinzidenzdetektionsschaltung zum Schliessen des Schalters in der betreffenden Abzweigung zu erzeugen. - 2. Anordnung zum Synchronisieren der Phase nach Anspruch 1, dadurch gekennzeichnet, dass die Koinzidenzdetektionsschaltung eine Anzahl bistabile Kippschaltungen mit je einem Trigger eingang, einem Dateneingang/j- einemStell- und Rückstelleingang und einem Ausgang enthält, dass jeweils einer der Triggereingänge mit einem Eingang der Koinzidenzdetektionsschaltung verbunden ist, dass die
Dateneingänge alle mit dem Eingangsanschluss verbunden sind, dass die Koinzidensdetektionsschaltung weiterhin einkombinatorisches Netzwerk mit Eingängen und Ausgängen enthält, dass die Eingänge des kombinatorischen Netzwerkes an die Ausgänge der Kippschaltungen angeschlossen sind zum130047/0534PHN 9677 νβ- 18.12.1980Ermitteln derjenigen Kippschaltung, die als erste getriggert wird, und dass die Ausgänge des kombinatorischen Netzwerkes mit den Ausgängen der Koinzidenzdetektionsschaltung verbunden sind.. - 3. Anordnung zum Synchronisieren der Phase nach Anspruch 2, dadurch gekennzeichnet, dass das kombinatorische Netzwerk eine Anzahl UND-Tore und eine Anzahl weiterer Kippschaltungen enthält, dass die UND-Tore je einen ersten und einen zweiten Eingang und einen Ausgang enthalten,^q wobei der erste Eingang an einen nichtinvertierenden Ausgang der zugeordneten Kippschaltung angeschlossen ist und der zweite Eingang an einen invertierenden Ausgang der der genannten Kippschaltung vorgeschalteten Kippschaltung und der Ausgang jedes UND-Tores an einen Stelleingang der zugeordneten Kippschaltung angeschlossen ist und die Ausgänge der weiteren Kippschaltungen an die Ausgänge des kombinatorischen Netzwerkes sowie an die Eingänge eines ODER-Tores angeschlossen sind, von dem ein Ausgang mit den Stelleingängen der Kippschaltungen verbunden ist, und dass Rückstelleingänge der weiteren Kippschaltungen und Rückstelleingänge der Kippschaltungen miteinander und mit einem Rückstelleingang verbunden sind.130047/0534
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NLAANVRAGE8000606,A NL183214C (nl) | 1980-01-31 | 1980-01-31 | Inrichting voor het synchroniseren van de fase van een lokaal opgewekt kloksignaal met de fase van een ingangssignaal. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3102447A1 true DE3102447A1 (de) | 1981-11-19 |
DE3102447C2 DE3102447C2 (de) | 1989-05-11 |
Family
ID=19834765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813102447 Granted DE3102447A1 (de) | 1980-01-31 | 1981-01-26 | Anordnung zum synchronisieren der phase eines oertlichen taktsignals mit einem eingangssignal |
Country Status (9)
Country | Link |
---|---|
US (1) | US4386323A (de) |
JP (1) | JPS56120227A (de) |
BE (1) | BE887296A (de) |
CA (1) | CA1155932A (de) |
DE (1) | DE3102447A1 (de) |
FR (1) | FR2475318A1 (de) |
GB (1) | GB2069263B (de) |
NL (1) | NL183214C (de) |
SE (2) | SE449941B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3931259A1 (de) * | 1989-09-19 | 1991-03-28 | Siemens Ag | Verfahren zur fortlaufenden anpassung der phase eines digitalsignals an einen takt |
DE19537342A1 (de) * | 1994-10-07 | 1996-04-18 | Mitsubishi Electric Corp | Synchronisationsschaltung |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3173313D1 (en) * | 1980-09-25 | 1986-02-06 | Toshiba Kk | Clock synchronization signal generating circuit |
US4525674A (en) * | 1982-07-28 | 1985-06-25 | Reliance Electric Company | Circuit for synchronizing a switching power supply to a load clock |
JPS5986385A (ja) * | 1982-11-09 | 1984-05-18 | Toshiba Corp | サンプリングパルス生成回路 |
US4617679A (en) * | 1983-09-20 | 1986-10-14 | Nec Electronics U.S.A., Inc. | Digital phase lock loop circuit |
JPS60143017A (ja) * | 1983-12-29 | 1985-07-29 | Advantest Corp | クロツク同期式論理装置 |
US4575860A (en) * | 1984-03-12 | 1986-03-11 | At&T Bell Laboratories | Data clock recovery circuit |
JPS60204121A (ja) * | 1984-03-29 | 1985-10-15 | Fujitsu Ltd | 位相同期回路 |
EP0185779B1 (de) * | 1984-12-21 | 1990-02-28 | International Business Machines Corporation | Digitale Phasenregelschleife |
US4604582A (en) * | 1985-01-04 | 1986-08-05 | Lockheed Electronics Company, Inc. | Digital phase correlator |
US4635249A (en) * | 1985-05-03 | 1987-01-06 | At&T Information Systems Inc. | Glitchless clock signal control circuit for a duplicated system |
US4675612A (en) * | 1985-06-21 | 1987-06-23 | Advanced Micro Devices, Inc. | Apparatus for synchronization of a first signal with a second signal |
US4654599A (en) * | 1985-07-05 | 1987-03-31 | Sperry Corporation | Four phase clock signal generator |
US4787095A (en) * | 1987-03-03 | 1988-11-22 | Advanced Micro Devices, Inc. | Preamble search and synchronizer circuit |
US4791488A (en) * | 1987-08-12 | 1988-12-13 | Rca Licensing Corporation | Line-locked clock signal generation system |
US4757264A (en) * | 1987-10-08 | 1988-07-12 | American Telephone And Telegraph Company, At&T Bell Laboratories | Sample clock signal generator circuit |
JPH0795731B2 (ja) * | 1987-10-30 | 1995-10-11 | 株式会社ケンウッド | データ受信装置の最適クロック形成装置 |
US4868514A (en) * | 1987-11-17 | 1989-09-19 | International Business Machines Corporation | Apparatus and method for digital compensation of oscillator drift |
JPH01149516A (ja) * | 1987-12-04 | 1989-06-12 | Mitsubishi Electric Corp | クロック発生装置 |
US5022057A (en) * | 1988-03-11 | 1991-06-04 | Hitachi, Ltd. | Bit synchronization circuit |
ES2031295T3 (es) * | 1988-03-22 | 1992-12-01 | Siemens Aktiengesellschaft | Procedimiento y dispositivo para la adaptacion continua de la fase de una senal de datos binaria a un impulso de reloj. |
DE58903075D1 (de) * | 1988-04-29 | 1993-02-04 | Siemens Ag | Verfahren und anordnung zur taktrueckgewinnung aus einem datensignal durch fortlaufende anpassung eines oertlich erzeugten taktes an ein datensignal. |
US5050189A (en) * | 1988-11-14 | 1991-09-17 | Datapoint Corporation | Multibit amplitude and phase modulation transceiver for LAN |
US5034967A (en) * | 1988-11-14 | 1991-07-23 | Datapoint Corporation | Metastable-free digital synchronizer with low phase error |
US5008879B1 (en) * | 1988-11-14 | 2000-05-30 | Datapoint Corp | Lan with interoperative multiple operational capabilities |
US5048014A (en) * | 1988-12-30 | 1991-09-10 | Datapoint Corporation | Dynamic network reconfiguration technique for directed-token expanded-address LAN |
US4908842A (en) * | 1989-02-14 | 1990-03-13 | Galen Collins | Flash synchronized gated sample clock generator |
ATE110505T1 (de) * | 1989-02-23 | 1994-09-15 | Siemens Ag | Verfahren und anordnung zum anpassen eines taktes an ein plesiochrones datensignal und zu dessen abtakten mit dem angepassten takt. |
JP2664249B2 (ja) * | 1989-03-13 | 1997-10-15 | 株式会社日立製作所 | タイミング抽出回路,それを利用した通信システム及びタイミング抽出方法並びに通信装置 |
US5424882A (en) * | 1989-03-13 | 1995-06-13 | Hitachi, Ltd. | Signal processor for discriminating recording data |
US5267267A (en) * | 1989-03-13 | 1993-11-30 | Hitachi, Ltd. | Timing extraction method and communication system |
JP2536929B2 (ja) * | 1989-07-21 | 1996-09-25 | 富士通株式会社 | 位相整合回路 |
US4998264A (en) * | 1989-09-20 | 1991-03-05 | Data Broadcasting Corporation | Method and apparatus for recovering data, such as teletext data encoded into television signals |
DE3936901A1 (de) * | 1989-11-06 | 1991-05-23 | Ant Nachrichtentech | Halbleiterchip mit mehreren schieberegistern |
US5109394A (en) * | 1990-12-24 | 1992-04-28 | Ncr Corporation | All digital phase locked loop |
US5212716A (en) * | 1991-02-05 | 1993-05-18 | International Business Machines Corporation | Data edge phase sorting circuits |
JPH0778774B2 (ja) * | 1991-02-22 | 1995-08-23 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 短待ち時間データ回復装置及びメッセージデータの同期化方法 |
US5255292A (en) * | 1992-03-27 | 1993-10-19 | Motorola, Inc. | Method and apparatus for modifying a decision-directed clock recovery system |
DE69320616T2 (de) * | 1993-01-28 | 1999-02-11 | Alsthom Cge Alcatel | Synchronisierungsschaltung |
US5412698A (en) * | 1993-03-16 | 1995-05-02 | Apple Computer, Inc. | Adaptive data separator |
EP0648033B1 (de) * | 1993-10-12 | 2002-09-25 | Alcatel | Synchronisierungsschaltung |
US6239627B1 (en) * | 1995-01-03 | 2001-05-29 | Via-Cyrix, Inc. | Clock multiplier using nonoverlapping clock pulses for waveform generation |
US5646568A (en) * | 1995-02-28 | 1997-07-08 | Ando Electric Co., Ltd. | Delay circuit |
US6064707A (en) | 1995-12-22 | 2000-05-16 | Zilog, Inc. | Apparatus and method for data synchronizing and tracking |
KR100197563B1 (ko) * | 1995-12-27 | 1999-06-15 | 윤종용 | 동기 지연라인을 이용한 디지탈 지연 동기루프 회로 |
WO1998004043A1 (en) * | 1996-07-23 | 1998-01-29 | Honeywell Inc. | High resolution digital synchronization circuit |
US6043694A (en) * | 1998-06-24 | 2000-03-28 | Siemens Aktiengesellschaft | Lock arrangement for a calibrated DLL in DDR SDRAM applications |
JP3394013B2 (ja) * | 1999-12-24 | 2003-04-07 | 松下電器産業株式会社 | データ抽出回路およびデータ抽出システム |
US7253671B2 (en) * | 2004-06-28 | 2007-08-07 | Intelliserv, Inc. | Apparatus and method for compensating for clock drift in downhole drilling components |
US8452929B2 (en) * | 2005-04-21 | 2013-05-28 | Violin Memory Inc. | Method and system for storage of data in non-volatile media |
US9582449B2 (en) | 2005-04-21 | 2017-02-28 | Violin Memory, Inc. | Interconnection system |
US9384818B2 (en) * | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
US8112655B2 (en) * | 2005-04-21 | 2012-02-07 | Violin Memory, Inc. | Mesosynchronous data bus apparatus and method of data transmission |
KR101331569B1 (ko) | 2005-04-21 | 2013-11-21 | 바이올린 메모리 인코포레이티드 | 상호접속 시스템 |
US9286198B2 (en) | 2005-04-21 | 2016-03-15 | Violin Memory | Method and system for storage of data in non-volatile media |
US8028186B2 (en) * | 2006-10-23 | 2011-09-27 | Violin Memory, Inc. | Skew management in an interconnection system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3509471A (en) * | 1966-11-16 | 1970-04-28 | Communications Satellite Corp | Digital phase lock loop for bit timing recovery |
US3763317A (en) * | 1970-04-01 | 1973-10-02 | Ampex | System for correcting time-base errors in a repetitive signal |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3029389A (en) * | 1960-04-20 | 1962-04-10 | Ibm | Frequency shifting self-synchronizing clock |
FR1422959A (fr) * | 1964-11-13 | 1966-01-03 | Thomson Houston Comp Francaise | Perfectionnements aux dispositifs d'asservissement en phase |
US4169995A (en) * | 1970-01-21 | 1979-10-02 | The United States Of America As Represented By The Secretary Of The Air Force | Pulse repetition frequency tracker |
FR2283592A1 (fr) * | 1974-08-27 | 1976-03-26 | Thomson Csf | Dispositif extracteur de synchronisation et systeme de transmission d'informations comportant un tel dispositif |
JPS5563123A (en) * | 1978-11-04 | 1980-05-13 | Sony Corp | Phase control circuit |
-
1980
- 1980-01-31 NL NLAANVRAGE8000606,A patent/NL183214C/xx not_active IP Right Cessation
-
1981
- 1981-01-22 CA CA000369102A patent/CA1155932A/en not_active Expired
- 1981-01-23 US US06/227,892 patent/US4386323A/en not_active Expired - Fee Related
- 1981-01-26 FR FR8101381A patent/FR2475318A1/fr active Granted
- 1981-01-26 DE DE19813102447 patent/DE3102447A1/de active Granted
- 1981-01-28 JP JP1032681A patent/JPS56120227A/ja active Pending
- 1981-01-28 SE SE8100527A patent/SE449941B/sv not_active IP Right Cessation
- 1981-01-28 SE SE8100527D patent/SE8100527L/xx not_active Application Discontinuation
- 1981-01-28 GB GB8102580A patent/GB2069263B/en not_active Expired
- 1981-01-29 BE BE0/203645A patent/BE887296A/fr not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3509471A (en) * | 1966-11-16 | 1970-04-28 | Communications Satellite Corp | Digital phase lock loop for bit timing recovery |
US3763317A (en) * | 1970-04-01 | 1973-10-02 | Ampex | System for correcting time-base errors in a repetitive signal |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3931259A1 (de) * | 1989-09-19 | 1991-03-28 | Siemens Ag | Verfahren zur fortlaufenden anpassung der phase eines digitalsignals an einen takt |
DE19537342A1 (de) * | 1994-10-07 | 1996-04-18 | Mitsubishi Electric Corp | Synchronisationsschaltung |
US5793823A (en) * | 1994-10-07 | 1998-08-11 | Mitsubishi Electric Engineering Co., Ltd. | Synchronization circuit that captures and phases an external signal |
Also Published As
Publication number | Publication date |
---|---|
NL8000606A (nl) | 1981-09-01 |
US4386323A (en) | 1983-05-31 |
SE449941B (sv) | 1987-05-25 |
JPS56120227A (en) | 1981-09-21 |
GB2069263B (en) | 1983-11-30 |
DE3102447C2 (de) | 1989-05-11 |
NL183214C (nl) | 1988-08-16 |
FR2475318A1 (fr) | 1981-08-07 |
SE8100527L (sv) | 1981-08-01 |
BE887296A (fr) | 1981-07-29 |
FR2475318B1 (de) | 1984-05-11 |
GB2069263A (en) | 1981-08-19 |
CA1155932A (en) | 1983-10-25 |
NL183214B (nl) | 1988-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3102447A1 (de) | Anordnung zum synchronisieren der phase eines oertlichen taktsignals mit einem eingangssignal | |
DE10164914B4 (de) | Verifizierungsschaltungsanordnung | |
DE3307782C2 (de) | Schaltungsanordnung zur Erzeugung von Synchrontaktsignalen | |
DE2537937C2 (de) | Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen ermöglicht | |
DE3826717A1 (de) | Signalphasenabgleichsschaltung | |
DE69610944T2 (de) | Schneller programmierbarer Frequenzteiler | |
DE2823635A1 (de) | Synchronisiergenerator | |
DE2415365B2 (de) | Schaltungsanordnung zum ausblenden von impulsen, deren dauer kuerzer ist als eine vorgegebene pruefdauer t tief p aus einer eingangsseitig anliegenden folge digitaler impulse | |
DE2330651C2 (de) | Schaltungsanordnung zur Abtastung eines Asynchronsignals mit Hilfe eines Synchronsignals | |
DE3208240A1 (de) | Serien-parallel-umsetzer | |
DE19709770B4 (de) | Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist | |
DE2551686A1 (de) | Digitale vorrichtung zur erkennung einer nrz-nachricht | |
DE19625185A1 (de) | Präzisionstaktgeber | |
DE69030192T2 (de) | Synchronisationsschaltung | |
DE3001388C2 (de) | Frequenzteiler | |
EP0143504A2 (de) | Schaltungsanordnung zum Erkennen der Vertikalaustastlücke in einem Bildsignal | |
EP0607630B1 (de) | Schaltungsanordnung zum Verzögern eines Nutzsignals | |
DE3601858C1 (de) | Schaltungsanordnung zur Frequenzteilung | |
DE2135565C3 (de) | Schaltungsanordnung zur zeitlich stabilisierten Verzögerung von Impulsen | |
DE1801487A1 (de) | Digitaler phasensynchronisierter Kreis | |
EP0316458B1 (de) | Digitaler Chip mit Eingangsdaten-Synchronisierung | |
DE2427603A1 (de) | Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln | |
DE3410800C2 (de) | ||
DE3924907A1 (de) | Redundante taktgeberanordnung | |
DE4142825A1 (de) | Synchronisierter taktgenerator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |