DE2840329A1 - Adresspuffer fuer einen mos-speicherbaustein - Google Patents

Adresspuffer fuer einen mos-speicherbaustein

Info

Publication number
DE2840329A1
DE2840329A1 DE19782840329 DE2840329A DE2840329A1 DE 2840329 A1 DE2840329 A1 DE 2840329A1 DE 19782840329 DE19782840329 DE 19782840329 DE 2840329 A DE2840329 A DE 2840329A DE 2840329 A1 DE2840329 A1 DE 2840329A1
Authority
DE
Germany
Prior art keywords
stage
address
output
transistors
blocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782840329
Other languages
English (en)
Other versions
DE2840329C2 (de
Inventor
Paul-Werner V Dipl Ing Basse
Ruediger Dr Rer Nat Hofmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2840329A priority Critical patent/DE2840329C2/de
Priority to US06/066,524 priority patent/US4284910A/en
Priority to FR7922196A priority patent/FR2436467B1/fr
Priority to GB7931587A priority patent/GB2030405B/en
Priority to JP54119202A priority patent/JPS5822837B2/ja
Publication of DE2840329A1 publication Critical patent/DE2840329A1/de
Application granted granted Critical
Publication of DE2840329C2 publication Critical patent/DE2840329C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin und München VPA
78 P 2 0 6 1 BRQ
Adreßpuffer für einen MOS-Speicherbaustein
Die Erfindung betrifft einen Adreßpuffer in MOS-Technik mit einer, einen Adreßeingsng aufweisenden, Über ein Übernahmesignal angesteuerte Adreß-Speicherschaltung, mit zwei komplementären Adreßausgängen und zwei komplementären Signalausgängen hohen Signalpegels und einer Abblockvorstufe mit nachgeschalteter Endstufe.
Adreßpuffer für MOS-Speicherbausteine bestehen im allgemeinen aus drei Teilen, nämlich einer Adreßspeicherschaltung, einer nachgeschalteten Abblockvorstufe und einer folgenden Endstufe. Die Adreßspeicherschaltung hat dabei die Aufgabe, die angelieferten TTL-Adreßsignale auf MOS-Pegel vorzuverstärken und zu übernehmen. An ihrem Ausgang sind die komplementären Adreßausgangssignale A und Ä sowie die zugeordneten Hochspannungssignale mit einem maximalen Potential des eineinhalbfachen der Betriebsspannung C und δ abgreifbar.
MM 1 Sur / 13.9.1978
03C0 13/0310
- * - VPA 72 ? 2 C- 5 S BRD
Die nachgeordneten Abblockvorstufen wirken als Zwischenverstärker und sollen die nur gering belastbaren Ausgänge der Adreßspeicherschaltung von den Endstufen abtrennen. Diese Abblockvorstufen liefern dabei die komplementären Steuersignale CV und CT, die beide einen Ruhepegel von O Volt haben.
Die Abblockvorstufen selbst stehen mit den Endstufen in Verbindung, die nur* Leistungsverstärker darstellen, die die komplementären Adreßsignale AA und TK Über die Adreßleitung an die Dekoder liefern.
Zur Verhinderung von Mehrfach- oder Falschauswahl in den Dekodern ist es erforderlich, daß die Ausgänge der Endstufen, die gegebenenfalls mit der Information "O" beaufschlagt sind, keine Spannungsspitzen oder Restspannungen aufweisen, die größer sind als eine zugeordnete Schwellspannung.
Bekannte Adreßpuffer (Intel Speicherbaustein 2104 und 2107) weisen neben der Adreßspeicherschaltung nur noch Endstufen ohne Abblockvorstufen auf. Es handelt sich dabei um reine Gegentaktendstufen, die von den Adreßausgängen A und 5 der Adreßspeicherschaltung angesteuert werden. Diese Endstufen werden nicht durch einen besonderen Einschaltetakt sondern durch den Übernahmetakt der Adreßspeicherschaltung eingeschaltet. Diese Maßnahme hat zwar den Vorteil, daß man die Adreßausgangssignale AA und JK der Endstufe damit sehr früh erhält, daß aber an dem evtl. mit dem Null-Informationssignal beaufschlagten Ausgang große Spannungsspitzen auftreten. Die Höhe dieser Störspannungen läßt sich nur durch geeignete Dimensionierung der Endstufentransistoren begrenzen, was wiederum zu erheblichen Querströmen in den Entstufen führt, womit diese Endstufen-Transistoren sehr groß dimensioniert werden müssen.
030013/0310
Bei einem weiteren bekannten Adreßpuffer (Mostek Speicherbaustein MK4027 und MK4116) sind Endstufen mit Abblockvorstufen vorgesehen. Die Abblockvorstufen bestehen hier aus einem statischen Flip-Flop, dessen Lasttransistören durch die Hochspannungssignale C.und C der Adreßspeicherschaltung angesteuert werden. Auch hier können an den Ausgängen der Abblockvorstufen CV bzw. CV Spannungsspitzen auftreten, wenn die Information MOH geliefert werden soll.
Die bei dem bekannten Adreßpuffer verwendete Endstufe ist ein einfacher Source-Folger, der die unangenehme Eigenschaft hat, die Ausgänge der Endstufe AA bzw. SÄ auch dann anzuheben, wenn sie nur mit kurzen Störspannungsspitzen angesteuert werden.
Aufgabe der Erfindung ist die Bereitstellung eines Adreßpuffers für einen MOS-Speicherbaustein, an dessen Ausgang keine Spannungsspitzen oder Restspannungen entstehen und der gering dimensionierte Endstufentransistoren aufweist.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß die über einen Steuertakt angesteuerte, komplementäre Steuersignale liefernde, Abblockvorstufe zwei, mit ihrem ersten gemeinsamen Knoten an einem Ansteuertakt und mit ihrem zweiten gemeinsamen Knoten an einer Basisspannungsquelle anliegenden, aus den gesteuerten Strecken von zwei Transistoren bestehenden Parallelketten aufweist, und daß der erste Transistor jeder Parallelkette je über einen Signalausgang hohen Signalpegels der Adreßspeicherschaltung und der zweite Schalttransistor jeder Parallelkette je über einen, zum Signalausgang hohen Signalpegels inversen Adreßausgang der Adreßspeicherschaltung angesteuert wird.
030013/0310
Dadurch, daß die Abblockvorstufen sowohl von den Ausgängen A und S der Adreßspeicherschaltung als auch von den Signalausgängen mit hohem Signalpegel C und C der Adreßspeicherschaltung angesteuert werden, treten an den Ausgangen CV bzw. SV der Abblockvorstufe nur geringe Störspannungsspitzen auf. Die in den Abblockvorstufen während der positiven Flanke des Ansteuertaktes auftretenden Querströme sind gering, womit die verwendeten Transistoren nur klein dimensioniert werden müssen. 10
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Die Erfindung wird nachstehend anhand der in den Zeichnungen dargestellten Ausführungsformen erläutert. Es zeigen
Fig. 1 eine schematische Darstellung des Aufbaues eines Adreßpuffers,
Fig. 2 ane schematische Darstellung eines Impulsplanes
zum Betrieb eines Adreßpuffers, Fig. 3 eine schematische Darstellung eines bekannten Adreßpuffers ohne Abblockvorstufe,
Fig. 4 eine schematische Darstellung eines bekannten Adreßpuffers mit einer Abblockvorstufe aus einem
statischen Flip-Flop,
Fig. 5 eine schematische Darstellung des erfindungsgemäßen Adreßpuffers mit einem Source-Folger als Endstufe,
Fig. 6 eine schematische Darstellung eines erfindungsgemäßen Adreßpuffers mit einer als statisches Flip-Flop ausgebildeten Endstufe, und Fig. 7 eine schematische Darstellung eines erfindungsgemäßen Adreßpuffers mit einer Gegentaktendstufe.
030013/0310
28A0329
- 5 - VPA 78 P 2 O 6 1 BRD
Ein in der Fig. 1 mit zugehörigem Impulsplan in der Fig. 2 dargestellter Adreßpuffer für einen MOS-Speicherbaustein besteht im allgemeinen aus drei Teilen, nämlich einer Adreßspeicherschaltung AS, einer nachgeschalteten Abblockvorstufe AV und einer zugehörigen Endstufe ES.
Die Adreßspeicherschaltung AS hat dabei die Aufgabe, die angelieferten TTL-Adreßsignale ADR auf MOS-Pegel vorzuverstärken und im Takt eines Übernähmetaktes 0 zu übernehmen. Die Adreßspeicherschaltung AS liefert die komplementären Adreßausgangssignale A und S, sowie zwei weitere Signale mit höherem Signalpegel C, C, die den gleichen Informationsgehalt wie die Adreßausgangssignale A und Ä haben, aber ein wesentlich höheres Potential, nämlich das ca. 1,5fache der Betriebsspannung VDD aufweisen.
Die nachgeschalteten Abblockvorstufen AV wirken als Zwischenverstärker und sollen die nur gering belastbaren Ausgänge der Adreßspeicherschaltung AS von den Endstufen ES abtrennen. Angesteuert wird eine derartige Abblockvorstufe über einen Aktivierungsimpuls 0P, der veranlaßt, daß die Information aus der Adreßspeicherschaltung AS in die Abblockvorstufe übernommen wird. Die Abblock-Vorstufe AV selbst liefert die komplementären Ausgangssignale CV und ÜV, die beiden einen Ruhepegel von ca. 0 Volt aufweisen.
Die Endstufe ES ist ein reiner Leistungsverstärker, der die komplementären Signale AA und TK über Adreßleitungen an den Dekoder liefert.
Um in den Dekodern eine Informationsverfälschung durch Mehrfach- oder Falschauswahl zu verhindern, ist es erforderlich, daß die Ausgänge der Endstufen, an denen die Information H0" anliegt, keine Spannungsspitzen oder
030013/0310
- € - VPA 78 P 2 0 6 1 BRG
Restspannungen aufweisen, die größer sind als eine mögliche Restspannung RS. Um dies zu verhindern, ist es notwendig, daß die Ausgangssignale CV und SV der Abblockvorstufe, an denen die Information "O" anliegt, ebenfalls keine Spannungsspitzen SS (Fig. 2) aufweisen, die über einen definierten Toleranzbereich hinausgehen.
Bei dem in der Fig. 3 dargestellten bekannten Adreßpuffer (Firma Intel, Speicherbaustein 2104 und 2107) ist keine Abblockvorstufe vorhanden. Als Endstufe ES kommt eine reine Gegentaktstufe zur Anwendung. Diese wird von den Ausgängen A und Ä" der Adreßspeicherschaltung AS angesteuert. Die Endstufe ES wird dabei nicht durch einen getrennten Takt sondern durch den Übernahmetakt 0 der Adreßspeicherschaltung AS eingeschaltet. Durch diese Maßnahme erhält man die komplementären Signale AA und TK der Endstufe ES sehr früh, wobei aber der Ausgang der Endstufe ES, an dem die Information 0O" anliegt, hohe Spannungsspitzen auftreten. Die Ursache für diese Spannungsspitzen liegt darin, daß die Endstufe bereits durch den Übernahmetakt 0 der Adreßspeicherschaltung AS eingeschaltet wird, obwohl die Ausgänge A und 5 der Adreßspeicherschaltung AS erst eine gewisse Zeit nach der positiven Flanke des Taktes 0 (ersichtlich aus der Fig. 2) einen definierten Zustand einnehmen. Die Höhe der auftretenden Störspannungen läßt sich nur durchggeeignete Dimensionierung der Endstufentransistoren M1 bis M5 begrenzen. Dies führt allerdings zu erheblichen Querströmen in den Endstufen, da während des Einstellens der Ausgänge AA und TK der Endstufe ES alle Transistoren M1 bis M5 gleichzeitig leitend gesteuert werden und diese Transistoren als Endstufentransistoren deswegen sehr groß dimensioniert werden müssen.
Der in der Fig. 4 dargestellte bekannte Adreßpuffer (Firma Mostek, Speicherbausteine MK4027, MK4116) weist
030013/0310
WA
78P2O6J0RD eine .Abblockvorstufe AV auf. Die Abblockvorstufe AV besteht hier aus einem statischen Flop aus den Transistoren M6 bis H9f dessen Lasttransistoren H6 und M7 durch die Signale hohen Signalpegels C und C der Adreßspeicherschaltung AS angesteuert werden. Auch hier können an den Ausgängen der Abblockvorstufe CV bzw. CV Spannungsspitzen auftreten, wenn die Information n0N anliegt. Diese Spannungsspitzen werden dann erzeugt, wenn die positive Flanke des übernehmenden Aktivierungsimpulses 0P zu früh auf die positive Flanke des Übernahmetaktes 0 folgt und damit die Abblockvorstufe AV bereits eingeschaltet wird, obwohl die Ausgänge C und C der Adreßspeicherschaltung AS noch keine definierten Zustände aufweisen. Bei der knappen Folge der Übernahmetakte 0 und des Aktivierungsimpulses 0P werden infolge der Kreuzkopplung der Transistoren M8 und M9 die Potentiale beider Ausgänge CV unc CV der Abblockvorstufe AV gleichzeitig mit dem Aktivierungsimpuls 0P angehoben. Erst, wenn das Potential beider Ausgänge weit über einer definierten Schwellspannung der beiden Transistoren M8 und M9 liegt, wirkt die Kreuzkopplung und das Flip-Flop kann entsprechend der Größe der Signale C und C kippen.
Als Endstufe ES kommt hier nur ein einfacher Source-Folger aus den Transistoren M10 und M12 zur Anwendung. Zugeordnete Löschtransistoren M11 und M13 setzen die Ausgänge AA und TK mit Hilfe eines Löschtaktes 0K wieder auf das Nullpotential zurück. Durch den Source-Folger werden die Ausgänge AA bzw. A-A* auch dann angehoben, wenn sie nur mit kurzen Störspannungsspitzen angesteuert werden. Damit besteht die Möglichkeit, daß in diesem Falle Restspannungen an den Ausgängen anliegen, die größer sind, als die zu tolerierende Schwellspannung bei der Anlage von Nullinformation. Diese Restspannungen werden erst am Ende eines Arbeitszyklusses durch den Löschtakt 0K abgesenkt und bleiben in der übrigen Zeit in den Adreßlei-
030013/0310
-a- VPA 7δ Ρ 2 0 6 1 BRO tungen des Dekoders gespeichert.
Wird entsprechend der Fig. 5 ein Adreßpuffer so aufgebaut, daß die Abblockvorstufe AV sowohl von den Ausgängen A und Ä der Adreßspeicherschaltung AS als auch von den Ausgängen mit erhöhtem Potential C und C angesteuert werden, so können die vorbeschriebenen Nachteile nicht auftreten.
Die Abblockvorstufe gemäß der Erfindung mit den Transistoren M6 bis M9 ist als Gegentaktendstufe aufgebaut, deren obere Transistoren H6 und M7 über die Ausgänge der Adreßspeicherschaltung AS mit erhöhtem Potential C und C angesteuert werden. Damit treten an den Ausgängen CV und CV der Abblockvorstufe AV nur sehr kleine Störspannungsspitzen auf, wenn die Information "1O" anliegt. Dies hat folgende Gründe: Vor der positiven Flanke des Übernahmetaktes 0 sind&ie Ausgänge A und I auf mittlerem Ruhepotential MR (siehe Fig. 2), die Ausgänge C und δ auf hohem HR Ruhepotential, was ungefähr der Betriebsspannung VDD entspricht und der Aktivierungstakt 0P auf Nullpotential. Damit sind alle Transistoren M6 bis M9 der Abblockvorstufe AV leitend und halten die Punkte CV und CV auf Nullpotential (Basisspannungsquelle VSS). Kurz nach der positiven Flanke des Ubernahmetaktes 0 läuft die Spannung eines der beiden Ausgänge A bzw. Ä gegen Nullpotential, der andere Ausgang gegen die Betriebsspannung VDD. Damit wird einer der beiden Transistoren M8 oder M9 gesperrt und der andere noch stärker leitend. Der leitend gesteuerte Transistor der beiden Transistoren M8 oder M9 liefert die Information "0" am Ausgang CV bzw. CV. Tritt jetzt bereits die positive Flanke des Aktivierungsimpulses 0P auf, obwohl die Ausgänge mit erhöhtem Potential C und C noch nicht die Endpegel erreicht haben, seien sie nun das Basispotential VSS oder ein Potential das um den Faktor 1,5 höher ist als das
030013/0310
- ss - VPA 78 P 2 0 6 1 BRD
Betriebspotential VDD1 so wird der Ausgang CV bzw. CV, an dem die Information "O" anliegen soll, durch den stark leitenden Transistor M8 bzw. M9 festgehalten. Es entsteht nur ein Spannungsabfall an diesen Transistoren aufgrund des Teilerverhältnisses der Transistoren M6 und M7 bzw. der Transistoren M8 und M9. Durch geeignete Dimensionierung kann dieser Spannungsabfall sehr klein gehalten werden. Sobald die Punkte C und C ihren Endpegel erreicht haben, nehmen auch die Ausgänge CV und CV der Abblockvorstufe ihre Endpegel 0 Volt-Basisspannungspotential VSS oder Betriebsspannungspotential VDD an. In jedem Zweig der Abblockvorstufe AV ist dann nur ein Transistor leitend, also M6 und M9 oder M7 und M8. Damit kann kein Querstrom durch die Gegentaktendstufen fliessen. Der Takt 0P wird also nur während der Flanke belastet.
Dieser, während der positiven Flanke des Aktivierungstaktes 0P in der Abblockvorstufe AV auftretende Querstrom ist gering, so daß die Abblockvorstufe auch wegen ihrer Funktion als Zwischenverstärker mit kleinen Transistoren versehen werden kann.
Zwischen dem, den Aktivierungstakt 0P liefernden Taktgenerator, der hier nicht dargestellt ist, und der Abblockvorstufe AV, findet ein Regelvorgang statt: Solange alle Ausgänge der Adreßspeicherschaltung A, Ä, C, C nicht ihren endgültigen Pegel eingenommen haben, solange also in der Abblockvorstufe AV Querströme auftreten können, wird der Aktivierungstakt 0P der Abblockvorstufe AV so stark belastet, daß seine positive Flanke sich verzögert. Damit paßt sich die positive Flanke des Taktes 0P, der die Abblockvorstufen aller Adreßpuffer betreiben muß, an das Zeitverhalten der Adreßspeicherschaltung AS an. Sobald die Ausgänge A, 5 und C, C der Adreßspeicherschaltung ihren Endzustand eingenommen ha-
030013/0310
- \ö - VPA 78 P 2 0 8 1 BRD
ben, können keine Querströme mehr fließen. Der Takt 0P wird damit entlastet und kann die Abblockvorstufe AV einschalten. Diese liefert dann entsprechend ihrer maximalen Schaltschnelligkeit die Signale CV und CV an die Endstufe ES.
Als Endstufen ES sind drei Lösungen möglich, und zwar entsprechend der Fig. 5 ein einfacher Source-Folger aus den Transistoren M1O und M12 mit den zugeordneten Löschtransistoren M11 und M13. Diese Schaltung benötigt nur wenige Transistoren, hat aber den Nachteil, daß nur die Signale, die die Information "1" beinhaltet, niederohmig geliefert werden können, während die Ausgänge AA bzw. ÄA" bei Anliegen der Information "O" einen Undefinierten Wiederstandswert aufweisen.
Bei dem in der Fig. 6 dargestellten Endstufe ES handelt es sich um ein statisches Flip-Flop aus den Transistoren M10 bis M15, dessen Lasttransistoren M10 und M12 als Source-Folger wirken und von den Signalen CV und CV* der Abblockvorstufe AV gesteuert werden. Diese Schaltung liefert sowohl die Signale mit der Information 11O" als auch die Signale mit der Information "1" niederohmig an den Ausgängen AA und TK an. Diese Schaltung ist außerdem noch aus Layoutgründen günstig, da die kreuzgekoppelten Transistoren M14 und M15 an beliebiger Stelle in den Adreßleitungen zwischen den Endstufen ES und den Dekodern auf dem Chip untergebracht werden können. Diese Transistoren werden nur durch die Adressen und nicht durch andere Takte gesteuert, sie brauchen deswegen nicht auf der Integrationsfläche des Adreßpuffers auf dem Chip angeordnet werden.
Der in der Fig. 7 dargestellte Adreßpuffer weist eine Endstufe ES auf, die als Gegentaktstufe ausgebildet ist. Auch diese Endstufe mit den Transistoren M10 bis M15 und
030013/0310
- vt - VPA 78 P 2 0 δ 1 BRD den zugeordneten Löschtransistoren M11 und M13 liefert sowohl das Informationssignal "O" als auch die Information "1M niederohmig an den Ausgängen AA und JK an. Wegen der durch die Gegenkopplung hervorgerufenen Leitungs-Überkreuzung vom zwischen den Gates der Transistoren M15 und M10 und den Gates der Transistoren M12 und M14 ist eine höhere Integrationsfläche innerhalb der Fläche des Adreßpuffers notwendig.
Sämtliche beschriebenen Endstufen ES benötigen am Ende des Arbeitszyklusses des Speicherbausteines einen Löschimpuls 0K, der mit Hilfe der Löschtransistoren M11 und M13 die Ausgänge AA und TK auf das Ruhepotential (VSS) absenkt.
Für die hier nicht beschriebene Adreßspeicherschaltung AS sind beliebige bekannte Anordnungen, wie sie in den zitierten bekannten Speicherbausteinen verwendet werden, möglich.
030013/0310

Claims (3)

  1. - 1 - VPA ^,
    78 P 2 8 6 1 BRD Patentansprüche
    y\l Adreßpuffer in MOS-Technik mit einer, einen Adreßeingang aufweisenden, über ein Übernahmesignal angesteuerte Adreßspeicherschaltung mit zwei komplementären Adreßausgängen und zwei komplementären Signalausgangen hohen Signalpegels und einer Abblockvorstufe mit nachgeschalteter Endstufe, dadurch gekennzeichnet, daß die über einen Steuertakt (0P) angesteuerte, komplementäre Steuersignale (CV, CT) liefernde Abblockvorstufe (AV) zwei mit ihrem ersten gemeiisamen Knoten an dem Ansteuertakt (0P) und mit ihrem zweiten gemeinsamen Knoten (K2) an einer Basisspannungsquelle (VSS) anliegenden, aus den gesteuerten Strecken von zwei Transistoren (M6, M8; M7, M9) bestehenden Parallelketten (P1, P2) aufweist, und daß der erste Transistor (M6, M7) jeder Parallelkette (P1, P2) je über einen Signalausgang hohen Signalpegels (C, C) der Adreßspeicherschaltung (AS) und der zweite Schalttransistor (M8, M9) jeder Parallelkette (P1, P2) je über einen zum Signalausgang hohen Signalpegels (C, C) inversen Adreßausgang (A, Ä") der Adreßspeicherschaltung (AS) angesteuert wird.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Endstufe (ES) aus einem,zwei kreuzgekoppelte Transistoren (M14, M15) mit zugeordneten Löschtransistoren (M11, M13) aufweisenden statischen Flip-Flop besteht, dessen die kreuzgekoppelten Transistoren (M14, M15) mit dem Versorgungspotential (VDD) verknüpfende Lasttransistoren (M10, M12) durch die Ausgangssignale (CV, ÜV) der Abblockvorstufe (AV) angesteuert werden.
  3. 3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Endstufe (ES) aus einer Gegentaktschaltungsanordnung besteht, die zwei aus
    030013/0310 ORIGINAL INSPECTED
    - 2 - VPA 78 P 2 0 δ 1 BRQ
    den gesteuerten Strecken von ersten und zweiten Transistoren (M1O, M14; M12, M15) bestehende Parallelketten aufweist, und daß der erste Signalausgang (CV) der Abblockvorstufe (AV) mit dem Steuereingang des ersten Transistors (M1O) der ersten Parallelkette (P1) und dem zweiten Transistor (M15) der zweiten Parallelkette (P2) und der zweite Signalausgang (ÜV) der Abblockvorstufe (AV) mit dem Steuereingang des zweiten Transistors (M14) der ersten Parallelkette und dem ersten Transistor (M12) der zweiten Parallelkette in Verbindung steht, und daß den Ausgängen der Endstufe (AA, TK) Löschtransistoren (M11, Μ13) zugeordnet sind.
    030013/0 310
DE2840329A 1978-09-15 1978-09-15 Adreßpuffer in MOS-Technik Expired DE2840329C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2840329A DE2840329C2 (de) 1978-09-15 1978-09-15 Adreßpuffer in MOS-Technik
US06/066,524 US4284910A (en) 1978-09-15 1979-08-15 Address buffer for a MOS-memory module
FR7922196A FR2436467B1 (fr) 1978-09-15 1979-09-05 Memoire tampon d'adresses pour un module de memoire mos
GB7931587A GB2030405B (en) 1978-09-15 1979-09-12 Address buffer
JP54119202A JPS5822837B2 (ja) 1978-09-15 1979-09-17 Ｍｏｓ−記憶装置に対する番地バツフア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2840329A DE2840329C2 (de) 1978-09-15 1978-09-15 Adreßpuffer in MOS-Technik

Publications (2)

Publication Number Publication Date
DE2840329A1 true DE2840329A1 (de) 1980-03-27
DE2840329C2 DE2840329C2 (de) 1981-10-15

Family

ID=6049598

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2840329A Expired DE2840329C2 (de) 1978-09-15 1978-09-15 Adreßpuffer in MOS-Technik

Country Status (5)

Country Link
US (1) US4284910A (de)
JP (1) JPS5822837B2 (de)
DE (1) DE2840329C2 (de)
FR (1) FR2436467B1 (de)
GB (1) GB2030405B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0215288A1 (de) * 1985-08-13 1987-03-25 Siemens Aktiengesellschaft Signalumsetzschaltung
EP0215280A1 (de) * 1985-08-09 1987-03-25 Siemens Aktiengesellschaft Signalumsetzschaltung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496857A (en) * 1982-11-01 1985-01-29 International Business Machines Corporation High speed low power MOS buffer circuit for converting TTL logic signal levels to MOS logic signal levels
US4665327A (en) * 1984-06-27 1987-05-12 Harris Corporation Current to voltage interface
JPH01117417A (ja) * 1987-10-30 1989-05-10 Fujitsu Ltd レベル変換回路
JP2549743B2 (ja) * 1990-03-30 1996-10-30 株式会社東芝 出力回路
US7719313B2 (en) 2006-06-28 2010-05-18 Qualcomm Incorporated Versatile and compact DC-coupled CML buffer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2734361A1 (de) * 1976-08-23 1978-03-02 Hitachi Ltd Adressenwaehlschaltung fuer halbleiterspeichereinrichtungen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4087704A (en) * 1974-11-04 1978-05-02 Intel Corporation Sequential timing circuitry for a semiconductor memory
US4031415A (en) * 1975-10-22 1977-06-21 Texas Instruments Incorporated Address buffer circuit for semiconductor memory
US4077031A (en) * 1976-08-23 1978-02-28 Texas Instruments Incorporated High speed address buffer for semiconductor memory
US4214175A (en) * 1978-09-22 1980-07-22 Fairchild Camera And Instrument Corporation High-performance address buffer for random-access memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2734361A1 (de) * 1976-08-23 1978-03-02 Hitachi Ltd Adressenwaehlschaltung fuer halbleiterspeichereinrichtungen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0215280A1 (de) * 1985-08-09 1987-03-25 Siemens Aktiengesellschaft Signalumsetzschaltung
EP0215288A1 (de) * 1985-08-13 1987-03-25 Siemens Aktiengesellschaft Signalumsetzschaltung

Also Published As

Publication number Publication date
GB2030405A (en) 1980-04-02
DE2840329C2 (de) 1981-10-15
FR2436467B1 (fr) 1985-10-18
US4284910A (en) 1981-08-18
JPS5822837B2 (ja) 1983-05-11
JPS5542400A (en) 1980-03-25
GB2030405B (en) 1982-09-29
FR2436467A1 (fr) 1980-04-11

Similar Documents

Publication Publication Date Title
DE2932020C2 (de) Speicheranordnung
DE2721851A1 (de) Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen
DE2639555C2 (de) Elektrische integrierte Schaltung
DE2510604C2 (de) Integrierte Digitalschaltung
DE2140305C3 (de) Statisches Schieberegister
DE2740700B2 (de)
DE2708702A1 (de) Selektionstreiberschaltung
DE2347968C3 (de) Assoziative Speicherzelle
DE2514582C2 (de) Schaltung zur erzeugung von leseimpulsen
EP0103654B1 (de) Elektrisch programmierbare Speichermatrix
DE4323010C2 (de) Spannungserzeugungsschaltung zum Erzeugen einer Spannung mit vorbestimmter Polarität an einem Ausgangsknoten, wobei Schwellenspannungsverluste vermieden werden
DE3740314A1 (de) Eingabe/ausgabe-schaltung fuer einen halbleiterspeicher
DE2840329A1 (de) Adresspuffer fuer einen mos-speicherbaustein
DE2106763A1 (de) Dekodierschaltung
DE2754987A1 (de) Leistungslose halbleiter-speichervorrichtung
DE2842690C2 (de)
DE2022256A1 (de) Permanentspeicher
DE2739110A1 (de) Dynamische vorladeschaltungsanordnung
DE3323284C2 (de) Verzögerungsschaltung
EP0015364B1 (de) Multivibrator aus Feldeffekt-Transistoren
DE2553972A1 (de) Schaltungsanordnung zur ueberwachung der funktion einer dynamischen decodierschaltung
DE3028778C2 (de) Decodiereinrichtung
DE2618760A1 (de) Halbleiter-speichervorrichtung
DE2103276A1 (de) Dynamisches Schieberegister
DE2132560C3 (de)

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee