DE2140305C3 - Statisches Schieberegister - Google Patents
Statisches SchieberegisterInfo
- Publication number
- DE2140305C3 DE2140305C3 DE2140305A DE2140305A DE2140305C3 DE 2140305 C3 DE2140305 C3 DE 2140305C3 DE 2140305 A DE2140305 A DE 2140305A DE 2140305 A DE2140305 A DE 2140305A DE 2140305 C3 DE2140305 C3 DE 2140305C3
- Authority
- DE
- Germany
- Prior art keywords
- gate circuit
- channel
- clock
- shift register
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
- H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Shift Register Type Memory (AREA)
Description
2. Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß der Inverter (27) eine Takttorschaltung
(272) umfaßt, die ein zusätzliches Paar komplementärer IGFETs {Π2Ρ-272Ν) enthält, das "0
von einem P-KanaMGFET (272P). dessen Drain-Source-Weg
zwischen die Source des Inverter-P-Kanal-IGFETs
(271P^ und die positive Spannungsquelle geschaltet ist, und von einem N-Kanal-IGFET
(272N) gebildet wird, dessen Drain-Source-Weg zwischen die Source des Inverter-N-Kanal-IGFETs
(27IA/^ und die negative Spannungsquelle
- Vgeschaltet ist, wobei die Gates der zusätzlichen P- und N-Kanal-IGFETs (272P, 272N) mit den gleichen
Taktimpulsen wie die P- und N-Kanal-IGFETs (232P, 232N) in dem zugehörigen Hilfs-Takttorschaltungsabschnitt
(z. B. 292) versorgt werden.
Die Erfindung betrifft ein statisches Schieberegister
gemäß dem Oberbegriff des Anspruchs 1.
Das Ausmaß, in welchem die Technik der integrierten Schaltung beim Bau von Schieberegistern der obengenannten
Art verwendet wird, wird im allgemeinen durch tue folgenden drei Hauptgesichtspunkte bestimmt:
1. Wie stark wird der Leistungsverbrauch verringert?
2. Wie weit kann das Stromversorgungssystem vereinfacht werden ?
3. Wie symmetrisch ist die elektrische und ebenso die räumliche Anordnung der IGFETs?
Fig. 1 zeigt ein typisches Beispiel eines bekannten statischen Schieberegisters, weiches unter Verwendung
der üblichen Technik der integrierten Schaltungen hergestellt ist F i g. 1 zeigt nur die Anordnung einer
Registereinheit dieses Schieberegisters, wobei jede Einheit ein Paar von P-Kanal und N-Kanal IGFETs
UP-JiN (oder \2P-\2N) umfaßt. Die Gates sind
miteinander verbunden, um einen Eingangsanschluß U (oder Ir) zu bilden.' Die Drains sind miteinander
verbunden, um einen Ausgangsanschluß O/(oder Or) zu
bilden. Weiter sind die Sources der P-Kanal IGFETs IIP und 12P dieser zwei Paare 11P-11N und 12Ρ-12Λ/
mit einer positiven geerdeten Spannungsquelle, die im folgenden als Masse bezeichnet wird, und die N-Kanal
IGFETs WN und 12/V mit einer negativen Vorspannungsquelle
— V verbunden, wodurch eine Schiebetorschaltung 11 der Vorwärtshälfte und eine Schiebetorschaltung
12 der Rückwärtshälfte gebildet wird, die komplementär zueinander geschaltet sind.
Zwischen dem Eingangsanschluß In Jem, wie später
beschrieben wird, die gewünschten Eingangsdaten zugeführt werden, und dem Eingang I1 der Schiebeiorschaltung
11 der Vorwärtshälfte, zwischen dem Ausgang Or der Vorwärtsschiebetorschaltung 11 und
dem Eingang /r der Schiebetorschaltung 12 der
Rückwärtshälfte, und zwischen dem Ausgang des Ein-Bit-Schieberegisters, d. h. dem Ausgang Or der
Schiebetorschaltung 12 der Rückwärtshälfte und dem Eingang Irdcr Schiebetorschaltung 11 der Vorwärtshälfte
sind ein p-Kanal-IGFET 13Pund zwei n-Kanal-IG-FETs
14/Vund 15N(im folgenden als »Kopplungs-IG-FET«
bezeichnet) angeordnet, wie in Fig. 1 gezeigt ist, deren Source-Drain-Strecken so geschaltet sind, daß sie
erste, zweite und dritte Übertragungen bewirken oder als Kopplungstorschaltungen verwendet werden. Die
Substratelektroden der p-Kanal-IGFETs IIP, 12Pund
13P liegen an Masse und die Substratelektroden der n-Kanal-IGFETs 11/V, 12Λ/14/Vund 15Λ/ sind mit der
negativen Spannungsquelle - V verbunden. Die Torschaltung der ersten und zweiten Kopplungs-IGFETs
13P und HN sind miteinander verbunden, um ein gemeinsames Tor G1 (im folgenden als »erstes Takttor«
bezeichnet) zu bilden, welchem Taktimpulse Φη zugeführt
werden, wie später beschrieben wird. Dem Tor Gi des dritten Kopplungs-IGFET 15/V (im folgenden als
»zweites Takttor« bezeichnet) werden Taktimpulse Φρ
zugeführt, wie später beschrieben wird. In diesem Fall werden dem Eingangsanschluß In vorgewählte Ein-
gangsdaten, die aus einer Reihe von binären Werten »1« und »0« bestehen, wie in Fig.2C gezeigt ist, in einem
Abstand zugeführt, der für eine Verschiebung von einem Bit erforderlich ist
Dem ersten Takttor G\ werden Takt- oder Schiebeimpulse
Φπ zugeführt, weiche aus Impulsen einer
geeigneten negativen Spannung, die einen binären Wert »0« darstellen, und aus Impulsen von normalerweise
Erdpotential bestehen, die einen binären Wert »1« darstellen und sich zwischen diesen »O«-Impulsen
befinden, wobei die Wiederholungsperiode r gleich der Zeitdauer ist, die für eine Verschiebung von
einem Bit erforderlich ist (F i g. 2A). Dazu werden dem zweiten Takttor Gi Tnktimpulse ΦΡ zugeführt, die
aus Impulsen von Erdpotential, welche einen binären is
Wert »1« darstellen, und aus Impulsen einer negativen Spannung bestehen, weiche einen binären Wert »0«
darstellen und sich zwischen den »1«-Impulsen befinden, wobei die Wiederholungsperiode r gleich der Zeitdauer
ist, die für eine Verschiebung von einem Bit erforderlich ist(Fig.?.B).
Die Wirkungsweise eines Schieberegisters, a?s in dzv
in Fig. 1 gezeigten Weise aufgebaut ist, soll im folgenden anhand des speziellen Zeitdiagramms beschrieben
werden, das in den F i g. 2A bis 2G angegeben ist.
Es werden zum Beispiel dem Eingangsanschluß In
Daten zugeführt, die durch einen binären Wert »0« der positiven Logik dargestellt werden. Wenn dem ersten
Takttor Ci der »0«-Impuls zugeführt wird, der in den m
Taktimpulsen Φη enthalten ist, die in Fig. 2A gezeigt
sind, dann wird der erste Kopplungs-IGFET 13P eingeschaltet, um eine Gate-Kapazität Gzwischen dem
Eingang //-der Schiebetorschaltung 11 der Vorwärtshälfte
und ihrer Masse plötzlich auf ein »0«-Niveau über den ) > eingeschalteten IGFET 13Paufzuladen. (Siehe F i g. 2D;
wenn das Aufladen auf das »0«-Niveau bereits stattgefunden hat, wird dieser aufgeladene Zustand
beibehalten.) Da der P-Kanal-IGFET llPder Schiebetorschaltung
11 der Vorwärtshälfte leitend wird, wird w der Ausgang O/dieser Torschaltung 11 in den geerdeten
Zustand gebracht, d. h. in den Zustand des binären Wertes »1« (siehe Fig.2E). Wenn in diesem Zustand
das Gate des zweiten Kopplungs-IGFET 14A/mit einem »1«-Impuls versorgt wird, der in den Taktimpulsen Φη ■)>
enthalten ist die in Fig. 2A gezeigt sind, dann wird dieser IGFET 14/V leitend gemacht, um eine Gate-Kapazität
Cr zwischen dem Eingang /rder Schiebetorschaltung
12 der Rückwärtshälfte und ihrer Masse plötzlich über diesen betätigten IGFET 14Nzu entladen. (Siehe ίο
F i g. 2F; wenn diese Kapazität bereits entladen ist, wird dieser Zustand beibehalten.) Da der Eingang /r der
Schiebetorschaltung 12 der Rückwärtshälfte in den Zustand des binären Wertes »1« gebracht wird und der
N-Kanal-IGEET 12.'/ dieser Torschaltung )2 leitend ">5
wird, wird daher der Ausgang Or in den Zustand des
binären Wertes »0« gebracht. Daher wird der Eingangswert »0«, der dem Eingangsanschluß In
zugeführt wird, von dem Ausgangsanschluß Or einer
Schieberegistereinheit nach einem Intervall von einem «)
Bit herausgeführt. In gleicher Weise wird der Eingängswert »1«, der dem Eingangsanschluß /„ zugeführt wird,
von dem Ausgangsanschluß O1-nach einem Intervall von
einem Bit erhalten.
In diesem Falle haben die ersten und zweiten Kopplungs-IGFETs YiP und 14Λ/ die Source-Drain-Strecken
in Reihe zwischen <\ie Ausgänge der jeweiligen
vorhergehenden Schiebetorschaltungen und die Eingänge der entsprechenden folgenden Schiebetorschaltungen
geschaltet, wodurch sie als eine Art von Schaltelemsnten für die Übertraglingsausgänge von den
vorhergehenden Schiebetorschaltungen zu den Eingängen der folgenden Schiebetorschaltungen unter Steuerung
der Taktimpulse, die zu diesen Toschaltungen zugeführt werden, wirken. Im Gegensatz dazu hat der
dritte Kopplungs-IGFET \5N seine Source-Drain-Strecke parallel zwischen den Eingang fr der Schiebetorschaltung
11 der vorderen Hälfte und den Ausgang Or der Schiebetorschaltung 12 der rückwärtigen Hälfte
geschaltet, wobei er stets die gleiche Phase hat, wie aus
F i g. 2 zu sehen ist Dem Gate d des dritten Kopplungs-IGFETs \5Nwird ein »!«-Impuls zugeführt,
der in den Taktimpulsen Φρ enthalten ist wie in F i g. 2B
gezeigt ist, um diesen leitend zu machen, wodurch der Zustand des Ausgangsanschlusses Or positiv zu dem
Eingangsanschluß //zurückgekoppelt wird. Der resultierende Zustand dieses Eingangsanschlusses If wird stets
in der Form eines Gleichstroms pro Einheit aufrecht erhalten, wodurch das Schieberegistei als ein Schieberegister
vom sogenannten statischen Typ arueitet.
Bei dem in Fig. 1 gezeigten bekannten Schieberegister
sind die Scniebetorschaltungen der jeweiligen Hälften aus einem komplementären Paar von P-Kanal
und N-Kanal-IGFETs gebildet, so daß im Vergleich zu
irgendeinem früheren Typ, bei welchem die Schiebetorschaltung IGFETs enthält, die als Lastwiderstand
wirken, das Schieberegister der F i g. 1 tatsächlich die Vorteile hat, daß nicht nur der Leistungsverbrauch
verringert wird, sondern daß auch die Symmetrie der elektrischen und räumlichen Anordnung der IGFETs
verbessert ist. Die elektrische und räumliche Anordnung der IGFETs insgesamt bleibt jedoch immer noch
merklich unsymmetrisch, da die obengenannten Kopplungs-IGFETs 13P, 14/Vund 15/V enthalten sind, was die
Nachteile zur Folge hat, daß nicht nur eine kompakte Anordnung der IGFETs, sondern ebenso auch ihre
ebene Anordnung verhindert wird.
Wird angenommen, daß im allgemeinen eine Schwellenspannung von 4 Volt (absolut) an die Gates der
IGFtTTs für den Betrieb angelegt werden soll (dies trifft
sowohl für die P- als auch die N-Kanal-IGFETs zu), ist
es erforderlich, die Gates mit einer Spannung /on etwa dem Doppelten der Schwellenspannung, d. h. e'.wa 8
Volt, zu versorgen und die Vorspannungsquelle mit einer Spannung von etwa dem 2,5fachen dieser
Schwellenspannung, d. h. etwa 10 Volt, um den IGFET in einem Sättigungszustand zu betreiben.
In der Schaltungsanordnung der Fig. 1 zeigen die
Kopplungs IGFETs \3P, 14/V und 15/V jedoch den
später zu beschreibenden Source-Folger-Zustand (odei Rück-Gate-Vorspannungszustand). Mit Bezug auf den
zwjiteu Kopplungs-IGFET 14/V wird, wenn der
p-Kanal-IGFET WP der Schiebetorschaltung 11 Jer
vorderen Hälfte vollständig leitend ist und dem Gate G\ ein »1 «-Impuls zugeführt wird, der in den Taktimpulsen
ΦΡ der Fig. 2B enthalten ist, um diesen zweiten
Kopplungs-IGFET M/V zu betätigen, dem Eingang lr
der Schiebetorschaltung 12 der rückwärtigen Hälfte nicht das gewünschte Erdpotential zugeführt, sondern
eine Spannung, die um ein solches Maß verringert ist,
wie es der Schwellenspannung dieses zweiten Kopplungs-IGFETs 14Λ/ entspricht. Demgemäß muß die
Eingangs-Gate-Spanr. jig für den Sättigungsbetrieb der
Kopplungs-IGFETs 13P, 14/V und 15/V auf etwa das
Zweifache der vorher genannten 8 Volt erhöht werden, d. h. auf etwa 16 Volt. Das Schieberegister der Fig. I
erfordert zwei Arten von Spannungen, nämlich -10 Volt für die negative Spannungsquelle — V und
— 16 Volt für eine Quelle von Taktimpulsen, und ist daher vom Standpunkt einer wirkungsvollen Ausnützung der Technik der integrierten Schaltungen nicht
vorteilhaft. Wenn die negative Spannungsqueüe — V die gleiche Spannung von -16 Volt wie die Quelle der
Taktimpulse haben kann, dann kann eine einzige Spannungsquelle verwendet werden. Dies vergrößert
jedoch unnötigerweise den Leistungsverbrauch und ist ·..
daher für die meisten Anwendungen der Technik der integrierten Schaltungen in gleicher Weise ungünstig.
Die di~r Erfindung zugrunde liegende Aufgabe liegt
darin, ein Schieberegister der eingangs genannten Art
so auszugestalten, daß eine höhere Anordnungsdichte
der Schaltungselemente beim Aufbau des Registers in integrierter Form erreicht werden kann. Diese Aufgabe
wird erfindungsgemaß durch die :m kennzeichnenden
Teil des Anspruchs angegebene Merkmaiskombination gelost.
Fm derart aufgeba ites Register hat den zusätzlichen
\ orteil, daß nur eine einzige Spannungsquelle erforderlich
ist. ohne daß sich der nutzlose Energieverbrauch erhöht, und daß die größtmögliche Symmetrie der
gesamten räumlichen und elektrischen Anordnung der KjFKTs erreicht ist
Die Frfindung wird im folgenden in Ausführungsbeispielen
genauer anhand der Zeichnung erläutert.
f ι g. 1 ist ein .Schaltungsdiagramm eines typischen
Beispieles eines statischen Schieberegisters mit KiFKTs nach dem bekannten Stand der Technik.
F ι a. 2 zeigt im einzelnen die Betriebszeitsieuerung
der verschiedenen Abschnitte der Schaltung der F-" i g. I.
F ι g. 3 ist ein schematisches Schaltungsdiagramm
eines statischen Schieberegisters mit IGFETs nach einer ■Visfuhrungsform der Erfindung.
F ι g. 4 zeigt im einzelnen eine praktische Schaltungsanordnung
jeder Schieberegistereinheit der F-" i g. 3.
F ι g. 5A bis 5M zeigen im einzelnen die Zeitsteuerung
■"-. Bevieb der \ erschiedenen Abschnitte der Schaltung :
der F i. 4.
F ι £ h zeigt ein Schaltungsdiagramm eines statischen
^hieberegisters mit IGFF-Ts gemäß einer anderen
■Visfuhrungsform der Erfindung.
F: ü. 3 ist e;n schematisches Schaltungsdiagramm :~.
■jires Schieberegisters gemäß einer Ausführungsform
.!er Erfindung. Gemäß dieser Ausführungsform sind Schieberegistereinheiten 201, 202 ... 2On, die die gleiche
spater zu beschreibende Schaltungsanordnung besitzen. m einer Anzahl in Kaskade geschaltet, die der "■■
gewünschten Anzahl von Einheiten entspricht. Unter Bezugnahme auf den Schaltungsaufbau allein der
Schieberegistereinheit 201 der ersten Stufe haben die ■■ordere und hintere Hälfte der Einheiten den gleichen
Schaltungsaufbau. Die jeweiligen Hälften der Einheiten ?i
umfassen Hauptschiebetorschaltungen 23 und 24. um die später zu beschreibenden binär codierten Signale »1«
und »0«. die der. Eingängen 21 und 22 zugeführt werden.
unter Steuerung der später zu beschreibenden gepaarten Taktimpulse Φ-Ρ—Φ-- und Φϊρ—Φΐη. die mit eo
umgekehrter Phase zugeführt werden, zu den jeweiligen Ausgängen 25 und 26 zu leiten. Inverter 27 und 28. die
mit den Ausgängen 25 und 26 der Hauptschiebetorschaltungen 23 und 24 verbunden sind, und Hilfsschiebe-
!orschaltungen 29 und 30. die parallel zwischen die Eingangs- und Ausgangsanschlüsse der entsprechenden
inverter 27 und 28 so geschaltet sind, daß sie die Ausgangssignaie von den entsprechenden Hauptschie-
betorschaltungen 23 und 24 in der Form von Gleichstrom pro Abschnitt der Einheit unter Steuerung
dieser gepaarten Taktimpulse Φ\η—Φ\η und Φίρ—ΦΐΓ,
halten, wodurch bewirkt wird, daß die Hauptschiebetorschaltungen 23 und 24 statisch arbeiten. Alle genannten
Hauptschiebetorschallungen, Inverter und Hilfsschiebctorschaltuneen werden aus komplementären Paaren
von KiFETs vom P- und N-Kanal gebildet.
F i g. 4 zeigt eine praktische Schaltungsanordnung der verschiedenen Abschnitte der ersten Schieberegistereinheit 201, die in Fig. 3 gezeigt ist. Die Flauptschiebetorschaltungen 23 und 24 umfassen Schiebetorschaltungsabschnitte
211 und 241. die aus gepaarten P-Kanal
und N-Kanal-IGFETs 2.11/'-211/V und 241/'-24I/V
vom Anreicherungstyp bestehen, wobei die Gates dieser
IGFFTs gemeinsam mit den entsprechenden Eingangs anschlössen 21 und 22 und ihre Drains gemeinsam mit
den entsprechenden Ausgangsanschlüssen 25 und 26 verbunden sind. Weiter umfassen sie Takttorschaltunpsabschnitte
232 und 242. die in gleicher Woisr ;ιπ·-
gepaanen ICiFKTs vom Anreicherungstyp 232/'-2.32/V
und 242/'-242/V bestehen, bei denen die Drains der
P -Kanal-IGFF.Ts 232/'und 242/' mit den Sources der
P-Kanal-IGFFTs 231/'und 241/'der Hauptschiebetor
sehaluingsabschnitte 231 und 241 verbunden sind, und
wobei die Sources dieser P-Kanal-IGFETs Z32/° und
242/" an Masse liegen, und wobei die Drains der
N-Kanid-IGFKTs 232/V und 242/V mit den Sources der
N Kanal IGFETs 231Λ/und 241/Vder Schiebetorschaltungsabschnitte
231 und 241 verbunden sind und die Sources dieser N-Kanal-IGFETs 232/V und 242/V mit
einer negativen .Spannungsquelle - ^verbunden sind.
Die Substratelektroden der P-Kanal-IGFETs liegen alle an Masse, und die der N-Kanal-IGFETs sind alle mit
der negativen Spannungsquelle — V verbunden.
In diesem Falle werden dem Eingangsanschluß 21
vorgewählte binär codierte Signale »1« und »0«, die in Fig. 5E gezeigt sind, mit einem Zeitintervall r
zugeführt, das für eine Verschiebung von einem Bit erforderlich ist.
Dem Gate G- des n-Kanal-IGFETs 232/V des
Taktorschaltungsabschnittes 232 der vorderen Hälfte werden Taktimpulse (oder Schiebeimpulse) Φ^ die aus
Impulsen von normalerweise Erdpotential, die einen binären Wert »1« darstellen, und aus Impulsen von einer
geeigneten negativen Spannung bestehen, die einen binären Wert »0« darstellen und sich zwischen den
»!«-Impulsen befinden, mit einer Wiederholungsperiode r zugeführt, die gleich der Zeitdauer ist, die für eine
Ein-Bit-Verschiebung erforderlich ist. die in Fig. 5A gezeigt ist. und dem Gate Cj des p-Kanal-IGFETs232/>
des Taktorschaltungsabschnittes 232 werden Ta".'.impulse Φ\- zugeführt, die eine umgekehrte Phase haben
wie die obengenannten Taktimpulse Φ\ρ, wie in F i g. 5B
gezeigt ist.
Dem Gate Gi3 des n-Kanal-IGFETs 242/V des
Takttorschaltungsabschnittes 242 der hinteren Hälfte
werden Taktimpulse Φιρ zugeführt, die aus Impulsen
von Erdpotential, welche einen binären Wert »I« darstellen, und aus Impulsen einer geeigneten negativen
Spannung bestehen, die einen binären Wert »0« darsteilen und sich zwischen den »1 «-Impulsen befinden,
mit einer Wiederholungsperiode τ, die gleich der Zeitlänge ist die für eine Ein-Bit-Verschiebung erforderlich
ist, wie in F i g. 5C gezeigt ist, und dem Gate Gm
des P-Kanal-IGFETs 242PdJeSeS Takttorschaltungsabschnittes
242 werden Takämpulse Φα zugeführt, deren
Phase umgekehrt zu der der obengenannten Taktimpul-
se 'Λν. ist. wie in I-' i g. 5D angezeigt ist. Es ist daraus klar,
daß die gepaarten C- und N-Kanal-IGFETs 231/J-231/V
und 241 /'-241/V. die die Hauptsehiebelorschaltungsabschniitc
231 und 241 bilden, und die gepaarten P- und
N Kanal-IGFETs 232P-232/V und 2427'242/V. die die
Taktiorsehaltungsabschnitte 232 und 242 bilden, jeweils
komplementär zueinander geschaltet sind.
Hei den Inverlern 27 und 28 sind die Sources der
P '-'.anai-IGF-FTs 27/'und 28/'direkt geerdet und die
Sou/ces der N-Kanal-IG 1-'KTs 27/V und 28Λ/direkt mit
der negativen Spanmingsquellc - Vverbunden, aber im
übrigen haben sie die gleiche Ann-dnung wie die Schicbeiorschaliiingsabschnitte 23! und 241. Wie die
gepaarten KiIIiTs 231 /'-23I .V und 24 t/'-24I ,V sind die
gepaarten IGM". Is 27/'27,V und 28/'-28/Y da dice
Inverter 27 und 28 bilden, komplementär geschallet.
Hei den I lilfsschiebetorschaliungen 29 und 30 sind die
Eingangsanschlüsse ihrer Schiebetorsclialtungsahi>
hnitte 241 und .301 mit ilen Ausgarigsanschlüssen der
c:/.sprechenden Inverter 27 und 28 verbunden und die
Ausgangsanschlüsse dieser 1 lilfsschiebetorschaltungsabschnitte
291 und 301 sind mit den Eingangsanschlüssen
der entsprechenden Inverter 27 und 28 verbunden.
Taktimpul.se werden den Takttorschaltungsabschnitten
292 und 302 der genannten llilfsschiebetorschaltungen
29 und 30 genau umgekehrt /u dem I all der Takltorschaltiingsabschnitle 232 und 242 der llauptschiebetorschaltungen
23 und 24 zugeführt, d.h. den Gates der N-KaIIaI-IGFRTs 292,V und 302/V dieser
Hilfs'.akttorschaltungsabschnitte 292 und 302 werden die gleichen Taktimpulse zugeführt wie die. die ilen
Gates der P K anal-IG Γ ETs 232/' und 242/' der
Taktinrschaltnngsabschnitte 232 und 242 der Hauptschiebetorschaltungen
23 und 24 zugeführt wc den. und den Gates der P-Kanal-IGFTTs 292Pund 302/'dieser
Hilfsschiebetorschaltungsabschnitte 292 und 302 werden
die gleichen Taktimpulse zugeführt wie die. die den Gates der N-Kanal-IGFETs 232/V und 242/V der
Takttorschaltungsabschnitte 232 und 242 der Haupt-.schiebc'orschaltungen
23 und 24 zugeführt werden. In den übrigen Beziehungen haben die Hilfsschiebetorschaltungen
29 und 30 den gleichen Aufbau wie die Hauptschiebeiorschaltungen 23 und 24. So sind die
gepaarten IGIETs 291P-291/V. 292P-292/Y 301P-301N
und 302P-302/Y dieser Hilfsschiebetorschaltungen 29
und 30 jeweils komplementär geschaltet.
Es soll nun die Wirkungsweise eines Schieberegisters,
das wie in F i g. 4 gezeigt angeordnet ist. gemäß einer Ausführungsform der Erfindung beschrieben werden,
wobei im einzelnen auf die Zeitsteuerungsdiagramme der verschiedenen Schallungsabschnitte Bezug genommen
wird, die in den F i g. 5A bis 5M gezeigt sind.
Wenn dem Eingangsanschluß 21 Daten zugeführt werden, die durch einen binären Wert »0« der positiven
Logik dargestellt werden, der in Fig. 5E gezeigt ist.
dann wird eine Gate-Kapazität C- mit einer dem Wert
»0« entsprechenden Spannung aufgeladen, die zwischen dem Eingangsanschluß des Hauptschiebetorschaltungsabschnitts
231 und der Masse liegt. Wenn unter dieser Bedingung dem Gate des P-Kanal-IGFETs 232P des
Haupttakttorschaltungsabschnittes 232 der vorderen Hälfte ein »0«-Impuls zugeführt wird, der in den
Impulsen Φ- der Fig. 5B enthalten ist. wird der P-Kanal-FGFET 231P des Hauptschiebetorschaltungsabschnittes
231 zusammen mit dem IGFET 232Pleitend eemacht. was bewirkt, daß der Ausgangsanschluß 25 der
Gate-Kapazität C> zwischen dem Eingangsanschluß des Inverters 27 der vorderen Hälfte und der Masse über die
durchgcschalteten IGFETs 23IP und 232/' entladen, wodurch der NKanal-IGFET 27Λ/ des Inverters 27
eingeschaltet wird und demzufolge der Ausgangsan Schluß in den Zustand »0« gebracht wird (siehe
F i g. 5G). Als Folge davon wird eine Gate-Kapazität Ci
zwischen dem Eingangsanschluß des Schiebetorschaltungsabschnittes 241 der hinteren Hälfte und Masse auf
eine dem Wert »0« entsprechende Spannung aufgeladen. Wenn in diesem Zustand dem Gate O\>
des P-Kanal-IGFETs 242P des Takttorschaltungsabschnitles 242 der hinteren lliilfic ein »0«-lmpuls zugeführt
wird, der in den Taktimpulsen '/>>„ enthalten ist, wie in
I" ig. 51) gezeigt ist. dann wird der IGF-TT 242/' und
demzufolge der P-Kanal-IGFET 241 P des Schiebelorschaltungsabschnittcs 241 eingeschaltet, um den Ausgangsanschluß
der Schicbetorschaltung 24 der hinteren Hälfte in den Zustand »I« zu bringen (siehe F-" i g. 511).
Demgemäß wird eine Gate-Kapazität C\ /wischen dem
Eingangsanschluß des Inverters 28 der hinteren Hälfte und Masse über die durchgcschalteten IGITTs 241/'
und 242P entladen, wodurch der N-Kanal-IGFI-T 28/V
des Inverters 28 der hinteren Hälfte eingeschaltet wird und demzufolge der Ausgangsanschluß dieses Inverters,
d. h. der Alisgangsanschluß der entsprechenden Schieberegistereinheit
20. in den Zustand »0« gebracht wird (Fig. 51). Daher wird der Eingangswert, der dem
Eingangsanschluß 2? dieser Schiebcregistcreinheit 20 zugeführt wird, nach einem Bit-Intervall zu deren
Ausgangsanschluß geleitet.
Wenn der Ausgangsanschliiß des Inverters 27 der \ orderen Hälfte in den Zustand »0« gebracht wird (der
Eingangsanschluß stellt den Zustand »1« dar), dann wird
eine Gate-Kapazität Cs /wischen dem Eingangsanschluß
des Hilfsschiebetorschaltungsabschnittes 291 der vorderen Hälfte und Masse auf eine dem Wert »0«
entsprechende Spannung aufgeladen (siehe Fig. 5]). Wenn in diesem Zustand dem Gate des P-Kanal-IGFETs
292Pdes Takttorschaltungsabschnitts 292 der vorderen Hälfte ein »0«-Impuls zugeführt wird, der in
den Taktimpulsen Φ>Γ enthalten ist. wie in F i g. 5A
gezeigt ist. dann wird der IGFET 292Pund demzufolge der P-Kanal-IGFET 291P des Hilfsschiebetorschaltungsabschnittes
291 durchgeschaltet, wodurch bewirkt wird, daß der Ausgangsanschluß der Hilfsschiebetorschaltung
29 der vorderen Hälfte in den Zustand »1« gebracht wird (siehe Fig. 5K). Wenn daher dem
Eingangsanschluß 21 der Schieberegistereinheit 20 der Wert »0« zugeführt wird, hält die Hilfsschiebetorschaltung
29 der vorderen Hälfte den Ausgangsanschluß 25 der Hauptschiebetorschaltung 23 der vorderen Hälfte,
nämlich den Eingangsanschluß des Inverters 27 der vorderen Hälfte, in der Form eines Gleichstromes.
wodurch die Schieberegistereinheit der vorderen Hälfte für ihren statischen Betrieb geregelt wird. Die genannte
Beziehung trifft ebenfalls für den Fall zu. wenn dem Eingangsanschluß 21 dieser Schieberegistereinheit 20
der Wert »1« zugeführt wird.
Wenn der Ausgangsanschluß des Inverters 28 der rückwärtigen Hälfte in den Zustand »0« gebracht wird
(der Eingangsanschluß stellt den Zustand »1« dar), dann wird eine Gate-Kapazität Q zwischen dem Eingangsanschluß
des Hilfsschiebetorschaltungsabschnittes 301 der rückwärtigen Hälfte und Masse auf eine dem Wert »0«
entsprechende Spannung aufgeladen (siehe F i g. 5L). Wenn in diesem Zustand dem Gate des P-Kana!-
gebracht wird (siehe F i g. 5F). Als Folge davon wird die IGFETs 302Pdes Takttorschaltungsabschnittes 302 der
rückwärtigen Hälfte ein »0«-lmpuls zugeführt wird, der
in den Taktimpulsen Φιρ enthalten ist, wie in F i g. 5C
gezeigt ist, dann wird der IGFET 302Pund demzufolge der P-Kanal-IGFET 301P des Hilfsschiebetorschaltungsabschnittes
301 leitend gemacht, wodurch der Ausgangsanschluß der Hilfsschiebetorschaltung 30 der
rückwärtigen Hälfte in den Zustand »1« gebracht wird (siehe F i g. 5M).
Ebenso wie die Hilfsschiebetorschaltung 29 der vorderen Hälfte hält daher die Hilfsschiebelorschaltung
30 der rückwärtigen Hälfte den Ausgangsanschluß der llauptsehiebetorsehaltung 24 tier rückwärtigen Hälfte,
d. li. den Eiiigangsanschluß des Inverters 28 der
rückwärtigen llälfic in der Form eines Gleichströme1·
für ein Hit-Intervall der Eingangsdaten, wodurch die
Schiebcregistcreinhcit der rückwärtigen Hälfte für ihren statischen Betrieb geregelt wird.
Wenn dem Eingangsanschluß 21 der Schieberegistereinheit 20 der Wert »I« zugeführt wird, ist die
Beziehung der eingeschalteten IGFIiTs der Hnuptschiebetorschaluingen.
der Inverter und der HilfssehicbiMorschaltungen
genau umgekehrt zu dem Fall, bei dem diesem Eingangsanschluß der Wert »0« zugeführt wird,
d. h., die N-Kanal-IGFETs werden anstelle der P-Kanal-KiFETs
leitend gemacht oder umgekehrt. In anderer Hins'cht führt die Schieberegistereinheit 20 denselben
Vorgang aus wie im Fülle dieses »0«-Wertes. Daher wird der »I» Wert, der dem Eingangsanschluß der
Schieberegistereinheit 20 zugeführt wird, zu deren Aiisgangsanschluß nach einem Bit-Intervall geleitet.
Das erfindungsgemäße Schieberegister, das wie oben beschrieben aufgebaut ist, enthält keine Koppiungs-IGFETs.
welche sowohl die elektrische als auch die räumliche Anordnung der IGFETs in unerwünschter
Weise unsymmetrisch machen, sondern umfaßt Paare komplementärer P-Kanal- und N-KanallGFETs vom
Anreicherungstyp. wodurch es möglich wird, wie aus F i g. 4 zu sehen ist. die- IGFETs elektrisch und ebenso
räumlich in einem ideal symmetrischen Muster anzuordnen, das den Vorteil bietet, daß eine möglichst
kompakte Anordnung der IGFETs möglich wird.
Weiter muß infolge des Fehlens der oben genannten KoppIungs-IGFETs. welche einen Source-Folger-Zustand
aufweisen, die Gate-Spannung für den Sättigungsbetrieb der IGFETs nur etwa 8 Volt betragen, wenn
deren Schwellenspannung zu etwa 4 Volt gewählt wird.
was es möglich macht, die Spannung der negativen Spannungsquelle — V'iuf etwa 10 Volt zusetzen.
Weiter kann mit dem erfindungsgemäßen Schieberegister die Spannung der negativen Spannungsquelle - V
gleichzeitig als Spannungsquelle des »0«-Tciles der Taktimpulse Φίρ, Φι,,, Φ»,., und Φ>,, verwendet werden (für
den »1 «-"Teil wird das Massepotential verwendet), wodurch die Verwendung eines einzigen Spannungsversorgungssystems
erleichtert wird.
Ein Schieberegister gemäß der Ausfiihrungsform der
F i g. 4 ist noch darin nachteilig, daß. wenn \ ersucht wird, die Hauptsehicbetorschaltungsabschnitte 291 und
.301 allein durch Signale zu steuern, die deren Crates zugeführt weiden, die eine Gruppe der I'- und N-Kanal-ICiFFlTs
von einem unbetätigbaren in einen betätigbaren Zustand und die ,widere Gruppe dagegen
von einem betätigbaren in einen unbetätigbaren Zustand gebracht wird, mit dem Ergebnis, daß während
des Umschaltvorganges beide die P- und die N-Kanal-IGF(IIs
gleichzeitig einen betätigbaren Augenblick haben. Wenn jedoch die P- und N-Kanal-IGFETs der
Haupt- und Nebenschiebetorsehaltungsabschnittc
durch tue entsprechenden fakttorschaltungsabschnitte
2.32, 242, 292 und 302 gesteuert werden, wird verhindert. daß die gepaarten P- und N-Kanal-IGFETs nicht nur
dieser Takttorschaltungsabschnilte, sondern auch der Haupt- und Ncbenschiebetorschaltungsabschnitte im
gleichen Augenblick in einen betätigbaren Zustand gebracht werden, wie oben beschrieben wurde, wodurch
es stets möglich wird, eine Gruppe von IGFETs in einen entgegengesetzten Zustand zu der anderen unter
Steuerung der Taktimpulse, die den Takttorschaltungsabschnitten zugeführt werden, umzukehren, d. h. durch
das sogenannte Taktsynchronisationssystem, ledoch brauchen nur die Inverter 27 und 28 der F i g. 4
Takttorschaltungsabschnitte und werden demzufolge durch ein Synchronisationssystem ohne Takt betätigt.
Gemäß der Ausführungsform der F i g. 6 sind daher die Inverter 27 und 28 mit Takttorschaltungsabschnitten
272 und 282 versehen, die denselben Aufbau haben wie
die Takttorschaltungsabschnitte 232 und 242 der Haup'schiebetorschaltungen 23 und 24. d. h. d.e aus
Paaren komplementärer P-Kanal- und N-Kanal-IGFETs 272P-272/Vund 282P-282/Vbestehen, so daß sie
durch das Taktsynchronisationssystem wie die Haupt- und Hilfsschiebetorschaltung betätigt werden.
Hierzu 5 Blatt Zeichnungen
Claims (1)
1. Statisches Schieberegister bestehend aus einer Anzahl von in Kaskade geschalteten, aus Isolierschicht-Feldeffekttransistoren
(JGFET) aufgebauten Schieberegistereinheiten mit jeweils zwei hintereinandergeschalteten
Speicherelementen, von denen jedes eine Haupttorschaltung und einen dieser nachgeschalteten Inverter aufweist, wobei eine
am Eingang einer Haupttorschaltung anliegende Information von entsprechenden Impulsen einer
ersten und zweiten Taktphase in das betreffende Speicherelement übernommen wird, mit einer
Hüfstorschaltung in Form einer getakteten Rück- is
kopplungsschaltung, die den statischen Zustand einer Schieberegistereinheit aufrecht erhält, wobei
sowohl die Inverter als auch die Haupt- und Hilfstorschaltungen
aus komplementären P-Kanal- und N-Kanal-JGFET bestehen, gekennzeichnet :o
durch die Kombination folgender Merkmale:
a) jede Haupt- bzw. Hüfstorschaitung (23, 24 bzw.
29,30) besteht aus einem Schiebetorschaltungsabschnitt (231, 241 bzw. 291, 301) und einem
Takttorschaltungsabschnitt (232, 242 bzw. 292, 302) aus jeweils einem Paar komplementärer
JGFET;
b) die Gates der Haupt-Schiebetorschaltungsabschnitte(231
bzw. 241) bilden jeweils gemeinsam den Eingang (21 bzw. 22) ihres Speicherele- w
mentes, ihre Drains führen gemeinsam zum Eingang (!'." bzw. 26) des nachgeschaiteten Inverters
(27 bzw. 28);
c) die Gates der Hilfs-Schiebetorschaltungsabschnitte
(z. B. 291) sind mit c^m Ausgang des zugeordneten Inverters (ζ. Β. 27) verbunden,
ihre Drains sind gemeinsam auf den Eingang
(z. B. 25) dieses Inverters (ζ. Β. 27) rückgekoppelt;
d) der Drain des N- bzw. P-Kanal JGFET (z. B. -<o
232Λ/ bzw. 232P; eines Takttorschaltungsabschnitts
(z. B. 232) ist mit der Source des N- bzw. P-Kanal-JGFET (z. B. 231N bzw. 23\P) des zugehörigen
Schiebetorschaltungsabschnitts
(z. B. 231) verbunden;
e) den Gates CGn, G13) der N-Kanal-JGFET des
Haupt-Takttorschaltungsabschnittes (232, 242) und der P-Kanal-JGFET des Hilfs-Takttorschaltungsabschnittes
(292,302) des ersten bzw. zweiten Speicherelementes werden die Impulse ϊο
einer ersten bzw. zweiten Taktphase (<£t/>bzw.
Φ2ρ) zugeführt und den Gates (G 12, G14) der
komplementären JGFET die entsprechenden Taktimpulse (Φιμ Φιν) mit entgegengesetzter
Phasenlage.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP45069836A JPS5024818B1 (de) | 1970-08-11 | 1970-08-11 | |
US17061071A | 1971-08-10 | 1971-08-10 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2140305A1 DE2140305A1 (de) | 1972-02-17 |
DE2140305B2 DE2140305B2 (de) | 1978-06-08 |
DE2140305C3 true DE2140305C3 (de) | 1982-07-08 |
Family
ID=26411020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2140305A Expired DE2140305C3 (de) | 1970-08-11 | 1971-08-11 | Statisches Schieberegister |
Country Status (5)
Country | Link |
---|---|
US (1) | US3745371A (de) |
DE (1) | DE2140305C3 (de) |
FR (1) | FR2102186B1 (de) |
GB (1) | GB1321916A (de) |
NL (1) | NL7111040A (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3928773A (en) * | 1971-11-22 | 1975-12-23 | Centre Electron Horloger | Logical circuit with field effect transistors |
US4114049A (en) * | 1972-02-25 | 1978-09-12 | Tokyo Shibaura Electric Co., Ltd. | Counter provided with complementary field effect transistor inverters |
US3989955A (en) * | 1972-09-30 | 1976-11-02 | Tokyo Shibaura Electric Co., Ltd. | Logic circuit arrangements using insulated-gate field effect transistors |
JPS4963371A (de) * | 1972-10-19 | 1974-06-19 | ||
GB1451732A (en) * | 1973-03-19 | 1976-10-06 | Motorola Inc | Signal shaping circuit |
JPS49126235A (de) * | 1973-04-04 | 1974-12-03 | ||
US3973139A (en) * | 1973-05-23 | 1976-08-03 | Rca Corporation | Low power counting circuits |
US3916223A (en) * | 1974-01-02 | 1975-10-28 | Motorola Inc | MOS squaring synchronizer-amplifier circuit |
JPS516652A (de) * | 1974-07-05 | 1976-01-20 | Tokyo Shibaura Electric Co | |
US4124807A (en) * | 1976-09-14 | 1978-11-07 | Solid State Scientific Inc. | Bistable semiconductor flip-flop having a high resistance feedback |
JPS53110436A (en) * | 1977-03-09 | 1978-09-27 | Nec Corp | Logic circuit for asynchronous signal synchronization |
CH629921A5 (fr) * | 1977-07-08 | 1982-05-14 | Centre Electron Horloger | Structure logique de bascule bistable d. |
DE2924526A1 (de) * | 1979-06-18 | 1981-01-08 | Siemens Ag | Monolithisch integrierter halbleiterspeicher |
US4484087A (en) * | 1983-03-23 | 1984-11-20 | General Electric Company | CMOS latch cell including five transistors, and static flip-flops employing the cell |
US4882505A (en) * | 1986-03-24 | 1989-11-21 | International Business Machines Corporation | Fully synchronous half-frequency clock generator |
DE59008972D1 (de) * | 1990-02-16 | 1995-06-01 | Siemens Ag | Schaltungsanordnung mit einer Vielzahl von dynamischen, taktsynchron betriebenen 1-Bit-Master-Slave-Registern. |
TW250607B (en) * | 1994-03-17 | 1995-07-01 | Advanced Micro Devices Inc | Precoded waveshaping transmitter for twisted pair which eliminates the need for a filter |
TWI229341B (en) * | 2003-08-13 | 2005-03-11 | Toppoly Optoelectronics Corp | Shift register circuit and a signal-triggered circuit for low temperature poly silicon (LTPS) liquid crystal display |
US8718224B2 (en) * | 2011-08-05 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Pulse signal output circuit and shift register |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3252011A (en) * | 1964-03-16 | 1966-05-17 | Rca Corp | Logic circuit employing transistor means whereby steady state power dissipation is minimized |
GB1240110A (en) * | 1967-12-14 | 1971-07-21 | Plessey Co Ltd | Improvements in or relating to switching circuits |
-
1971
- 1971-08-10 US US00170610A patent/US3745371A/en not_active Expired - Lifetime
- 1971-08-11 GB GB3777171A patent/GB1321916A/en not_active Expired
- 1971-08-11 NL NL7111040A patent/NL7111040A/xx unknown
- 1971-08-11 FR FR7129350A patent/FR2102186B1/fr not_active Expired
- 1971-08-11 DE DE2140305A patent/DE2140305C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2140305B2 (de) | 1978-06-08 |
NL7111040A (de) | 1972-02-15 |
US3745371A (en) | 1973-07-10 |
FR2102186A1 (de) | 1972-04-07 |
FR2102186B1 (de) | 1977-08-05 |
DE2140305A1 (de) | 1972-02-17 |
GB1321916A (en) | 1973-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2140305C3 (de) | Statisches Schieberegister | |
DE2225428C3 (de) | Inverterstufe mit einem Paar komplementärer Feldeffekttransistoren und damit aufgebautes Schieberegister | |
DE2544974A1 (de) | Anordnung zum darstellen logischer funktionen | |
DE2525075B2 (de) | Spannungs-Vervielfacherschaltung | |
DE2324787A1 (de) | Logische schaltung | |
DE2657948A1 (de) | Logikschaltung | |
DE2222521B2 (de) | N-stufiger Ringzähler | |
DE2932020A1 (de) | Speicheranordnung mit zugehoeriger schreib- und leseeinrichtung | |
DE1153553B (de) | Steuerregister | |
DE1474388A1 (de) | Speicheranordnung mit Feldeffekttransistoren | |
DE3433820C2 (de) | ||
DE2343128A1 (de) | Flip-flop-schaltung | |
DE2346568C3 (de) | Hybrider Zweitakt-Verriegelungsschaltkreis mit Zwischenspeicherung | |
DE2165445C3 (de) | Logikschaltung | |
DE2743450A1 (de) | Sperrbare zaehlerstufe | |
DE2435454A1 (de) | Dynamischer binaerzaehler | |
DE2103276C3 (de) | Dynamisches Schieberegister | |
DE2255210A1 (de) | Datenspeicherschaltung | |
DE2618760C3 (de) | Halbleiter-Speichervorrichtung | |
DE68927255T2 (de) | Impulsgeneratorschaltung | |
DE2840329A1 (de) | Adresspuffer fuer einen mos-speicherbaustein | |
DE69611325T2 (de) | Schaltkreis zur selektiven Auswahl von Spannungen verschiedener Vorzeichen | |
DE2032318A1 (de) | Feldeffekttransistor Schieberegister stufe | |
DE2924526A1 (de) | Monolithisch integrierter halbleiterspeicher | |
DE1943977C3 (de) | Elektronische Uhr mit einer elektrische Impulse hoher Frequenz liefernden Zeitbasis und einem elektronischen Frequenzteiler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
8328 | Change in the person/name/address of the agent |
Free format text: ASSMANN, E., DIPL.-CHEM. DR.RER.NAT. ZUMSTEIN, F., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN |