DE3228013A1

DE3228013A1 - Treiberschaltung fuer eine sammelleitung

Info

Publication number: DE3228013A1
Application number: DE19823228013
Authority: DE
Inventors: Yukihiro Saeki; Kazuyuki Yokohama Kanagawa Uchida
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-08-21
Filing date: 1982-07-27
Publication date: 1983-03-10
Also published as: JPS6347176B2; DE3228013C2; US4486753A; JPS5833739A

Description

37

TOYKO SHIBAURA DENKI KABUSHIKI KAISHA Kawasaki-shi, Japan 5

Treiberschaltung für eine Sammelleitung

Die Erfindung bezieht sich auf eine Treiberschaltung für eine Sammelleitung in einem Computersystern, in dem Daten über eine Sammelleitung oder über Sammelleitungen übertra 15 gen werden.

In c.'./nt:r int'"·: "if ~ten Gc^-Huny (j-) d'.-\ r'. c.:ur,. - uDrsys

g^

te ^

30 8f5«ßÄf8Sngr^9kyfifiF^lch*HES)³4^B61«igp¥8il©&iS^^

35 jeden Zustand (Periode) T auf, wie in Fig. 2B gezeigt» Im

Betrieb wird für die Vorladung ein Taktimpuls φρ (Fig. 2A) an die Gates der MOS-Transistoren T5 bis T8 geführt, welche die Vorladeschaltung 2 darstellen. Wenn der Impuls φρ den Wert "1" hat, befinden sich die MOSFETs T5 bis T8 im · EIN-Zustand (Zustand niedriger Impedanz). Die dann d\irch die MOSFETs T5 bis T8 fließenden Ströme laden die Sammelleitungen DBO bis DB3 auf Pegel "1" auf. Wenn der Impuls φρ den Zustand "0" hat, sind die MOSFETs TS bis 58 gesperrt (Zustand hoher Impedanz). Während dieser Dauer fließt kein Ladestrom, so daß die Sammelleitungen DBO bis DB3 nicht vorgeladen sind. Die Dauer des "!"-Pegels des Impulses φρ ist eine Vorladezeit, während die Dauer des "O"-Pegels eine Nichtvorlade-Periode oder eine aktive Periode für die Datenübertragung ist. Die Ausgangs-MOSFETs T1 bis T4 in der I/O-Vorrichtung 3 bilden einen Ausgangsabschnitt der I/O-Vorrichtung 3. Die Ausgangstransistoren 11 bis T4 der I/O-Vorrichtung 3 werden so gesteuert, daß sie während der Vorladeperiode eine hohe Impedanz haben, was durch das Steüergate (nicht gezeigt) im ALU 4 geschieht.

Während einer aktiven Periode steuert das Steuergate die Transistoren T1 bis T4 auf Werte geringer Impedanz, wenn die abzugebenden Daten den Wert "0" haben, und auf hohe Impedanz, wenn die abzugebenden Daten den Wert "1" haben. Die Transistoren T9 bis T12 und die Inverter IV1 bis IV4, die mit den MOS-Transistoren T9 bis T12 verbunden sind, bilden einen Eingangsabschnitt der I/O-Vorrichtung 3. Der Eingangsabschnitt ist elektrisch mit der Sammelleitung 1 nur während der aktiven Periode verbunden, um mit Hilfe eines Taktsignals φw Daten zu schreiben (Fig. 2C), die den Gates des MOS-Transistoren T9 bis T12 zugeführt werden. Während der anderen Zeitabschnitte ist er von der Sammelleitung elektrisch getrennt.

In einer gewöhnlichen LSI ist eine Anzahl von I/O-Vorrichtungen 3 enthalten, jedoch nur eine Vorladeschaltung 2.

Auch wenn die Breite der Vorladetransistoren T5 bis T8 geringfügig erweitert wird, um ihre Leitfähigkeit zu steigern und damit schließlich die Aufladegeschwindigkeit, wird somit doch die Gesamtfläche der LSI nicht so sehr vergrößert. Eine gewöhnliche LSI enthält wenigstens 10 Ausgangstransistoren T1 bis T4 in der I/O-Vorrichtung 3. Einige LSI enthalten 30 oder mehr Ausgangstransistoren. Zur Steigerung der Betriebsgeschwindigkeit wird die Breite dieser Transistoren T1 bis T4 in der Schaltungsauslegung relativ groß gewählt. Aus diesem Grunde ergeben sich beim Stand der Technik einige Probleme. Eine Vergrößerung der Chip-Abmessungen ist unvermeidbar. Die parasitäre Kapazität der Sammelleitung wird größer, da die Zone des Drsiin-Bereichs groß ist, was sich nachteilig auf die Erhöhung der Operationsgeschwindigkeit in der Sammelleitungstreiberschaltung auswirkt.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Sammelleitungstreiberschaltung mit. einfachem Aufbau zu schaffen, die ihre zugehörigen Treiberleitungen treiben kann, ohne daß die Chip-Abmessungen der LSI vergrößert werden müssen.

Folglich wird gemäß der Erfindung eine Sammelleitungstreiberschaltung geschaffen, welche eine Sammelleitung enthält, über die Daten übertragen werden können, ferner eine Vorladeschaltung, die für das Vorladen der Sammelleitung mit Vorladeirnpulsen mit der Sammelleitung verbunden ist, eine Eingangs/Ausgangs-Schaltung, die für die übertragung der Daten von und zu einer Schaltung über die Sammelleitung mit dieser verbunden ist und eine mit der Sammelleitung verbundene positive Rückkopplungsschaltung, die während der Vorladedauer eine hohe Impedanz hat, um von der Sammelleitung elektrisch getrennt zu sein, die ein Vorladepotcntial hält, wenn das Potential auf der Sammelleitung während ei-

_ 7 —

ner aktiven Periode gleich dem Vorladepotential ist, und die eine Potentialdifferenz ausbildet, wenn das Potential auf der Sammelleitung geringfügig vom Vorladepotential abweicht.
5

Die Zeichnung zeigt im einzelnen:

Fig. 1 das Schaltbild einer herkömmlichen

Treiberschaltung, mit der Daten über Sammelleitungen übertragen

werden;

Fig. 2Λ bis 2C -Impuls-Zeit-Diagramme an Schlüsselstellen der Sammelleitungstreiberschaltung nach Fig. 1;

Fig. 3 das Schaltbild einer Ausführungsform der Sammelleitungstreiberschaltung nach der Erfindung; 20

Fig. 4A bis 4C Impuls-Zeit-Diagramme an Schlüsselstellen der Schaltung der Fig. 3;

Fig. 5 das Schaltbild einer positiven Rück-

' kopplungsschaltung, die im wesentli

chen gleich der Sammelleitungstreiberschaltung der Fig. 3 ist;

Fig. 6 die Veränderung des Potentials auf

der Sammelleitung bei Betrieb der

Sammelleitungstreiberschaltung nach Fig. 5;

Fig. 7 eine andere Ausführungsform der po-

sitiven Rückkopplungsschaltung;und

tt-.i * ' m SC- ·μ' .' ' «».»mi

Fig. 8 eine nochmals abgeänderte Variante

der positiven Rückkopplungsschaltung.

Fig. 3 zeigt eine Sammelleitungstreiberschaltung gemäß der Erfindung, die mit einer Sammelleitung 21 für vier Bits verbunden ist, ähnlich der Sammelleitungstreiberschaltung aus Fig. 1. Die in der Schaltung verwendeten MOSFETs sind N-Kanal-Elemente. Die Sammelleitungen DBO bis DB3 sind zusammengefaßt mit 21 bezeichnet. Die Sammelleitung 21 ist mit einer Vorladeschaltung 22 und einer I/O-Vorrichtung 23 verbunden. Die I/O-Vorrichtung 23 ist mit einem ALU 24 verbunden. Die positiven Rückkopplungsschaltungen 25.. bis 25« sind mit den Sammelleitungen DBO bis DB3 verbunden. Sie sind in ihrer Gesamtheit mit 25 bezeichnet.

D₁Ie SajpmeI₁Ieitun,gtr>e ibe^seha^u^g ι _e§tj.^mmtι ,w^it

ffePi^f^ti^Ss^^iÄae^^e^f^eii^tg¹¹·^- ^die positiven 2Q Rückkopplungsschaltungen 25 verwendet.

Die positiven -Rückkooplungsschaltungen 25^ bis 25^ erhalten

^l^

W^üffiJ^

berschaltung sind die Rückkopplungskreise 25- bis 25. mit

^:*-^:.::.. 322801a

— y —

den Sammelleitungen DBO bis DB3 über MOS-Transistoren ST1 bis ST4 als Analogschalter verbunden, die aufgrund eines Vorladeimpulses φρ eingeschaltet werden, wenn ein Vorladeimpuls φρ durch den Inverter IV21 in seiner Phase invertiert wird.

Eine Vorladeschaltung 22 besteht aus vier Vorlade-MOSFETs T25 bis T28, deren Drainanschlüsse mit einer (nicht gezeigten) Spannungsquelle des positiven Potentials Vcc und deren Sourceelektroden mit den Sammelleitungen DBQ bis DB3 verbunden sind. Der Vorladetaktimpuls φρ gemäß Fig. 4A wird: den Gates der MOSFETs T25 bis T28 zugeführt.

Die I/O-Vorrichtung 23 besteht aus einem Eingangsabschnitt mit MOSFETs T29 bis T32 und Invertern IV29 bis IV32, die mit den MOSFETs T29 bis T32 in Reihe liegen, und einem Ausgangsabschnitt mit MOSFETs T21 bis T24. Die Drainelektroden der Eingangstransistoren T29 bis T32 sind jeweils mit den Sammelleitungen DBO bis DB3 und die Sourceelektroden mit einer ALU 24 über die Inverter IV29 bis IV32 verbunden. Ein Schreibimpuls φw wird den Gates der Eingangs-MOSFETs T29 bis T32 zugeführt. Die Drains der Ausgangs-MOSFETs T21 bis T24 sind mit den Sammelleitungen DBO bis DB3 verbunden, während ihre Sourceelektroden an Masse liegen. Die Gates der Ausgangs-MOSFETs T21 bis T24 sind mit der ALU 24 verbunden. Die I/O-Vorrichtung 23 dient als Schnittstelle für die übertragung der Daten zwischen der ALU 24 und einer weiteren (nicht gezeigten) ALU über die Sammelleitung 21.

Die Vorladeschaltung 22 lädt die Sammelleitung 21 während jeder Periode (Zustand) T auf, wie in Fig. 4A gezeigt ist. Ein Taktimpuls φρ (Fig. 4A) wird den Gates der MOS-Transistoren T25 bis T28 zugeführt. Während der Dauer, in der der Taktimpuls φρ "1" ist, sind die MOSFETs T25 bis T28 eingeschaltet oder haben geringe Impedanz. Während dieser Dauer

fließt Ladestrom in die Sammelleitungen DBO bis DB3 über die Drain-Source-Pfade der MOSFETs T25 bis T28. Der Ladestrom hebt den Pegel der Sammelleitungen DBO bis DB3 auf "1". Während der "0"-Pegeldauer der Impulse φρ sind die MOSFETs T25 bis T28 abgeschaltet oder haben hohe Impedanz, so daß kein Ladestrom in die MOSFETs T25 bis T28 fließt. Folglich wird in diesem Zustand keine der Sammelleitungen DBO bis DB3 geladen. Die Zeit, in der der Impuls φρ "1" ist, ist die Vorladezeit, und die Zeit, in der der Pegel "0" ist, ist die ladefreie Zeit oder die aktive Periode.

Die Ausgangs-MOSFETs T21 bis T24 der I/O-Vorrichtung 23 werden durch entsprechende Steuergates (nicht gezeigt) in der ALU 24 gesteuert. Die Ausgangstransistoren T21 bis T24 werden auf EIN gesteuert, wenn die Daten, die abzügeben sind, "0" sind, und auf AUS gesteuert, wenn sie "1" sind. Diese Transistoren geben bei dieser Steuerung "1" und "0"-Signale an die Sammelleitungen DBO bis DB3 ab. Die Eingangs-MOSFETs T29 bis T32 werden durch den Schreibtaktimpuls φw (Fig. 4C) gesteuert, so daß sie mit der Sammelleitung 21 nur während der aktiven Periode, in der das Schreibtaktsignal φw "1" ist, d.h. dem Schreibzustand, elektrisch verbunden sind. Während der übrigen Zeit sind diese Transistoren gesperrt, so daß zu den Sammelleitungen DBO bis DB3 keine elektrische Verbindung besteht. Auf diese Weise werden Daten in die ALU 24 eingeschrieben.

Fig. 5 ist eine praktisch ausgeführte Anordnung einer positiven Rückkopplungsschaltung 2S₁, bei der die Schaltungsanordnung im wesentlichen genauso ist wie bei der Sammelschienentreiberschaltung nach Fig. 3. Die folgende Erläuterung wird deshalb mit besonderer Beziehung auf die positive Rückkopplungsschaltung 2 5.. vorgenommen.

Die Rückkopp.1 ungsschaltung 2S₁ besteht aus einem Komparator

26, dessen Direkteingang rait der Samnielschiene DBO und dessen Umkehreingang (-) mit einem Bezugspotential V_r verbunden ist, einem NOR-Gatter. 27, auf dessen eine Eingangsklemme der Ausgang des Komparators 26 geführt ist und das an seinein anderen Eingang den Vorladeimpuls φρ erhält, und einem MOSFET T35, der mit seinem Gate an die /uisgangsklemme des NOR-Gatters 27, mit seiner Drainelektrode an die Sammelleitung DBO und mit seiner Sourceelektrode an Masse gelegt ist. Die Schaltungsanordnung des positiven Rückkopplungskreises 25« ist genau gleich wie die der übrigen Kreise 25₂ bis 25.. Eine Schaltung 28 zur Erzeugung des Bezugspotentials Vg für den Komparator 26 besteht aus einem Widerstandspaar R1 und R2, die zwischen der Potentialquelle Vcc und Masse in Reihe liegen. Der Verbindungspunkt zwischen diesen Widerständen ist mit dem Umkehreingang (-) des Komparators 26 verbunden, worüber das Bezugspotential Vg zugeführt wird.

In dem Rückkopplungskreis 2S₁ vergleicht der Komparator 26 das Potential auf der Sammelleitung DBO mit dem Bezugspotential Vg. Ist das Potential der Sammelleitung größer als das Bezugnpotential Vg, so wird der Ausgang des Komparators 26 auf dem Potential der Sammelleitung DBO gehalten. Ist das Umgekehrte der Fall, so sinkt das Ausgangssignal des Komparators 26 sehr schnell auf Massepotential ab. Das Ausgangssignal des Komparators 26 wird einer Eingangsklemme des NOR-Gatters 27 zugeführt. Die zweite Eingangskiemine des NOR-Gatters 27 erhält den Vorladeimpuls φρ. Das Ausgangssignal vom NOR-Gatter 27 wird dem Gate des MOSFETs T35 für die Steuerung des EIN- und AUS-Zustands dieses MOS-FETs zugeführt.

Anhand der Zeltverläufe der Figuren 4Λ bis 4C wird nun die Arbeitsweise dor Treiberschaltung aus Fig. 5 erläutert. Während der Vorladeperioden der Sammelleitungen DBO bis

tv

DB3 ist der Vorladeimpuls ψρ "1", und das Ausgangssignal des NOR-Gatters 27 ist "0", so daß MOSFET T35 gesperrt ist. Dadurch ist die Rückkopplungsschaltung 25.. elektrisch von der Sammelleitung DBO getrennt, und diese hat das Potential Vcc oder "1". In einer der Vorladeperiode folgenden aktiven Periode wird MOSFET T35 durch das Ausgangssignal vom Komparator 26 über das NOR-Gatter 27 gesteuert.

Wenn das Ausgangs-MOSFET T21 in der I/O-Vorrichtung 25.. , die mit Sammelleitung DBO verbunden ist, den Datenpegel "0" hervorbringt, dann fällt die Sammelleitung DBO allmählich auf Massepotential ab. Wenn das Potential auf der Sammelleitung DBO unter das Bezugspotential Vg absinkt, wandelt sich das Ausgangssignal des NOR-Gatters 27 von "0" auf "1", und ein Ausgangssignal "1" des NOR-Gatters 27 schaltet das MOSFET T35 auf EIN. Dann fällt das Potential auf der Sammelleitung DBO steil ab, wie durch die Kurve L1 in Fig. 6 angedeutet. Das Potential auf der Sammelleitung DBO sinkt also allmählich auf das Bezugspotential Vg und dann sehr rasch auf Massepotential ab. In Fig. 6 ist mit der Kurve L1 das Verhalten aufgrund der erfindungsgemäßen Treiberschaltung und mit Kurve L2 das Verhalten aufgrund einer herkömmlichen Treiberschaltung dargestellt. Wenn das Ausgangs-MOS-FET T21 ein Signal "1" hervorbringt, dann hält die Sammelleitung DBO dynamisch den Wert "1", so daß deswegen der Ausgangspegel des Komparators 26 auf "1" bleibt. Daraus folgt, daß MOSFET T35 gesperrt bleibt und der Rückkopplungskreis 25« hohe Impedanz behält. Mit anderen Worten, wenn das Signal auf Sammelleitung DBO gleich dem Vorladepegel ist, wird das Potential auf der Sammelleitung DBO in seinem Zustand gehalten, d.h. auf Vorladepegel.

Das Vorangehende macht deutlich, daß in der Sammelleitungs- · treiber schaltung mit positivem Rückkopplungskreis 25 gem*iß der Erfindung ein schneller Potentialabfall auf,der Sammelleitung 2I ermöglicht wird, wenn die I/O-Vorrichtung 23 ei-

nen "O"-Datenwert erzeugt, so daß dadurch schnelle Operationen der Sammelleitung ermöglicht werden. Eine zusätzliche und bemerkenswerte Erscheinung der Treiberschaltung gemäß der Erfindung ist die, daß je Sammelleitung nur ein einziger Rückkopplungskreis vorgesehen ist. Dies bedeutet geringe Vergrößerung der Chip-Abmessungen.

Darüber hinaus brauchen auch bei großer Zahl von I/O-Vorrichtungen 23 in der Treiberschaltung gemäß der Erfindung keine speziellen Vergrößerungen der Breiten der Ausgangs-MOSFETs T21 bis T24 der I/O-Vorrichtung 23 vorgenommen zu werden, um die Operationsgeschwindigkeit zu erhöhen. Die mit der I/O-Vorrichtung verbundene ALU kann durch jede geeignete Schaltung, etwa einen Speicher, ersetzt werden.

Die weitere Betrachtung gilt der Fig. 7, die ein anderes Ausführungsbeispiel eines positiven Rückkopplungskreises 25 zeigt. In diesen Kreis sind sämtliche MOSFETs mit N-Kanal ausgestattet. Ein MOSFET T40 erhält an seiner Drainelektrode ein positives Potential Vp, ist mit seinem Gate mit dem Verbindungspunkt zweier Widerstände RV und R2 verbunden, die in Reihe zwischen dem positiven Potential V-, und Masse liegen, und erhält dadurch das ·Bezugspotential Vg. Ein MOSFET T41 ist mit der Drainelektrode mit der Sourceelektrode des MOSFETs T40 und mit seiner Sourceelektrode mit Masse verbunden, während sein Gate mit der Sammelleitung DBi (i. = 0, 1, ...) verbunden ist. Die MOSFETs T40 und T41 stellen einen Komparator dar. Ein MOSFET T42 ist mit der Sourceelektrode an Masse gelegt und erhält an der Gate-Elek-· trode den Vorladeimpuls φρ, der von einem Inverter IV41 phaseninvertiert ist. Ein MOSFET T4 3 ist mit der Souccelektrode an die Drainelektrode des Transistors T42 und mit seiner Drainelektrode an die Sammelleitung DBi geführt, während sein Gate mit der Verbindungsleitung zwischen der Source des Transistors T4 0 und der Drain des Transistors T41 ver-

bunden ist. Die MOSFETs T4 2 und T4 3 bilden ein NOR-Gatter. Ein MOSFET T44 erhält an seiner Drehelektrode das positive Potential V_pr und ist mit der Sourceelektrode mit der Sammelleitung DBi verbunden, während dem Gate der Vorladeimpuls φρ zugeführt wird.

Wenn der Vorladeimpuls φρ mit dem Pegel "1" zugeführt wird, wird MOSFET T44 eingeschaltet, so daß ein Ladestrom durch den Drain-Source-Pfad in die Sammelleitung DBi fließen kann. In diesem Fall wird der durch den Inverter IV41 invertierte Vorladeimpuls φρ dem Gate des FET T4 2 zugeleitet, wodurch der Transistor T4 2 abgeschaltet wird. Da in dieser Situation MOSFET T41 eingeschaltet ist, liegt das Gate des FET T43 an Masse, und MOSFET T4 3 ist abgeschaltet.

Als Folge, des Abschaltzustands der Transistoren T 42 und T4 ist die Sammelleitung DBi von Masse elektrisch getrennt und wird durch den über das MOSFET T44 fließenden Ladestrom auf "1" gehoben.

Wenn der Vorladeimpuls φρ "0" annimmt, ist MOSFET T4 4 gesperrt, und kein Ladestrom fließt hindurch. Wenn in diesem Zustand der phaseninvertierte Vorladeimpuls φρ dem Gate des Transistors T42 zugeführt wird, wird dieser eingeschaltet.

Es wird nun angenommen, daß, wenn Impuls φρ "0" ist, d.h. in dor aktiven Periode, die I/O-Vorrichtung (in Fig. 7 nichL gezeigt), die mit der Sammelleitung DBi verbunden ist, Daten von "O"-Pegel erzeugt. In diesem Fall fällt das Potential der Sammelleitung DBi allmählich ab. Ist es unter das Bezugspotentxal Vg abgesunken, schaltet MOSFET T41 ab, während MOSFET T40 einschaltet. Als Ergebnis ist dann MOSFET T4 3 eingeschaltet. Wenn beide Transistoren EIN sind, sinkt das Potential auf der Sammelleitung DBi schnell auf Massepotential ab.

Wenn in der aktiven Periode die mit der Sammelleitung DBi verbundene I/O-Vorrichtung (nicht gezeigt) Daten des Pegels "1" hervorbringt, fällt das Potential auf der Sammelleitung nicht, sondern wird auf dem Vorladepegel oder dem Pegel "1" gehalten. Dadurch ist MOSFET T41 EIN, MOSFET T4 AUS, und die Sammelleitung DBi bleibt auf "1".

Fig. 8 zeigt ein weiteres Beispiel der positiven Rückkopplungsschaltung. Der Komparator ist hier eine CMOS-Anordnung. Ein P-Kanal-MOSFET T4 5. erhält an seiner Drainelektrode das positive Potential V"_nn und ist mit seinem Gate mit der Sammelleitung DBi verbunden. Ein N-Kanal-MOSFET T46 ist mit seinem Gate mit der Sourceelektrode des P-Kanal-MOSFET T4 5 verbunden, seine Sourceelektrode liegt an Masse und seine Drainelektrode ist mit der Sammelleitung DBi verbunden. Die Transistoren T45 und T46 bilden den CMOS-Komparator. Die Drainelektrode eines N-Kanal-MOSFET T47 ist mit der Sourceelektrode des MOSFET T45 und dem Gate des MOSFET T46 verbunden, und erhält an seinem Gate den Vorladeimpuls φρ. Die Sourceelektrode liegt an Masse. Ein P-Kanal-MOSFET T4 8 ist mit seiner Drainelektrode mit dem positiven Potential V_n und seiner Sourceelektrode mit der Sammelleitung DBi verbunden, während das Gate den Vorladeimpuls φρ über den Inverter IV4 2 zugeführt erhält.

Wenn im Betrieb der Vorladeimpuls φρ "1" ist, kommt dieser nach Durchlaufen des Inverters IV42 auf das Gate des P-Kanal-M0SFET T48. Der Transistor T48 ist dann eingeschaltet, so daß der Ladestrom in die Sammelleitung DBi fliessen kann und diese auf "1" aufgeladen wird. Gleichzeitig wird das Vorladesignal φρ unmittelbar dem Gate des N-Kanal-MOSFET T47 zugeführt, so daß dieses eingeschaltet ist. Der eingeschaltete Transistor T4 7 sorgt dafür, daß die im Transistor T4 5 gespeicherte Ladung in den MOSFET T4 7 abfließt.

Der P-Kanal-MOSFET T45 ist gesperrt, wenn die Sammelleitung

DBi den Pegel "1" hat. Damit ist das N-Kanal-MOSFET T46 abgeschaltet. Während der Aufladedauer ist die Sammelleitung DBi von Masse getrennt/ was zur Folge hat/ daß sie auf "1" aufgeladen ist und ihren Zustand hält. .

Es sei angenommen/ daß während der aktiven Periode die I/O-Vorrichtung (nicht gezeigt), die mit der Sammelleitung DBi verbunden ist, den Datenwert "0" erzeugt. Wenn das Potential dann auf der Sammelleitung DBi unter V^₀ _ . abfällt (wo-

rin Vth eine Schwellspannung des P-Kanal-MOSFET T45 ist), ist MOSFET T4 5 EIN, und N-Kanal-MOSFET T4 6 ist ebenfalls EIN. Als Folge des EIN-Zustands von Transistor T46 sinkt das Potential auf der Sammelleitung DBi schnell auf Massepotential ab.

Die nicht gezeigte I/O-Vorrichtung, die mit der Sammelleitung DBi verbunden ist, erzeugt die Daten "1". In diesem Fall wird das DBi-Sammelleitungspotential auf "1" gehalten» und dadurch bleibt P-Kanal-MOSFET T45 abgeschaltet. Das Ergebnis ist, daß der Abschaltzustand des Transistors T4 6 und das Potential "1" auf Sammelleitung DBi gehalten wird. In dem Rückkopplungskreis nach Fig. 8 wird somit die Schwellspannung Vth des P-Kanal-MOSFET T4 5 als Bezugspotential Vg verwendet. Die Sammelleitungstreiberschaltung/ in der ein Rückkopplungskreis nach Fig. 8 vorhanden ist, kann gleiche Wirkung erzielen wie die Treiberschaltung nach den Figuren 3 und 5. Da der Komparator in dor Schaltung der Fig. 8 eine CMOS-Type ist, wird Energie eingespart.

Die vorangehende Beschreibung zeigt, daß mit dem positiven Rückkopplungskreis, der mit der Sammelleitung verbunden ist, mit der die Vorladeschaltung in Verbindung steht, eine hohe Impedanz darstellt, um während der Aufladeperiodo von der Sammelleitung- elektrisch getrennt zu sein. Wenn das Potential auf dor Sammelleitung während der aktiven Periode

1t-

gleich dem Vorladepotential ist, hält der Rückkopplungskreis das Vorladepotential. Wenn das Potential auf der Sammelleitung sich geringfügig vom Vorladepotential unterscheidet, vergrößert der Rückkopplungskreis diesen Unterschied. Die mit dieser Schaltung versehene Treiberschaltung hat einen einfachen Aufbau und kann die Sammelleitung mit hoher Geschwindigkeit treiben, ohne daß die LSI-Chip-Abmessungen vergrößert werden müssen.

Leerseite

Claims

37 182

TOKYO SIIlBAURA DENKI KABUSHIKI KZVlSHA Kawasaki-shi, Japan
5

Treiberschaltung für eine Sammelleitung 10

P a tentansprüche

\\J Treiberschaltung für eine Sammelleitung, durch die Daten übertragbar sind, mit einer mit der Sammelleitung verbundenen Vorladeschaltung, um die Sammelleitung mit Vorladeimpulsen aufzuladen, und einer mit der Sammelleitung verbundenen Eingangs/Ausgangs-Schaltung für die Übertragung von Daten zu und von einer Schaltung über die Sammelleitung, dadurch gekennzeichnet, daß mit der Sammelleitung (DBO bis DB3) eine positive Rückkopplungsschaltung (25) verbunden ist, die während einer Aufladeperiode einen hohen Impedanzwert darstellt, um von der Sammelleitung (DBO bis DB3) elektrisch getrennt zu sein, die ein Vorladepotcntial hält, wenn das Potential auf der Sammelleitung (DBO bis DB3) während einer aktiven Periode gleich dem Vorladepotential ist, und die eine Potentialdifferenz vergrößert, wenn das Potential auf der Sammelleitung (DBO bis DB3) sich vom Vorladepotential geringfügig unterscheidet.
2. Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet,

Ί'2 - " " ■-' ■■ ■

daß die positive Rückkopplungsschaltung (25) eine Komparatoreinrichtung (26) für den Vergleich des Potentials der Sammelleitung (DBO bis DB3) mit einem Bezugspotential sowie ein NOR-Gatter (27) zum Empfangen eines Ausgangssignals von der Komparatoreinrichtung (26) und eines Vorladeimpulses und einen MOSFET (T35) enthält, dessen Gate mit dem Ausgang des NOR-Gatters (27) verbunden ist, während seine Drainelektrode an die Sammelleitung (DBO bis DB3) angeschlossen ist und die Source-Elektrode ein bestimmtes Potential zugeführt erhält.
3. Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet,

daß die positive Rückkopplungsschaltung (25) eine Komparatoreinrichtung (T40, T41) für den Vergleich eines Potentials auf der Sammelleitung (DBO bis DB3) mit einem Bezugspotential enthält, ferner eine Invertereinrichtung (IV41), die einen Vorladeimpuls mit seiner Phase invertiert, und ein NOR-Gatter (T4 2, T43), das ein Ausgangssignal von der Komparatoreinrichtung (T40, T41) und einen von der Invertereinrichtung (IV41) kommenden Vorladeimpuls aufnimmt.
4. Treiberschaltung nach Anspruch 3, dadurch gekennzeichnet,

daß die Komparatoreinrichtung (T40, T41) einen ersten und einen zweiten MOSFET (T40, T41) enthält, die zwischen einem ersten und einem zweiten Potential in Reihe geschaltet sind, wobei ein Bezugssignal dem Gate des ersten MOS-FET (T4 0) zugeführbar ist und das Gate des zweiten MOSFET (T41) mit der Sammelleitung (DBO bis DB3) verbunden ist, und daß das NOR-Gatter (T4 2, T4 3) einen dritten und einen vierten MOSFET (T4 2, T4 3) aufweist, die zwischen der Sammelleitung (DBO bis DB3) und der zweiten Potentialquelle in Reihe liegen, wobei das Gate des dritten MOSFET (T43) mit

dem Verbindungspunkt zwischen dem ersten und dem zweiten MOSFET (T40,-T41) in Verbindung steht und das Gate des vierten MOSPETs (T42) mit der Invertereinrichtung (IV41) derart verbunden ist, daß es einen phaseninvertierten Vorladeimpuls empfängt.
5. Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet,

daß die positive Rückkopplungsschaltung (25) eine CMOS-Komparatoreinrichtung (T4 5, T46) enthält, deren erster MOSFET (T4 6) des ersten Kanaltyps zwischen die Sammelleitung (DBO bis DB3) und eine erste Potentialquelle und dessen zweiter MOSFET (T4 5) des zweiten Kanaltyps zwischen eine zweite Potentialquelle und das Gate des ersten MOS-FETs (T4 6) geschaltet sind, während sein Gate mit der Sammelleitung (DBO bis DB3) verbunden ist.
6. Treiberschaltung nach Anspruch 5, dadurch gekennzeichnet,

daß ein dritter MOSFET (T4 7) des ersten Kanaltyps mit dem zweiten MOSFET (T4 5) des ersten Kanaltyps verbunden ist, welcher am Gate ein Vorladesignal empfängt und die gespeicherten Ladungen im zweiten MOSFET (T4 5) dynamisch entlädt.