DE2708022B2 - Schaltungsanordnung in integrierter MOS-Technik zur Abgabe einer Konstantspannung - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung in integrierter MOS-Technik zur Abgabe einer von Speisespannungsschwankungen im wesentlichen unabhängigen Konstantspannung, mit einer Stabilisierungsstufe, die einen an die Speisespannung angeschalteten Stromzweig enthält, der einen Vorwiderstand in Reihe mit einem in der Sättigung betriebenen MOS-Feldeffekttransistor aufweist, wobei an dem MOS-Feldeffekttransistor eine gegenüber der Speisespannung stabilisierte Stufenausgangsspannung abgreifbar ist
ί Eine solche Schaltungsanordnung ist durch die US-PS 35 08 084 bekannL Die bekannte Schaltungsanordnung besteht ausschließlich aus dem genannten Vorwiderstand und dem genannten Transistor und die genannte stabilisierte Stufenausgangsspannung ist zugleich die

κι abzugebende Konstantspannung.

Die bekannte Schaltungsanordnung kann auch bei einer vergleichsweise geringen Speisespannung arbeiten. Die Konstanz der abzugebenden Konstantspannung ist auf Grund des sehr einfachen Schaltungsauf-

i: bauts naturgemäß nicht sehr hoch. Es gibt jedoch Fälle, in denen eine wesentlich höhere Konstanz erforderlich ist

Es ist deshalb Aufgabe der Erfindung, bei einer Schaltungsanordnung der eingangs genannten Art mit

2u relativ geringem Schaltungsaufwand eine wesentliche Erhöhung der Konstanz der abzugebenden Konstantspannung zu erreichen, und zwar unter Beibehaltung der Eignung auch für eine vergleichsweise geringe Speisespannung.

_>·> Eine Schaltungsanordnung eingangs genannter Art ist zur Lösung dieser Aufgabe erfindungsgemäß derart ausgebildet, daß die stabilisierte Stusenausgangsspannung als Steuerspannung einer die Konstantspannung abgebenden Anordnung mit mindestens einer weiteren

»ι Stabilisierungsstufe genannter Art zugeführt ist deren Vorwiderstand aus einem über einem ohmschen Widerstand in Stromgegenkopplung betriebenen, durch die Steuerspannung angesteuerten MOS-Feldeffekttransistor gebildet ist, der zu dem in der Sättigung betriebenen MOS-Feldeffekttransistor der jeweiligen Stufe komplementär ist, daß die weiteren Stabilisierungsstufen so hintereinandergeschaltet sind, daß ihre jeweilige Stufenausgangsspannung die Steuerspannung der jeweils folgenden bzw. die Konstantspannung ist,

■to und daß die Widerstandswerte der ohmschen Widerstände der weiteren Stabilisierungsstufen mit der Stufenordnungszahl zunehmen und/oder die Innenwiderstandswerte der in der Sättigung betriebenen MOS-Feldeffekttransistoren der weiteren Stabilisiere rungsstufen mit der Stufenordnungszahl abnehmen.

Durch die US-PS 30 07 102 ist es bei einer Schaltungsanordnung zur Abgabe einer von Speisespannungsschwankungen im wesentlichen unabhängigen Konstantspantiung an sich bekannt, mehrere aus je

in einem an die Speisespannung angeschalteten Stromzweig bestehende Stabilisierungsstufen vorzusehen, wobei die stabilisierte Stufenausgangsspannung jeweils als Steuerspannung der folgenden Stabilisierungsstufe dient und die stabilisierte Stufenausgangsspannung der

v, letzten Stabilisierungsstufe die abzugebende Konstantspannung ist und wobei die erste Stufe aus der Reihenschaltung eines Vorwiderstandes und eines Konstantspannungsgliedes und die weiteren Stufen jeweils aus der Reihenschaltung eines Konstantspan-

M) nungsgliedes und eines über einen ohmschen Wider-Stand in Stromgegcnkopplung betriebenen Transistors besteht und die stabilisierten Stufenausgangsspannungen an den Konstantspannungsgliedern auftreten. Die bekannte Schaltungsanordnung ist mit diskreten Bau-

t>5 elementen aufgebaut. Als Konstantspannungsglieder sind Zenerdioden und als Transistoren bipolare Transistoren verwendet. Sie weist drei Stufen auf. Die Transistoren der zweiten und dritten Stufe sind vom

entgegengesetzten Leitfähigkeitstyp. Der ohmsche Widerstand der dritten Stufe hat einen geringeren Widerstandswert als der ohmsche Widerstand der zweiten Stufe, Wegen der Verwendung von Zenerdioden ist die Schaltungsanordnung nicht zum Anschluß an vergleichsweise kleine Speisespannungen geeignet

Durch die Erfindung ist es möglich, eine hochkonstante Spannung auch bei vergleichsweise geringer Speisespannung in integrierter Technik zu erzeugen, wobei die Zahl der für eine vorgegebene Spannungskonstanz erforderlichen Stabilisierungsstufen dadurch klein gehalten werden kann, daß die Widerstandswerte der ohmschen Widerstände der weiteren Stabilisierungsstufen mit der Stufenordnungszahl zunehmen und/oder die Innenwiderstandswerte der in der Sättigung betriebenen MOS-Feldeffekttransistoren der weiteren Stabilisierungsstufen mit der Stufenordnungszahl abnehmen. Dadurch wird gewährleistet, daß die Charakteristik des Source-Drainstromes des jeweiligen gegengekoppelten Transistors unterhalb derjenigen des entsprechenden Transistors der vorhergehenden Stabilisierungsstufe liegt Bei der Wechselwirkung zwischen dem jeweiHcen gegengekoppelten und dem ihm zugehörigen, in der Sättigung betriebenen Transistor wird dann ei.i mit der Zahl der Stabilisierungsstufen zunehmender Unterschied der Steilheit der jeweiligen beiden Charakteristiken ausgenutzt

Eine vorteilhafte Weiterbildung der Schaltungsanordnung nach der Erfindung zeichnet sich dadurch aus, daß der Innenwiderstand des in der Sättigung betriebenen MOS-Feldeffekttransistors der letzten weiteren Stabilisierungsstufe größer als der Innenwiderstand des in Stromgegenkopplung betriebenen MOS-Feldeffekttransistors dieser Stufe ist.

Dadurch wird der Vorteil erzielt, daß die Ausgangsspannung der Gesamtanordnung an einem Transistor abgegriffen wird, dessen Source-Drainstromcharakteristik zu höheren Spannungswerten hin verschoben ist, als sie für einen entsprechenden Bereich der Charakteristiken der übripen Transistoren in Betracht kommen. Wird eine mit dem zugehörigen gegengekoppellen Transistor durch eine Steuerspannungsänderung erzeugte Stromänderung auf diesen Ausgangstransistor übertragen, so entspricht dem diesen Transistor durchfließenden mittleren Strom eine höhere, am Transistor abfallende Spannung, als es bei den Transistoren mit geringerem Innenwiderstand der Fall ist. Der Absolutwert der letztlich erzielten Konstantspannung kann also durch einen Ausgangstransistor mit höherem Innenwiderstand zu höheren Spannungswerten hin verschoben werden, ohne daß dabei die Stabilisierungseigenschaften der übrigen Stabilisierungsstufen beeinträchtigt werden.

Durch die gemäß der Erfindung vorgesehene Kettenschaltung von Stabilisierungsstufen, die jeweils zueinander komplementäre Transistoren enthalten, von denen einer eine Ausgangsspannung liefert, die als Steuerspannung für den gegengekoppelten Transistor der nächstfolgenden Stabilisierungsstufe dient, ergibt sich ein Wechsel der Leitfähigkeitstypen einander entsprechender Transistoren zwischen den aufeinander folgenden Stabilisierungsstufen. Damit ist auch ein Wechsel der jeweiligen Ausgangsspannung derart verbunden, daß sie einerseits auf das Speisespannungspotential, andererseits auf das Bezugspotential der Speisespannung bezogen sein kann. Ist nun eine solche Anzahl von Stabilisierungsstufen vorhanden, daß die letzte Stabilisierungsstule eine Ausgangsspannung abgibt, die auf das Speisespannungspotential bezogen ist, d. h. daß der in der Sättigung betriebene MOS-Feldeffekttransisior der letzten Stabilisierungsstufe direkt mi; dem Speisespannungspotential verbunden ist, und soll

ο diese Ausgangsspannung jedoch auf das Bezugspotential bezogen sein, so kann die Schaltungsanordnung nach der Erfindung zweckmäßig derart weiter ausgebildet sein, daß die an diesem MOS-Feldeffekttransistor abgegriffene Konstantspannung als Steuerspannung

in einem zusätzlichen Stromzweig zugeführt ist, der die Reihenschaltung eines mit dem Speisespannungspotential verbundenen, mit der Steuerspannung gesteuerten MOS-Feldeffekttransistors und eines dazu komplementären, mit dem Bezugspotential verbundenen und in der

r> Sättigung betriebenen MOS-Feldeffekttransistors aufweist, an dem eine gegen Bezugspotential stabilisierte Konstantspannung abgreifbar ist

Ausführungsbeispiele einer Schaltungsanordnung nach der Erfindung werden im folgenden anhand der Figuren beschrieben. Es zeigt

F i g. 1 den prinzipiellen Aufbau e.^ver Schaltungsanordnung nach der Erfindung mit einem .'«achgeschalteten Stromzweig zur Änderung des Bezugspotentials für die Konstantspannung,

2~> Fig.2 eine Kennliniendarstellung zur Erläuterung der grundsätzlichen Stabilisierungsfunktion einer Schaltungsanordnung, die nach dem in F i g. 1 dargestellten Prinzip arbeitet,
F i g. 3 eine weitere Kennliniendarstellung zur Erläu-

ii) terung der Funktion einer Schaltungsanordnung nach der Erfindung unter Berücksichtigung mit der Stufenordnungszahl zunehmender Werte der ohmschen Widerstände und/oder abnehmender Innenwiderstandswerte der in der Sättigung betriebenen MOS-FeI-

i) deffekttransistorenund

Fig.4 eine weitere Kennliniendarstellung zur Erläuterung der Funktion einer Schaltungsanordnung nach der Erfindung.

In F i g. 1 ist eine Schaltungsanordnung nach der

ui Erfindung dargestellt deren kettenartiger, aus einzelnen Stufen gebildeter Aufbau durch gestrichelte senkrechte Linien angedeutet ist. Die einzelnen Schaltungsstufen bilden Stromzweige, die zueinander parallel an eine Speisespannung Vp angeschaltet sind. Die erste Stufe ist

4ϊ durch die Reihenschaltung eines Vorwiderstandes R 1 und eines in der Sättigung betriebenen MOS-Feldeffekttransistors Ti gebildet. Durch diese Reihenschaltung fließt ein Strom Ji. Der Sättigungsbetrieb des Transistors Ti wird dadurch hervorgerufen, daß sein

,(ι Gate mit dem Drainanschluß verbunden ist.

Die erste Schcltungsstufe hat die Eigenschaft, zwischen Drain und Source des MOS-Feldeffekttransistors Ti eine Ausgangsspannung Vi abzugeben, deren £nde ung bei entsprechender Änderung der Speise-■ spannung Vo kleiner als diese ist, so daß ein Stabilisierungseffekt auftritt. Dieser ist um so höher, je größer der Vorwiderstand R 1, je größer der Stromfaktor des MOS-Feldeffekttransistors Ti ist und je niederohmiger der Transistor aufgrund der Geometrie

mi ausgelegt worden ist.

In Fig.) sind nun weitere Stabilisierungsstufen vorgesehen, die kettenartig hintereinanderge^chaltet, mit ihren Stromzweigen jedoch zueinander parallel geschaltet sind. Jede derartige weitere Stabilisierungs-

h) stufe ist ähnlich wie die erste Stabilisierungsstufe aufgebaut, enthält jedoch als Vorwiderstand die Reihenschaltung eines MOS-Feldeffekttransistors und eines ohmschen Widerstandes. So ist in der zweiten

Stufe ein in der Sättigung betriebener MOS-Feldeffekttransistor 73 vorgesehen, der mit einem weiteren, durch die Spannung Vl angesteuerten MOS-Feldeffekttransistor 72 und einem ohmschen Widerstand R 2 in Reihe geschaltet ist. Die Ausgangsspannung Vl der ; ersten Stabilisierungsstufe, also die den Transistor 72 ansteuernde Spannung, entspricht der Summe aus der Gate-Source-Spannung V2 des Transistors 72 und der am ohmschen Widerstand R 2 abfallenden Spannung VR. In dem mit dieser Reihenschaltung gebildeten Stromzweig fließt ein Strom /2. Bezüglich seiner Steuerspannung Vl befindet sich der Transistor 72 im Zustand der Stromgegenkopplung, da er über den Widerstand R 2 mit dem Bezugspotential verbunden ist.

Die MOS-Feldeffekttransistoren 72 und 73 sind r> zueinander komplementär, d. h. im dargestellten Ausführungsbeispiel ist der Transistor 72 ein N-Kanal-Transistor und der Transistor 73 ein P-Kanal-Transistor. KUr eine negative Speisespannung VO waren die entgegengesetzten Leitfähigkeitstypen erforderlich. 2»

Der MOS-Feldeffekttransistor 73 weist zwischen seinem Gate und seinem Drainanschluß eine Verbindung auf, so daß er in der Sättigung betrieben wird. An ihm fällt eine Spannung V3 ab, die die Ausgangsspannung der hier beschriebenen Stabilisierungsstufe ist und r> gleichzeitig als Steuerspannung für eine weitere Stabilisierungsstufe dienen kann. Ebenso ist es jedoch auch möglich, die Spannung V3 bereits als Konstantspannung zu verwenden, sofern keine erhöhten Anforderungen an die weitere Stabilisierung gestellt )o werden.

Die Substratanschlüsse der Transistoren 71, 72 und T 3 sind mit dem jeweiligen Sourceanschluß verbunden, um einen sogenannten Substrat-Steuereffekt zu vermeiden, i)

In Fig. 1 sind zwei weitere Stabilisierungsstufen dargestellt, die jeweils die Reihenschaltung zweier Transistoren 74 und 75 bzw. 76 und 77 sowie eines ohmschen Widerstandes R 3 bzw. R 4 enthalten. Der Aufbau ist gleichartig mit dem Aufbau der zuvor beschriebenen zweiten Stabilisierungsstufe, und in den durch die zweite und dritte Stabilisierungsstufe gebildeten Stromzweigen fließen die Ströme /3 und /4. Durch die zueinander jeweils komplementären Transistoren ergibt sich abwechselnd eine Verbindung des jeweiligen Gegenkopplungswiderstandes R 3 bzw. RA mit dem Spt\sespannungspotential bzw. mit dem Bezugspotential. Die so gebildete Gesamtschaltung ist ersichtlich in CMOS-Technologie aufgebaut.

Bei der in F i g. 1 gezeigten Kettenschaltung mehrerer Stabilisierungsstu'en liefert der jeweilige in der Sättigung betriebene Transistor 73, 75, 77 eine Ausgangsspannung V3, V5, V7, die in beschriebener Weise als Steuerspannung für die jeweilige nächstfolgende Stufe bzw. den darin enthaltenen gegengekoppelten Transistor 74 bzw. 76 dient Bei der in F i g. 1 dargestellten Anzahl von Stabilisierungsstufen ergibt sich dadurch an dem MOS-Feldeffekttransistor 77 eine Spannung V7, die gegen die Speisespannung stabilisiert ist Dies kann für viele Anwendungsfälle unerwünscht sein, so daß eine Umsetzung der Spannung V7 derart erforderlich wird, daß die stabilisierte Spannung gegen das Bezugspotential stabilisiert ist Ein hierzu geeigneter Stromzweig ist in dem in F i g. 1 gezeigten Ausführungsbeispiel den Stabilisierungsstufen nachgeschaltet und enthält zwei MOS-Feldeffekttransistoren 78 und 79, die zueinander komplementär sind. Der Transistor 79 hat zwischen seinem Gate- und seinem Drainanschluß eine Verbindung, so daß er in der Sättigung betrieben wird, der Transistor 78 ist direkt mit dem positiven Speisespannungspotential verbunden. Auf diese Weise erscheint am Transistor 79 eine Spannung V7', die die Ausgangsspannung der Gesamtanordnung darstellt und gegen das Bezugspotential stabilisiert ist.

In F i g. 1 ist ferner die Möglichkeit der Anwendung weiterer Stabilisierungsstufen zwischen der vierten Stabilisierungsstufe und der Umsetzungsstufe mit den Transistoren 78 und 79 durch gestrichelte Verbindungen angedeutet.

Im folgenden wird anhand der in F i g. 2 dargestellten charakteristischen Kennlinien das Prinzip der Stabilisierung in einer Schaltungsanordnung der in Fig. I gezeigten Art näher erläutert, wobei zum besseren Verständnis die erfindungsgemäße Bemessung der Widerstände R 2, R 3, R 4 bzw. der Innenwiderstandswerte der Transistoren 73, 75, 77 zunächst nicht berücksichtigt wird. Es sei aiso zunächst angenommen, daß die Widerstände R 2, R 3, R 4 den gleichen Ohmwert haben und alle Transistoren 71 bis 77 übereinstimmende Kennlinien ihres Source-Drainstroms in Abhängigkeit von der jeweiligen Gate-Sourcespannung besitzen. Dann ergeben sich bei der in F i g. 2 gewählten logarithmischen Darstellung der Ströme in Abhängigkeit von der jeweiligen Steuerspannung zwei Charakteristiken, die infolge der Stromgegenkopr-iung einiger Transistoren in unterschiedlichen Strombereichen liegen und einen unterschiedlichen Anstieg aufweisen. So haben die Transistoren 71, 73,

75 und 77 ?. B. die obere Charakteristik logJ= f(Vos) n.J.5.7 und die Transistoren 72, 74 und

76 die Charakteristik/oir/= f( V_c,s + VR)_T1._ib.
Tritt nun eine Speisespannungsänderung auf, so

bewirkt diese eine Stromänderung Δ j 1 in der ersten Stabilisierungsstufe, die an der in Fig. 2 gezeigten oberen Charakteristik in eine entsprechende Änderung Δ Vl der Gate-Source-Spannung des Transistors 71 umgesetzt wird. Diese Änderung Δ Vi ist bereits kleiner als die Speisespannungsänderung, wie zuvor bereits erläutert wurde. Da die Spannung Vl als Steuerspannung für den Transistor 72 der zweiten Stabilisierungsstufe dient, bewirkt die Spannungsänderung Δ Vi an der in F i g. 2 gezeigten unteren Charakteristik, die voraussetzungsgemäß auch für den Transistor 72 gilt, eine Stromänderung Δ J 2. Da der Strom /2 auch durch den in der Sättigung befindlichen Transistor 73 fließt, bewirkt eine Stromänderung Δ J 2 gemäß der in Fig. 2 gezeigten oberen Charakteristik für diesen nicht gegengekoppelten Transistor eine Spannungsänderung Δ V3, die bereits wesei/tlich kleiner als die Spannungsänderung Δ Vi ist. Die Spannung V3, die an dem MOS-Feldeffekttransistor 73 als Ausgangsspannung der zweiten Stabilisierungsstufe auftritt, ist also gegenüber der Speisespannung V_D wesentlich besser stabilisiert als die Spannung Vl. Aus F i g. 2 ist nun zu ersehen, in welcher Weise diese Stabilisierung durch die weiteren Stabilisierungsstufen mit den Transistoren 74 und 75 sowie 76 und 77 noch weiter verbessert werden kann, so daß sich schließlich eine Spannungsänderung Δ V 7 ergibt, die einen außerordentlich guten Stabilisierungsgrad aufweist

In Fig.3 ist nun anhand von charakteristischen Kennlinien ein Ausführungsbeispiel der Erfindung dargestellt, bei dem nur fünf Transistoren vorgesehen sind, so daß sich ein Aufbau analog den in F i g. 1 gezeigten ersten drei Stabilisierungsstufen ergibt, wobei die Spannung V5 dann die konstante Ausgangsspan-

nung der GesamlaMordiiung darstellt. In F i g. 3 sind für die Transistoren 71 und 73 einerseits und für den Transistor 72 andererseits zwei gegeneinander versetzte und unterschiedlich steile Kennlinien dargestellt, die den beiden bereits in Fig. 2 gezeigten Kennlinien entsprechen. Nun sei aber in Übereinstimmung mit der Erfindung vorausgesetzt, daß der Widerstand R 3 grcC-;r als der Widerstand R 2 ist, so daß die dritte Stabilisierungsstufe einen gegengekoppelten Transistor 74 enthält, dessen Kennlinie gegenüber den beiden zuvor beschriebenen weiter zu kleinere"· .Stromwerten hin versetzt ist und eine geringere Steigung als cüc anderen hat. Diese Kennlinie ist in l·' i g. 3 die Kurve hg I = f(V₍;s+ VR), _A.

In F-'i g. 3 ist ferner eine weitere Kennlinie logI = f(V(;s),<, für den mit dem Transistor 74 in Reihe geschalteten Transistor 75 dargestellt. Der durch diese Charakteristik gezeigte Unterschied gegenüber rinn iihrippn in Hör .Sättipunp hclriehonen Transistoren Tt und 73 kann dadurch herbeigeführt werden, daß die Geometrie des Transistors 75 gegenüber derjenigen der übrigen Transistoren so bemessen ist, daß z. B. sein sogenanntes W/L-Verhältnis, also das Verhältnis zwischen der Kanalbreite Wund der Kanallänge /.dieses MOS-Feldeffekttransistors, größer als der entsprechende Wert der anderen Transistoren ist. Wie noch gezeigt wird, läßt sich durch die mit der Stufen/.ahl ansteigenden Werte der Gegenkopplungswiderstände und/oder durch die beschriebene Änderung der Geometrie von MOS-F'eldeffekttransistoren eine bcdeutendcVerbesse- TWT-2 der Stabilisierungswirkung erzielen, so daß dadurch gegebenenfalls Stabilisierungsstufen eingespart werden können.

Der Stabilisierungseffekt des in Fig. 3 dargestellten Prinzips läßt sich ohne weiteres erkennen: eine Speisespannungsänderung bewirkt eine Stromändcrung Δ I \ in der ersten Stabilisierungsstufe, wodurch eine Spannungsänderung Δ Vl auftritt. Diese bewirkt an dem gegengekoppelten Transistor 72 eine Stromändcrung Δ /2 gemäß der Charakteristik log I = f (Vcs + VR)t2 und damit eine Spannungsänderung Δ K3 am Transistor 73 gemäß der oberen in F i g. 3 gezeigten Charakteristik. Da nun der Widerstand R 3 größer als der Widerstand R 2 ist, ergibt sich für den Transistor 74 die in F i g. 3 gezeigte untere Charakteristik log ) = f(Vc,s + VR)₇*. die geringeren Anstieg als die beiden erstgenannten Kurven hat. Die Spannungsänderung Δ V3 bewirkt somit an dem Transistor 74 eine sehr geringfügige Stromänderung Δ JZ. Infolge der sehr steilen Charakteristik des Transistors 75 ergibt sich bei dieser Stromänderung Δ J 3 eine äußerst geringe Spannungsändening Δ V5 am Transistor 75. Die so stabilisierte Konstantspannung V5, die am Transistor 75 abgegriffen werden kann, ist in Fig.3 gleichfalls als Abszissenwert dargestellt

Somit ist zu erkennen, daß einerseits durch stufenweise ansteigende Werte der Gegenkopplungswiderstände, andererseits durch eine Änderung der Geometrie der MOS-Feldeffekttransistoren gegenüber dem in F i g. 2 gezeigten Prinzip eine wesentliche Verbesserung des Stabilisierungsgrades erzielt wird. Diese ist allerdings mit einer relativ geringen Konstantspannung verbunden, wie es der Wert V5 für das in Fig.3 gezeigte Ausführungsbeispiel erkennen läßt Man kann nun eine größere Konstantspannung erzielen, ohne die vorteilhaften Stabilisierungseigenschaftcn zu verschlechtern, wenn z. B. der die konstante Ausgangsspannung abgebende Transistor, in dem gewählten Ausführungsbeispiel also der Transistor 75, einen höheren Innenwiderstand als die übrigen Transistoren hat. In diesem Fall ergibt sich eine Verteilung der charakteristischen Kennlinien gemäß Fig.4, wobei zu erkennen ist, daß die Charakteristik log I = f (V(;s)r-i des Transistors 75 gegenüber der Darstellung nach F i g. 3 zu höheren

to Spannungswcrlen hin verschoben ist. Dadurch ergibt sich eine Lage der Spannungsändening Δ V5, die bereits anhand der F i g. 3 beschrieben wurde, in F i g. 4 bei höheren Spannungswerten, womit natürlich auch eine höhere konstante Ausgangsspannung V5 verbunden ist, wie es F i g. 4 an der Abszisse zeigt.

Eine Kombination der beschriebenen Möglichkeiten der KcnnlinienvcrschiebuMi: durch geeignete Bemessung der Geometrie der MOS-Fcldcffekttransistorcn mil (Irr Ahsi-nlcimu vnn Krnnlinirn mit Hilfr von

Widerständer mit in Reihenfolge der Stabilisicrungsslufen ansteigenden Widerstandswerten führt also zu den besten Stabilisierungseigenschaften, so daß bei /.. B. insgesamt drei Slabilisicrungsstufcn eine für die meisten Anforderungen ausreichende Stabilisierung erreicht wird.

Die Schaltungsanordnung nach der Erfindung kann leicht in integrierter CMOS-Tcchnologie aufgebaut werden, da jede Stabilisicrungsslufe zueinander komplementäre MOS-Feldeffekttransistoren enthält. Die Gegenkopplungswiderstände können dabei durch dotierte Bereiche des Halblcitersubstrats realisiert werden. Soll die Schaltung in der sogenannten Silicium-Gatc-Technologie verwirklicht werden, so kann für die Widerstände polykristallines Silicium verwendet werden.

Die bei der in F i g. I gezeigten Schaltung vorgesehenen Verbindungen der Substratanschlüsse mit den Sourceanschlüssen sind nicht zwingend. Ebenso können die Substratanschlüsse der gegengekoppeltcn Transistören 72, 74 und 76 z. B. auch mit dem Bezugspotential verbunden sein.

Ein wesentlicher Vorteil einer Schaltungsanordnung nach der Erfindung besteht darin, daß die Stromwerte in den einzelnen Stromzweigen sehr gering gehalten werden können, so daß sie wesentlich kleiner als Speiseströme für integrierte Schaltungen anderer Art sind. Dadurch kann eine Schaltungsanordnung nach der Erfindung ohne wesentlich erhöhte Belastung der Stromversorgung z. B. als Referenzspannungsquelle für die Regelung der Speisespannung integrierter Schaltungen eingesetzt werden.

Ein weiterer Vorteil besteht darin, daß die Ausgangsspannung einer Schaltungsanordnung nach der Erfindung praktisch der Schwellenspannung des Ausgangstransistors entspricht an dem sie abgegriffen wird. Dies erweist sich als günstig bei der Regelung der Speisespannung für integrierte CMOS-Schaltungen auf einen Wert, der der Summe der Schwellenspannungen der darin vorhandenen P-Kanal-Transistoren und N-Kanal-Transistoren entspricht

Für eine Schaltungsanordnung des Anspruchs 1 ohne die Merkmale der Veränderung der Widerstands- bzw. Innenwiderstandswerte mit der Stufenordnungszahl wird kein Elementenschutz geltend gemacht

Hierzu 2 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Schaltungsanordnung in integrierter MOS-Technik zur Abgabe einer von Speisespannungsschwankungen im wesentlichen unabhängigen Konstantspannung, mit einer Stabilisierungsstufe, die einen an die Speisespannung angeschalteten Stromzweig enthält, der einen Vorwiderstand in Reihe mit einem in der Sättigung betriebenen MOS-Feldeffekttransistor aufweist, wobei an dem MOS-Feldeffekttransistor eine gegenüber der Speisespannung stabilisierte Stufenausgangsspannung abgreifbar ist, dadurch gekennzeichnet, daß die stabilisierte Stufenausgangsspannung (V 1) als Steuerspannung einer die Konstantspannung abgebenden Anordnung mit mindestens einer weiteren Stabilisierungsstufe genannter Art zugeführt ist, deren Vorwiderstand aus einem über einen ohmschen Widerstand (RZ A3, R4) in Stromgegenkopplung betriebenen, durch die Steuerspannung angesteuerten MOS- Feldeffekttransistor (T2, 74, 76) gebildet ist, der zu dem in der Sättigung betriebenen MOS-Feldeffekttransistor (T3, T5, T7) der jeweiligen Stufe komplementär ist, daß die weiteren Stabilisierungsstufen so hintereinandergeschaltet sind, daß ihre jeweilige Stufenausgangsspannung (V3, V5, V7) die Steueröpannung der jeweils folgenden bzw. die Konstantspannung (V7) ist, und daß die Widerstandswerte der ohmschen Widerstände (R2, Λ3, A4) der weiteren Stabilisierungsstufen mit der Stufenordnungszahl zunehmen und/oder die Innenwider»iandswerte der in der Sättigung betriebenen MOS-Feldeffe!;ttrans; ioren (T3, 75, 77) der weiteren Stabilisieruncsstufen mit der Stufenordnungszahl abnehmen.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Innenwiderstand des in der Sättigung betriebenen MOS-Feldeffekttransistors (T7) der letzten weiteren Stabilisierungsstufe größer als der Innen widerstand des in Stromgegenkopplung betriebenen MOS-Feldeffekttransistors (T6) dieser Stufe ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, bei der der in der Sättigung betriebene MOS-Feldeffekttransistor der letzten Stabilisierungsstufe direkt mit dem Speisespannungspotential verbunden ist, dadurch gekennzeichnet, daß die an diesem MOS-Feldeffekttransistor (T7) abgegriffene Konstantspannung (V7) als Steuerspannung einem zusätzlichen Stromzweig zugeführt ist, der die Reihenschaltung eines mit dem Speisespannungspotential verbundenen, mit der Steuerspannung (V7) gesteuerten MOS-Feldeffekttransistor (78) und eines dazu komplementären, mit dem Bezugspotential verbundenen und in der Sättigung betriebenen MOS-Feldeffekttransistors (79) aufweist, an dem eine gegen Bezugspotential stabilisierte Konstantspannung (VT) abgreifbar ist.