DE3717758A1 - Sourcevorspannungsgenerator fuer natuerliche transistoren in digitalen integrierten mos-schaltungen - Google Patents
Sourcevorspannungsgenerator fuer natuerliche transistoren in digitalen integrierten mos-schaltungenInfo
- Publication number
- DE3717758A1 DE3717758A1 DE19873717758 DE3717758A DE3717758A1 DE 3717758 A1 DE3717758 A1 DE 3717758A1 DE 19873717758 DE19873717758 DE 19873717758 DE 3717758 A DE3717758 A DE 3717758A DE 3717758 A1 DE3717758 A1 DE 3717758A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- natural
- voltage
- transistors
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Read Only Memory (AREA)
- Electronic Switches (AREA)
- Control Of Electrical Variables (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine
Vorspannungsgeneratorschaltung für das Source
natürlicher Transistoren, die Teil von digitalen
integrierten MOS-Schaltungen sind, die es erlaubt, die
genannten Transistoren durch einfaches Erden ihres Gate
auszuschalten. Speziell ist die Erfindung darauf
gerichtet, eine möglichst vorteilhafte Anwendung bei der
Leitungsdekodierung in EPROM-Speichern und dergleichen
zu finden.
In Adreßdekodern von EPROM-Speichern, die natürlcihe
Transistoren verwenden, ist es nicht ausreichend, nur
ihre Gates zu erden, um sie zu sperren, da die
Ausschaltschwelle bei etwa -100 mV liegt. Es ist daher
notwendig, ihr Source auf eine positive Spannung
vorzuspannen, die größer als die Ausschaltschwelle ist,
und dies wird gewöhnlich mittels eines Widerstands
erreicht, der in Serie mit dem Source geschaltet ist.
Herstellungsverfahren für natürliche Transistoren und
für Widerstände sind jedoch heterogen. Die
Herstellungsschwankungen, die diese Lösung nach sich
zieht, führen zu Unterschieden, die im schlimmsten Fall
zur Folge haben, daß die integrierten Schaltungen ihre
Betriebsspezifikationen nicht erfüllen. Jedenfalls
schwankt die Gleichförmigkeit ihrer Eigenschaften von
Chip zu Chip. Temperatur- und
Stromversorgungsschwankungen haben ebenfalls
unterschiedliche Auswirkungen in den zwei genannten
Fällen und haben zur Folge, daß die Gesamtschaltung
solche Schwankungen weniger gut toleriert.
Das Hauptziel der vorliegenden Erfindung besteht daher
darin, einen Sourcevorspannungsgenerator für natürliche
Transistoren anzugeben, der durch Herstellungs-,
Temperatur- und Stromversorgungsschwankungen in einer
Weise beeinflußt wird, die identisch der natürlicher
Transistoren ist und auf diese Weise die oben
beschriebenen Probleme vermeidet.
Speziell ist es ein Ziel der Erfindung, einen
Vorspannungsgenerator der oben beschriebenen Art
anzugeben, der eine Vorspannung liefert, die auf die
Ausschaltschwelle natürlicher Transistoren bezogen ist,
wobei die genannte Vorspannung das Doppelte des
genannten Schwellenwertes ist.
Diese Aufgabe wird durch die im Patentanspruch 1
angegebene Erfindung gelöst. Vorteilhafte
Ausgestaltungen der Erfindung sind Gegenstand der
Unteransprüche.
So ist insbesondere vorgesehen, daß der
Vorspannungsgenerator eine Einstellstufe enthält, die
von der Ausgangsvorspannung betrieben wird, um der
Verdopplerstufe einen zusätzlichen Strom in
Gegenkopplung zuzuführen, wenn die Ausgangsvorspannung
abfällt, um diese auf den gewünschten Wert
zurückzubringen.
Die Erfindung wird nachfolgend unter Bezugnahme auf die
Zeichnungen anhand eines bevorzugten
Ausführungsbeispiels näher erläutert. Es zeigt:
Fig. 1 eine graphische Darstellung charakteristischer
Kurven dreier Transistorarten, die in der
Schaltung nach der vorliegenden Erfindung
verwendet werden;
Fig. 2 eine Schaltung eines Teils eines Zeilendekoders
für einen EPROM-Speicher, bei der die Erfindung
anwendbar ist, und
Fig. 3 eine Schaltung des Vorspannungsgenerators für
integrierte Schaltungen gemäß dem bevorzugten
Ausführungsbeispiel der Erfindung.
In der Schaltung sind die Transistoren, deren Kanal in
fetten Linien dargestellt ist,
Stromdrosselungstransistoren, während die Transistoren,
deren Kanal in dünnen Linien dargestellt ist,
Verstärkertransistoren sind. Die mit einem kleinen Kreis
am Gate gekennzeichneten Transistoren sind natürliche
Transistoren. Das Diagramm nach Fig. 1 zeigt die
charakteristischen Kurven, die für die drei
Transistorarten typisch sind. Die Spannung V zwischen
dem Gate und dem Source ist in Volt auf der Ordinate
aufgetragen, während der Strom I, der durch den Kanal
fließt, in Milliampere auf der Abszisse aufgetragen ist.
Der Knick in jeder Kurve stellt die
Ausschaltschwellenspannung V T des zugehörigen
Transistors dar.
Es wird vorausgesetzt, daß die bevorzugte
Ausführungsform in NMOS-Technik ausgeführt ist, daher
ist die Zuführspannung V cc positiv.
Fig. 2 ist eine Teildarstellung der Schaltung eines
Zeilendekoders eines EPROM-Speichers. Die natürlichen
Transistoren M 1, M 2 sind die Durchlaßtransistoren der
zwei Wortleitungen WL 1 und WL 2, wobei
Verstärkertransistoren M 3 und M 4 zwischen ihre Sources
und einen Vorspannungsgenerator G geschaltet sind. Die
Gates der Transistoren M 1 und M 2 und die Gates der
Transistoren M 3 und M 4 werden von Dekodersignalen DEC
bzw. angesteuert, während P 1 und P 2 die Signale
sind, die den jeweiligen Wortleitungen zuzuführen sind.
Damit die Leitung WL 1 hohen Pegel erhält, muß DEC hohen
Pegel haben, so daß automatisch niedrigen Pegel hat
und P 1 ebenfalls hoch ist, während P 2 geerdet sein muß.
Um den Platzbedarf auf dem Chip zu optimieren, liegen
die Signale P jedoch gemeinsam an mehreren
Durchlaßtransistoren, so daß es notwendig ist
sicherzustellen, daß, wenn DEC geerdet ist (und daher
hoch ist), der natürliche Transistor M 2
ausgeschaltet ist. Da M 2 einen negativen Schwellenwert
hat, würde M 2 stattdessen eingeschaltet sein, wenn der
Verbindungspunkt C geerdet wäre, so daß es notwendig
ist, eine Vorspannung G vorzusehen, die den
Verbindungspunkt C auf einem positiven Spannungspegel
hält, der höher ist, als die Amplitude der
Schwellenspannung von M 2.
Aus diesem Grunde ist es, wie oben erwähnt, üblich,
einen Widerstand in Serie zu schalten, um den
gewünschten Spannungsabfall zu erzeugen. Die
Herstellungsschwankungen würden in diesem Falle jedoch
für die verschiedenen Komponenten der Schaltung
heterogen werden.
Gemäß der vorliegenden Erfindung wird daher als
Vorspannungsgenerator G eine Schaltung verwendet, die
als bevorzugtes Ausführungsbeispiel in Fig. 3
dargestellt ist.
Die Schaltung enthält einen Bezugsspannungsgenerator,
bestehend aus einem natürlichen Transistor M 5 und einem
Stromdrosselungstransistor M 6, die in Serie zwischen die
Versorungsspannung V cc und Masse geschaltet sind und
deren Gates mit Masse verbunden sind. Von diesen
Transistoren hat der Transistor M 6 eine große
Kanallänge, während der Transistor M 5 eine große
Kanalbreite hat, so daß der Kanalstrom I sehr klein ist.
Auf diese Weise gilt die folgende Beziehung:
woraus folgt, daß
Die Bezugsspannung V A wird dem Eingang einer zweiten
Schaltungsstufe zugeführt, der aus dem Gate eines
natürlichen Transistors M 8 besteht, dessen Source über
einen Verstärkungstransistor M 9 mit Masse verbunden ist,
der so ausgeführt ist, daß er sehr leitfähig ist, und
das Drain des Transistors M 8 ist über einen
Stromdrosselungstransistor M 7, der einen hohen
Widerstand darstellt, mit der Versorgungsspannung V cc
verbunden, während sein Source mit dem Gate verbunden
ist, um eine Ohm′sche Last zu simulieren. Das Drain des
Transistors M 8 ist weiterhin mit dem Gate eines
Transistors M 9 verbunden, um eine Gegenkopplung zu
erzeugen. Auf diese Weise arbeitet der Transistor M 8 am
Knickpunkt seiner charakteristischen Kurve. Es gilt
daher die Einschränkung:
V A - V B = V Tnat
woraus man unter Berücksichtigung der Gleichung (1)
erhält:
V B = -2 V Tnat
Die erhaltene Spannung V B wird wiederum zusätzlich zur
Benutzerschaltung auch einer dritten Einstellstufe
zugeführt, die aus einem Stromdrosselungstransistor M 10,
einem natürlichen Transistor M 11 und einem
Verstärkertransistor M 12 besteht. Der Transistor M 12 ist
als Diode geschaltet, um als Last für den Transistor M 11
zu arbeiten, und letzterer wird an seinem Gate durch das
Signal V B angesteuert. Das Drain des Transistors M 11 ist
mit dem Gate des Transistors M 10 verbunden, um diesen
anzusteuern.
Normalerweise (wenn V B die Größe -2 V Tnat hat) sind M 11
und M 12 eingeschaltet, während M 10 ausgeschaltet ist.
Wenn jedoch V B abfällt, dann wird M 10 aktiviert, um M 9
mit einem Teil eines Wiedergewinnungsstromes zu
versorgen, um den gewünschten Wert von V B wieder
herzustellen.
Claims (5)
1. Sourcevorspannungsgenerator für natürliche
Transistoren speziell für digitale integrierte
Schaltungen, wie beispielsweise EPROM-Speicher, dadurch
gekennzeichnet, daß er enthält:
- a) eine Stufe, die eine Bezugsspannung erzeugt, die etwa gleich der Ausschaltschwellenspannung eines natürlichen Transistors ist, jedoch mit umgekehrtem Vorzeichen; und
- b) eine Verdopplerstufe, die von der Bezugsspannung angesteuert wird und dazu eingerichtet ist, eine Vorspannung zu liefern, die gleich dem Zweifachen der genannten Ausschaltschwellenspannung ist, mit umgekehrtem Vorzeichen.
2. Vorspannungsgenerator nach Anspruch 1, dadurch
gekennzeichnet, daß die Bezugsspannungsgeneratorstufe
enthält: einen natürlichen Transistor (M 5) mit einem
relativ breiten Kanal und einen Stromdrosselungstransistor (M 6) mit einem relativ langen
Kanal, die in Serie zwischen die Versorgungsspannung
(V cc ) und Masse geschaltet sind, wobei die Gates der
beiden Transistoren (M 5), M 6) mit Masse verbunden sind
und die Bezugsspannung am Verbindungspunkt zwischen den
zwei Transistoren abgenommen wird.
3. Vorspannungsgenerator nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß die Verdopplerstufe einen
natürlichen Transistor (M 8) enthält, der von der
Bezugsspannung (V A ) angesteuert wird und dessen Source
von einem sehr leitfähigen Verstärkungstransistor (M 9)
vorgespannt ist und dessen Drain über einen sehr
widerstandsbehafteten Stromdrosselungstransistor (M 7)
mit der Stromquelle (V cc ) verbunden ist, wobei der
Stromdrosselungstransistor (M 7) als Diode geschaltet ist
und die Drainspannung des natürlichen Transistors (M 8)
auf das Gate des Verstärkungstransistors (M 9)
gegengekoppelt ist.
4. Vorspannungsgenerator nach Anspruch 3, dadurch
gekennzeichnet, daß er weiterhin eine Einstellstufe
(M 10, M 11, M 12) aufweist, die von der
Ausgangsvorspannung (V B ) angesteuert wird, um einen
zusätzlichen Strom dem Verstärkungstransistor (M 9) der
Verdopplerstufe zuzuführen, wenn die Ausgangsvorspannung
gegenüber dem gewünschten Wert abfällt.
5. Vorspannungsgenerator nach Anspruch 4, dadurch
gekennzeichnet, daß die Einstellstufe enthält: einen
natürlichen Transistor (M 11), der an seinem Gate von der
Ausgangsvorspannung (V B ) angesteuert wird und der als
Last einen als Diode geschalteten
Stromdrosselungstransistor (M 10) aufweist, wobei das
Drain des natürlichen Transistors (M 11) das Gate eines
Verstärkungstransistors (M 12) ansteuert, der zwischen
die Stromversorgung (V cc ) und das Drain des
Verstärkungstransistors (M 9) geschaltet ist, der Teil
der Verdopplerstufe ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT20660/86A IT1204375B (it) | 1986-06-03 | 1986-06-03 | Generatore di polarizzazione di sorgenti per transistori naturali in circuiti integrati digitali in tecnologia mos |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3717758A1 true DE3717758A1 (de) | 1987-12-10 |
DE3717758C2 DE3717758C2 (de) | 1996-09-19 |
Family
ID=11170193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3717758A Expired - Fee Related DE3717758C2 (de) | 1986-06-03 | 1987-05-26 | Sourcevorspannungsgenerator für Transistoren mit geringer Schwellwertspannung in digitalen integrierten MOS-Schaltungen |
Country Status (4)
Country | Link |
---|---|
US (1) | US4800297A (de) |
JP (1) | JP2579943B2 (de) |
DE (1) | DE3717758C2 (de) |
IT (1) | IT1204375B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0464928A2 (de) * | 1990-07-06 | 1992-01-08 | STMicroelectronics S.r.l. | Leseschaltung für EPROM-Speicherzellen mit einem Betriebsfeld, unabhängig von Schwellpegelsprüngen programmierter Zellen in Beziehung zu nichtprogrammierten Zellen |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910007740B1 (ko) * | 1989-05-02 | 1991-09-30 | 삼성전자 주식회사 | 비트라인 안정화를 위한 전원전압 추적회로 |
US5056063A (en) * | 1990-05-29 | 1991-10-08 | Texas Instruments Incorporated | Active sense amplifier with dynamic pre-charge transistor |
WO2009128024A1 (en) * | 2008-04-16 | 2009-10-22 | Nxp B.V. | Threshold voltage extraction circuit |
US7808308B2 (en) * | 2009-02-17 | 2010-10-05 | United Microelectronics Corp. | Voltage generating apparatus |
US8208312B1 (en) | 2009-09-22 | 2012-06-26 | Novocell Semiconductor, Inc. | Non-volatile memory element integratable with standard CMOS circuitry |
US8134859B1 (en) | 2009-09-25 | 2012-03-13 | Novocell Semiconductor, Inc. | Method of sensing a programmable non-volatile memory element |
US8199590B1 (en) | 2009-09-25 | 2012-06-12 | Novocell Semiconductor, Inc. | Multiple time programmable non-volatile memory element |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2708022B2 (de) * | 1977-02-24 | 1979-05-17 | Eurosil Gmbh, 8000 Muenchen | Schaltungsanordnung in integrierter MOS-Technik zur Abgabe einer Konstantspannung |
US4446383A (en) * | 1982-10-29 | 1984-05-01 | International Business Machines | Reference voltage generating circuit |
US4450367A (en) * | 1981-12-14 | 1984-05-22 | Motorola, Inc. | Delta VBE bias current reference circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3727196A (en) * | 1971-11-29 | 1973-04-10 | Mostek Corp | Dynamic random access memory |
JPS57152595A (en) * | 1981-03-17 | 1982-09-20 | Toshiba Corp | Nonvolatile semiconductor memory device |
US4535259A (en) * | 1982-06-18 | 1985-08-13 | Seeq Technology, Inc. | Sense amplifier for use with a semiconductor memory array |
DE3424274A1 (de) * | 1984-07-02 | 1986-01-09 | Siemens AG, 1000 Berlin und 8000 München | Integrierte schaltung zur abgabe einer zwischen einem positiven und einem negativen spannungspegel alternierenden taktspannung |
US4689495A (en) * | 1985-06-17 | 1987-08-25 | Advanced Micro Devices, Inc. | CMOS high voltage switch |
IT1186108B (it) * | 1985-11-27 | 1987-11-18 | Sgs Microelettronica Spa | Circuito ripetitore di tensione a basso offset |
-
1986
- 1986-06-03 IT IT20660/86A patent/IT1204375B/it active
-
1987
- 1987-05-26 DE DE3717758A patent/DE3717758C2/de not_active Expired - Fee Related
- 1987-05-29 JP JP13477987A patent/JP2579943B2/ja not_active Expired - Fee Related
- 1987-06-01 US US07/056,866 patent/US4800297A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2708022B2 (de) * | 1977-02-24 | 1979-05-17 | Eurosil Gmbh, 8000 Muenchen | Schaltungsanordnung in integrierter MOS-Technik zur Abgabe einer Konstantspannung |
US4450367A (en) * | 1981-12-14 | 1984-05-22 | Motorola, Inc. | Delta VBE bias current reference circuit |
US4446383A (en) * | 1982-10-29 | 1984-05-01 | International Business Machines | Reference voltage generating circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0464928A2 (de) * | 1990-07-06 | 1992-01-08 | STMicroelectronics S.r.l. | Leseschaltung für EPROM-Speicherzellen mit einem Betriebsfeld, unabhängig von Schwellpegelsprüngen programmierter Zellen in Beziehung zu nichtprogrammierten Zellen |
EP0464928A3 (en) * | 1990-07-06 | 1993-03-31 | Sgs-Thomson Microelectronics S.R.L. | Reading device for eprom memory cells with the operational field independent of the threshold jump of the written cells with respect to the virgin cells |
Also Published As
Publication number | Publication date |
---|---|
IT8620660A0 (it) | 1986-06-03 |
JPS6326898A (ja) | 1988-02-04 |
DE3717758C2 (de) | 1996-09-19 |
JP2579943B2 (ja) | 1997-02-12 |
IT1204375B (it) | 1989-03-01 |
US4800297A (en) | 1989-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3523400C2 (de) | Schaltungsanordnung für eine Ausgangsstufe der Klasse AB mit großer Schwingungsweite | |
DE2458848C2 (de) | Speicheranordnung | |
DE69300024T2 (de) | Vorrichtung zur Erzeugung von Bezugsspannungen. | |
DE3705140C2 (de) | In MOS-Technologie ausgeführte Einschalt-Rückstellschaltung für logische Schaltungsanordnungen, insbesondere für Peripherien von Mikroprozessoren | |
DE4337499A1 (de) | Ringoszillator und Konstantspannungserzeugungsschaltung | |
EP0076963B1 (de) | Schaltungsanordnung zur Erzeugung eines von Schwankungen einer Versorgungsgleichspannung freien Gleichspannungspegels | |
DE69100528T2 (de) | Schaltung mit einstellbarer Zeitkonstante und ihre Anwendung für einstellbare Verzögerungsleitung. | |
DE2510604C2 (de) | Integrierte Digitalschaltung | |
DE4135528A1 (de) | Tristate-treiberschaltung | |
DE3880239T2 (de) | Verstärkerschaltung die eine Lastschaltung enthält. | |
DE3618572A1 (de) | Halbleiterspeicherelement | |
DE19843482C2 (de) | Kapazitive Struktur in einer integrierten Schaltung | |
DE68918136T2 (de) | Nichtflüchtige Speicherschaltung mit niedriger Leistung und grossem Betriebsspannungsbereich. | |
DE68925856T2 (de) | Logische Bicmos-Schaltung | |
DE2108101C3 (de) | Schalterstromkreis | |
DE3717758A1 (de) | Sourcevorspannungsgenerator fuer natuerliche transistoren in digitalen integrierten mos-schaltungen | |
DE3923630C2 (de) | ||
DE10317279B4 (de) | Verzögerungsschaltung | |
EP0057239B1 (de) | Monolithisch integrierte Gegentakt-Treiberschaltung | |
DE69023358T2 (de) | Logische Schaltung. | |
DE3882942T2 (de) | Abfühlverstärker. | |
DE3485764T2 (de) | Pmos-eingangspuffer kompatibel mit logischen eingaengen von einem nmos-mikroprozessor. | |
DE19713832C1 (de) | Eingangsverstärker für Eingangssignale mit steilen Flanken | |
DE4007615C2 (de) | ROM Schaltung | |
DE19844666C1 (de) | Decoderelement zur Erzeugung eines Ausgangssignals mit drei unterschiedlichen Potentialen und Betriebsverfahren für das Decoderelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: SGS-THOMSON MICROELECTRONICS S.P.A., CATANIA, IT |
|
8128 | New person/name/address of the agent |
Representative=s name: GRUENECKER, A., DIPL.-ING. KINKELDEY, H., DIPL.-IN |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |