DE2518078B2

DE2518078B2 - Logische MOS-Schaltungsanordnung

Info

Publication number: DE2518078B2
Application number: DE2518078A
Authority: DE
Inventors: Hiroaki Tenri Nara Arai; Kenji Osaka Sano
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1974-04-23
Filing date: 1975-04-23
Publication date: 1979-03-15
Also published as: JPS5342587B2; JPS50138745A; US4000411A; DE2518078A1

Description

Die Erfindung bezieht sich auf eine logische MOS-Schaltungsanordnung der im Oberbegriff des Patentanspruchs I genannten Art

Bei der in F i g. 1 dargestellten bekannten Inverter-Schaltung in integrierter MOS-Bauweise ist ein MOS-Treibertransistor TV mit einem MOS-Lasttransistor 7*2' verbunden, so daß, wenn der Steuerelektrode des MOS-Treibertransistors Ti' ein Eingangssignal Ober den Punkt A' zugeführt wird, am Verbindungspunkt ß'der Transistoren TY und TT ein Ausgangssignal entnommen werden kann. Die Kurve in Fig.2 zeigt die Eingangs-Ausgangscharakteristik einer solchen Inverterschaltung. Wenn das Eingangssignal unterhalb eines vorgegebenen Wertes liegt, wird der Treibertransistor TV nichtleitend, und das Ausgangssignal am Punkt B bleibt auf einem konstanten Wert. Wenn das Eingangssignal am Punkt I den Schwellwert des MOS-Transistors TV Oberschreitet, beginnt ein Strom durch den MOS-Transistor TV abzufließen. Wenn das Eingangssignal den Punkt Il erreicht, nimmt das am Punkt B'anliegende Ausgangssignal den mit III bezeichneten Wert an.

Die Grenze zwischen den Potentialbereichen des Eingangssignals, welche der logischen »1« bzw. der ω logischen »0« entsprechen, liegt somit notwendigerweise nahe dem Schwellwert des MOS-Transistors TV. Dieser Schwellwert hängt in hohem Maße von den Fertigungsbedingungen der integrierten MOS-Schaltung ab. Um den genannten Grenzwert zu ändern, ist es also notwendig, den Schwellwert des MOS-Transistors TV durch entsprechende Änderung des Fertigungsprozesses /u ändern und einen zusätzlichen Fertigungs

schritt vorzusehen.

Es ist ferner eine logische MOS-Schaltungsanordnung bekannt (DE-OS 23 37 555), welche ein MOS-Inverterelement der vorstehend beschriebenen Art enthält, dem ein MOS-Obertragungselement vorgeschaltet ist zum Empfang eines Eingangssignals, welches jeweils einen von zwei möglichen der logischen »1« bzw. dar logischen »0« entsprechenden Werten annimmt

Es ist grundsätzlich bekannt (]. Watson, »An Introduction To Field-Effect Transistors«, S. 42/43), daß man bei Quellenfolgerstufen, bestehend aus einem MOS-Element und einem an dessen Quellenelektrode angeschlossenen Widerstand, einen Potentialunterschied zwischen der die Eingangsklemme bildenden Steuerelektrode des MOS-EIements und der die Ausgangskiemine bildenden Quellenelektrode erhält und dieser Potentialunterschied, falls er unerwünscht ist durch eine Potentialverschiebungsstufe ausgeglichen werden muß. Im Zusammenhang mit einer logischen NAND-NOR-Schaltung ist es ferner bekannt (DE-OS 2126665), daß ein, in dieser Schaltung enthaltenes MOS-Element im Quellenfolgerbetrieb dadurch arbeitet, daß sich aufgrund einer Sperrspannung zwischen Quelle, Senke und leitendem Kanal einerseits und Substrat andererseits ein merklicher Widerstand zwischen Quelle und Senke ergibt, der als Quellenfolgerwiderstand wirkt Bei der bekannten Schaltung ergibt sich durch diesen Quellenfolgerbetrieb eine unerwünschte Änderung der Ausgangsspannung des betreffenden MOS-Eiements, wobei diese unerwünschte Ausgangsspannungsänderung durch Abhilfemaßnahmen wie die Parallelschaltung eines weiteren MOS-EIements mit entgegengesetztem Leitfähigkeitstyp verhindert werden kann.

Der Erfindung liegt die Aufgabe zugrunde, die logische MOS-Inverter-Schaltung so auszubilden, daß der Spannungswert des Eingangssignals, der den Übergang zwischen der logischen »1« und der logischen »0« bezeichnet wesentlich über dem Schwellenwert eines MOS-Elements liegt.

Diese Aufgabe wird durch die im Kennzeichen des Patentanspruchs 1 angegebenen Merkmale gelöst

Bei der erfindungsgemsißen MOS-Inverter-Schaltung ist es möglich, den Umschaltpunkt d. h. die potentialmäßige Grenze zwischen der logischen »1« und der logischen »0«, z. B. etwa auf das Zweifache des Schwellenwerts eines MOS-Elements zu bringen. Durch Anschalten weiterer Last-MOS-Elemente an das Treiber-MOS-Element der Quellenfolgerstufe kann der Umschaltpunkt weiter erhöht werden.

Die Erfindung wird im folgenden an Hand von Ausführungsbeispielen im Zusammenhang mit der Zeichnung erläutert wobei in allen Figuren gleiche Bezugszeichen einander entsprechende Teile bezeichnen. Es zeigt

Fig. 1 die schon erörterte, zum Stside der Technik gehörende MOS-lnverterschaltung,

Fig.2 die Eingangs-Ausgangs-Charakteristik der Schaltung von F i g. I,

Fig.3 ein bevorzugtes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung,

F i g. 4 ein Ersatzschaltbild eines Teils der Schaltungsanordnung von F i g. 3,

Fig.5 eine Eingangs-Ausgangs-Charakteristik der Schaltungsanordnung von F i g. 3,

Fig.6 ein Teil eines weiteren erfindungsgemäßen Ausführungsbeispiels,

Fig.7 und 8 Ersatzschaltbilder der Schaltung von F ig. 6,

F i g. 9 einen Teil eines weiteren erfindungsgemäßen Ausführungsbeispieles,

Fig. 10 und Π Ersatzschaltbilder der Schaltung von Fig. 9,

Fig. 12 ein Schaltdiagramm, welches eine Anwendung der Erfindung zeigt und

Fig. 13 bis 15 Schaltungsdiagramme von externen Eingangsschaltungen. ι ο

Die Schaltungsanordnung von Fig.3 weist ein MOR-Übertragungselement 1, welches im folgenden als MOSTo bezeichnet wird, MOS-Lastelemente 2,4 und 5, die im folgenden als MOST_x bzw. MOST₃ bzw. MOSTa, bezeichnet werden und MOS-Treiberelemente 3 und 6 auf, die im folgenden als MOST₂ und MOSTs bezeichnet werden.

Die Quelle des Übertragers MOSTa empfängt ein über den Punkt A zugeführtes Eingangssignal, und seine Senke ist mit der Last MOST₁ gekoppelt Der betreffende Verbindungspunkt ist mit B bezeichnet und ist mit der Steuerelektrode des Treibe.·^ MOST₂ gekoppelt, dessen Quelle mit der Last MOST₃ verbunden ist Dieser Verbindungspunkt zwischen der Quelle des Treibers MOST₂ und der Last MOST₃ ist mit C bezeichnet und ist mit der Steuerelektrode des Treibers MOSTs verbunden, dessen Quelle mit der Last MOST* über den Verbindungspunkt D verbunden ist Wie in der Zeichnung gezeigt wird, werden die den Schalungselementen MOST_x, MOST₂, MOST₃ und MOSTt zugeführten Spannungen mit — Vcg\ bzw.

— Vcc2bzw. — Voobezeichnet

Das Eingangssignal wird am Punkt A angelegt und gelangt über den Übertrager MOST₀ zum Punkt Bm der Quellenfolgerstufe, enthaltend die beiden Schaltungse-Iemente MOST₂ und MOST₃. Das am Punkt Csich in der Quellenfolgerstufe ergebende Ausgangssigna] wird dann der Inverterstufe, bestehend aus den beiden Schaltungselementen MOST₅ und MOST*, zugeführt und diese Inverterstufe erzeugt als Ergebnis am Punkt D die Inversion des Eingangssignals.

Es sei nun zum besseren Verständnis der beschriebenen Schaltungsanordnung angenommen, daß alle Elemente der Schaltung von Fig.3 übliche P-Kanal-MOS-Elemente vom Anreicherungstyp sind und daß die Schwellwerte und die Substratspannungseffekte der jeweiligen MOS-Elemente im wesentlichen dieselben Werte haben.

Die nachfolgende Beschreibung befaßt sich mit der Arbeitsweise der Schaltung zwischen den Punkten B und D.

Wenn der Punkt B sich auf Erdpotential befindet befindet sich der Punkt Cebenfalls auf Erdpotential, und der Punkt D befindet sich dann auf dem Potential

— Vpt> Das Potential am Punkt B wird dann in einen bestimmten negativen Bereich über den Schwellwert des MOST₂ hinaus gebracht Bezeichnet man das Potential am Punkt B mit - Von und den Schwellwert des MOST₂ mit - V_T2, so ist das Potential am Punkt C durch die folgende Gleichung gegeben:

das Ersatzschaltbild von Fig,4 dargestellt werden, wobei die Widerstandswerte von MOST₂ und MOSTi durch R₂ bzw. R₃ dargestellt werden. Aus Fig.4 ergibt sich die folgende Gleichung:

Potential am Punkt C =

Das Potential am Punkt C geht jedoch beim Übergang in den negativen Bereich nicht über den von Gleichung 1 bestimmten Wert hinaus. Daraus folgt daß das Potential am Punkt C immer höher ist als das Potential am Punkt D, und zwar um mindestens den Schwellwert V_T2.

Im Ansprechen darauf, daß das Potential am Punkt C unterhalb des Schwellwertes — VV? von MOSTs liegt fließt ein Strom durch MOSTs. Unter diesen Bedingungen muß das Potential am Punkt B unterhalb (—V72 - V7-5) liegen. Wenn diese Forderung nicht erfüllt ist, fließt kein Strom durch MOSTs, vud das Potential am Punkt Dbeträgt - V_Dd-

Da alle MOS-Elemente vom Anreicherungstyp innerhalb derselben integrierten MOS-Schaltung im wesentlichen denselben Schwellwert haben, d. h.

-Vn= - W₅ = Vth,

hat die Eingangs-Ausgangs-Charakteristik zwischen den Punkten Bund Ddie in F i g. 5 gezeigte Form.

Im Vergleich mit der in F i g. 2 gezeigten Invertercharakteristik sieht man, daß die potentialmäßige Grenze des Eingangssignals zwischen der logischen »1« und der logischen :>0« am Punkt B zweimal so hoch ist wie der Schwellwert Vb/des MOS-Elements, also 2 Vmbeträgt

Wenn die logische »1« und die logische »0« als hohes Potential»//«(Erdpoteritial) bzw. als niedriges Potential »L« (Potential - Vdd) betrachtet werden, stellt die Schaltung zwischen den Punkten B und D eine Inverterschaltung dar, und der Grenzwert zwischen der logischen »1« und der logischen »0« beträgt -2VtH-Berücksichtigt man auf Fertigungstoleranzen beruhende Schwankungen ±Δ Vth der Schwellwerte der MOS-Eiemente und das auf Substratspannungsverlusten beruhende Inkrement -Δ Vß_Gder Schwellwerte, so ergibt sich für die Grenze zwischen der logischen »I« und der logischen »0« angenähert:

-2{V_TH± \V_T„) - \V_BG.

Die Elemente MOST₀ und MOST, arbeiten in folgender Weise. MOST₁ ist zu dem Zweck vorgesehen, das Potential am Punkt B zu sichern; in Abwesenheit von Eingangssignalen am Punkt A kann für das Pott itial am Punkt Sgeschrieben werden:

-(-Vn- IK₈₀₁)

dabei ist Vn der Schwellwert von MOST].

Der Wert von - V_Gc 1 in der Gleichung 3 wird in folgender Weise gewählt:

Potential am Punkt C = -V_GT2-(-V_T1- \V„_U1),

(I)

dabei ist AVbg2 das Inkrement des Schwellwertes aufgrund des Spannungsabfalls im Substrat.

Die MOST₂ und MObT₁ enthaltende Stufe kann durch

-V_60x-{-V_TX± IK_n- W₁₁₀₁) « - Vn ± I V₁₁ - I V_B01 - V_Ti ± I V_TS. (4)

Die obige Gleichung 4 kann unter der Annahme, daß Vr, Δ V_T und Δ V_Bc der jeweiligen MOS-Elemente im

wesentlichen denselben Wert haben, in folgender Weise umgeschrieben werden:

-3(1', + I Γ,) -2 I !■„,,.

Die Steuerspannung V, von MOSTo wird so gewählt, daß sie unterhalb des betreffenden Schwellwerts liegt, also die folgende Beziehung befriedigt:

Dis Widerstandsv/erte Rn<MdR_T\ von MOST₀ und MOST, erfüllen die Beziehung R_ro< Rtu

Wenn das Potential am Punkt A auf den Wert - V, + V_T fällt, ist MOST₀ nichtleitend, und das Potential am Punkt ßist »£x<, so daß die sich ergebende Leitung von MOST₂ das Potential am Punkt C auf den niedrigen Wert »ix( bringt. Im Ergebnis ist MOSTi leitend, und das Potential am Punkt öist »/■/«. Dies führt dazu, daß der logische Wert am Punkt D»l« ist.

Wenn umgekehrt das Potential am Punkt A erhöht wird in der Weise, daß die Beziehung befriedigt wird: Potential am Punkt A (= Potential am Punkt B wegen Rro< Rti)> -2VtH, wird MOST-, in den nichtleitenden Zustand gebracht, so daß das Potential am Punkt D»L« ist. In anderen Worten, der logische Zustand am Punkt Dist»0«.

Die Quellenfolgerstufe, enthaltend MOST₂ und MOST3, ist in F i g. 3 so dargestellt, daß sie eine einfache MOS-Laststufe ist; ihr Ersatzschaltbild wird jedoch unter der Bedingung, das MOSTi unterteilt wird in MOSTi und MOSTi" und MOST₂ nichtleitend ist. durch die Fig. 7 und 8 dargestellt. In diesen Figuren sind Ri und Ri" die jeweiligen Widerstandswerte von MOSTi und MOSTi". Fig. 7 zeigt das Ersatzschaltbild, wenn I Vc.T2\ < I Vdd|, während Fig. 8 den Fall zeigt, daß I Vc,Ti\ > j Vooj. Auf diese Weise kann die potentialmäßige Grenze zwischen der logischen »1« und der logischen »0« nach Wunsch dadurch gewählt werden, daß die Ri entsprechenden Werte von Gleichung 2 entsprechend gewählt werden.

Falls mehrere, also η MOS-Elemente vom Anreicherungstyp mit dem Anreicherungstyp MOST₂ in Serie geschaltet werden, wird das Ersatzschaltbild unter der Bedingung, daß MOST₂ leitend ist, durch F i g. 10 und 11 dargestellt. Fig. 10 gibt das Ersatzschaltbild für den Fall an, daß | Vc₇HH ^vodi. während F i g. 11 den Fall betrifft, daß I Vgt2| < I Voo In diesen Figuren wird davon ausgegangen, daß die mit MOST₂ in Serie geschalteten MOS-Elemente vom Anreicherungstyp extrem kleine Widerstandswert.:·, haben im Vergleich mit dem Widerstandswert /?j von MOSTi, daher werden diese MOS-Elemente nicht gezeigt. Auf diese Weise kann die potentialmäßige Grenze zwischen »1« und »0« nach Wunsch gewählt werden.

Es dürfte aus dem Vorangegangenen klar werden, daß zwar MOST₀ vom Anreicherungstyp sein sollte, die restlichen MOS-Elemente jedoch entweder vom Anreicherungstyp oder vom Verarmungstyp sein können. MOST₀, MOST₂ und MOST^ sind vorzugsweise vom Anreicherungstyp, wobei es sich hinsichtlich des Leitungstyps entweder um P-Kanaltypen oder um N-Kanaltypen handeln kann.

Wenn die von außen an eine LSI-Schaltung. die aus MOS-Elementen vom P-Kanaltyp mit niedrigem Schwellwert »L« besteht, angelegten Signalwerte »1« oder »0« voneinander verschieden sind und die Schwellwerte der MOS-Elemente vom Anreicherungstyp -1.5 -0,5 Volt betragen, muß das Eingangssignal hohen Wertes »H« oberhalb 1,0 Volt liegen, wenn man jede mögliche Abweichung berücksichtigt, vorausgesetzt, daß die Eingangssignale direkt an die Inverter-

'■ Steuerelektrode angelegt werden, wie das beim Stande der Technik der Fall ist.

Bei der Ausführungsform gemäß F i g. 3 betragen die Spannungsversorgungswerte -18 Volt und -6 Volt. Der für die Anordnung von Fig. 12 maßgebende

in Schwellwert kann durch die folgende Formel ausgedrückt werden unter der Annahme, daß die Schwellwertc, die Subsiratspannungseffekte und die Schwankungen der Schwellwerte von einem internen MOS-Element zum anderen im wesentlichen gleich sind.

-2{V_m±AV_TII)-AV_Bi,

Wenn Δ V/?<, = 0 ist, kann der Wert »H« der Eingangssignal oberhalb -2 Volt liegen, während der Wert »Z.« unterhalb -4 Voii Hegen kann.

-'<> Da die Steuerspannung von MOST₀ —6 Volt beträgt, wird, wenn das Potential am Punkt A -6 — (1,5 ±0,5) Volt beträgt, d.h. unter -5 Volt liegt, MOST₀ eingeschaltet, so daß sich kein Stromweg über MOST₀ und MOST, ergibt, selbst wenn der Wert »/.« -5 Volt

>> beträgt. Falls daher die Eingangsstufe gemäß Fig. 13 ausgebildet wird, wobei ein Transistor 11 und ein Widerstand 12 vorgesehen sind, fließt kein Strom von der SpCir.ungsversorgung -5 Volt zu der Spannungsversorgung - 18 Volt über den Widerstand 12 und über MOST₀ und MOSTi (Fig. 12), auch wenn der Transistor 11 in seinen leitenden Zustand gebracht wird.

Derartige Anwendungsfälle können sich häufig bei LSI-Rechnerbausteinen ergeben, aus denen ein Satz von Zeitsteuerungssignalen abgeleitet wird, die sowohl zur

)") Wiedergabe als auch zur Signaleingabe mittels einer Tastatur dienen. Ein solcher Anwendungsfall ist in Fig. 14 dargestellt. Der rechts vom Punkt A befindliche Teil ist dab."*i äquivalent zu der Schaltung von Fig. 12. Die Symbole E und D bezeichnen in Fig. 14

4(i MOS-Elemente vom Anreicherungstyp bzw. vom Verarmungstyp.

In Fig. 14 sind ein MOS-Element 21 vom Anreicherungstyp, im folgenden MOST_A genannt, eine Ausgangsklemme P für die Zeitsteuerungssignale, eine Fluores- > zenzanzeigeröhre 22, ein Widerstand 23, eine Diode 24, eine Taste 25 und eine Eingangsklemme A eines LSI-Elements, wie es in Fig. 12 gezeigt wird, vorgesehen.

Die Anordnung von Fig. 14 ist so getroffen, daß der

ίο Leitungszustand von MOSTa die Fiuoreszenzanzeigeröhre aktiviert, wobei der fließende Strom mit /out bezeichnet ist. Das Potential am Punkt P wird bei Vorhandensein des Stromes lout unter Erdpotential gebracht und zwar um den Spannungswert Rta χ \fout\, wobei Rta der Widerstandswert von MOSTa im leitenden Zustand ist. Dieses Potential am Punkt P wird in das LSI-Element über die Diode 24 und den Tastenschalter 25 eingeführt. Wenn das Eingangspotential an der Klemme A unter den Schwellwert des

ω MOS-EIements vom Anreicherungstyp fällt, kann dieses Eingangspotential nicht abgetastet werden, wenn, wie nach dem Stande der Technik üblich war, das Eingangssignal direkt an die Steuerelektrode — entsprechend dem Punkt Cder Fig. 12 und 14 — einer einfachen Inverterstufe angelegt wird. Es ist dann erforderlich, das Element MOST_A grob auszulegen und die Schwellwerte der MOS-Elemente in der Eingangsstufe während der Fertigung des LSI-Elements entspre-

chend zu modifizieren. Dies erloulen zusätzliche Maßnahmen bei der Fertigung.

Bei der Schaltung von Fig. 12 fließt jedoch, wie erörtert wurde, keinerlei Strom durch die Elemente MOSTo und MOST\ in Richtung zur Spannungsversorgung + Vco von - 18 Volt, auch wenn das Eingangspotential am Punkt A abfällt, und zwar um einen Spannungsschritt, der zweimal so groß ist wie der Schvvellwert des MOS-Elements vom Anreicherungstyp. Die erfindungsgemäße Anordnung ermöglicht es daher, die obenerwähnten Anforderungen hinsichtlich einer großen Dimensionierung des MOSTa und hinsichtlich einer Modifizierung der Schwellwerte während der Fertigung auszuschalten.

Die bezüglich Fig. 14 erörterten Vorteile können auch in dem Fall erhalten werden, in dem, wie in F i g. 15 gezeigt wird, mehrere Dioden 26, die auf .Segmentsignale ansprechen, ind ein Transistor 27 vorgesehen sind.

Legt man die Eingangssignale der Schallungen von Fig. i4 und i5 an den Punkt A der Fig. i2 an, so ist. auch wenn die Eingangssignale an den Punkt B unter Entfernung von MOSTo von Fig. 12 angelegt werden, die erfindungsgemäße Schaltung immer noch funktionsfähig. Dies führt jedoch dazu, daß, wenn MOSTa von Fig. 14 nichtleitend ist, ein Stromfluß von der Spannungsversorgung Vco von -18 Volt zu der Spannungsversorgung VW von —24 Volt stattfindet, weil das Element MOST\ vom Verarmungstyp ist, so daß das Potential am Punkt P in einen mittleren Bereich zwischen Vn und Vc,c gelangt. Wenn MOSTa von Fig. 14 nichtleitend ist, wird das Potential am Punkt Pin den Bereich zwischen V^ und Vco gebracht aufgrund des Stromflusses von der Spannungsversorgung V/v von — 6 Volt zu der Spannungsversorgung Vco von —18 Volt.

Die Erfindung ist somit in weitem Umfang auf verschiedenste Schaltungen anwendbar, die unterschiedliche Eingangssignalwerte, insbesondere hinsichtlich des »/.«-Wertes, aufweisen, und zwar durch geeignete Wahl der Steuerelektrode des in Fig. 12 gezeigten MOSTo.

IÜlt/u 4 15IaIt Zeichnungen

Claims

Patentansprüche:

1. Logische MOS-Inverter-Schaltung mit einer Obertragungsstufe, enthaltend ein Übertragungs-MOS-Element zum Empfang und Obertragen eines Eingangssignals, welches jeweils einen von zwei möglichen der logischen »1« bzw. der logischen »0« entsprechenden Weiten annimmt, und mit einer Inverterstufe, enthaltend ein Inveiter-MOS-Element, das an seiner Ausgangsklemme ein dem Wert »1« bzw. »0« des Eingangssignals entsprechendes Ausgangssignal liefert, dadurch gekennzeichnet, daß zwischen die Obertragungsstufe (1,2) und die inverterstufe (5,6) eine Quellenfolger- ι s stufe (3,4) geschaltet ist und daß die Quellenfolgerstufe (3, 4) ein Treiber-MOS-Element (3), dessen Eingangsklemme mit der Ausgangsklemme des Obertragungs-MOS-Elements (1) verbunden ist und dessen Acsgangsklemme mit der Eingangsklemme des !nverier-MQS-Elemems (6) verbunden ist. und mindestens ein zu dem Treiber-MOS-Element (3) in Serie liegendes Last-MOS-Element (4) aufweist

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß zu dem Übertragungs-MOS-Element (1) ein Last-MOS-Element (2) in Serie geschaltet ist

3. Schaltung nach Ansprach 2, dadurch gekennzeichnet, daß eine Signaleingabestufe (21, 23) vorgesehen ist, die direkt an eine Anzeigeeinrichtung (22; 26) und Ober einen Tastenschalter (25) an jo den Eingang (A) des Gbertragungs-MOS-Elements (TO) angeschlossen ist