-
Schaltungsanordnung in integrierter MOS-Technik zur
-
Abgabe einer Konstant spannung Die Erfindung betrifft eine Schaltungsanordnung
in integrierter MOS-Technik zur Abgabe einer von Speisespannungsschwankungen weitgehend
unabhängigen Konstantspannung insbesondere als Referenzspannung für integrierte
Schaltungen, mit einer Stabilisierungsstufe, die einen an die Speisespannung angeschalteten,
einen Uber einen Vorwiderstand in der Sättigung betriebenen MOS-Feldeffekttransistor
aufweisenden Stromzweig enthält, wobei an dem MOS-Feldeffekttransistor eine gegenüber
der Speisespannung stabilisierte Ausgangs spannung abgreifbar ist.
-
Integrierte Schaltungen werden häufig mit Batterien als Stromquellen
betrieben und sollen deshalb einen möglichst geringen Stromverbrauch haben. In dieser
Hinsicht zeigt die CMOS-Technologie gegenüber anderen Technologien gUnstige Eigenschaften.
Digitale CMOS-Schaltungen haben eine sehr geringe Verlustleistung, da bekanntlich
in Jedem logischen Schaltzustand einer logischen Schaltstufe immer einer der zueinander
komplementären Schaltungszweige
gesperrt ist und daher in der gesamten
integrierten Schaltung keine galvanische Verbindung zwischen den Polen der Stromquelle
vorhanden ist. Eine Verlustleistung entsteht bei derartigen Schaltungen im wesentlichen
im dynamischen Betrieb, und zwar durch das Umladen parasitärer Schaltungskapazitäten.
Ferner erfolgt während eines Jeweiligen Umschaltvorgangs kurzzeitig eine galvanische
Verbindung zwischen den Polen der Stromquelle, solange die N-Transistoren und die
P-Transistoren gemeinsam leitend sind. Dadurch wird ein sogenannter Querstrom verursacht.
-
Außerdem können in CMOS-Schaltungen Schaltungsteile enthalten sein,
bei denen aufgrund einer Arbeitspunkteinstellung ein Querstrom als Ruhestrom fließt,
der ebenfalls zur Verlustleistung der Schaltung beiträgt.
-
Man kann CMOS-Schaltungen wie auch integrierte Schaltungen, die in
anderen Technologien aufgebaut sind, im Sinne einer möglichst geringen Stromaufnahme
auslegen. Im Falle der CMOS-Schaltungen müssen dann beispielsweise die Schwellenspannungen
der zueinander komplementären Transistoren so gewählt werden, daß die Summe ihrer
Absolutbeträge etwa der Speisespannung entspricht. Dadurch kann der zuvor genannte
Queretrom stark verringert werden, da in diesem Zustand zwei Jeweils in Reihe geschaltete
zueinander komplementäre Transistoren im untersten Bereich ihrer Leitfähigkeit betrieben
werden. Eine Schwierigkeit besteht Jedoch darin, daß gewisse Fertigungstoleranzen
der Schwellenspannungen unvermeidbar sind und daß die Speisespannung insbesondere
bei Batterien als Stromquellen relativ großen Schwankungen unterworfen ist. Werden
derartige Schaltungen im Sinne maximaler Funktionssicherheit mit möglichst hoher
Schwellenspannung bei möglichst niedriger Speisespannung dimensioniert, so führt
dies im entgegengesetzten Extremfall, nämlich bei niedrigsten Schwellenspannungen
und höchsten Speisespannungen zu einer Stromaufnahme,
die ein Vielfaches
des im günstigsten Fall erforderlichen Wertes betragen kann.
-
Durch die Toleranzen der Schwellenspannungen und die Schwankungen
der Speisespannung wird auch ein relativ breiter Toleranzbereich anderer Schaltungsparameter
hervorgerufen. Ein solcher Parameter ist beispielsweise der Ausgangsstrom einer
CMOS-Schaltung bei der Ansteuerung einer nachgeschalteten Schaltungastufe. Außerdem
ist es dadurch sehr schwierig, monostabile oder bistabile Schaltungen zu verwirklichen,
die ein genau vorherbestimmtes stabiles Schaltverhalten haben, da die Schaltzeiten
in starkem Maße von den Schwellenspannungen und der Speisespannung abhängen.
-
Es wäre deshalb wünschenswert, für integrierte Schaltungen eine Möglichkeit
der Regelung der Speisespannung derart zu schaffen, daß bei niedriger Stromaufnahme
eine maximale Funktionssicherheit und Unabhängigkeit von Schwankungen z.B. der Schwellenspannungen
oder der Versorgungsspannung gewänrleistet ist. Um eine derartige Regelung zu verwirklichen,
ist Jedoch eine Konstantspannung erforderlich, die als Referenzgröße bei der Regelung
verwendet werden kann. Zur Erzeugung einer hochkonstanten Referenzspannung, die
ihren Wert bei Variation der Umgebungstemperatur und der Speisespannung beibehält,
ist aber im allgemeinen ein erheblicher Schaltungsaufwand erforderlich. Bekannte
Schaltungen, bei denen z,B. das Durchbruchsverhalten von Zenerdioden ausgenutzt
wird, arbeiten außerdem in einem sehr hohen Speisespannungsbereich, der größer ist
als der-Jenige einer Schaltung, die z.B. in der sogenannten TTL-Technologie aufgebaut
ist. Die Herstellung von Konstantspannungsschaltungen mit Hilfe von Sondertechnologien
ist gleichfalls unerwwnscht, da solche Schaltungen inßbesondere
dann
nicht angewendet werden können, wenn sie in integrierte Schaltkreise einzubeziehen
sind, die in einer Standardtechnologie aufgebaut sind.
-
Eine Schaltungsanordnung eingangs genannter Art, die als Stabilisierungsstufe
arbeitet, ermöglicht zwar an dem in der Sättigung betriebenen MOS-Feldeffekttransistor
die Abnahme einer stabilisierten Ausgangsspannung, Jedoch ist auch diese abhängig
von Speisespannungsschwankungen noch relativ großen Schwankungen unterworfen, die
eine Anwendung als Referenzspannung in integrierten Schaltungen nicht gestatten.
-
Es ist deshalb Aufgabe der Erfindung, eine Schaltungsanordnung zu
schaffen, die eine hochkonstante Spannung abgibt, welche auch als Referenzspannung
für die vorstehend aufgezeigten Erfordernisse in integrierten Schaltungen eingesetzt
werden kann.
-
Eine Schaltungsanordnung eingangs genannter Art ist zur Lösung dieser
Aufgabe erfindungsgemäß derart ausgebildet, daß die stabilisierte Spannung als Steuerspannung
einer die Konstantspannung abgebenden Anordnung mit mindestens einer weiteren Stabilisierungsstufe
genannter Art zugeführt ist, deren Vorwiderstand aus einem über einen ohmschen Widerstand
in Stromgegenkopplung betriebenen, durch die Steuerspannung angesteuerten MOS-Feldeffekttransistor
gebildet ist, der zu dem Jeweiligen in der Sättigung betriebenen MOS-Feldeifekttransistor
komplementär ist, und daß die weiteren Stabilisierungsstufen so hintereinandergeschaltet
sind, daß ihre Jeweilige Ausgangsspannung die Steuerspannung der Jeweils folgenden
bzw. die Konstantspannung ist.
-
Durch die Erfindung ist es möglich, eine hochkonstante Spannung auch
bei vergleichsweise geringer Speisespannung
zu erzeugen und die
dazu erforderliche Schaltung auch in komplexen integrierten Schaltungen zu integrieren.
Wie noch gezeigt wird, ist bereits bei Verwendung nur einer weiteren Stabilisierungsstufe
eine wesentliche Verbesserung der Konstanz der abgegebenen Ausgangsspannung möglich,
und bei Verwendung von nur zwei oder drei weiteren Stabilisierungsstufen können
alle Anforderungen, die an eine zur Regelung in integrierten Schaltungen geeignete
Konstantspannung gestellt werden, erfüllt werden.
-
Die Erfindung beruht auf der Erkenntnis, daß in einem Stromzweig,
der einen in der Sättigung betriebenen MOS-Feldeffekttransistor und einen damit
in Reihe geschalteten, in Stromgegenkopplung betriebenen, zu ihm komplementären
MOS-Feldeffekttransistor enthält, eine Wechselwirkung zwischen der den gegengekoppelten
Transistor ansteuernden Spannung einerseits und der an dem in der Sättigung betriebenen
Transistor abgegriffenen Ausgangsspannung andererseits derart besteht, daß eine
Schwankung der steuernden Spannung eine viel geringere Schwankung der Ausgangsspannung
zur Folge hat. Dies ist darauf zurückzuführen, daß die Kennlinien des Source-Drainstroms
in Abhängigkeit von der am Jeweiligen Gate anliegenden Spannung infolge der unterschiedlichen
Betriebsweise der beiden Transistoren in unterschiedlichen Bereichen liegen und
somit einen unterschiedlichen Anstieg aufweisen. Wenn nun eine Steuerspannungänderung
an dem in der Gegenkopplung betriebenen Transistor eine Stromänderung erzeugt, so
wird durch diese Stromänderung an dem zu derselben Stabilisierungsstufe gehörenden,
in der Sättigung betriebenen Transistor eine Spannungsänderung erzeugt, die infolge
der steileren Charakteristik des in der Sättigung betriebenen Transistors viel geringer
ist als die Steuerspannungsänderung. Wenn dieses Prinzip durch Hinzufügung weiterer
Stabilisierungsstufen mehrmals
angewendet wird, so läßt sich eine
beliebige Konstanthaltung der letztlich erzielten Ausgangsspannung gegenüber Speisespannungsschwankungen
erzielen, wobei die Konstantspannung innerhalb der Speisespannung liegt.
-
Die Zahl der für eine vorgegebene Spannungskonstanz erforderlichen
Stabilisierungsstufen kann dadurch verringert werden, daß die ohmschen Widerstände
der weiteren Stabilisierungsstufen mit der Stufenzahl zunehmende Widerstandswerte
aufweisen. Dadurch wird gewährleistet, daß die Charakteristik des Source-Drainstroms
des Jeweiligen gegengekoppelten Transistors unterhalb derJenigen des entsprechenden
Transistors der vorhergehenden Stabilisierungsstufe liegt. Bei der Wechselwirkung
zwischen dem Jeweiligen gegengekoppelten und dem ihm zugehörigen, in der Sättigung
betriebenen Transistor wird dann ein mit der Zahl der Stabilisierungsstufen zunehmender
Unterschied der Steilheit der Jeweiligen beiden Charakteristiken auegenutzt.
-
Ebenso ist es aber auch möglich, einen entsprechenden Effekt dadurch
zu erzielen, daß die weiteren Stabilisierungsstufen mit der Stufenzahl abnehmende
Innenwiderstandswerte ihrer MOS-Feldeffekttransi storen aufweisen.
-
Auch kann diese Art der Veränderung der Geometrie der Transistoren
mit dem Prinzip der mit den Stabilisierungastuien zunehmenden Widerstandswerte kombiniert
werden.
-
Eine vorteilhafte Weiterbildung der Schaltungsanordnung nach der Erfindung
zeichnet sich dadurch aus, daß die letzte weitere Stabilisierungsstufe einen in
der Sättigung betriebenen ?s-Feldeffekttransistor mit gegenüber
dem
Innenwiderstand des mit ihm in Reihe geschalteten MOS-Feldeffekttransistors höherem
Innenwiderstand aufweist. Dadurch wird der Vorteil erzielt, daß die Ausgangsspannung
der Gesamtanordnung an einem Transistor abgegriffen wird, dessen Source-Drainstromcharakteristik
zu höheren Spannungswerten hin verschoben ist, als sie für einen entsprechenden
Bereich der Charakteristiken der übrigen Transistoren in Betracht kommen. Wird eine
mit dem zugehörigen gegengekoppelten Transistor durch eine Steuerspannungsänderung
erzeugte Stromänderung auf diesen Ausgangstransistor übertragen, so entspricht dem
diesen Transistor durchfließenden mittleren Strom eine höhere, am Transistor abfallende
Spannung, als es bei den Transistoren mit geringerem Innenwiderstand der Fall ist.
Der Absolutwert der letztlich erzielten Konstantspannung kann also durch einen Ausgangatransistor
mit höherem Innenwiderstand zu höheren Spannungswerten hin verschoben werden, ohne
daß dabei die Stabilisierungseigenschaften der übrigen Stabilisierungsstufen beeinträchtigt
werden.
-
Durch die gemäß der Erfindung vorgesehene Kettenschaltung von Stabilisierungsatufen,
die Jeweils zueinander komplementäre Transistoren enthalten, von denen einer eine
Ausgangsspannung liefert, die als Steuerspannung für den gegengekoppelten Transistor
der nächstfolgenden Stabilisierungsstufe dient, ergibt sich ein Wechsel der Leitfähigkeitstypen
einander entsprechender Transistoren zwischen den aufeinander folgenden Stabilisierungsstufen.
-
Damit ist auch ein Wechsel der Jeweiligen Ausgangsspannung derart
verbunden, daß sie einerseits auf das Speisespannungspotential, andererseits auf
das Bezugspotential der Speisespannung bezogen sein kann. Ist nun eine solche Anzahl
von Stabilisierungsstufen vorhanden, daß die letzte Stabilisierungsstufe eine Ausgangsspannung
abgibt, die z.B. auf das Speisespannungspotential bezogen ist und soll
diese
Ausgangsspannung Jedoch auf das Bezugspotential bezogen sein, so kann die Schaltungsanordnung
nach der Erfindung zweckmäßig derart weiter ausgebildet sein, daß eine gegebenenfalls
an einem direkt mit dem Speisespannungspotential verbundenen MOS-Feldeffekttransistor
abgegriffene Konstantspannung als Steuerspannung einem zusätzlichen Stromzweig zugeführt
ist, der die Reihenschaltung eines mit dem Speisespannungapotential verbundenen,
mit der Steuerspannung gesteuerten MOS-Feldeffekttransistors und eines dazu komplementären,
mit dem Bezugspotential verbundenen und in der Sättigung betriebenen MOS-Feldeffekttransistors
aufweist, an dem eine mit Bezugspotential verbundene Konstantspannung abgreifbar
ist.
-
Ausführungsbeispiele einer Schaltungsanordnung nach der Erfindung
werden im folgenden anhand der Figuren beschrieben. Es zeigen: Fig. 1 den prinzipiellen
Aufbau einer Schaltungsanordnung nach der Erfindung mit einem nachgeschalteten Stromzweig
zur Änderung des Bezugspotentials für die Konstantspannung, Fig. 2 eine Kennliniendarstellung
zur Erläuterung der Stabilisierungsfunktion einer Schaltungsanordnung nach der Erfindung,
Fig. 3 eine weitere Kennliniendarstellung zur Erläuterung der Funktion eines anderen
Ausführungsbeispiels einer Schaltungsanordnung nach der Erfindung und Fig. 4 eine
weitere Kennliniendarstellung zur Erläuterung der Funktion eines dritten Ausführungsbeispiels
einer Schaltungsanordnung nach der Erfindung.
-
In Fig. 1 ist eine Schaltungsanordnung nach der Erfindung dargestellt,
deren kettenartiger, aus einzelnen Stufen gebildeter Aufbau durch gestrichelte senkrechte
Linien angedeutet ist. Die einzelnen Schaltungsstufen bilden Stromzweige, die zueinander
parallel an eine Speisespannung VD angeschaltet sind. Die erste Stufe ist durch
die Reihenschaltung eines Vorwiderstandes R7 und eines in der Sättigung betriebenen
MOS-Feldeffekttransistors T1 gebildet. Durch diese Reihenschaltung fließt ein Strom
J1. Der Sättigungsbetrieb des Transistors T1 wird dadurch hervorgerufen, daß sein
Gate mit dem Drainanschluß verbunden ist.
-
Diese erste Schaltungsstufe wird in integrierten Schaltungen zur Spannungsstabilisierung
eingesetzt. Sie hat die Eigenschaft, zwischen Drain und Source des MOS-Feldeffekttransistors
T1 eine Ausgangsspannung V1 abzugeben, deren Anderung bei entsprechender Änderung
der Speisespannung VD kleiner als diese ist, so daß ein Stabilisierungseffekt auftritt.
Dieser ist um so höher, Je grösser der Vorwiderstand R1, Je größer der Stromfaktor
des MOS-Feldeffekttransistors T1 ist und Je niederohmiger der Transistor aufgrund
der Geometrie süngelegt worden ist.
-
Die Anwendung dieser ersten Stabilisie{rung'sstufe in integrierten
Schaltungen führt Jedoch bei erhöhten Anforderungen an die Stabilisierung zu Schwierigkeiten,
denn in integrierten Schaltkreisen können gegenwärtig nur Widerstände mit Werten
bis zu einigen 100 kOhm realisiert werden, und ferner tritt mit abnehmendem Vorwiderstandswert
ein immer stärkerer Durchgriff einer Speisespannungsschwankung auf die Spannung
V7 auf. Der Einsatz der ersten Stabilisierun sstufe führt also gerade in den Fällen,
die eingangs uptanwendungsarten stabilisierter
Spannungen erläutert
wurden, zu erheblichen Nachteilen, so daß die in Fig. 1 gezeigte erste Stabilisierungsatufe
insbesondere in integrierten Schaltungen keine zufriedenstellenden Ergebnisse liefert.
-
Die Erfindung sieht nun weitere Stabilisierungsstufen vor, die kettenartig
hintereinandergeschaltet, mit ihren Stromzweigen Jedoch zueinander parallel geschaltet
sind. Jede derartige weitere Stabilisierungsstufe ist ähnlich wie die erste Stabilisierungsstufe
aufgebaut, enthält Jedoch als Vorwiderstand die Reihenschaltung eines MOS-Feldeffekttransistors
und eines ohmschen Widerstandes. So ist beispielsweise ein in der Sättigung betriebener
MOS-Feldeffekttransistor T3 vorgesehen, der mit einem weiteren, durch die Spannung
V1 angesteuerten MOS-Feldeffekttransistor T2 und einem ohmschen Widerstand R2 in
Reihe geschaltet ist.
-
Die Ausgangsspannung V1 der ersten Stabilisierungsstufe, also die
den Transistor T2 ansteuernde Spannung, entspricht der Suinme aus der Gate-Source-Spannung
V2 des Transistors T2 und der am ohmschen Widerstand R2 abfallenden Spannung VR.
In dem mit dieser Reihenschaltung gebildeten Stromzweig fließt ein Strom J2. Bezüglich
seiner Steuerspannung V1 befindet sich der Transistor T2 im Zustand der Stromgegenkopplung,
da er über den Widerstand R2 mit dem Bezugspotential verbunden ist.
-
Die MOS-Feldeffekttransistoren T2 und T3 sind zueinander komplementär,
d.h. im dargestellten Ausführungsbeispiel ist der Transistor T2 ein N-Kanal-Transistor
und der Transistor T3 ein P-Kanal-Transistor. FUr eine negative Speisespannung VD
wären die entgegengesetzten Leitfähigkeitstypen erforderlich.
-
Der MOS-Feldeffekttransistor T3 weist zwischen seinem Gate und seinem
Drainanschluß eine Verbindung auf, so
daß er in der Sättigung betrieben
wird. An ihm fällt eine Spannung V3 ab, die Ausgangsspannung der hier beschriebenen
Stabilisierungasture ist und gleichzeitig als Steuerspannung für eine weitere Stabilisierungsstufe
dienen kann. Ebenso ist es Jedoch auch möglich, die Spannung V3 bereits als Konstantspannung
zu verwenden, sofern keine erhöhten Anforderungen an die weitere Stabilisierung
gestellt werden.
-
Die SubstratanschlUsse der Transistoren T1, T2 und T3 sind mit dem
Jeweiligen Sourceanschluß verbunden, um einen sogenannten Substrat-Steuereffekt
zu vermeiden.
-
In Fig. 1 sind zwei weitere Stabilisierungastufen dargestellt, die
Jeweils die Reihenschaltung zweier Transistoren T4 und T5 bzw. T6 und T7 sowie eines
ohmschen Widerstandes R3 bzw. R4 enthalten. Der Aufbau ist gleichartig mit dem Aufbau
der zuvor beschriebenen zweiten Stabilisierungastufe, und in den durch die zweite
und dritte Stabilisierungsstufe gebildeten Stromzweigen fließen die Ströme J3 und
J4. Durch die zueinander Jeweils komplementären Transistoren ergibt sich abwechselnd
eine Verbindung des Jeweiligen Gegenkopplungswiderstandes R3 bzw. R4 mit dem Speisespannungspotential
bzw. mit dem Bezugspotential.
-
Die so gebildete Gesamtschaltung ist ersichtlich in CMOS-Technologie
aufgebaut.
-
Bei der in Fig. 1 gezeigten Kettenschaltung mehrerer Stabilisierungsstufen
liefert der Jeweilige in der Sättigung betriebene Transistor T3, T5, T7 eine Ausgangsspannung
V3, V5, V7, die in beschriebener Weise als Steuerspannung für die Jeweilige nächstfolgende
Stufe bzw. den darin enthaltenen gegengekoppelten Transistor T4 bzw. T6 dient.
-
Bei der in Fig. 1 dargestellten Anzahl von Stabilisierungsstufen ergibt
sich dadurch an dem MOS-Feldeffekttransistor
T7 eine Spannung V7,
die gegen die Speisespannung stabilisiert ist. Dies kann für viele Anwendungsfälle
unerwünscht sein, so daß eine Umsetzung der Spannung V7 derart erforderlich wird,
daß die stabilisierte Spannung gegen das Bezugspotential stabilisiert ist. Ein hierzu
geeigneter Stromzweig ist in dem in Fig. 1 gezeigten Ausführungsbeispiel den Stabilisierungsstufen
nachgeschaltet und enthält zwei MOS-Feldeffekttransistoren T8 und T9, die zueinander
komplementär sind. Der Transistor T9 hat zwischen seinem Gate und seinem Drainanschluß
eine Verbindung, so daß er in der Sättigung betrieben wird, der Transistor T8 ist
direkt mit dem positiven Speisespannungspotential verbunden.
-
Auf diese Weise erscheint am Transistor T9 eine Spannung V7', die
die Ausgangs spannung der Gesamtanordnung darstellt und gegen das Bezugspotential
stabilisiert ist.
-
In Fig. 1 ist ferner die Möglichkeit der Anwendung weiterer Stabilisierungsstufen
zwischen der vierten Stabilisierungsstufe und der Umsetzungsstufe mit den Transistoren
T8 und T9 durch gestrichelte Verbindungen angedeutet.
-
Im folgenden wird anhand der in Fig. 2 dargestellten charakteristischen
Kennlinien der mit einer Schaltungsanordnung nach der Erfindung erzielte Stabilisierungseffekt
näher erläutert. Hierzu sei angenommen, daß alle Transistoren T1 bis T7 übereinstimmende
Kennlinien ihres Source-Drainstroms in Abhängigkeit von der Jeweiligen Gate-Sourcespannung
besitzen. Dann ergeben sich bei der in Fig. 2 gewählten logarithmischen Darstellung
der Ströme in Abhängigkeit von der Jeweiligen Steuerspannung zwei Charakteristiken,
die infolge der Stromgegenkopplung einiger Transistoren in unterschiedlichen Strombereichen
liegen und einen unterschiedlichen Anstieg aufweisen. So haben die Transistoren
T1, T3, T5 und T7 z.B. die obere
Charakteristik log J = f (VGs)
T1, 3, 5, 7 und die Transistoren T2, T4 und T6 die Charakteristik log J - f (VGS
+ VR)T2, 4, 6 Dies gilt unter der Voraussetzung, daß außer gleichartigen Transistoren
auch übereinstimmende Widerstände R2, R3 und R4 vorgesehen sind, Tritt nun eine
Speisespannungsänderung auf, so bewirkt diese eine Stromänderung J1 in der ersten
Stabilisierungsstufe, die an der in Fig. 2 gezeigten oberen Charakteristik in eine
entsprechende Änderung ß V1 der Gate-Source-Spannung des Transistors T1 umgesetzt
wird.
-
Diese Anderung (1V7 ist bereits kleiner als die Speisespannungsänderung,
wie zuvor bereits erläutert wurde. Da die Spannung V1 als Steuerspannung für den
Transistor T2 der zweiten Stabilisierungsstufe dient, bewirkt die Spannungsänderung
a V1 an der in Fig. 2 gezeigten unteren Charakteristik, die voraussetzungsgemäß
auch für den Transistor T2 gilt, eine Stromänderung # J2. Da der Strom J2 auch durch
den in der Sättigung befindlichen Transistor T3 fließt, bewirkt eine Stromänderung
dJ2 gemäß der in Fig. 2 gezeigten oberen Charakteristik für diesen nicht gegengekoppelten
Transistor eine Spannungsänderung a V3, die bereits wesentlich kleiner als die Spannungsänderung
# V1 ist. Die Spannung V3, die an dem MOS-Feldeffekttransistor T3 als Ausgangsspannung
der zweiten Stabilisierungsstufe auftritt, ist also gegenüber der Speisespannung
VD wesentlich besser stabilisiert als die Spannung V1. Aus Fig. 2 ist nun zu ersehen,
in welcher Weise diese Stabilisierung durch die weiteren Stabilisierungsitufen mit
den Transistoren T4 und T5 sowie T6 und T7
noch weiter verbessert
werden kann, so daß sich schließlich eine Spannungsänderung AV7 ergibt, die einen
außerordentlich guten Stabilisierungsgrad aufweist.
-
In Fig. 3 ist anhand von charakteristischen Kennlinien ein Ausführungsbeispiel
der Erfindung dargestellt, bei dem nur fünf Transistoren vorgesehen sind, so daß
sich ein Aufbau analog den in Fig. 1 gezeigten ersten drei Stabilisierungsstufen
ergibt, wobei die Spannung V5 dann die konstante Ausgangsspannung der Gesamtanordnung
darstellt. In Fig. 3 sind für die Transistoren Tl und T3 einerseits und für den
Transistor T2 andererseits zwei gegeneinander versetzte und unterschiedlich steile
Kennlinien dargestellt, die den beiden bereits in Fig. 2 gezeigten Kennlinien entsprechen.
Nun sei aber vorausgesetzt, daß der Widerstand R3 größer als der Widerstand R2 ist,
so daß die dritte Stabilisierungsstufe einen gegengekoppelten Transistor T4 enthält,
dessen Kennlinie gegenüber den beiden zuvor beschriebenen weiter zu kleineren Stromwerten
hin versetzt ist und eine geringere Steigung als die anderen hat. Diese Kennlinie
ist in Fig.3 die Kurve log J - f (VGs + VR)T4 In Fig. 3 ist ferner eine weitere
Kennlinie log J I f (VGs)T5 für den mit dem Transitor T4 in Reihe geschalteten Transistor
T5 dargestellt. Der durch diese Charakteristik gezeigte Unterschied gegenüber den
übrigen in der Sättigung betriebenen Transistoren T1 und T3 kann dadurch herbeigeführt
werden, daß die Geometrie des Transistors T5 gegenüber derJenigen der übrigen Transistoren
so bemessen ist, daß z.B. sein sogenanntes W/L-Verhältnis, also das Verhältnis zwischen
der Kanalbreite W und der Kanallänge L dieses MOS-Feldeffekttransistors, größer
als der entsprechende Wert der anderen Transistoren ist.
-
Wie noch gezeigt wird, läßt eich durch mit der Stufenzahl
ansteigende
Werte der Gegenkopplungswiderstände und/oder durch die beschriebene Anderung der
Geometrie von MOS-Feldeffekttransistoren eine bedeutende Verbesserung der Stabilisierungswirkung
erzielen, so daß dadurch gegebenenfalls Stabilisierungsstufen eingespart werden
können.
-
Der Stabilisierungseffekt des in Fig. 3 dargestellten Prinzips läßt
sich ohne weiteres erkennen: eine Speisespannungsänderung bewirkt eine Stromänderung
ÇJ1 in der ersten Stabilisierungsstufe, wodurch eine SpannungsänderungaVl auftritt.
Diese bewirkt an dem gegengekoppelten Transistor T2 eine Stromänderung a J2 gemäß
der Charakteristik log J I f (VGS + VR)T2 und damit eine Spannungsänderung aV3 am
Transistor T3 gemäß der oberen in Fig. 3 gezeigten Charakteristik. Da nun der Widerstand
R3 größer als der Widerstand R2 ist, ergibt sich für den Transistor T4 die in Fig.
3 gezeigte untere Charakteristik log J s f (VGS + VR)T4, die einen geringeren Anstieg
als die beiden erstgenannten Kurven hat. Die Spannungsänderung ßV3 bewirkt somit
an dem Transistor T4 eine sehr geringfügige Stromänderung aJ3. Infolge der sehr
steilen Charakteristik des Transistors T5 ergibt sich bei dieser Stromänderung aJ3
eine äußerst geringe Spannungsänderung V5 am Transistor T5. Die so stabilisierte
Konstantspannung V5, die am Transistor T5 abgegriffen werden kann, ist in Fig. 3
gleichfalls als Abszissenwert dargestellt.
-
Somit ist zu erkennen, daß einerseits durch stufenweise ansteigende
Werte der Gegenkopplungswiderstände, andererseits durch eine Änderung der Geometrie
der MOS-Feldeffekttransistoren gegenüber dem in Fig. 2 gezeigten Prinzip eine wesentliche
Verbesserung des Stabilisierungsgrades erzielt werden kann. Diese ist allerdings
mit einer relativ geringen Konstantspannung verbunden, wie es der Wert V5 für das
in Fig. 3 gezeigte Ausführungsbeispiel erkennen
läßt. Man kann
nun eine größere Konstantspannung erzielen, ohne die vorteilhaften Stabilisierungseigenschaften
zu verschlechtern, wenn z.B. der die konstante Ausgangsspannung abgebende Transistor,
in dem gewählten AusfUhrungsbeispiel also der Transistor T5, einen höheren Innenwiderstand
als die übrigen Transistoren hat. In diesem Fall ergibt sich eine Verteilung der
charakteristischen Kennlinien gemäß Fig. 4, wobei zu erkennen ist, daß die Charakteristik
log J I f (VGs)T5 des Transistors T5 gegenüber der Darstellung nach Fig. 3 zu höheren
Spannungswerten hin verschoben ist. Dadurch ergibt sich eine Lage der Spannungsänderung
a V5, die bereits anhand der Fig. 3 beschrieben wurde, in Fig. 4 bei höheren Spannungswerten,
womit natürlich auch eine höhere konstante Ausgangsspannung V5 verbunden ist, wie
es Fig. 4 an der Abszisse zeigt.
-
Eine Kombination der beschriebenen Möglichkeiten der Kennlinienverschiebung
durch geeignete Bemessung der Geometrie der MOS-Feldeffekttransistoren mit der Absenkung
von Kennlinien mit Hilfe von Widerständen, insbesondere mit in Reihenfolge der Stabilisierungsstufen
ansteigenden Widerstandswerten, führt also zu den besten Stabilisierungseigenschaften,
so daß bei z.B. insgesamt drei Stabilisierungastufen eine für die meisten Anforderungen
ausreichende Stabilisierung erreicht wird.
-
Die Schaltungsanordnung nach der Erfindung kann sehr vorteilhaft in
integrierter CMOS-Technologie aufgebaut werden, da Jede Stabilisierungsstufe zueinander
komplementäre MOS-Feldeffekttransistoren enthält. Die Gegenkopplungswiderstände
können dabei durch dotierte Bereiche des Halbleitersubstrats realisiert werden.
Soll die Schaltung in der sogenannten Silicium-Gate-Technologie verwirklicht werden,
so kann für die Widerstände polykristallines Silicium verwendet werden.
-
Die bei dem in Fig. 1 gezeigten Ausführungsbeispiel vorgesehenen Verbindungen
der Substratanschlüsse mit den Sourceanschlüssen sind nicht zwingend. Ebenso können
die Substratanschlüsse der gegengekoppelten Transistoren T2, T4 und T6 z.B. auch
mit dem Bezugspotential verbunden sein.
-
Ein wesentlicher Vorteil einer Schaltungsanordnung nach der Erfindung
besteht darin, daß die Stromwerte in den einzelnen Stromzweigen sehr gering gehalten
werden können, so daß sie wesentlich kleiner als Speiseströme für integrierte Schaltungen
anderer Art sind. Dadurch kann eine Schaltungsanordnung nach der Erfindung ohne
wesentlich erhöhte Belastung der Stromversorgung z.B. als Referenzspannungsquelle
für die Regelung der Speisespannung integrierter Schaltungen eingesetzt werden.
-
Ein weiterer Vorteil besteht darin, daß die Ausgangsspannung einer
Schaltungsanordnung nach der Erfindung praktisch der Schwellenspannung des Ausgangstransistors
entspricht, an dem sie abgegriffen wird. Dies erweist sich als günstig bei der Regelung
der Speisespannung für integrierte CMOS-Schaltungen auf einen Wert, der der Summe
der Schwellenspannungen der darin vorhandenen P-Kanal-Transistoren und N-Kanal-Transistoren
entspricht.
-
Besonders ein in einer parallelen Patentanmeldung (Anwaltsakte 1E2
1277D) beschriebenes Regelprinzip wird dadurch in wesentlich verbesserter Form weitergebildet.