DE2619664A1 - Halbleiterspeicherzelle - Google Patents

Halbleiterspeicherzelle

Info

Publication number
DE2619664A1
DE2619664A1 DE19762619664 DE2619664A DE2619664A1 DE 2619664 A1 DE2619664 A1 DE 2619664A1 DE 19762619664 DE19762619664 DE 19762619664 DE 2619664 A DE2619664 A DE 2619664A DE 2619664 A1 DE2619664 A1 DE 2619664A1
Authority
DE
Germany
Prior art keywords
layer
selection transistor
memory cell
bit line
atv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19762619664
Other languages
English (en)
Inventor
Paul-Werner V Dipl Ing Basse
Ruediger Dr Hofmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19762619664 priority Critical patent/DE2619664A1/de
Priority to GB11928/77A priority patent/GB1516058A/en
Priority to FR7713318A priority patent/FR2350665A1/fr
Priority to NL7704863A priority patent/NL7704863A/xx
Publication of DE2619664A1 publication Critical patent/DE2619664A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT 3 Unser Zeichen ^ Berlin und München VPA 76 P 2 O 7 O BRD
Halbleiterspeicherzelle
Die Erfindung bezieht sich auf eine Halbleiterspeicherzelle, die aus einem von einer Ansteuerleitung gesteuerten MOS-Auswahl-Tr&nsistor und einem an den Auswahltransistor angeschlossenen Speicherkondensator besteht, und bei der der Auswahltransistor in V-MOS-Technik hergestellt ist.
Ein-Transistor-Speicherzellen sind "bekannt (z. B. Electronics, Sept. 13, 1973, S. 116 bis 121). Solche Ein-Transistor-Speicherzellen bestehen aus einem MOS-Transistor, der im folgenden Auswahltransistor genannt wird. An den Auswahltransistor ist ein Speicherkondensator angeschlossen, in dem die zu speichernde Information als Ladung enthalten ist. Die aus Auswahltransistor und Speicherkondensator bestehende Speicherzelle liegt jeweils zwischen einer Wort- und einer Bitleitung. Dabei wird die Wortleitung an den Steuereingang (Gate) des Auswahltranistors angeschlossen, während die eine gesteuerte Elektrode des Auswahltransistors an der Bitleitung liegt, die andere gesteuerte Elektrode mit dem Speicherkondensator verbunden ist. Solche Ein-Transistor-Speicherzellen haben den Vorteil, daß zu ihrer Realisierung auf einem Halbleitersubstrat sehr wenig Raum benötigt wird.
Es ist weiterhin bekannt geworden, MOS-Tranistoren mit Hilfe der sogenannten V-MOS-Technik herzustellen (z. B. Solid State Electronics, 1976, Vol. 19, S. 159 bis 166; Electronic Letters, 20. Sept. 1973, Vol. 9, Seiten 457, 458). Bei dieser V-MOS-Technik wird zur Herstellung der Steuerelektrode des MOS-Transistors ein V-förmiger Grabert" in eine auf einem Si-Halbleitersubstrat aufgebrachte Epitaxieschicht geätzt. In dem Graben wird eine Isolierschicht aus
VPA 76 E 2048 709845/0513
Il 13 Gbr / 27. 4. 1976
-* Λ 261966Α
Siliziumäioxid aufgebracht, auf der dann der Anschluß für die Steuerelektrode des MOS-Transistors angeordnet ist. Der Kanal des MOS-Transistors verläuft in den Flanken des V-förir.igen Grabens. Die beiden gesteuerten Elektroden des MOS-Transistors können z. B. neben dem V-förmigen Graben angeordnet sein. Nähere Einzelheiten dieser V-MOS-Technik können aus den angegebenen Literatursteilen entnommen werden.
Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine Eintransistorspeicherzelle anzugeben, die in V-MOS-Technik hergestellt ist. Diese Aufgabe wird dadurch gelöst, daß in einem mit Störstellen der einen Art hochdotierten Halbleitersubstrat eine mit Störstellen der anderen Art hochdotierte erste Schicht (verdeckte Schicht) angeordnet ist, daß über der verdeckten Schicht und dem Halbleitersubstrat eine mit Störstellen der einen Art schwach dotierte Epitaxieschicht angeordnet ist, und daß in der Epitaxieschicht oberhalb der verdeckten Schicht ein V-MOS-Transistor als Auswahltransistor angeordnet ist, wobei der zur Bildung des Auswahltransistors erforderliche Graben durch die Epitaxieschicht hindurch bis in die verdeckte Schicht reicht.
Unter einer mit Störstellen der einen Art dotierten Halbleiterschicht wird eine Schicht verstanden, in der z. B. Akzeptoren angeordnet sind. Entsprechend ist eine mit Störstellen der anderen Art dotierte Halbleiterschicht eine Schicht, in der Donatoren angeordnet sind. Demgemäß ist eine mit Störstellen der einen Art dotierte Schicht eine p-Schicht, während eine mit Störstellen der anderen Art dotierte Schicht eine η-Schicht ist. Selbstverständlich können die Verhältnisse auch umgekehrt sein.
Der Aufbau der Halbleiterspeicherzelle ist also so, daß in dem Halbleitersubstrat, das z. B. als hochdotierte p-Schicht ausgeführt ist, eine hochdotierte η-Schicht eindiffundiert wird. Auf das Halbleitersubstrat und die hochdotierte η-Schicht (verdeckte Schicht) wird eine Epitaxieschicht vorgesehen, die schwach p-dotiert ist. Oberhalb der verdeckten Schicht kann in die Epitaxieschicht nun eine weitere η-dotierte Schicht eindiffundiert werden,
76 ε 2048 709845/0513
die die Bitleitung bildet. Durch- die Bitleitung und die Epitaxieschicht wird ein V-förmiger Graben eingeätzt, und zwar soweit, daß dessen Spitze in die versteckte Schicht hineinreicht. Anschließend wird die Oberfläche der Epitaxieschicht mit Siliziumdioxid bedeckt, um eine Isolierschicht zu schaffen. Auf diese Isolierschicht wird dann in dem V-förmigen Graben eine Leiterbahn vorgesehen, die Teil der Wortleitung ist. Diese Leiterbahn kann aus Polysilizium bestehen.
Bei dieser Anordnung besteht der Auswahltransistor der Eintransistorspeicherzelle aus der Leiterbahn in dem V-förmigen Graben als Steuerelektrode, aus der verdeckten Schicht und der Bitleitung. Der Kanal bildet sich zwischen der verdeckten Schicht und der Bitleitung. Der Speicherkondensator wird aus der an der Grenze zwischen verdeckter Schicht und Halbleitersubstrat gebildeten Sperrschicht realisiert.
Der Vorteil der Erfindung besteht darin, daß der Speicherkondensator der Ein-Transistor-Speicherzelle unterhalb des Auswahltransistors angeordnet ist, so daß eine Speicherzelle mit minimalem Platzbedarf entsteht.
Andere Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen .
Anhand eines Ausführungsbeispiels, das in den Figuren dargestellt ist, wird die Erfindung weiter erläutert. Es zeigen: Fig. 1 das Prinzipschaltbild einer Ein-Transistor-Speicherzelle, Fig. 2 einen Querschnitt durch eine Ein-Transistor-Speicherzelle
in der bekannten n-Kanal-Silizium-Gate-Technik, Fig. 3 die Aufsicht auf eine Ein-Transistor-Speicherzelle in der
V-MOS-Technik,
Fig. 4 einen Querschnitt durch eine Ein-Transistor-Speicherzelle bei Realisierung in der V-MOS-Technik.
Figur 1 zeigt das Prinzipschaltbild einer Ein-Transistor-Speicherzelle. Sie besteht aus einem Auswahltransistor AT und einem Spei-VPA 76 B 2048 ". »09846/05 1 S
cherkondensator CS. Die Steuerelektrode (Gate) des Auswahltransistors AT liegt an einer Wortleitung WL. Die eine gesteuerte Elektrode des Auswahltransistors AT ist an eine Bitleitung BL angeschlossen. Die andere gesteuerte Elektrode des Auswahltransistors AT ist mit dem Speicherkondensator CS verbunden. Der Speicherkondensator CS ist mit seinem anderen Anschluß an eine feste Spannung, z. B. VDD, angeschlossen.
Eine Realisierung einer solchen Eintransistor-Speicherzelle in der bekannten n-Kanal-Silizium-Gate-Technik ergibt sich aus Figur 2. Hier liegen der Speicherkondensator CS und der Auswahltransistor AT nebeneinander in einem Si-Halbleitersubstrat SU.
Das Halbleitersubstrat SU ist hier im Ausführungsbeispiel schwach ρ dotiert (p~). Die gesteuerten Elektroden SE1 und SE2 des Auswahltransistors AT sind hochdotierte η-Schichten (η"Π, die in das Halbleitersubstrat SU hineindiffundiert sind. Zwischen den gesteuerten Elektroden SE1 und SE2 liegt die Steuerelektrode G, die z. B. aus Polysilizium besteht, und die durch eine Isolierschicht IS von der Oberfläche des Halbleitersubstrats SU getrennt ist. Bei Anlegung einer entsprechenden Spannung an die Steuerelektrode G des Auswahltransistors AT bildet sich zwischen den gesteuerten Elektroden SE1 und SE2 der sogenannte Kanal.
Der Speicherkondensator CS ist neben der gesteuerten Elektrode SE2 des Auswahltransistors AT angeordnet. Er wird gebildet durch eine Elektrode SK, die durch eine Isolierschicht IS von der Substratoberfläche getrennt ist, und einer Inversionsschicht IV, die sich an der Substratoberfläche unterhalb der Elektrode SK bei Anlegen einer Spannung an den Speicherkondensator CS bildet. Die Inversionsschicht IV ist mit der gesteuerten Elektrode SE2 des Auswahltransistors AT verbunden. Die Isolierschichten IS können aus Siliziumdioxid bestehen. Aus Figur 2 kann ersehen werden, daß der Speicherkondensator CS neben dem Auswahltransistor AT im Halbleitersubstrat SU angeordnet ist. Diese Realisierung einer Ein-Transistor-Speicherzelle braucht also auf dem Halbleitersubstrat entsprechend viel Platz.
VPA 76 E 2048 709845/0513
Aus Figur 3 und Figur 4 ergibt sich nun die Ein-Transistor-Speicherzelle bei Realisierung in V-IlOS-Technik. Dabei wird der Speicherkondensator unterhalb des Auswahltransistors angeordnet. Das bedeutet, daß die Eintransistor-Speicherzellen nur noch den Platzbedarf des Auswahltransistors haben.
Die Realisierung einer solchen Eintransistor-Speicherzelle in V-MOS-Technik kann am besten anhand des Querschnittes durch eine solche Speicherzelle erläutert werden, die in Figur 4 dargestellt ist.
In einem Si-Halbleitersubstrat SUr die hoch p-dotiert (p+) ist, wird eine hoch η-dotierte (n+) Schicht BU hineindiffundiert. Diese Schicht soll im folgenden verdeckte Schicht (buried layer) genannt werden. An der Grenzfläche zwischen der verdeckten Schicht BU und dem Halbleitersubstrat SU bildet sich nun eine Sperrschicht, die als Speicherkondensator verwendet wird. Diese Sperrschichtkapazität ist in Figur 4 mit CS angedeutet. Infolge der hohen Dotierungskonzentration von Halbleitersubstrat SU und verdeckter Schicht BU ist die Kapazität des Sperrschichtkondensators CS sehr groß. Das Halbleitersubstrat SU liegt an einer festen Spannung, z. B. VBB.
Auf dem Halbleitersubstrat SU und der verdeckten Schicht BU wird nun eine Epitaxieschicht E angeordnet, die schwach p-dotiert (p~) ist. Die Epitaxieschicht ist das Substrat für den Auswahltransistor, der in V-MOS-Technik ausgeführt ist. Oberhalb der verdeckten Schicht BU wird in der Epitaxieschicht eine hoch η-dotierte (n+) Schicht BL eindiffundiert, die die Bitleitung der Speicherzelle bildet. Die Bitleitung BL liegt an der Oberfläche der Epitaxieschicht E. Zur Herstellung eines Auswahltransistors ATV wird ein pyramidenförmiger, im Querschnitt V-förmiger Graben GR durch die Bitleitung BL und die Epitaxieschicht E hineingeätzt, und zwar so, daß seine Spitze bis in die verdeckte Schicht BU hineinreicht. Auf der Epitaxieschicht E und dem Graben GR wird eine Isolierschicht IS, z. B. aus Siliziumdioxid, angeordnet. Darauf wird die Wortleitung WL aufgebracht, die durch den Graben GR hindurchläuft. Der Auswahltransistor ATV wird bei dieser Ausführung durch den durch den Graben GR verlaufenden Teil der Wortleitung WL, die Bitleitung
709845/0613
VPA 76 E 2048
und die verdeckte Leitung BU gebildet. Dabei ist der Teil der Wortleitung WL im Graben GR die Steuerelektrode, während die Bitleitung BL und die verdeckte Schicht BU die gesteuerten Elektroden bilden. Demgemäß entsteht zwischen der verdeckten Schicht BU und der Bitleitung BL der Kanal K des Auswahltransistors ATV. Die Wortleitung kann aus Polysilizium bestehen.
Die Ausmaße einer Ein-Transistor-Speicherzelle in V-MOS-Technik kann aus Figur 3 entnommen werden. Aus Figur 3 ist auch ersichtlich, welcher Querschnitt durch die Ein-Transistor-Speicherzelle in Figur 4 dargestellt ist.
Die verdeckte Schicht BU hat etwa die Größe der Fläche FL, die durch die sich kreuzende Wortleitung WL und Bitleitung BL gebildet wird. Die Größe der verdeckten Schicht BU hängt davon ab, welche Kapazität der Speicherkondensator CS haben soll. Oberhalb der Verdeckten Schicht BU innerhalb der Fläche FL der sich kreuzenden Wortleitung WL und Bitleitung BL wird nun der Auswahltransistor ATV vorgesehen. Zu seiner Herstellung wird der pyramidenförmige Graben GR durch die Bitleitung BL und die Epitaxieschicht E hindurch in die verdeckte Schicht hineingeätzt. Dadurch erhält der Auswahltransistor ATV einen Kanal K quadratischer Form.
Zur Verbesserung der Eigenschaft des Auswahltransistors ATV kann zwischen Bitleitung BL und der verdeckten Schicht BU eine sogenannte 77~-Schicht angeordnet sein, die eigenleitend ist. Durch die Ij -Schicht wird die Kanallänge K verkürzt» (Siehe z. B. Electronics, Dec. 25, 1975, S. 50).
Der Auswahltransistor wird in seinen leitenden Zustand gesteuert, wenn an die Wortleitung WL eine positive Spannung angelegt wird. In diesem Falle bildet sich zwischen der verdeckten Schicht BU und der Bitleitung BL der Kanal K und verbindet den Speicherkondensator CS mit der Bitleitung. Dann kann der Ladungstransfer zwischen der Bitleitung und dem Speicherkondensator CS stattfinden.
Bei der Realisierung der Speicherzelle können folgende Dotierungs-VPA 76 E 2048 Ϊ09845/0513
Konzentrationen vorgesehen werden: p+ ungefähr 2 χ 10 Störatome /cm3, p~ ungefähr 3 χ 1015 Störatome /cm3, n+ ungefähr 1020 Störatome /cm3.
Die Speicherzelle im Ausführungsbeispiel ist in η-Silizium V-MOS-Technik dargestellt. Sie kann natürlich auch in p-Kanal-Technik
ausgeführt werden. Als weitere Möglichkeit kann die Wortleitung WL in Metall realisiert sein.
6 Patentansprüche
4 Figuren
VPA 76 E 2048 709345/0513

Claims (6)

  1. P a t e η t a η s ρ r ü c h. e
    (Iy Halbleiterspeicherzelle, die aus· einem von einer Ansteuerleitung gesteuerten MOS-Auswahltransistor und einem an den Auswahltransistor angeschlossenen Speicherkondensator besteht, und bei der der Auswahltransistor in V-MOS-Technik hergestellt ist, dadurch gekennzeichnet, daß in einem mit Störstellen der einen Art hochdotierten Halbleitersubstrat (SU) eine mit Störstellen der anderen Art hochdotierte Schicht (verdeckte Schicht BU) angeordnet ist, daß über der verdeckten Schicht (BU) und dem Halbleitersubstrat (SU) eine mit Störstellen der einen Art schwach dotierte Epitaxieschicht (E) angeordnet ist, und daß in der Epitaxieschicht (E) oberhalb der verdeckten Schicht (BU) ein V-MOS-Transistor als Auswahltransistor (ATV) angeordnet ist, wobei der zur Bildung des Auswahltransistors (ATV) erforderliche Graben (GR) durch die Epitaxieschicht (E) hindurch bis in die verdeckte Schicht (BU) reicht.
  2. 2. Halbleiterspeicherzelle nach Anspruch 1, dadurch, gekennzeichnet , daß in die Oberfläche der Epitaxieschicht (E) oberhalb der verdeckten Schicht (BU) eine Bitleitung (BL) der Speicherzelle in die Epitaxieschicht diffundiert ist, daß der Graben (GR) pyramidenförmig ausgebildet ist und durch die Bitleitung (BL) hindurchgreift, und daß dadurch der Auswahltransistor (ATV) einen Kanal (K) quadratischer Form hat.
  3. 3. Halbleiterspeicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß senkrecht zur Bitleitung (BL) eine Wortleitung angeordnet ist, und daß die Siguerelektrode des Auswahltransistors (ATV) Teil der Wortleitung (WL) ist.
  4. 4. Halbleiterspeicherzelle nach Anspruch 3, dadurch gekennzeichnet, daß die Wortleitung (WL) aus Polysilizium besteht.
    VPA 76 E 2048
    709945/0813
    ORlGiNAL INSPECTED
  5. 5. Halbleiterspeicherzelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Speicherkondensator (CS) aus der an der Grenze zwischen verdeckter Schicht (BU) und Halbleitersubstrat (SU) sich bildenden Sperrschicht besteht, daß oberhalb des Speicherkondensators der Auswahltransistor (ATV) angeordnet ist, und daß der Auswahltransistor (ATV) aus der verdeckten Schicht (BU), der Bitleitung (BL) und der im Graben (GR) verlaufenden Wortleitung gebildet wird, wobei der Kanal (K) des Auswahltransistors (ATV) zwischen der verdeckten Schicht (BU) und der Bitleitung (BL) verläuft.
  6. 6. Halbleiterspeicherzelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in der Epitaxieschicht (E) zwischen der Bitleitung (BL) und der verdeckten Schicht (BU) eine eigenleitende Schicht (TT) angeordnet ist.
    VPA76E2O48 70984S/0513
DE19762619664 1976-05-04 1976-05-04 Halbleiterspeicherzelle Ceased DE2619664A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19762619664 DE2619664A1 (de) 1976-05-04 1976-05-04 Halbleiterspeicherzelle
GB11928/77A GB1516058A (en) 1976-05-04 1977-03-22 Semiconductor storage cells
FR7713318A FR2350665A1 (fr) 1976-05-04 1977-05-03 Cellule de memoire a semi-conducteurs
NL7704863A NL7704863A (nl) 1976-05-04 1977-05-03 Halfgeleidergeheugen.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762619664 DE2619664A1 (de) 1976-05-04 1976-05-04 Halbleiterspeicherzelle

Publications (1)

Publication Number Publication Date
DE2619664A1 true DE2619664A1 (de) 1977-11-10

Family

ID=5977038

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762619664 Ceased DE2619664A1 (de) 1976-05-04 1976-05-04 Halbleiterspeicherzelle

Country Status (4)

Country Link
DE (1) DE2619664A1 (de)
FR (1) FR2350665A1 (de)
GB (1) GB1516058A (de)
NL (1) NL7704863A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2642615A1 (de) 1976-09-22 1978-03-23 Siemens Ag Halbleiterspeicher

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2642615A1 (de) 1976-09-22 1978-03-23 Siemens Ag Halbleiterspeicher

Also Published As

Publication number Publication date
GB1516058A (en) 1978-06-28
FR2350665A1 (fr) 1977-12-02
NL7704863A (nl) 1977-11-08

Similar Documents

Publication Publication Date Title
DE2619713C2 (de) Halbleiterspeicher
EP0160720B1 (de) Halbleiterspeicherzelle mit einem potentialmässig schwebenden Speichergate
DE4208694C2 (de) Halbleiter-Speicherelement
DE2841453C2 (de) Halbleiterspeicherzelle
DE2745290A1 (de) Integriertes speicherfeld
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
EP0045469A2 (de) Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle
DE2751592A1 (de) Dynamische speichereinrichtung
DE2720533C2 (de)
DE69513207T2 (de) Halbleitervorrichtung
DE2703871C2 (de) Halbleiterspeicher mit wenigstens einem V-MOS-Transistor
DE3007892A1 (de) Halbleiter-speicherzelle
DE3046524C2 (de) Halbleitervorrichtung
DE2363089A1 (de) Speicherzelle mit feldeffekttransistoren
DE4005645C2 (de) MIS-Halbleiteranordnung
DE2642615A1 (de) Halbleiterspeicher
DE2431079A1 (de) Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen
DE2926417A1 (de) Dynamische halbleiterspeicherzelle und verfahren zu ihrer herstellung
DE2619664A1 (de) Halbleiterspeicherzelle
DE2441385C3 (de) Verfahren zum Vergrößern des Lesesignals bei einem Ein- Transistor-Speicherelement
DE2445030C2 (de) Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit einem elektrisch isolierten schwebenden Gate und einem Steuergate und Verwendung des Verfahrens zur Herstellung eines programmierbaren Festwertspeichers
DE2728928A1 (de) Ein-transistor-speicherelement
DE2726014A1 (de) Dynamisches speicherelement
DE2909820A1 (de) Halbleiterspeicher mit eintransistorzellen in v-mos-technologie
DE2813511C2 (de) Halbleiterspeicherzelle in V-MOS-Technik

Legal Events

Date Code Title Description
8178 Suspension cancelled
8131 Rejection