DE2556828B2

DE2556828B2 -

Info

Publication number: DE2556828B2
Application number: DE2556828A
Authority: DE
Inventors: Manfred Fritz 7809 Denzlingen Ullrich
Original assignee: Deutsche ITT Industries GmbH
Current assignee: TDK Micronas GmbH
Priority date: 1975-12-17
Filing date: 1975-12-17
Publication date: 1979-04-12
Also published as: US4084106A; JPS5275943A; DE2556828A1; FR2335912A1; ES454309A1; IT1065293B; DE2556828C3

Description

Die Erfindung betrifft ein dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren gleicher Leitungs- und Steuerungsart, das zum Betrieb zwei nichtüberlappende Taktsignale benötigt, also ein sogenanntes Zweiphasen-MOS-Schieberegister, gemäß dem Oberbegriff des Patentanspruchs 1. Die Abkürzung »MOS« geht auf die englische Bezeichnung »metal oxide semiconductor field-effect transistor« zurück, ist jedoch derzeit nicht mehr ausschließlich auf Feldeffekttransistoren mit einer Oxidschicht als

ϊ unter dem Gate-Anschluß liegender Isolierschicht wegen inzwischen anderer bekannter Isolierschichtmaterialien beschränkt.

Eine Untergruppe dynamischer Zweiphasen-MOS-Schieberegister ist beispielsweise aus dem Buch

ίο von D. Becker und H. Mäder »Hochintegrierte MOS-Schaltungen«, Stuttgart 1972, Seite 126, Bild 6—41, bekannt. Es handelt sich hierbei um ein mit der sogenannten Verhältnistechnik realisiertes Zweiphasen-MOS-Schieberegister. Die Bezeichnung »Verhältnistechnik« (im Englischen »ratio technique«) ist eine Kurzbezeichnung für folgenden Sachverhalt: Jede der beiden Halbstufen einer Schieberegisterstufe enthält einen Inverter, der aus einem Schalttransistor und einem Lasttransistor besteht. Der Längswiderstand dieser beiden MOS-Transistoren im stromführenden Zustand ist dabei anhängig von dem Verhältnis der Kanalzonenbreite w zur Kanalzonenlänge L Zur sicheren Funktionsweise müssen nun diese Verhältnisse bei dsn beiden Invertertransistoren unterschied-

y-i Hch gewählt werden, wobei der Lasttransistor ein kleineres »v//-Verhältnis aufweisen muß als der Schalttransistor, d. h. die bekannte dynamische Zweiphasen-MOS-Schieberegisterstufe in Verhältnistechnik hat unterschiedlich dimensionierte MOS-Transi-

K) stören. Zusätzlich zu den beiden Taktsignalen ist zum Betrieb noch eine Gleichspannung erforderlich.

Weitere Unterarten dynamischer MOS-Schieberegisterstufen sind aus der Zeitschrift »The Electronic Engineer«, März 1970, Seiten 59 bis 61, bekannt. So

» zeigt die Fig. 4 auf Seite 60 eine dort »ratioless«, also »verhältnislos«, bezeichnete Schieberegisterstufe, d. h. eine Zweiphasen-MOS-Schieberegisterstufe, die ohne die oben erwähnte Verhältnisbemessung der beiden Invertertransistoren auskommt. Der Inverter

-to dieser Anordnung besteht allerdings aus drei in Serie liegenden MOS-Transistoren, und auch diese Anordnung benötigt im Betrieb eine Gleichspannung. Ferner ist eine bestimmte Messung der Eingangskapazitäten der beiden Inverter erforderlich, da das zu

4^r) verschiebende Signal temporär in diesen Kapazitäten gespeichert wird.

Schließlich ist in Fig. 6 auf Seite 60 eine Zweiphasen-MOS-Schieberegisterstufe gezeigt, die im Betrieb keine Gleichspannung benötigt, bei der jedoch die in

ίο Serie liegenden beiden Invertertransistoren einer Halbstufe mit ihren freien Enden an einem der Taktsignale angeschlossen sind.

Sämtliche Zweiphasen-MOS-Schieberegisterstufen des Standes der Technik haben pro Halbstufe außer dem erwähnten Inverter noch einen Koppeltransistor, der im Falle der erstgenannten Literaturstelle den Ausgang des Inverters der ersten Halbstufe mit dem Eingang des Inverters der zweiten Halbstufe verbindet, wobei der Eingang der Schieberegisterstufe

bo am Gate-Anschluß des Schalttransistors des Inverters der ersten Halbstufe liegt und der Ausgang über den Koppeltransistor der zweiten Halbstufe mit dem Ausgang des Inverters der zweiten Halbstufe verbunden ist.

Die Anordnungen nach der zweitgenannten Literaturstelle zeigen dagegen, daß als Schieberegister auch eine Anordnung aufgefaßt werden kann, bei der der Eingang über den Koppeltransistor der einen Halb-

stufe mit dem Gate-Anschluß des zu dieser Stufe gehörenden Inverters verbunden ist und der Ausgang der Schieberegisterstufe direkt am Ausgang des Inverters der zweiten Halbstufe liegt.

Die bekannten Schieberegisterstufen <ind universell verwendbar, und es können mit ihnen beliebige digitale Signalfolgen verarbeitet werden, also beispielsweise eine Signalfolge, bei der auf den durch ein hohes Potential definierten binären Zustand HI in der nächsten Stufe ebenfalls ein solcher Zustand folgt. Nach Abla».'/ einer Periode der beiden zueinander inversen und sich nicht überlappenden Taktsignale ist diese binäre Information vom Eingang zum Ausgang einer solchen Schieberegisterstufe gelangt. Dieses Verschieben der Information geschieht dabei in der Weise·, daß während der ersten Periodendauerhälfte des Taktsignals der mit dem Eingang verbundene Inverter das Signal invertiert und zum Gate-Anschluß und dessen Eingangskapazität (s. o.) des Inverters der zweiten Halbstufe gelangen läßt und daß während der zweiten Taktsignalhalbperiode der zweite Inverter dieses Signal wiederum invertiert an den Ausgang gelangen läßt. Somit erscheint das zu verschiebende Signal am Ausgang zweimal invertiert, also polaritätsrichtig.

Stellt sich bei bestimmten Anwendungen die Forderung, schon nach der ersten Taktsignalperiode das Signal polaritätsrichtig, also nichtinvertiert, abnehmen zu können, so zeigt sich, daß die bekannten Zweiphasen-MOS-Schieberegisterstufen diese Bedingung nicht erfüllen können. Zwar wäre es prinzipiell möglich, am Ausgang der ersten Halbstufe einen Inverter vorzusehen, der das dort invertiert vorhandene Signal sozusagen rückinvertiert, die zeitliche Lage dieses rückinvertierten Signals wäre jedoch derart, daß sich eine Überlappung mit dem unverzögerten Signal zwangsläufig ergibt. Eine Erfüllung der erwähnten Forderung ist mit den bekannten Zweiphasen-MOS-Schieberegisterstufen nur in der Weise möglich, daß die Frequenz der Taktsignale und die Anzahl der Schieberegisterstufen verdoppelt wird, d. h. daß zwei nebeneinanderliegende Schieberegisterstufen eine »neue« Schieberegisterstufe bilden, in deren Mitte nach der einen Taktsignalhalbperiode, wie beabsichtigt, das nichtinvertierte Signal überlappungsfrei abnehmbar ist. Der dafür benötigte Aufwand ist offensichtlich beträchtlich.

Aus der DT-OS 2245855 ist schließlich ein dynamisches Schieberegister bekannt, bei dem eine überlappungsfreie und polaritätsrichtige Entnahme des zu verschiebenden Signals bereits nach einer Taktsignalhalbperiode möglich ist, das also die zuletzt erwähnten Forderungen erfüllt. Das aus der genannten OS, insbesondere Fig. 3, bekannte Schieberegister, von dem die Erfindung entsprechend dem Oberbegriff des Anspruchs 1 ausgeht, hat jedoch den wesentlichen Nachteil, daß sowohl die Amplitude eines ///-Zustandes als auch die Amplituden des diesem ///-Zustand jeweils direkt vorausfolgenden und direkt nachfolgenden, durch ein niederes Potential definierten binären Zustandes LO je für sich Undefiniert sind. Dies gilt insbesondere für die Amplitude des ///-Zustandes, die von der Flächendimensionierung der beiden mit ihren gesteuerten Strompfaden in Serie geschalteten Schalttransistoren abhängt, da der eine der beiden Schalttransistoren in der betrachteten Taktsignalphase als ohmscher Widerstand betrieben ist. Auch in den erwähnten, dem ///-Zustand direkt vorausgehenden und nachfolgenden Takfcignalphasen ist jeweils einer der beiden Schalttransistoren als ohmscher Widerstand betrieben, woraus die erwähnte Undefiniertheit des jeweiligen LO-Zustandes folgt.

Die Aufgabe der Erfindung besteht daher darin, diesen Nachteil zu vermeiden und das aus der DT-OS 2 245 855 bekannte dynamische Schieberegister derart zu verbessern, daß die durch das Schieberegister laufenden Signale nach jedem Halbtakt sine definierte

ι ο Amplitude aufweisen, was insbesondere für den durch ein hohes Potential definierten binären Zustand HI wichtig ist.

Dies wird durch die Maßnahmen des Kennzeichens des Anspruchs 1 erreicht. Durch diese Ausbildung wird erreicht, daß nicht nur jeder ///-Zustand eine definierte Amplitude aufweist, sondern daß auch die jedem ///-Zustand direkt vorausgehenden und nachfolgenden LO-Zustände eine definierte Amplitude, nämlich die des Schaltungsnullpunkts, haben.

Aufgrund er zuletzt genannten vorteilhaften Eigenschaft läßt sich das erfindungsgemäße dynamische Schieberegister direkt als Taktgenerator für weitere MOS-Schaltungen verwenden. Hierbei ist insbesondere an eine Anwendung in Zusammenhang mit der

r> älteren Anmeldung P 2430349.9-53 gedacht, wobei durch das gesamte Schieberegister nur ein einziger ///-Zustand verschoben wird. Ferner ist das erfindungsgemäße dynamische Schieberegister »ratioless« realisierbar, d. h. für die einzelnen Transistoren kön-

i» nen minimale Flächen vorgesehen werden.

Die Erfindung wird nun anhand der Figuren der Zeichnung näher erläutert.

Fig. 1 zeigt das Schaltbild einer Stufe eines Ausführungsbeispiels der Erfindung;

π Fig. 2 zeigt das Schaltbild einer Stufe einer Weiterbildung der Erfindung und

Fig. 3 zeigt verschiedene bei den Anordnungen

nach Fig. 1 und Fig. 2 auftretende Kurvenformen.

Die in Fig. 1 gezeigte Stufe eines Ausführungsbei-

spiels beteht aus zwei Halbstufen, wovon die linke durch eine unterbrochene Linie umrahmt ist. In jeder dieser Halbstufen befindet sich der erste Schalttransistor 1, der einerseits mit dem einen Ende seines gesteuerten Strompfades am Schaltungsnullpunkt und

4■> andererseits mit dem anderen Ende mit dem gesteuerten Strompfad des zweiten Schalttransistors 2 verbunden ist, wobei das freie Ende von dessen gesteuertem Strompfad am ersten Taktsignaleingang 11 bzw. 11' liegt.

w Der gesteuerte Strompfad des Koppeltransistors 3 führt vom Informationseingang E zum Gate-Anschluß des zweiten Schalttransistors 2, der über den Kondensator 4 am Verbindungspunkt der beiden Schalttransistoren 1, 2 liegt, der gleichzeitig den In-

Vj formationsausgang A der jeweiligen Halbstufe bildet. Die Gate-Anschlüsse des ersten Schalttransistors 1 und des Koppeltransistors 3 liegen am zweiten Taktsignaleingang 12 bzw. 12'.

Die beiden Halbstufen werden von den Taktsigna-

bo len Fl, Fl derart angesteuert, daß dem ersten Taktsignalgang 11 und dem zweiten Taktsignalgang 12' das erste Taktsignal Fl sowie dem zweiten Taktsignalgang 12 und dem ersten Taktsignalgang 11' das zweite Taktsignal Fl zugeführt sind. Mit anderen Worten werden also die beiden Taktsignale Fl, F2 aufeinanderfolgenden Halbstufen jeweils über Kreuz vertauscht zugeführt.

Die Wirkungsweise der Anordnung nach Fig. 1 ist

folgende:

Es sei angenommen, daß am Eingang E der binäre Zustand HI anliegt. Dieser wird über den Koppeltransistor 3, der vom Taktsignal Fl leitend gesteuert ist, zum Gate-Anschluß des zweiten Schalttransistors 2 und zum Kondensator 4 weitergeleitet, so daß dieser aufgeladen wird. In der nächsten Taktsignalhalbperiode, in der am Taktsignaleingang 11 das Taktsignal Fi anliegt, wird somit durch den aufgeladenen Kondensator 4 der zweite Schalttransistor 2 leitend gesteuert und das ///-Potential gelangt uninvertiert zum Ausgang A. Das Ausgangssignal am Ausgang A nimmt dabei den definierten Wert der Amplitude des Taktsignals Fl an.

Beim nächsten Haibiaki gehi das Potential am Punkt A dieser betrachteten Halbstufe zwangsweise auf den LO-Zustand, weil das an der Serienschaltung der beiden Schalttransistoren 1,2 liegende Taktsignal Fl ebenfalls seinen LO-Zustand annimmt und dadurch der erste Schalttransistor bei gesperrtem zweiten Schalttransistor 2 geöffnet wird. In jeder Halbstufe folgt somit auf einen verschobenen HI- bzw. LO-Zustand ein LO-Zustand. Dadurch ist sichergestellt, daß die Dauer eines ///-Zustandes nicht größer als eine Taktsignalhalbperiode werden kann, d. h. eine Überlappung wird von selbst vermieden.

Wenn in einer Halbstufe ein ///-Zustand vorhanden war und in der der Verschiebung dieses ///-ZuStandes entsprechenden folgenden Taktsignalhalbperiode ein LO-Zustand zu verschieben ist, so ist die Amplitude am Punkt A allerdings nicht gleich dem Potential des Schaltungsnullpunkts, sondern in gewisser Weise Undefiniert. Sie wird nämlich von dem Verhältnis der Kapazität C₄ des Kondensators 4 zur Knotenpunktskapazität C₉ des am Ausgang A angeschlossenen Schaltungsteils bestimmt, wobei in guter Näherung gilt,

Vu, = V₁₁₁CJC₉.

In Fig. 3c ist eine solche Amplitude gezeigt.

Eine ausreichend niedrige Amplitude U_1x, ist für diesen besonderen Fall immer gegeben, wenn, wie bei der obenerwähnten Anwendung als Taktgenerator, an den Ausgängen A entsprechende mit Taktsignalen zu versorgende weitere Schaltungsteile angeschlossen sind.

Im einzelnen tritt also die Amplitude U_L0 dann auf, wenn zwei Taktsignalhalbperioden früher am Ausgang A ein ///-Zustand vorhanden war. In diesem Fall entlädt sich der noch aufgeladene Kondensator 4 der folgenden Halbstufe über den Koppeltransistor 3 auf die Schaltkapazität 9 zurück. Dies führt zu der oben angegebenen kapazitiven Spannungsteilung entsprechend dem Verhältnis CJC₉. Der zulässige Wert für U_1x, ist dadurch bestimmt, daß die nach dem Ladungsausgleich am Kondensator 4 verbleibende Spannung kleiner als die Schwellspannung des zweiten Schalttransistors 2 sein muß. Im nächstmöglichen LO-Zustand ist diese Restladung dann allerdings praktisch völlig verschwunden.

Bei der in Fig. 2 gezeigten Weiterbildung der Anordnung nach Fig. 1 ist durch die zusätzlich pro HaIb- > stufe vorgesehenen Bauelemente sichergestellt, daß die Amplitude des LO-Zustandes bei vorausgegangenem ///-Zustand immer das Potential des Schaltungsnullpunkts annimmt.

Hierzu enthält eine Halbstufe dieser Weiterbildung

ι» den aus dem Zusatz-Schalttransistor 5 und dem zugehörigen Lasttransistor 6 bestehenden Inverter, welche Transistoren, mit ihren gesteuerten Strompfaden in Serie geschaltet, zwischen dem Schaltungsnullpunkt und dem zweiten Taktsignaleingang 12 bzw. 12' ange-

M ordnet sind, an dem auch der Gate-Anschluß des Lasttransistors 6 liegt. Der Gate-Anschluß des Zusatz-Schalttransistors 5 liegt am Informationseingang E' und somit auch am einen Ende des gesteuerten Strompfads des Koppeltransistors 3.

2() Der Ausgang des von den Transistoren 5, 6 gebildeten Inverters, also der Verbindungspunkt ihrer beiden gesteuerten Strompfade, liegt einerseits über dem Zusatz-Kondensator 8 am Schaltungsnullpunkt und andererseits am Gate-Anschluß des Ableittransi-

2> stors 7, dessen gesteuerter Strompfad einerseits am Schaltungsnullpunkt und andererseits am Ausgang A' dieser Halbstufe liegt. Somit liegt der gesteuerte Strompfad des Ableittransistors 7 auch parallel zu dem des ersten Schalttransistors 1. Beim von den

J" Transistoren 5, 6 gebildeten Inverter handelt es sich um einen in der eingangs erwähnten Verhältnistechnik zu realisierenden.

Mittels des aus den Transistoren 5,6 gebildeten Inverters und dem Ableittransistor 7 wird erreicht, daß

r> die obenerwähnte, am Kondensator 4 verbleibende Restladung, die für den endlichen Wert der Amplitude U_LO verantwortlich ist, über den Ableittransistor 1 zum Schaltungsnullpunkt abfließen kann. Wie die Fig. 3d zeigt, ist das Ausgangssignal A' im LO-Zu-

4» stand praktisch identisch mit dem Potential des Schaltungsnulipunkts, d. h. der nur im zweiten Impuls der Fig. 3c noch sichtbare Amplitudenwert U_LO ist beim

zweiten Impuls von Fig. 4d nicht mehr zu sehen.

Durch die gestrichelt gezeichneten Impulse in den Fig. 3c, 3d soll das prinzipielle Verhalten der erfindungsgemäßen dynamischen Schieberegister angedeutet werden, daß einem ///-Zustand immer mindestens ein LO-Zustand folgt. Die Fig. 3a, 3b zeigen schließlich den zeitlichen Verlauf der Taktsignale Fl, F2, die, wie ersichtlich, nichtüberlappend sind.

Die dynamischen Schieberegister nach der Erfindung werden selbstverständlich als integrierte Schaltungen realisiert, wobei sie, insbesondere wenn sie als die erwähnten Taktgeneratoren dienen, mit weiteren integrierten MOS-Schaltungen'oder auch bipolaren Schaltungen auf einem gemeinsamen Halbleiterkristall angeordnet sind.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart, das zum Betrieb zwei nichtüberlappende Taktsignale benötigt und bei dem jede Hälfte einer Stufe, also jede Halbstufe, mindestens einen mit dem einen Ende seines gesteuerten Strompfades am Informationseingang liegenden Koppeltransistor, mindestens einen mit dem einen Ende seines gesteuerten Strompfades am Schaltungsnullpunkt liegenden ersten Schalttransistor, einen zweiten Schalttransistor und einen Kondensator enthält, welche vier Bauelemente derart zusammengeschaltet sind, daß der eine Anschluß der Serienschaltung der gesteuerten Strompfadfi von erstem und zweitem Schaittransislar am ersten Taktsignaleingang, der Kondensator zwischen dem Gate-Anschluß des zweiten Schalttransistors und dem den Informationsgang der Halbstufe bildenden Verbindungspunkt der beiden Schalttransistoren, das informationseingangsabgewandte Ende des gesteuerten Strompfades des Koppeltransistors am Gate-Anschluß des zweiten Schalttransistors und der Gate-Anschluß des ersten Schalttransistors am zweiten Taktsignaleingang liegen, sowie in den Halbstufen abwechselnd der erste und der zweite bzw. der zweite und der erste Taktsignaleingang von jeweils einem der beiden Taktsignale gespeist wird, dadurch gekennzeichnet, daß der andere Anschluß der Serienschaltung von erstem (1) und zweitem (2) Schalttransistor am Schaltungsnullpunkt und der Gate-Anschluß des Koppeltransistors (3) am zweiten Taktsignaleingang (12,12') iiegt.

2. Schieberegister nach Anspruch 1, dadurch gekennzeichnet, daß jede Halbstufe einen Zusatz-Schalttransistor (5), einen Lasttransistor (6), einen Ableittransistor (7) und einen Zusatz-Kondensator (8) enthält, die derart zusammengeschaltet sind, daß die in Serie geschalteten gesteuerten Strompfade von Zusatz-Schalt- und Lasttransistor (S, 6) zwischen dem Schaltungsnullpunkt und dem zweiten Taktsignaleingang (12, 12'), der gesteuerte Strompfad des Ableittransistors (7) parallel zu dem des ersten Schalttransistors (1), der Zusatz-Kondensator (8) zwischen dem Gate-Anschluß des Ableittransistors (7) und dem Schaltungsnullpunkt, der Gate-Anschluß des Zusatz-Schalttransistors (5) am Informationseingang (JE'), der Gate-Anschluß des Lasttransistors (6) am zweiten Taktsignaleingang (12, 12') und der Gate-Anschluß des Ableittransistors (7) am Verbindungspunkt von Zusatz-Schalt- und Lasttransistor (5, 6) liegen.