DE3048661A1 - Elektrischer frequenzteiler - Google Patents
Elektrischer frequenzteilerInfo
- Publication number
- DE3048661A1 DE3048661A1 DE19803048661 DE3048661A DE3048661A1 DE 3048661 A1 DE3048661 A1 DE 3048661A1 DE 19803048661 DE19803048661 DE 19803048661 DE 3048661 A DE3048661 A DE 3048661A DE 3048661 A1 DE3048661 A1 DE 3048661A1
- Authority
- DE
- Germany
- Prior art keywords
- clock
- connection
- control electrode
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
Landscapes
- Manipulation Of Pulses (AREA)
- Electric Clocks (AREA)
- Logic Circuits (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Soil Working Implements (AREA)
Description
Beschreibung
Die Erfindung betrifft einen dynamischen Frequenzteiler mit geradem Teilverhältnis.
Für elektronische Armbanduhren o.dgl. werden Frequenzteiler
mit geringem Strombedarf benötigt. Wenn die Frequenz hoch ist, werden statt statischer Frequenzteiler
bevorzugt dynamische Frequenzteiler verwendet. Um den Verbrauch an elektrischer Leistung klein zu halten,
wird eine elektrische Spannungsquelle mit möglichst kleiner Spannung eingesetzt. Obgleich dadurch der
schnelle Betrieb des Frequenzteilers verschlechtert werden kann, muß die Frequenzteilung zuverlässig ausgeführt
werden. Bezüglich des Teilerverhältnisses wird eine erste Stufe des Frequenzteilers direkt an einen
Oszillator angekoppelt und erhält das Ausgangssignal vom Oszillator als Taktsignal; vorgesehen ist ein
Steuerelektroden- oder Gate-Kondensator, der das Taktsignal erhält und als Teil einer Oszillatorschaltung arbeitet.
Die Auflade- und Entladeenergie des Gate-Kondensators wird ohne Verlust zum Oszillator zurückgegeben,
und es ist daher vorteilhaft, das Teilerverhältnis der ersten Stufe des Frequenzteilers ziemlich groß zu wählen.
Wünschenswert ist ein Teilerverhältnis l:/2*, um das Teilerverhältnis in Übereinstimmung mit der Schwingungsfrequenz
eines Standard-Quarzoszillators zu bringen.
Um diese Aufgabe zu lösen, wurde ein Frequenzteiler vorgeschlagen,
der die Frequenz eines angelegten Wechselsignals mit einer ungeraden ganzen Zahl teilt, die grosser
ist als 1. Ein derartiger bekannter Frequenzteiler
130038/0897
besitzt jedoch den Nachteil, daß ein Quarz-Oszillator verwendet werden muß mit einer Spezialfrequenz. Vorgeschlagen
wurde ferner ein Frequenzteiler, der das angelegte Wechselsignal durch die Zahl 4 teilt. Ein derartiger
Frequenzteiler besitzt den Nachteil, daß die Verzögerungs- oder Ansprechzeit einer Steuerelektrode (Gate)
den Betrieb stört, so daß ein derartiger Frequenzteiler sich für Quellen mit kleiner Spannung nicht eignet.
Aufgabe der Erfindung ist es daher, einen Frequenzteiler anzugeben, der die obengenannten Nachteile der bekannten
Frequenzteiler beseitigt und der bei einer Spannungsquelle kleiner Ausgangsspannung und bei einem Taktsignal
mit kleiner Spannungsamplitude zufriedenstellend arbeitet.
Diese Aufgabe wird erfindungsgemäß mit einem Frequenzteiler
gelöst, der einen ersten Block aus einer geraden Anzahl an taktgesteuerten Invertern enthält, die in
Serie oder Kaskade geschaltet sind und die die Zustandsänderunge eines Eingangssignals synchron mit der Änderung
eines Taktsignals von großer Amplitude "hi" zu kleiner Amplitude "lo" weitergeben; vorgesehen ist ein
zweiter Block mit einer geraden Zahl taktgesteuerter Inverter, die in Serie oder Kaskade geschaltet sind und
die Zustandsänderung eines Eingangssignals von einem ersten Potential zu einem zweiten Potential einer elektrischen
Speisequelle synchron mit der Änderung des Taktsignals weiterleiten; vorgesehen ist ferner eine taktgesteuerte
Signalverbundschaltung, die den Ausgangszustand synchron mit der Änderung des Taktsignals ändert,
wenn der Zustand des ersten Eingangsanschlusses sich vom Potential der ersten elektrischen Quelle zum Potential
der zweiten elektrischen Quelle ändert, und wenn
130038/0897
" 7" 3QA8661
der Zustand des zweiten Eingangsanschlusses sich vom Potential
der zweiten Quelle zum Potential der ersten Quelle ändert; der Ausgangsanschluß der Endstufe des ersten
Blocks ist an den Eingangsanschluß der Anfangsstufe des zweiten Blocks und an den zweiten Eingangsanschluß
des taktgesteuerten Signalverbundkreises angeschlossen, und der Ausgangsanschluß der Endstufe des
zweiten Blocks ist an den ersten Eingangsanschluß des Signalverbundkreis.es angeschlossen, und der Ausgangsanschluß
des Signalverbundkreises ist an den Eingangsanschluß der Eingangsstufe des ersten Blocks angeschlossen.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein schematisches Blockschaltbild eines bekannten Frequenzteilers;
Fig. 2 ein Signalverlaufsdiagramm der an den Ausgangssignalen der Schaltung gemäß
Fig. 1 anliegenden Signale;
Fig. 3 ein Schaltbild einer Ausführungsform des erfindungsgemäßen Frequenzteilers;
Fig. 4 ein Signalverlaufsdiagramm der Signale an den Ausgangsanschlüssen der Schaltung
gemäß Fig. 3; und
Fig. 5A, 5B und 6A bis 6C
schematische Darstellungen weiterer Ausführungsförmen
des erfindungsgemäßen Frequenzteilers.
Fig. 3 zeigt eine Schaltung eines erfindungsgemäßen Frequenzteilers,
und Fig. 4 zeigt den Signalverlauf an verschiedenen Ausgängen der Schaltung gemäß Fig. 3. In
Fig. 3 ist ein erster Leitungsanschluß 1 und ein zweiter Leitungsanschluß 2 einer elektrischen Speisequelle
130038/0897
-8- 30A8661
dargestellt. Zwischen den beiden Leitungsanschlüssen liegt eine Spannung. Ein Taktsignalanschluß 3 liefert
ein Eingangssignal an den ganzen Frequenzteiler. Inverter 4 und 5 bilden einen ersten Block und bestehen aus
Feldeffekttransistoren 43, 53, die beide von einem ersten
Kanaltyp, z.B. gemäß Fig. 3 vom P-Kanaltyp sind
und eine Steuerelektrode oder Gate besitzen, die mit dem Taktsignalanschluß verbunden ist; der erste Block
enthält ferner Feldeffekttransistoren 42, 52, die gemäß Fig. 3 vom P-Kanaltyp sind und eine mit den Eingangsanschlüssen
41, 51 verbundene Steuerelektrode besitzen; der erste Block enthält ferner Feldeffekttransistoren
44, 54 von zweiten Kanaltyp, .d. h. gemäß Fig. 3 vom N-Känaltyp, deren Steuerelektrode an Taktsignalanschluß
3 liegt, und Feldeffekttransistroren 45, 55, die gemäß Fig. 3 vom N-Kanaltyp sind und mit Ihrer Steuerelektrode
an den Eingangsanschlüssen 41, 51 liegen, wobei die Feldeffekttransistoren 42, 43 in Serie zwischen dem ersten
Leitungsanschluß 1 und dem Ausgangsanschluß A, und die Feldeffekttransistoren 52, 53 in Serie zwischen dem
ersten Leitungsanschluß 1 und dem Ausgangsanschluß B liegen, und wobei die Feldeffekttransistoren 44, 45 in
Serie zwischen dem zweiten Leitungsanschluß 2 und dem Ausgangsanschluß A, und die Feldeffekttransistoren 54,
55 in Serie zwischen dem zweiten Leitungsanschluß 2 und dem Ausgangsanschluß B liegen.
Die Schaltung enthält einen zweiten taktgesteuerten Inverter 6 und einen dritten taktgesteuerten Inverter 7.
Der zweite und der dritte Inverter 6, 7 bilden einen zweiten Block. Der zweite und der dritte Inverter 6, 7
entält Eingangsanschlüsse 61 bzw. 72 und Ausgangsanschlüsse C bzw. D. Der zweite Inverter 6 besteht aus
Feldeffekttransistoren 62 - 65, und der dritte Inverter
130038/0897
7 besteht aus Feldeffekttransistoren 72 - 75. Die Inverter
6, 7 besitzen denselben Aufbau wie der erste taktgesteuerte Inverter 4. Im zweiten Inverter 6 kann der Feldeffekttransistor
64 weggelassen werden, wie dies durch die gestrichelte Linie 66 dargestellt ist. Im dritten
Inverter 7 kann der Feldeffekttransistor 73 weggelassen werden, wie dies durch die gestrichelte Linie 76 dargestellt
ist.
Ein taktgesteuerter Signalverbundkreis 8 besteht aus einem Feldeffekttransistor 84 von einem ersten Kanaltyp
und besitzt eine Steuerelektrode, die am Taktsignalanschluß liegt, und einem Feldeffekttransistor 83 von
einem ersten Kanaltyp, dessen Steuerelektrode am ersten Eingangsanschluß 81 liegt, einent Feldeffekttransistor
85 vom zweiten Kanaltyp, dessen Steuerelektrode an dem Taktsignalanschluß 3 liegt, und einem Feldeffekttransistor
86 vom zweiten Kanaltyp, dessen Steuerelektrode mit dem zweiten Eingangsanschluß 82 verbunden ist. Die
Feldeffekttransistoren 83, 84 liegen in Serie zwischen dem ersten Leitungsanschluß 1 und dem Ausgangsanschluß
I, und die Feldeffekttransistoren 85, 86 liegen in Serie zwischen dem zweiten Leitungsanschluß 2 und dem
Ausgangsanschluß I.
Die ersten taktgesteuerten Inverter 4 und 5 liegen in Kaskade, und der Ausgangsanschluß B ihrer Endstufe
liegt am Eingangsanschluß 61 des zweiten Inverters 6 und am zweiten Eingangsanschluß 82 des Signalverbundkreises
8. Der Ausgangsanschluß .C des zweiten Inverters 6 liegt am Eingangsanschluß 71 des dritten Inverters 7,
und der Ausgangsanschluß D des dritten Inverters 7 ist mit dem ersten Eingangsanschluß 81 des Signalverbundkreises
8 verbunden, dessen Ausgangsanschluß E mit dem
130038/0897
Eingangsanschluß 41 der Eingangsstufe der ersten, in
Serie liegenden Inverter 4, 5 verbunden ist, wodurch sich ein geschlossener Kreis oder Ringschaltung ergibt.
Der Frequenzteiler gemäß Fig. 3 teilt das an den Taktsignalanschluß
3 angelegte Taktsignal durch den Wert 4 und erzeugt an den entsprechenden Ausgangsanschlüssen
A, B, C, D und E die geteilten Ausgangstaktsignale.
Der Frequenzteiler gemäß Fig. 3 arbeitet folgendermaßen:
Fig. 4 ".eigt den Signalverlauf der an den Ausgangsanschlüssen
A, B, C, D und E erzeugten Spannungen, wenn an dem ersten Leitungsanschluß 1 der Speisequelle ein
hohes Potential und an den zweiten Leitungsanschluß 2 der Speisequelle ein niederes Potential anliegt und ein
Puls 0 am Taktsignalanschluß 3 eingespeist wird. Zu Beginn eines Zeitintervalls tj^ besitzen die Ausgangsanschlüsse
A, C, E ein hohes Potential. Wenn der Takt 0 von einem niederen Potential zu einem hohen Potential
wechselt, gehen die Feldeffekttransistoren 44, 45 gleichzeitig in den Zustand EIN, und das Potential des
Ausgangsanschlusses A wechselt von hoch zu einem niederen Wert (von hi zu lo). Als Resultat hiervon gehen die
Feldeffekttransistoren 54, 55, 74, 73 ebenfalls gleichzeitig
in den Zustand EIN. Die Ausgangsanschlüsse B, D besitzen ein niederes Potential, und diese Ausgangsanschlüsse
ändern Ihr Potential nicht. In den vom anderen Leitungsanschluß zu den betreffenden Ausgangsanschlüssen
führenden Kreisen sind beide Feldeffekttransistoren nicht EIN und als Ergebnis wird an den Ausgangsanschlüssen
C, E keine elektrische Ladung bewegt. Die an den Anschluß- und Steuerelektrodenteilen an den parasitären
130038/0 897
3QA8661
Kapazitäten akkumulierte elektrische Ladung hallt das
zuvor eingestellte elektrische Potential.
Im Zeitintervall t2 gehen die Feldeffekttransistoren
52, 53 gleichzeitig in den Zustand EIN und ändern dadurch daß Potential am Ausgangsanschluß B von einem niederen
zu einem hohen Wert.
Es wird nun der Betrieb des Frequenzteilers gemäß Fig. 3 beschrieben, der die Feldeffekttransistoren 64 und 73
enthält. Fig. 4 zeigt diesen Betrieb durch die ausgezogenen Signalverläufe. Im Zeitintervall tß gehen die
Feldeffekttransistoren 64, 65 und 85, 86 gleichzeitig
in den Zustand EIN, wodurch der Potentialzustand an den Ausgangsanschlüssen C und E von einem hohen Wert zu
einem niederen Wert übergeht.
Im Zeitintervall t4 gehen die Feldeffekttransistoren
42, 43 und die Feldeffekttransistoren 72, 73 gleichzeitig in den Zustand EIN, wodurch sich der Potentialzustand
an den Ausgängen A und D vom niederen Wert zu einem hohen Wert ändert.
In dem Zeitintervall t5 gehen die Feldeffekttransistoren
54, 55 gleichzeitig in den Zustand EIN, wodurch sich der Potentialzustand am Ausgang B von einem hohen
Wert zu einem niederen Wert ändert.
Auf diese Weise wird während des Zeitintervalls tg der Potentialzustand des Ausgangsanschlusses C von einem
niederen Wert zu einem hohen Wert geändert, und im Zeitintervall t-j wird der Potentialzustand des Ausgangsanschlusses
D von einem hohen Wert zu einem niederen Zustand geändert, und im Zeitintervall t8 wird der Poten-
130038/0897
30A8661
tialzustand des Ausgangsanschlusses E von einem niederen zu einem hohen Wert geändert.
Der Potentialzustand der einzelnen Ausgangsanschlüsse
durchläuft während der Zeitperiode t^ bis tg einmal
einen Zyklus. Der Potentialzustand in den vorausgegangenen halben Zeitintervallen t2 und t3 wird vom Ausgangsanschluß B zum Ausgangsanschluß E dadurch übertragen, daß zwei Ausgangsanschlüsse übersprungen werden,
wodurch das an den Taktsignalanschluß 3 angelegte Taktsignal durch den Wert 4 geteilt wird und an den Ausgangsanschlüssen A, B, C, D und E die geteilten Ausgangs tak'-signale produziert werden.
durchläuft während der Zeitperiode t^ bis tg einmal
einen Zyklus. Der Potentialzustand in den vorausgegangenen halben Zeitintervallen t2 und t3 wird vom Ausgangsanschluß B zum Ausgangsanschluß E dadurch übertragen, daß zwei Ausgangsanschlüsse übersprungen werden,
wodurch das an den Taktsignalanschluß 3 angelegte Taktsignal durch den Wert 4 geteilt wird und an den Ausgangsanschlüssen A, B, C, D und E die geteilten Ausgangs tak'-signale produziert werden.
Der erläuterte Betrieb wird an jeder Stufe synchron mit dem Taktsignal 0 verwirklicht, so daß der Frequenzteiler
als Ganzes einen zuverlässigen Betrieb bietet, so
lang der Betrieb der Stufe zuverlässig verläuft. Aus
diesem Grund ist der erfindungsgemäße Frequenzteiler
dem herkömmlichen Frequenzteiler überlegen. Im Gegensatz zu dem bekannten Frequenzteiler der Fig. 1 bewirkt die Ansammlung oder Anhäufung der Steuerelektroden-Verzögerung keine Unsicherheit im Betrieb des Frequenzteilers. Es ist vielmehr möglich, von den Ausgangsanschlüssen D und E vollständige zwei Phasen-Taktimpulse abzunehmen .
lang der Betrieb der Stufe zuverlässig verläuft. Aus
diesem Grund ist der erfindungsgemäße Frequenzteiler
dem herkömmlichen Frequenzteiler überlegen. Im Gegensatz zu dem bekannten Frequenzteiler der Fig. 1 bewirkt die Ansammlung oder Anhäufung der Steuerelektroden-Verzögerung keine Unsicherheit im Betrieb des Frequenzteilers. Es ist vielmehr möglich, von den Ausgangsanschlüssen D und E vollständige zwei Phasen-Taktimpulse abzunehmen .
Im folgenden wird nun der Betrieb des herkömmlichen Frequenzteilers
der Fig. 1 in Verbindung mit dem Signalverlauf sdiagramm der Fig. 2 beschrieben.
In der Zeitzone tj[ gehen die Feldeffekttransistoren
44', 45' gleichzeitig in den EIN-Zustand und ändern den Potentialzustand am Ausgangsanschluß A von einem hohen
44', 45' gleichzeitig in den EIN-Zustand und ändern den Potentialzustand am Ausgangsanschluß A von einem hohen
130038/0897
zu einein niederen Wert.
In der Zeitzone t2 gehen die Feldeffekttransistoren 52', 53' gleichzeitig in den EIN-Zustand und ändern das
Potential am Ausgangsanschluß B von einem niederen zu
einem hohen Wert.
Wenn der Ausgangsanschluß B ein hohes Potential einnimmt, geht der Feldeffekttransistor 65' in den EIN-Zustand,
wodurch der Potentialzustand am Ausgangsanschluß C von einem hohen zu einem niederen Wert verändert
wird, wodurch der Feldeffekttransistor 72' in den Zustand
EIN geschaltet wird. Als Ergebnis ändert sich der Potentialzustand am Ausgangsanschluß D von einem niederen
zu einem hohen Wert.
Im Zeitintervall tß besitzt der Ausgangsanschluß D ein
hohes Potential, wodurch die Feldeffekttransistoren gleichzeitig in den EIN-Zustand übergehen und den Potentialzustand
am Ausgangsanschluß E von einem hohen zu einem niederen Wert ändern.
Wenn die Spannung der Speisequellen klein ist, wird relativ viel Zeit benötigt, um den Potentialzustand der
Inverter 51, 6' und 7' umzukehren. Im Zeitintervall t2
wird daher der Potentialzustand am Ausgangsanschluß D nicht von einem niederen zu einem hohen Wert geändert,
und im Zeitintervall t3 können die Taktimpulse den Potentialzustand
des Inverters 81 nicht ändern. Eine Anhäufung
derartiger Inverter-Verzögerungszeiten hat einen fehlerhaften Betrieb des Frequenzteilers zur Folge.
Um diesen Nachteil zu beseitigen, wird im erfindungsgemäßen
Frequenzteiler der Potentialzustand des Signalver-
130038/0897
bundkreises 8 von einem hohen Wert zu einem niedrigen
Wert mittels des Ausgangssignals des Inverters 5, d. h.
nicht vom Ausgangssignal des Inverters 7 geändert.
Wenn im erfindungsgemäßen Frequenzteiler die Feldeffekttransistoren
64, 73 weggelassen werden und dafür die gestrichelten Direktverbindungen 66, 76 vorgesehen werden,
werden die an den Ausgangsanschlüssen C und D erzeugten Signalverläufe zu früheren Zeitpunkten hin verschoben
als dif>3 bei dem ansonsten normale Betriebszeitpunkt
der Fall wäre, vgl. die gestrichelten Linien in Fig. 4. Die Abwesenheit der Feldeffekttransistoren 64,
73 bewirkt daher keinen fehlerhaften Betrieb des Frequenzteilers. Für die Steuerelektroden-Verzögerungszeit
besteht vielmehr ein großer Spielraum, vgl. die gestrichelten Zonen in Fig. 4.
Fig. 5A zeigt eine weitere Ausfuhrungsform des Signalverbundkreises
8 der Fig. 3. In dieser Ausführungsform enthält der Signalverbundkreis 8 zusätzlich eine Serienschaltung
aus einem Feldeffekttransistor 87, dessen Steuerelektrode mit dem Taktsignalanschluß verbunden
ist, und aus einem Feldeffekttransistor 88, dessen Steuerelektrode am ersten Eingangsanschluß 81 liegt.
Hierdurch wird die Aufrechterhaltung des EIN-Zustands des Feldeffekttransistors 88 selbst dann sichergestellt,
wenn der Feldeffekttransistor 86 in den AUS-Zustand übergeht, wodurch der wesentliche Vorteil erzeugt
wird, daß sich die Gefahr eines Potentialwechsels am Ausgangsanschluß E aufgrund von Leckströmen verringert,
wodurch sich die kleinste Betriebsfrequenz des Frequenzteilers reduzierten läßt.
Fig. 5B zeigt eine weitere Ausführungsform des in Fig.
1300 3 8/0897
3 dargestellten Signalverbundkreises. In dieser Ausführungsform
werden die Feldeffekttransistoren 85 und 87 der Fig. 5A gemeinsam verwirklicht, vgl. Fig. 5B. Zusätzlich
kann der Feldeffekttransistor 87 weggelassen werden, wenn der zweite Inverter 6 gemäß Fig. 3 den
Feldeffekttransistor 64 enthält.
Die Fig. 6A, 6B und 6C zeigen verschiedene Ausführungsformen der Erfindung, bei denen der Feldeffekttransistor 85 und der Feldeffekttransistor 64 des zweiten Inverters
6 für den zweiten Inverter 6 und den Signalverbundkreis 8 gemeinsam benutzt werden.
Fig. 5B und Fig. 6A, 6B und 6C zeigen nur die Feldeffekttransistoren
vom ersten Kanaltyp, derjenige Teil der Schaltung mit den Feldeffekttransistoren vom zweiten
Kanaltyp entspricht dem entsprechenden Teil der Fig. 3. Zusätzlich kann zu den Schaltkreisen der Fig.
6A, 6B und 6C der Parallelkreis einschließlich des in Fig. 5A gezeigten Feldeffekttransistors hinzuaddiert
werden.
In der vorliegenden Beschreibung wird als "erster Kanaltyp" der P-Kanaltyp vorgesehen, es kann jedoch als "erster
Kanaltyp" auch der N-Kanaltyp verwendet werden. Jede Seite der beiden Feldeffekttransistoren zwischen entsprechenden
Ausgangsanschlüssen und dem Leitungsanschluß kann an den Ausgangsanschluß oder den Leitungsanschluß
angeschlossen werden.
Außerdem können die Feldeffekttransistoren durch irgendein
anderes Schaltelement ersetzt werden, das eine Kapazität besitzt, die mit derjenigen der Steuerelektrode
vergleichbar ist.
130038/0897
In der Ausführungsform gemäß Fig. 3 liegen zwei der ersten Inverter 4, 5 in Serie und teilen die Frequenz des
angelegten Wechselsignals durch den Wert 4. Alternativ lassen sich 2n erste Inverter, mit η ganzzahlig, in
Serie schalten und zu einem ersten Block zusammenfassen, und es lassen sich 2m Inverter 6 oder 7, mit m ganzzahlig,
in Serie schalten und zu einem zweiten Block zusammenfassen, wodurch sich ein Frequenzteiler verwirklichen
läßt, der die Frequenz des angelegten Wechselsignals durch (2n + rn + 1) teilt.
Wenn insbesondere η = 1 und m = 1, dann ist es möglich, einen Frjquenzteiler zu erhalten, der die Frequenz des
angelegten Wechselsignals durch den Wert 4 teilt. Ist dagegen η = 3 und m = 1, so läßt sich ein Frequenzteiler
verwirklichen, der die Frequenz des angelegten Wechselsignals durch den Wert 8 teilt. Ist η = 7 und m = 1,
dann läßt sich ein Frequenzteiler verwirklichen, der die Frequenz des angelegten Wechselsignals durch den
Wert 16 teilt.
130038/0897
Claims (3)
- CITIZEN WATCH CO., LTD., 2-1-1, Nishishinjuku, Shinjukuku, Tokyo, JapanElektrischer FrequenzteilerAnsprüche\\) Elektrischer Frequenzteiler mit einem ersten Block aus einer geraden Anzahl von taktgesteuerten Invertern, die in Serie zueinander liegen und eine Zustandsänderung eines Eingangssignals synchron mit der von einem hohen Wert zu einem niederen Wert erfolgenden Änderung eines Taktsignals fortschalten, mit einem zweiten Block aus einer geraden Anzahl von taktgesteuerten Invertern, die in Serie zueinander liegen und die Zustandsänderung eines Eingangssignals vom Potential eines ersten Leitungsanschlusses auf das Potential eines zweiten Leitungsanschlusses synchron mit der Änderung des Taktsignals übertragen, und mit einer taktgesteuerten Signalverbundschaltung, die die Änderung des AusgangszustandsWWR/sg130038/0897synchron mit der Änderung des Taktsignals ändert, wenn der Zustand des ersten Eingangsanschlusses sich vom Potential des ersten Leitungsanschlusses zum Potential des zweiten Leitungsanschlusses ändert und wenn sich der Zustand des zweiten Eingangsanschlusses vom Potential des zweiten Leitungsanschlusses auf das Potential des ersten Leitungsanschlusses ändert, dadurch gekennzeichnet, daß der Ausgangsanschluß (B) der Endstufe (5) des ersten Blocks (4, 5) mit dem Eingansganschluß (61) der Eingangsstnfe (6) des zweiten Blocks (6, 7), und mit dem zweiten Eingangsanschluß (82) des taktgesteuerten Signalverbundkreises (8) verbunden ist, daß der Ausgangsansjhluß (D) der Endstufe (7) des zweiten Blocks (6, 7) mit dem ersten Eingangsanschluß (81) des Signalverbundkreises (8) und der Ausgangsanschluß (B) des Signalverbundkreises (8) mit dem Eingangsanschluß (41) des ersten Blocks (4, 5) verbunden ist.
- 2. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß der erste Block (4, 5) aus einer geraden Anzahl der ersten taktgesteuerten Inverter (4, 5) gebildet ist, die miteinander in Serie liegen, daß der zweite Block (6, 7) aus einem zweiten taktgesteuerten Inverter (6) und einem dritten taktgesteuerten Inverter (7) besteht, die in Serie zueinander liegen, daß der erste taktgesteuerte Inverter (4, 5) aus einem Transistor (43) von einem ersten Kanaltyp, dessen Steuerelektrode mit dem Taktsignalanschluß (3) verbunden ist, und einem Transistor (42) vom ersten Kanaltyp besteht, dessen Steuerelektrode mit dem Eingangsanschluß (41) verbunden ist, daß die beiden Transistoren (42, 43) in Serie zwischen dem ersten Leitungsanschluß (1) und dem Ausgangsanschluß (A) liegen, daß der erste taktgesteuerte Inverter (4) einen Transistor (44) vom zweiten Kanaltyp,130038/0897dessen Steuerelektrode mit den Taktsignalanschluß (3) verbunden ist, und einen Transistor (45) vom zweiten Kanaltyp enthält, dessen Steuerelektrode mit dem Eingangsanschluß (41) verbunden ist, daß die Transistoren (44, 45) in Serie zwischen dem zweiten Leitungsanschluß (2) und dem Ausgangsanschluß (A) liegen, daß der zweite taktgesteuerte Inverter (6) aus einem Transistor (63) vom ersten Kanaltyp, dessen Steuerelektrode mit dem Taktsignalanschluß (3) verbunden ist, und einem Transistor (62) vom ersten Kanaltyp besteht, dessen Steuerelektrode mit dem Eingangsanschluß (61) verbunden ist, daß die Transistoren (62, 63) in Serie zwischen dem ersten Leitungsanschluß (1) und dem Ausgangsanschluß (C) liegen, und daß der zweite taktgesteuerte Inverter (6) einen Kreis mit mindestens einem Transistor (65) vom zweiten Kanaltyp enthält, dessen Steuerelektrode am Eingangsanschluß (61) liegt, und der zwischen dem zweiten Leitungsanschluß (2) und dem Ausgangsanschluß (C) angeschlossen ist, daß der dritte taktgesteuerte Inverter (7) einen Kreis mit mindestens einem Transistor (72) vom ersten Kanaltyp enthält, der zwischen dem ersten Leitungsanschluß (1) und dem Ausgang (D), und dessen Steuerelektrode mit dem Eingang (71) verbunden ist, daß der dritte Inverter (7) einen Transistor (74) vom zweiten Kanaltyp, dessen Steuerelektrode am Taktsignalanschlüß (3) liegt, und einen Transistor (75) vom zweiten Kanaltyp enthält, dessen Steuerelektrode am Eingangsanschluß (71) liegt, daß die Transistoren (74, 75) in Serie zwischen dem zweiten Leitungsanschluß (2) und dem Ausgangsanschluß (D) angeordnet sind, und daß der Signalverbundkreis (8) einen Transistor vom ersten Kanaltyp (74) dessen Steuerelektrode am Taktsignalanschluß liegt, und einen weiteren Transistor (83) vom ersten Kanaltyp besitzt, dessen Steuerelektrode am Ein-130038/089 7gang (81) liegt, daß die Transistoren (84, 83) in Serie zwischen dem ersten Leitungsanschluß (1) und dem Ausgangsanschluß (E) liegen, und daß der Signalverbundkreis (8) einen weiteren Transistor (85) vom zweiten Kanaltyp, dessen Steuerelektrode am Taktsignalanschluß (3) liegt,' und einen Transistor (86) vom zweiten Kanaltyp besitzt, desssen Steuerelektrode am zweiten Eingangsanschluß liegt, und daß die Transistoren (85 und 86) in Serie zwischen dem zweiten Leitungsanschluß (2) und dem Ausgansaanschluß (E) angeordnet sind.
- 3. Frequenzteiler nach Anspruch 2, dadurch gekennzeichnet, daß uer taktgesteuerte Signalverbundkreis (8) eine Serienschaltung aus einem Feldeffekttransistor, dessen Steuerelektrode am Taktsignalanschluß liegt, und einem Feldeffekttransistor besitzt, dessen Steueranschluß am ersten Eingangsanschluß liegt.130G38/0897
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17218179A JPS5696532A (en) | 1979-12-29 | 1979-12-29 | Frequency divider |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3048661A1 true DE3048661A1 (de) | 1981-09-17 |
DE3048661C2 DE3048661C2 (de) | 1987-11-19 |
Family
ID=15937072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803048661 Granted DE3048661A1 (de) | 1979-12-29 | 1980-12-23 | Elektrischer frequenzteiler |
Country Status (5)
Country | Link |
---|---|
US (1) | US4389728A (de) |
JP (1) | JPS5696532A (de) |
CH (1) | CH647922GA3 (de) |
DE (1) | DE3048661A1 (de) |
GB (1) | GB2066988B (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0225960B1 (de) * | 1985-12-07 | 1991-03-20 | Deutsche ITT Industries GmbH | CMOS-Inverterkette |
JPS62204612A (ja) * | 1986-02-27 | 1987-09-09 | ミクロナス・インターメタル・ゲーエムベーハー | Cmosインバ−タチエ−ン |
US4953187A (en) * | 1989-01-23 | 1990-08-28 | Motorola, Inc. | High speed prescaler |
JP2670651B2 (ja) * | 1991-10-14 | 1997-10-29 | 三菱電機株式会社 | 出力装置 |
US5469116A (en) * | 1994-01-27 | 1995-11-21 | Sgs-Thomson Microelectronics, Inc. | Clock generator circuit with low current frequency divider |
GB9727247D0 (en) * | 1997-12-23 | 1998-02-25 | Sgs Thomson Microelectronics | A dividing circuit for dividing by even numbers |
GB9727244D0 (en) | 1997-12-23 | 1998-02-25 | Sgs Thomson Microelectronics | A dividing circuit and transistor stage therefor |
GB9727245D0 (en) * | 1997-12-23 | 1998-02-25 | Sgs Thomson Microelectronics | A programmable divider circuit |
DE19843199A1 (de) * | 1998-09-15 | 2000-03-16 | Hans Gustat | Frequenzteiler |
US7173470B2 (en) * | 2005-03-11 | 2007-02-06 | Analog Devices, Inc. | Clock sources and methods with reduced clock jitter |
EP1900098B1 (de) * | 2005-06-30 | 2014-06-04 | Nytell Software LLC | Mehrphasen-frequenzteiler |
KR100970132B1 (ko) | 2008-09-11 | 2010-07-14 | 주식회사 파이칩스 | 인버터 구조를 갖는 주파수 분배기 |
KR101912971B1 (ko) * | 2011-05-26 | 2018-10-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 분주 회로 및 분주 회로를 이용한 반도체 장치 |
US11342927B1 (en) * | 2021-06-28 | 2022-05-24 | Qualcomm Incorporated | Ring oscillator based frequency divider |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4063114A (en) * | 1974-07-08 | 1977-12-13 | Kabushiki Kaisha Suwa Seikosha | Dynamic divider circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE757117R (fr) * | 1969-10-31 | 1971-03-16 | Centre Electron Horloger | Circuit diviseur de |
GB1373626A (en) * | 1970-11-27 | 1974-11-13 | Smiths Industries Ltd | Electrical dividing circuits |
US3973139A (en) * | 1973-05-23 | 1976-08-03 | Rca Corporation | Low power counting circuits |
CH583483A5 (de) * | 1975-09-17 | 1976-12-31 | Centre Electron Horloger |
-
1979
- 1979-12-29 JP JP17218179A patent/JPS5696532A/ja active Granted
-
1980
- 1980-12-23 GB GB8041133A patent/GB2066988B/en not_active Expired
- 1980-12-23 US US06/219,237 patent/US4389728A/en not_active Expired - Fee Related
- 1980-12-23 DE DE19803048661 patent/DE3048661A1/de active Granted
- 1980-12-29 CH CH962180A patent/CH647922GA3/de unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4063114A (en) * | 1974-07-08 | 1977-12-13 | Kabushiki Kaisha Suwa Seikosha | Dynamic divider circuit |
Also Published As
Publication number | Publication date |
---|---|
DE3048661C2 (de) | 1987-11-19 |
GB2066988B (en) | 1984-02-29 |
GB2066988A (en) | 1981-07-15 |
JPS6310612B2 (de) | 1988-03-08 |
US4389728A (en) | 1983-06-21 |
JPS5696532A (en) | 1981-08-04 |
CH647922GA3 (de) | 1985-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2109936C3 (de) | Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite | |
DE69333353T2 (de) | Spannungswandlerschaltung und mehrphasiger Taktgenerator | |
DE69413814T2 (de) | MOS Transistorschalter ohne Körpereffekt | |
DE3048661C2 (de) | ||
DE2616641B2 (de) | Schaltanordnung zur Spannungserhöhung | |
DE2556828C3 (de) | Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren | |
DE3307782A1 (de) | Schaltungsanordnung zur erzeugung von synchrontaktsignalen | |
DE2423675C3 (de) | Vorrichtung zur Steuerung eines kapazitiven elektro-optischen Anzeigeelementes | |
DE2343128C3 (de) | R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren | |
DE3723919A1 (de) | Vergleichsschaltung | |
DE2711426A1 (de) | Frequenzvervielfacher | |
DE2158127A1 (de) | Teilerschaltung | |
DE2140305B2 (de) | Statisches Schieberegister | |
DE2638638C2 (de) | Spannungsversorgungsschaltung für die Ansteuerschaltung einer Flüssigkristallanzeigevorrichtung | |
DE3237778A1 (de) | Dynamisches schieberegister | |
DE2141915C3 (de) | Transistor-Treiberschaltkreis | |
DE69128509T2 (de) | Zeitgeber | |
DE2311530A1 (de) | Generator zur erzeugung eines signalverlaufs | |
DE2851111C2 (de) | Zweidimensionale Analog-Speicheranordnung | |
DE2944034C2 (de) | Flip-Flop-Schaltung sowie damit ausgerüstete Frequenzteilerschaltung | |
DE68922506T2 (de) | Frequenzteilerschaltung. | |
DE2341822C3 (de) | Digitales Schieberegister | |
EP0303916A2 (de) | Taktstromversorgung | |
DE2629874C2 (de) | Treiberschaltung für eine elektrochromatische Anzeigeeinrichtung | |
DE3033867C2 (de) | Impulsfrequenzvervielfacher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING. |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |