DE2812908C2

DE2812908C2 -

Info

Publication number: DE2812908C2
Application number: DE2812908A
Authority: DE
Inventors: John Flackett Northampton Northamptonshire Gb Dickson
Original assignee: Plessey Overseas Ltd
Current assignee: Plessey Overseas Ltd
Priority date: 1977-03-25
Filing date: 1978-03-23
Publication date: 1987-10-22
Also published as: JPS6148190B2; DE2812908A1; GB1593863A; JPS53124947A; US4214174A

Description

Die Erfindung bezieht sich auf eine Spannungsvervielfacher schaltung gemäß dem Oberbegriff des Patentanspruchs 1.

In der DE-OS 26 39 554 ist eine derartige Spannungsver vielfacherschaltung beschrieben, die sich besonders gut für den Aufbau als Festkörperschaltung eignet und Vorteile gegenüber anderen ähnlichen Ausführungen von Spannungsvervielfacher schaltungen bietet. In der erwähnten Druckschrift ist ein als Festkörperschaltung ausgebildeter Spannungsverviel facher beschrieben, der sich für einen Aufbau in MOS- oder MNOS-Technologie eignet und bei dem anstelle einfacher Dioden von Transistoren Gebrauch gemacht wird, die als Dioden geschaltet sind. In der Gleichung (5) auf Seite 9 dieser Druck schrift ist angegeben, daß eine Spannungsvervielfachung eintritt, wenn gilt:

wobei f die Taktfrequenz, C der Taktkopplungskondensator, C _S die Streukapazität, V _Φ die Taktspannung und V _D die Diodendurchlaßspannung sind.

Für den Fall, daß als Diode geschaltete Transistoren verwendet werden, wird die Diodendurchlaßspannung V _D die Transistor schwellenspannung V _T, so daß die Gleichung (1) folgendermaßen umgeschrieben werden kann:

Durch Umordnen der Gleichung (2) ergibt sich, daß die Spannungsvervielfachung unter der folgenden Voraussetzung eintritt:

Eine genauere Lösung würde auch die Zunahme der Schwellenspannung V _T mit der Source-Substrat-Vorspannung berücksichtigen.

Aus der Gleichung (3) läßt sich jedoch trotzdem erkennen, daß gelten muß: V _Φ < V _T, damit die Spannungsvervielfachung eintritt. Typischerweise liegt die wirksame Transistor schwellenspannung V _T in der Größenordnung von 5 V, und es hat sich gezeigt, daß eine Taktspannung V _Φ von etwa 7-8 V erforderlich ist. Es gibt jedoch viele Anwendungsfälle, in denen eine maximale Betriebsspannung von beispielsweise 5 V erforderlich ist. Bei diesen Anwendungsfällen ist der Spannungsvervielfacher nach der oben erwähnten DE-OS 26 39 554 nicht funktionsfähig.

Der Erfindung liegt die Aufgabe zugrunde, eine Spannungsverviel facherschaltung der eingangs genannten Art zu schaffen, die bei der in vielen Anwendungsfällen zur Verfügung stehenden niedrigen Betriebsspannung von 5 V einwandfrei arbeitet.

Erfindungsgemäß wird diese Aufgabe mit den im Kennzeichen des Patentanspruchs 1 angegebenen Merkmalen gelöst.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigt:

Fig. 1 ein Schaltbild einer Spannungsvervielfacherschaltung, die die Grundlage der DE-OS 26 39 554 bildet, bei der als Diode geschaltete Transistoren angewendet sind,

Fig. 2 ein Schaltbild einer Spannungsvervielfacherschaltung nach der Erfindung, bei der Feldeffekttransistoren verwendet sind,

Fig. 3 ein Schaltbild einer Abschlußschaltung für die Spannungsvervielfacherschaltung von Fig. 2 und

Fig. 4 ein Schaltbild einer Spannungsvervielfacherschaltung nach der Erfindung, die den Schaltungen von Fig. 2 und Fig. 3 gleicht, jedoch von bipolaren Transistoren Gebrauch macht.

In Fig. 1 ist eine Spannungsvervielfacherschaltung darge stellt, wie sie in der DE-OS 26 39 554 beschrieben ist; bei dieser Schaltung werden Dioden in Form von Feldeffekttransistoren benützt, die als Diode geschaltet sind. Die Schaltung enthält vier Transistoren 1, 2, 3 und 4, deren Gate- und Source-Elektroden miteinander verbunden sind, so daß sie als Diode arbeiten; die als Diode geschalteten Transistoren 1, 2, 3 und 4 liegen in Serie zwischen einem Eingang 5 und einem Ausgang 6. Abwechselnde Verbindungspunkte zwischen benachbarten Transistoren 1, 2, 3 und 4 sind über Kapazitäten 7 mit einer von zwei Bezugstaktleitungen Φ 1 und Φ 2 verbunden, an denen gegenphasige Taktsignale anliegen. Die Wirkungsweise der Vervielfacherschaltung ist in der oben erwähnten Patentanmeldung ausführlich beschrieben. Wie dieser Beschreibung zu entnehmen ist, kann der Eingang 5 ein eigener Eingang sein, wie er in Fig. 1 dargestellt ist, oder er kann mit einer der Bezugstaktleitungen Φ 1 oder Φ 2 verbunden sein. Da die Transistoren 1, 2, 3 und 4 jeweils als Diode geschaltet sind, ist der an ihnen auftretende Spannungs abfall jeweils gleich der Schwellenspannung V _T; wie gezeigt worden ist, muß für das Eintreten der Spannungsvervielfachung die Schwellenspannung V _T kleiner als V _Φ sein, wenn V _Φ die an die Taktleitungen Φ 1 und Φ 2 angelegte Taktspannung ist. Typischerweise hat die Schwellenspannung V _T einen Wert in der Größenordnung von 5 V, so daß eine Taktspannung V _Φ von beispielsweise 7-8 V erforderlich ist.

Damit die Taktspannung, die für ein Arbeiten des Spannungs vervielfachers mit beispielsweise 5 V erforderlich ist, herabgesetzt werden kann, muß der wirksame Spannungsabfall an den Transistoren 1, 2, 3 und 4 erniedrigt werden; dies kann dadurch erreicht werden, daß sie als Transistoren, und nicht als Dioden betrieben werden, und daß die Tatsache ausgenutzt wird, daß eine fortschreitende Vergrößerung der Spannung zwischen dem Eingang 5 und dem Ausgang 6 auftritt. Es sollte daher möglich sein, die Gate-Elektrode jedes der Transistoren 1, 2, 3 und 4 mit einem Punkt zu verbinden, an dem eine höhere Spannung vorhanden ist, so daß sie weiter in den Durchlaßbereich geschaltet werden, was zu einer Reduzierung des an ihnen auftretenden Spannungs abfalls führt. Eine derart aufgebaute Schaltung ist in Fig. 2 dargestellt; diejenigen Bauelemente, die den Bauelementen der Schaltung von Fig. 1 entsprechen, sind mit den gleichen Bezugszeichen versehen worden. In dieser Schaltung sind die Transistoren 1, 2, 3 und 4 nicht als Dioden, sondern als Transistoren geschaltet, und die Gate-Elektrode jedes Transistors ist am Verbindungspunkt zwischen zwei benachbarten Transistoren angeschlossen, der näher beim Ausgang 5 liegt und somit eine höhere Spannung aufweist, als die Source- Elektrode, was bewirkt, daß dieser Transistor weiter in den Durchlaßbereich ausgesteuert wird. Die Verbindungspunkte zwischen benachbarten Transistoren 1, 2, 3 und 4 sind jedoch abwechselnd jeweils einer anderen Taktleitung Φ 1 und Φ 2 zugeordnet, so daß zwischen benachbarten Verbindungspunkten eine Phasendifferenz auftritt. Auf Grund dieser Tatsache muß die Gateelektrode eines Transistors an dem Verbindungs punkt zwischen zwei Transistoren angeschlossen werden, der der gleichen Taktspannung zugeordnet ist. Auf diese Weise zeigt sich, daß die Gate-Elektrode eines Transistors mit dem übernächsten Verbindungspunkt zwischen zwei Transistoren verbunden ist, wie die Schaltung von Fig. 2 zeigt, obgleich in der Theorie auch ein Anschluß am viertnächsten Verbindungs punkt, am sechstnächsten Verbindungspunkt usw. möglich ist. In der Schaltung von Fig. 2 ist also die Gate-Elektrode des Transistors 1 am Verbindungspunkt zwischen den Transistoren 2 und 3 angeschlossen, und die Gate-Elektrode des Transistors 2 ist am Verbindungspunkt zwischen den Transistoren 3 und 4 angeschlossen usw.

Bei einer solchen unter Bezugnahme auf Fig. 2 beschriebenen Schaltung zeigt sich, daß eine Selbstbegrenzung eintritt, da unabhängig von einer zunehmenden Taktspannung der wirksame Spannungsabfall an jedem der Transistoren 1, 2, 3 und 4 gleich der Hälfte der Schwellenspannung, d. h. V _T/2 ist. Bei einer Schaltung, bei der der Anschluß der Gate-Elektrode am jeweils viertnächsten Verbindungspunkt vorliegt, hat der Spannungsabfall an jedem Transistor jeweils den Wert V _T/4; Entsprechendes gilt für die weiteren möglichen Anschluß verbindungen.

Für die in Fig. 2 dargestellte Spannungsvervielfacherschaltung kann gezeigt werden, daß die Spannungsvervielfachung eintritt, wenn gilt: V _Φ < V _T/2; typischerweise ergibt eine Taktspannung von etwa 4-5 V befriedigende Ergebnisse.

Eine Schwierigkeit bei der in Fig. 2 dargestellten Spannungsverviel facherschaltung besteht darin, daß sie so abgeschlossen werden muß, daß die Gate-Elektrode des letzten der Transistoren 1, 2, 3 und 4 richtig angeschlossen werden kann. Dies kann wie in Fig. 3 ausgeführt werden, indem ein weiterer Transistor 8 verwendet wird, der in Serie zu den Transistoren 1, 2, 3 und 4 geschaltet ist und mit der passenden Taktleitung über eine Kapazität 7 verbunden ist, während jedoch die Gate- und Source- Elektroden dieses Transistors 8 miteinander verbunden sind, so daß er als Diode arbeitet.

Die Gate-Elektrode des letzten der Transistoren 1, 2, 3 und 4 also des Transistors 4, ist dann mit der Drain-Elektrode des Transistors 8 verbunden, die über eine Kapazität 7 auch mit der Taktleitung Φ 1 verbunden ist. Ein Ausgangs signal der Schaltung von Fig. 3 kann an der Drain-Elektrode des Transistors 8 abgenommen werden, doch wird es vorzugsweise vom Verbindungspunkt zwischen den Transistoren 4 und 8 über einen weiteren Transistor 9 abgenommen, dessen Source- und Gate-Elektroden miteinander verbunden sind, so daß er als eine Diode zur Bildung des Schaltungsausgangs 6 arbeitet.

Die bisher unter Bezugnahme auf die Fig. 2 und 3 betrachtete Spannungsvervielfacherschaltung ist mit Feldeffekttransistoren beschrieben worden, und sie kann vorteilhafterweise in Form einer Festkörperschaltung unter Anwendung der MOS- oder MNOS- Technologie ausgeführt werden. Die Schaltungen nach den Fig. 2 und 3 können jedoch auch unter Anwendung der Bipolar technologie ausgeführt werden; eine in dieser Form ausgeführte Schaltung ist in Fig. 4 dargestellt. Die Teile der Schaltung von Fig. 4, die Teilen der Schaltungen nach den Fig. 2 und 3 entsprechen, sind mit den gleichen Bezugszeichen versehen worden. Da diese Schaltung genau so wie die Schaltungen der Fig. 2 und 3 arbeitet, wird keine weitere Erläuterung für notwendig erachtet, abgesehen davon, daß darauf hingewiesen wird, daß der Spannungsabfall an jedem der in Serie geschalteten Transistoren, mit Ausnahme der Transistoren 8 und 9 der Wert V _BE/2 hat, wobei V _BE die übliche Basis-Emmitter- Spannung ist. In diesem Fall tritt die Spannungsvervielfachung ein, wenn gilt: V _Φ < V _BE/2.

Ein spezieller Anwendungsfall der unter Bezugnahme auf Fig. 2 beschriebenen Spannungsvervielfacherschaltung mit der Abschluß schaltung von Fig. 3 ist die Anwendung in Geräten zur automatischen Anrufwiederholung, die vorzugsweise in MNOS-Form aufgebaut sind und mit einer normalen Versorgungsspannung von etwa 5 V arbeiten müssen.

Claims

1. Spannungsvervielfacherschaltung mit mehreren zwischen einem Schaltungseingang und einem Schaltungsausgang in Serie geschalteten Transistoren, wobei jeweils deren Steuerelektrode, beispielsweise die Gate-Elektrode oder die Basis- Elektrode, den jeweiligen Transistor ständig in den Durchlaß zustand schaltet, sowie mit ersten und zweiten Eingangs leitungen, zwischen die eine Wechselspannungsdifferenz angelegt ist, wobei aufeinanderfolgende Verbindungspunkte zwischen benachbarten Transistoren über Kapazitäten abwechselnd an die erste und an die zweite Eingangsleitung angeschlossen sind, dadurch gekennzeichnet, a) daß die Steuerelektrode eines jeden Transistors (1-4) an einem Verbindungspunkt zwischen zwei benachbarten Transistoren angeschlossen ist, der dem Schaltungsausgang (6) näher als der eine Transistor liegt und der über eine der Kapazitäten (7) mit derjenigen Eingangs leitung ( Φ₁ oder Φ₂) verbunden ist, mit der auch der eingangs spannungsseitige Anschluß des einen Transistors verbunden ist, b) daß die mehreren Transistoren mit einer Diodenvorrichtung (8) abgeschlossen sind, wobei die Diodenvorrichtung aus einem als Diode geschalteten Transistor besteht und der Ausgang der Diodenvorrichtung über eine Kapazität (7) mit einer entsprechenden Eingangsleitung ( Φ₁) und auch mit der Steuer elektrode des letzten Transistors (4) verbunden ist.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Transistoren Feldeffekttransistoren sind.

3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Transistoren bipolare Transistoren sind.

4. Schaltung nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß eine weitere Diodenvorrichtung (9) vorgesehen ist, die zur Bildung des Schaltungsausgangs (6) mit dem letzten Transistor (4) verbunden ist.

5. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Schaltungseingang (5) mit der ersten ( Φ₁) oder der zweiten ( Φ₂) Eingangsleitung verbunden ist.

6. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an die beiden Eingangsleitungen ( Φ₁, Φ₂) jeweils eines von zwei gegenphasigen Taktsignalen angelegt ist.