DE2520835A1

DE2520835A1 - Schaltungsanordnung zur uebertragung von daten

Info

Publication number: DE2520835A1
Application number: DE19752520835
Authority: DE
Inventors: Georg Dipl Ing Dieter; Harald Franke
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1975-05-09
Filing date: 1975-05-09
Publication date: 1976-11-11
Also published as: US4035580A; CH610691A5; NO761430L; SE420144B; FR2310667B1; NO143443B; BE841581A; SE7605138L; ZA762703B; ATA322876A; AU497469B2; DE2520835C3; FR2310667A1; NO143443C; NL7604929A; GB1541063A; IT1078822B; DK205876A; AU1374176A; DE2520835B2

Description

Schaltungsanordnung zur übertragung'von Daten

Die Erfindung betrifft eine Schaltungsanordnung zur Übertragung von Daten mit einem sendeseitigen Multiplexer, der mehrere Eingänge und einen Ausgang besitzt, mit einem empfangsseitigen Multiplexer, der einen Eingang und mehrere Ausgänge besitzt und mit einem sendeseitigen und einem empfangsseitigen Taktgeber. Dabei ist der Ausgang des sendeseitigen Multiplexers über eine sendeseitige übertragungseinrichtung, über eine Übertragungsstrecke und über eine empfangsseitige Übertragungseinrichtung mit dem Eingang des empfangsseitigen Multiplexers verbunden und der sendeseitige und empfangsseitige Multiplexer sind Teile eines plesiochronen D atenüber tr a*- gungssystems.

Bei einer bekannten Datenübertragungsanlage ist sowohl auf der Sendeseite als auch auf der Emfpangsseite je ein autonomer zentraler Taktgeber vorgesehen, deren Taktsignal-Frequenzen sich geringfügig voneinander unterscheiden und nur wenig von einem vorgegebenen Sollwert abweichen. Dabei wird ein sendeseitiger Multiplexer mit Taktsignalen betrieben, die mit Hilfe des sendeseitigen zentralen Taktgebers abgeleitet werden und synchron dazu wird ein empfangsseitiger Multiplexer betrieben. An die Ausgänge des empfangsseitigen Multiplexers sind Pufferspeicher angeschlossen. Die Daten werden in die Pufferspeicher im Takte der sendeseitigen Taktsignale eingespeist und in Takte der empfangsseitigen Taktsignale weitergeleitet. Diese Betriebsweise wird als plesiochroner Betrieb bezeichnet. Trotz der geringfügig unterschiedlichen Taktfrequenzen ist eine einwandfreie Datenübertragung möglich, falls die Daten über die einzelnen Eingänge des sendeseitigen Multiplexers innerhalb eines vorgegebenen Bitrasters in synchroner Weise und mit Zwischenpausen zugeführt werden, wobei vorausgesetzt wird, daß die Kapazitäten der Pufferspeicher genügend groß sind, um die Geschwindigkeits-

VPA 75 E 2037 Wdb/Ram

609846/0587

unterschiede der Daten auf der Sendeseite und auf der Empfangsseite auszugleichen. Wenn die Kapazität der empfangsseitigen Pufferspeicher nicht ausreicht, dann ist damit zu rechnen, daß das sendeseitige Bitraster nicht mit dem empfangsseitigen Bitraster übereinstimmt, so daß gelegentlich ein "Bitschlupf¹¹ auftritt.

Der Erfindung liegt die Aufgabe zugrunde eine Schaltungsanordnung anzugeben, mittels der asynchron und pausenlos anfallende Daten bei plesiochronem Betrieb übertragen werden können, ohne daß ein Bitschlupf auftritt. Insbesondere liegt der Erfindung die Aufgabe zugrunde, bei plesiochronem Betrieb coderahmengebundene Daten oder Daten durch Binärwertwechsel zu übertragen, ohne daß ein Bitschlupf auftritt.

Erfindungsgemäß ist ein sendeseitiger Submultiplexer vorgesehen mit mehreren Eingängen, über dessen Ausgang Daten an einen der Eingänge des sendeseitigen Multiplexers übertragen werden und der mit Hilfe des sendeseitigen Taktgebers getaktet wird. Außerdem ist ein empfangsseitiger Submultiplexer vorgesehen, dessen Eingang Daten von einem der Ausgänge des empfangsseitigen Multiplexers zugeführt werden, der mehrere Ausgänge besitzt und dem ein Taktsignal zugeführt wird, das dem sendeseitigen Taktsignal gleicht, mit dem der sendeseitige Submultiplexer getaktet wird.

Die erfindungsgemäße Schaltungsanordnung zeichnet sich dadurch aus, daß sie bei plesiochronem Betrieb auch dann eine bitschlupffreie Datenübertragung gewährleistet, wenn sendeseitig asynchron auftretende Daten über die Eingänge eines Submultiplexers eingespeist und über die Ausgänge des empfangsseitigen Submultiplexers weitergegeben werden. Der erfindungsgemäßen Schaltungsanordnung kommt besondere Bedeutung zu, weil ein Bitschlupf im Bereich des empfangsseitigen Submultiplexers den Ausfall der Zeitmultiplexrahmensynchronisierung bewirken würde und vorübergehend alle Ausgangskanäle des empfangsseitigen Submultiplexers blockiert wären und eine Neueinphasung des Systems erforderlich wäre. Die erfindungsgemäße Schaltungsanordnung verhindert somit einen Bitschlupf und damit auch den Ausfall der Zeitmultiplexrahmensynchronisierung unter den angegebenen Voraussetzungen, so daß keine Neueinphasung erforderlich ist.

75 _E 2037 609846/0587

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Figuren 1 und 2 beschrieben, wobei in mehreren Figuren dargestellte gleiche Teile mit gleichen Bezugszeichen bezeichnet sind.

Es zeigen:

Fig. 1 ein Datenübertragungssystem, bei dem Daten über einen sendeseitigen Multiplexer und einen empfangsseitigen

Multiplexer übertragen werden und Fig. 2 eine Variante der empfangsseitigen Anlage des in Fig, 1 dargestellten Systems.

Das in Fig. 1 dargestellte System besteht sendeseitig aus dem Multiplexer M1, aus dem Subraultiplexer SM1, aus den Pufferspeichern Pl, ¹SfZt P3, aus dem Taktgeber TG1 und aus der sendeseitigen übertragungseinrichtung S. Empfangsseitig besteht das System aus der empfangsseitigen übertragungseinrichtung E, aus dem Multiplexer M5, dem Submultiplexer SM5, aus den Taktgebern TG5, TG6 und aus den Pufferspeichern P5, P6, P7.

Die Taktgeber TG1 und TG5 sind autonome Taktgeber, die mit geringfügig verschiedenen und geringfügig von einer Sollfrequenz abweichenden Grundfrequenzen betrieben werden. Im Taktgeber TG1 werden durch Frequenzteilung die Taktsignale T, Tl, T2, T3, T4 erzeugt und im Taktgeber TG5 werden in Abhängigkeit von der dort vorhandenen Grundfrequenz durch Frequenzteilung die Taktsignale T5 und T6 erzeugt. Das Taktsignal T1 und das entsprechende Taktsignal T5 haben nur geringfügig unterschiedliche Frequenzen·. In ähnlicher Weise unterscheiden sich die Taktsignale T2 und T6 nur geringfügig hinsichtlich ihrer Frequenzen. Hinsichtlich der Pufferspeicher P1, P2, P5, P6 wird somit ein plesiochroner Betrieb vorausgesetzt. Aus dem über die Übertragungsstrecke U übertragenen Zeitraultiplexsignal werden mit Hilfe des Taktgebers TG6 auf der Empfangsseite die sendeseitig erzeugten Taktsignale T, T1, T2, T3, T4 wiedergewonnen.

Die über die Kanäle K1 und K2 zugeführten Daten liegen in vorgegebenen Bitrastern, weshalb die Kanäle K1 und K2 als Synchronkanäle bezeichnet werden können. Die Taktsignale T1 bzw. T2 sind auf die entsprechenden Bitraster abgestimmt, so daß bei der Übernahme der synchronen Daten in die Pufferspeicher P1 bzw. P2 kein Bitechlupf VPA 75 E 2037 609846/0587

zu erwarten ist. über die Ausgänge der Pufferspeicher P1 bzw. P2 werden die Daten in den Multiplexer M1 übernommen und über die Übertragungseinrichtungen S, E dem empfangsseitigen Multiplexer M5 zugeführt, von dem aus sie im Takt der Signale T1 bzw. T2 in die Pufferspeicher P5 bzw. P6 eingespeichert und im Takt der Taktsignale T5 bzw. T6 aus diesen Pufferspeichern ausgespeichert und über die Kanäle K5 bzw. K6 abgegeben werden. Bei diesem plesiochronen Betrieb wird außerdem vorausgesetzt, daß die über die Kanäle K1 bzw. K2 zugeführten Daten nicht pausenlos, sondern mit Zwischenpausen an die Pufferspeicher P1 bzw. P2 abgegeben werden und außerdem wird vorausgesetzt,daß die Kapazitäten der Pufferspeicher P5 bzw. P6 genügend groß sind, um die Bitrasterunterschiede auszugleichen, die durch die unterschiedlichen Taktfrequenzen der Signale T1 und T5 einerseits bzw. T2 und T6 andererseits auftreten können. Zwecks einfacherer Darstellung sind in Fig. 1 nur zwei Synchronkanäle K1, K2 und K5, K6 dargestellt, wogegen in der Praxis im allgemeinen eine wesentlich größere Anzahl derartiger Kanäle vorgesehen sind.

Bisher wurde anhand der Fig. 1 die übertragung synchroner Daten beschrieben, wobei zusätzlich vorausgesetzt wurde, daß diese in vorgegebenen Bitrastern auftretenden Daten mit Zwischenpausen angeliefert und über die Übertragungsstrecke U übertragen werden. Um auch asynchron auftretende Daten übertragen zu können, sind die beiden Submultiplexer SM1 und SM5 vorgesehen. Es wird somit angenommen, daß über die Kanäle K4 Daten zugeführt werden, die nicht in vorgegebenen Bitrastern liegen und die daher als asynchron bezeichnet werden. Beispielsweise kann es sich um Daten handeln, die nur durch ihre Binärwertwechsel übertragen werden, wobei es völlig gleichgültig ist, zu welchen Zeitpunkten diese Binärwertwechsel auftreten. Es kann sich auch um cpderahmengebundene Daten handeln mit Startschritten, mit Informationsschritten und mit Stopschritten, wobei wieder angenommen wird, daß die einzelnen Startschritte die Informationsschritte und insbesondere die Stopschritte nicht in einem vorgegebenen Bitrahmen liegen. Mit Hilfe des Submultiplexers SM1 und mit Hilfe nicht dargestellter Pufferspeicher werden die über die Kanäle K4 zugeführten asynchron auftretenden Daten in das Taktsystem des Taktgebers TG1 übernommen, weil der Submultiplexer SM1 mit dem Taktsignal T betrieben wird, über den Ausgang 75 ε 2037 609846/0587

:>52083b

des Submultiplexers fcMI wereen synchrone Daten abgegeben, so daß der Kanal K3 ähnlich wie dia Kanäle K1 und K2 als Synchronkanal bezeichnet werden kann. Bei Einspeisung der Daten über den Kanal K3 über den Pufferspeicher P3 in den Multiplexer M1 ist daher kein Bitschlupf zu erwarten. Die über die Kanäle K4 zugeführten Daten werden somit über die Übertragungsstrecke U zum Ausgang c des Multiplexers M5 übertragen. Obwohl am Ausgang c, ähnlich wie an den Ausgängen a und b, synchrone Daten anfallen _t gilt für die über den Ausgang c abgegebenen Daten nun nicht mehr die Voraussetzung, daß die Daten mit Zwischenpausen anfallen. Es ist vielmehr vorauszusetzen, daß über den Ausgang c im Rahmen des vom Submultiplexer SM'1 abgegebenen Multiplexsignals pausenlos abgegeben werden, so daß eine Anpassung an verschiedene Bitraster nicht mehr nur durch Verwendung von Pufferspeichern durchführbar ist, wie es im Fall der Pufferspeicher P5 und P6 geschehen ist. Zur Vermeidung eines Bitschlupfes ist in diesem Falle der pausenlos übertragenen Daten der Submultiplexer SM5 vorgesehen, über dessen Ausgänge die Daten an die Kanäle K8 abgegeben werden, die den Kanälen K4 entsprechen. Dabei werden die über den Ausgang c des Multiplexers M5 abgegebenen Daten mit dem Takt T3 in den Pufferspeicher P7 eingespeist und im Gegensatz zur Taktung der Pufferspeicher P5 und P6 mit dem gleichen Takt T3 an den Eingang des Submultiplexers SM5 abgegeben. Während über die Kanäle K5 und K6 Daten im Takt von Taktsignalen T5 und T6 abgegeben werden, die mit dem Taktgeber TG5 erzeugt werden, werden über den Kanal K7 Daten abgegeben im Takt des Taktsignals T3, das dem sendeseitig mit dem Taktgeber TG1 erzeugten Taktsignal T3 gleicht. Auch der Submultiplexer SM5 wird nicht mit einem Taktsignal des Taktgenerators TG5 getaktet, sondern mit dem Taktsignal T des sendeseitigen Taktgenerators TG1, mit dem auch der Submultiplexer SM1 getaktet wird, über die Kanäle K8 werden ähnlich wie über die entsprechenden Kanäle K4 asynchron auftretende Daten, abgegeben. Unter Verwendung der Submultiplexer SM1, SMS und mit dem Pufferspeicher P7 und durch die spezielle Taktung dieses Pufferspeichers P7 und des Submultiplexers SM5 ist es somit möglich, unter Verwendung einer plesiochron betriebenen Synchron-Datenübertragungsanlage - bestehend aus den beiden Multiplexern M1, M5, aus den Übertragungseinrichtungen S, E und aus den Taktgebern TG1, TG5 - asyn-

VPA 75 E 2037 6 0 9 8 4 6/0587

chron und pausenlos auftretende Daten zu übertragen, ohne daß Bitschlupf zu befürchten ist.

Die über die Kanäle K1, K2, K4 zugeführten Daten können über eine nicht dargestellte Vermittlungsaniage übertragen werden. In ähnlicher Weise können über die Kanäle K5, K6, K8 Daten an eine nicht
dargestellte Vermittlungsanlage zugeführt werden.

Fig. 2 zeigt eine Variante der in Fig. 1 empfangsseitig dargestellten Anlage. Gemäß Fig. 2 ist der Ausgang c des Multiplexers M5 direkt mit dem Eingang des Submultiplexers SM5 verbunden, so daß der in Fig. 1 dargestellte Pufferspeicher P7 nicht verwendet wird. Der Submultiplexer SM5 wird aber, wie im Fall der Fig. 1, nicht mit
einem Taktsignal des. Taktgebers TG5 sondern mit dem Taktsignal T
getaktet, mit dem auch der Submultiplexer SM1 getaktet wird.

3 Patentansprüche
2 Figuren

609846/0 5 87

VPA 75 E 2037

Claims

- η - Patentansprüche

(1J Schaltung zur übertragung von Daten mit einem sendeseitigen Multiplexer, der mehrere Eingänge und einen Ausgang besitzt, mit einem empfangsseitigen Multiplexer, der einen Eingang und mehrere Ausgänge besitzt, mit einem sendeseitigen und einem empfangsseitigen Taktgeber, wobei der Ausgang des sendeseitigen Multiplexers und eine sendeseitige Übertragungseinrichtung über eine Übertragungsstrecke und über eine empfangsseitige übertragungseinrichtung mit dem Eingang des empfangsseitigen Multiplexers verbunden ist uii der sendeseitige und der empfangs se it ige Multiplexer Teile «ines plesiochronen Datenübertragungssystems sind, dadurch gekennzeichnet, daß ein sendeseitiger Submultiplexer (SMi) vorgesehen ist, mit mehreren Eingängen, über dessen Ausgang Daten an einen der Eingänge des sendeseitigen Multiplexers (M1) übertragen werden und der mit Hilfe des sendeseitigen Taktgebers (TG1) getaktet wird, daß ein empfangsseitiger Submultiplexer (SMS) vorgesehen ist, dessen Eingang Daten von einem der Ausgänge des empfangsseitigen Multiplexers (M5) zugeführt werden, der mehrere Ausgänge besitzt und dem ein Taktsignal (T) zugeführt wird, das dem sendeseitigen Taktsignal (T) gleicht, mit dem der sendeseitige Submultiplexer. (SM1) getaktet wird.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die empfangsseitige übertragungseinrichtung (E) das Taktsignal (T) erzeugt, das jenem Taktsignal (T) gleicht, mit dem der sendeseitige Submultiplexer (SM1) getaktet wird.
3. Schaltungsanordnung nach Anspruch 1, dadurch ge kennzeichnet, daß eine sendeseitige und/oder erapfangs- eeitige Vermittlungseinriphtung vorgesehen ist, die ihre Daten über B«sndeseitige Kanäle (K1, K2, K4) an den sendeseitigen Multiplexer (M1) abgibt und/oder die über empfangsseitige Kanäle (K5, K6, K8) Daten erhält/ die über die übertragungsstrecke (U) und über den ^empfangsseitigen Multiplexer (M5) übertragen wurden.

VPA 75 E 2037 609846/0587

Leerseite