DE2412962B2

DE2412962B2 - Verfahren zur zeitmultiplex-uebertragung von daten

Info

Publication number: DE2412962B2
Application number: DE19742412962
Authority: DE
Inventors: Hans Heinrich Dr. 8000 München; Dieter Karl Georg Dipl.-Ing. 8191 Königsdorf; Reisinger Konrad Dipl.-Ing. 8011 Zorneding Voss
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1974-03-18
Filing date: 1974-03-18
Publication date: 1976-02-26
Also published as: DE2412962A1; SE7502712L; DK107775A; US3985961A; ZA75597B; IT1034220B; AU7772875A; BE826803A; FR2265228A1; LU72061A1; NO750839L; NL7503216A; JPS50128409A

Description

Die Erfindung bezieht sich auf ein Verfahren zur Zeitmultiplexübertragung von Daten, die über eine sendeseitige Multiplexeinrichtung, über eine Übertragungseinrichtung und über eine empfangsseitige Multiplexeinrichtung zu mehreren Datenendgeräten übertragen werden. Dabei gibt die sendeseitige Multiplexeinrichtung ein sendeseitiges Multiplexsignal ab, das in einem Bitrahmen und Zeitmultiplexrahmen Synchronisierbits und Informationsbits enthält und im Bittakt der sendeseitigen Multiplexeinrichtung betrieben wird. Dabei unterscheidet sich der Bittakt der Übertragungseinrichtung im allgemeinen geringfügig von dem Bittakt der sendeseitigen Multiplexeinrichtung und auch vom Bittakt der empfangsseitigen Multiplexeinrichtung.

Der Erfindung liegt die Aufgabe zugrunde, den Gleichlauf der sendeseitigen Multiplexeinrichtung und der empfangsseitigen Multiplexeinrichtung niii der Übertragungseinrichtung mit möglichst geringem technischen Aufwand zu gewährleisten.

Das erfindungsgemäße Verfahren ist dadurch gekennzeichnet, daß das sendeseitige Multiplexsignal außer den Synchronisierbits und den Informationsbits eine vorgegebene gleichbleibende Anzahl von Leerbits, mindestens jedoch ein Leerbit enthält, daß die Übertragungseinrichtung mit Hilfe eines sendeseitigen Multiplexer-Stopfers aus dem sendeseitigen Multiplexsignal durch Umphasung ein übertragenes Multiplexsignal erzeugt, dessen Bitraster dem Bittakt der Übertragungseinrichtung angepaßt ist und dessen Zeitmultiplexrahmen außer den übernommenen Synchronisierbits und Informationsbits eine variable Anzahl von Leerbits enthält, daß im Bereich der empfangsseitigen Multiplexeinrichtung mit Hilfe eines empfangsseiti-

;en Multiplexer-Stopfers aus dem übertragenen Multijlexsignal ein empfangsseitiges Multiplexsignal gewon_ien wird, das dem empfangsseitigen Bitrahmen mgepaßt ist und dessen Zeitmultiplexrahmen außer den ibernommenen Synchronisierbits und Informationsbits ;ine konstante Anzahl von Leerbits enthält.

Das erfindungsgemäße Verfahren zeichnet sich jadurch aus, daß der angestrebte Gleichlauf der Multiplexeinrichtungen mit der Übertragungseinrichtung einerseits mit geringem technischem Aufwand und andererseits auch dann erzielbar ist, wenn sich die Bittakte im Bereich der Multiplexeinrichtungen u.id der Übertragungseinrichtung kurzzeitig erheblich unterscheiden.

Zur rationellen Erzeugung des übertragenen Multiplexsignals ist es zweckmäßig, daß mit dem sendeseitigen Multiplexsignal unter Verwendung eines ersten Schieberegisters und eines ersten Decodierers ein erstes Steuersignal abgeleitet wird, das die Zeitpunkte kennzeichnet, zu denen die Synchronisierbits des sendeseitigen Multiplexsignals im ersten Schieberegister gespeichert sind. Dabei wird ein rechteckförmiges Phasenlagensignal erzeugt, dessen Impulse den Bittakt des Zeitmultiplexrahmens im Bereich der Übertragungseinrichtung charakterisieren und dessen Phasenlage in Abhängigkeit von der Phasenlage des ersten Steuersignals festgelegt wird. Unter Verwendung des Phasenlagensignals und des sendeseitigen Multiplexsignals wird durch Umphasung das übertragene Multiplexsignal erzeugt. -,o

Um die Phasenlage des übertragenen Multiplexsignals an die Phasenlage des sendeseitigen Multiplexsignals anzunähern, ist es zweckmäßig, daß das sendeseitige Multiplexsignal einer ersten Kippstufe zugeführt wird, die mit einem Taktsignal eines Taktgenerators im Bereich der Übertragungseinrichtung getaktet wird. Dabei ist der Ausgang der ersten Kippstufe an den Eingang des Schieberegisters angeschlossen und das vom ersten Schieberegister abgegebene Signal wird einer zweiten Kippstufe zugeführt, die mit dem Phasenlagensignal getaktet wird. Der Ausgang der zweiten Kippstufe ist an eine dritte Kippstufe angeschlossen, die mit einem weiteren Taktsignal des Taktgenerators im Bereich der Übertragungseinrichtung getaktet wird und die das zu übertragende Multiplexsignal erzeugt.

Um auf rationelle Weise im Bereich der empfangsseitigen Multiplexeinrichtung ein empfangsseitiges Multiplexsignal zu erzeugen, das eine konstante Anzahl von Leerbits enthält, ist es zweckmäßig, daß das übertragene Multiplexsignal einem zweiten Schieberegister zugeführt wird, dessen Stufen an einen zweiten Decodierer angeschlossen sind und der ein zweites Steuersignal abgibt, das den Zeitpunkt kennzeichnet, zu dem die Synchronisierbits des übertragenen Multiplexsignals im zweiten Schieberegister gespeichert sind. Dabei werden die Impulse des Taktsignals als Zählimpulse einem Zähler zugeführt, der mit dem zweiten Steuersignal zurückgestellt wird und der Zählerstandssignale abgibt, die die Anzahl der Bits des übertragenen Multiplexsignals pro Zeitmultiplexrahmen signalisieren. Dabei wird das empfangsseitige Taktsignal einem Frequenzteiler zugeführt, dessen Frequenzteilungsverhältnis in Abhängigkeit von den Zählerstandssignalen verringert bzw. nicht verändert bzw. vergrößert wird, wenn die ^f\s jeweilige Anzahl der Leerbits des übertragenen Multiplexsignals kleiner bzw. gleich bzw. größer als die konstante Anzahl der Leerbits des sendeseitigen Multiplexsignals ist

Beispielsweise kam; das über die Übertragungsstrekke übertragene Signal failweisc: entweder kein Leerbit oder ein einziges Leerbit oder zwei Leerbits enthalten.

Um den Gleichlauf der sendeseitigen Multiplexeinrichtung und der Übertragungseinrichtung herzustellen, ist es zweckmäßig, die Dauer des Zeitmultiplexrahmens sendeseilig zu ändern, nachdem die zu übertragenden Daten von der sendeseitigen Multiplexeinrichtung abgegeben sind und bevor die Daten der Übertragungseinrichtung zugeführt werden.

Um den Gleichlauf der Übertragungseinrichtung und der empfangsseitigen Multiplexeinrichtung herzustellen, ist es zweckmäßig, die Dauer des Zeitmultiplexrahmens empfangsseitig zu ändern, nachdem das in die Übertragungsstrecke eingespeiste Signal empfangen ist und bevor die Daten an die empfangsseitige Multiplexeinrichtung weitergeleitet werden.

Im folgenden werden Ausführungsbeispiele der Erfindung an Hand der F i g. 1 bis 7 beschrieben, wobei in mehreren Figuren dargestellte gleiche Gegenstände durch gleiche Bezugszeichen gekennzeichnet sind. Es zeigt

F i g. 1 ein Blockschaltbild eines Datenübertragungssystems,

Fig.2 ein Blockschaltbild eines sendeseitigen Multiplexerstopfers,

Fig.3 Signale, die beim Betrieb der sendeseitigen Einrichtungen auftreten,

Fig. 4 ein Blockschaltbild eines empfangsseitig angeordneten Multiplexerstopfers,

F i g. 5, 6 und 7 Signale, die beim Betrieb der empfangsseitigen Einrichtungen auftreten.

Fig. 1 zeigt die Datenquellen DQ\, DQ2, DQ3, beispielsweise Fernschreibteilnehmer, Fernschreibvermittlungen, Lochstreifenabtaster, Lochkartenabtaster. Zwecks einfacher Darstellung sind nur drei Datenquellen eingezeichnet, wogegen in der Praxis hunderte derartiger Datenquellen vorgesehen sein können. Die sendeseitige Multiplexeinrichtung besteht aus den Kanaleinheiten KSi, KS2, KS3, aus dem Multiplexer M, der Synchronisiereinrichtung SSY, aus dem sendeseitigen Multiplexerstopfer SMS und aus dem Taktgenerator GS. Die Daten der Datenquellen werden in den Kanaleinheiten zwischengespeichert, bevor eine Einphasung der einzelnen Bits vorgenommen wird. Der Multiplexer M verbindet zeitlich nacheinander die Ausgänge der Kanaleinheiten mit der sendeseitigen Synchronisiereinrichtung SSY. Wenn beispielsweise 240 Datenquellen und entsprechende Kanaleinheiten vorgesehen sind, kann die Zeitmultiplexrahmen-Einphasung derart vorgenommen werden, daß pro Zeitmultiplexrahmen einmal eine leitende Verbindung einer Kanaleinheit mit der Synchronisiereinrichtung SSY hergestellt und dabei je ein Bit übertragen wird.

Das Ausgangssignal des Multiplexerstopfers SMS wird der Übertragungseinrichtung SU zugeführt und anschließend über die Übertragungssirecke ST an die empfangsseitige Übertragungseinrichtung EU übertragen. Als Übertragungseinrichtungen Sfund EU werden an sich bekannte Übertragungseinrichtungen vorausgesetzt, auf die nicht näher eingegangen wird. Der Ausgang der empfangsseitigen Übertragungseinrichtung EU'isi an die empfangsseitige Multiplexeinrichtung angeschlossen, bestehend aus dem empfangsseitigen Multiplexerstopfer EMS, aus der empfangsseitigen Synchronisiereinrichtung ESY, aus dem Taktgenerator GE, aus dem Demultiplexer DM und aus den

empfangsseitigen Kanaleinheiten KEi, KE2, KE3. Es sind ebensoviele empfangsseitige Kanaleinheiten KEi bis KE3 als sendeseitige Kanaleinheiten KSi bis KS3 vorgesehen. Die empfangsseitigen Kanaleinheiten KEi bis KE3 bewirken wieder eine Zwischenspeicherung der Daten, bevor sie an die entsprechenden Datensenken DSi bzw. DS2 bzw. DS3 weitergeleitet werden. Als Datensenken können beispielsweise Fernschreibteilnehmer, Fernschreibvermittlungen, Lochstreifenstanzer oder Lochkartenstanzer vorgesehen sein.

F i g. 2 zeigt ausführlicher den auch in F i g. 1 schematisch dargestellten Multiplexerstopfer SMS, bestehend aus den Kippstufen Ki, K 2, K 3, aus dem Schieberegister SRi, aus der Logikschaltung LOGi, aus dem Frequenzteiler FTi und aus dem Frequenzvervielfacher PLL i. Die Kippstufen K 1, K 2, K 3 haben je zwei Eingänge a und b und je einen Ausgang c. Sie können je zwei stabile Zustände einnehmen. Während der Dauer des 0- bzw. 1-Zustandes geben sie über den Ausgang c ein 0- bzw. 1-Signal ab. Ein Übergang vom 0-Zustand in den 1-Zustand erfolgt mit einem 1-Signal am Eingang a bei positiver Flanke des über den Eingang b zugeführten Signals. Ein Übergang vom !-Zustand in den 0-Zustand erfolgt bei einem 0-Signal am Eingang a bei ebenfalls positiver Flanke des am Eingang b anliegenden Signals.

Im folgenden wird die Wirkungsweise des in F i g. 2 dargestellten Multiplexerstopfers SMS an Hand der in Fig.3 dargestellten Signale erläutert. Die Abszissenrichtung bezieht sich auf die Zeit t. In F i g. 3 ist oben das Signal A dargestellt, das dem Multiplexerstopfer SMS eingangs zugeführt wird. Während der Dauer eines ersten Multiplexrahmens MR i besteht das Signal A aus den Synchronisierbits SBi 1011, ferner aus den Informationsbits IBi 0100 und aus dem Leerbit LBO. Zwecks einfacherer Darstellung wurden nur relativ wenige Synchronisierbits und Informationsbits dargestellt. Anschließend an den ersten Multiplexrahmen ist teilweise auch der zweite Multiplexrahmen MR 2 dargestellt mit den Synchronisierbits SB 2 und einigen Informationsbits IB2. Die meisten der in Fig.3 dargestellten Signale haben die gleichen Bezugszeichen wie die Einrichtungen, von denen sie abgegeben werden. Beispielsweise ist das vom Taktgenerator GS abgegebene Signal ebenfalls mit den Bezugszeichen GS bezeichnet. Im Frequenzvervielfacher PLL i wird aus dem Signal GS das Signal PLL 1 erzeugt, dessen Impulsfolgefrequenz beispielsweise 32mal größer sein kann als die Impulsfolgefrequenz des Signals GS. Das Signal PLL 1 dient zur Taktung der Kippstufe K 1, von deren Ausgang das Signal K 1 abgegeben wird, das dem Signal A gleicht, aber diesem gegenüber geringfügig phasenverschoben ist.

Das Ausgangssignal der Kippstufe K1 wird dem Schieberegister SR i zugeführt, das ebensoviele Speicherzellen enthält, als Synchronisierbits vorgesehen sind. Die Synchronisierbits werden somit in den Zellen des Schieberegisters SR 1 gespeichert und parallel in die Logikschaltung LOGl eingegeben, die laufend überprüft, ob ein vorgegebenes Synchronisierwort, im vorliegenden Fall das Wort 1011, vorliegt oder nicht. Falls dieses Wort vorliegt, wird über den Ausgang der Logikschaltung LOG 1 das mit gleichen Bezugszeichen bezeichnete Signal LOG 1 = 1 abgegeben.

Der Frequenzteiler FTl besitzt einen Rücksetzeingang a, einen Eingang b und einen Ausgang c Die Impulse des Signals PLL 1 werden dem Eingang b zugeführt Der Frequenzteiler FTi ist derart eingestellt.

daß das über seinen Ausgang c abgegebene Signal FT \ eine positive Impulsflanke aufweist, die in der Mitte de: Signals LOG i — 1 liegt. Dabei wird das Signa LOG i = 1 derart erzeugt, daß die Mitte dieses Signal! LOG 1 = 1 mit der Mitte des Synchronisierbits koinzi diert, das zum Zeitpunkt 14 beginnt.

Das Signal FTl dient als Taktsignal für die Kippstuft K 2, dessen Eingang a außerdem mit der letzten Zelle des Schieberegisters SR 1 verbunden ist, so daß da: Signal ß zugeführt wird. Das Signal Sgleicht dem Signa A, ist diesem gegenüber jedoch um eine konstant« Dauer verschoben. Obwohl vorausgesetzt wird, daß da! Bitraster des Signals A unabhängig ist vom Bitraster dei Signale FTi und K 2, gleicht das Signal K 2 ab den Zeitpunkt t6 bis zum Zeitpunkt ί 16 dem Signal A al dem Zeitpunkt t i bis zum Zeitpunkt 110, d. h. bis zun Enue des letzten Bits der Inforrnationsbits IB i.

Hinsichtlich des Leerbits LB müssen sich die Signale A und K 2 keineswegs gleichen, weil auf Grund dei Synchronisierbits SB 2 neuerdings ein Signal LOG 1 = 1 ausgegeben und der Frequenzteiler FTi erneu zurückgesetzt wird. Hinsichtlich des Signals K 2 wurde angenommen, daß sich nach dem Zeitpunkt 116 keine Phasenverschiebung des Signals FTl ergeben hat Unter dieser Voraussetzung besteht das Signal K 2 au; den Synchronisierbits SSl, den Informationsbits IBi dem Leerbit Löund den anschließenden Synchronisier bitsSß2.

Im allgemeinen wird sich nach dem Zeitpunkt t H eine Phasenverschiebung des Signals FTI ergeben, se daß sich auch die Phasenlage des Signals K 2 verschiebt Im Fall des Signals K 2/1 wurde angenommen, daß siel an Stelle des Leerbits LB eine Pause ergibt, die zurr Zeitpunkt 116 beginnt und zum Zeitpunkt 117 endet. Ir diesem Fall endet das letzte Informationsbit wieder zurr Zeitpunkt 116, daran anschließend ergibt sich eine kurze Pause und ab dem Zeitpunkt ί 17 beginnen die Synchronisierbits SB2. Im Falle des Signals K2I\ wurde angenommen, daß an Stelle des Leerbits LB ein< Pause entsteht, die zum Zeitpunkt 116 beginnt und zun Zeitpunkt 118 endet Die Informationsbits IB 1 reicher somit wieder bis zum Zeitpunkt 116, dann ergibt sich di< etwas längere Pause und ab dem Zeitpunkt / Ii beginnen die Synchronisierbits SB 2.

Der Kippstufe K 3 wird das Signal GSaIs Taktsigna zugeführt, so daß die Impulsflanken des über der Ausgang der Kippstufe K 3 abgegebenen Signals K': mit den Impulsen des Signals GS koinzidieren. Den Signal K 2 entspricht das Signal K 3, bei dem auf di< Informationsbits /ßi.das Leerbit LB und anschließenc die Synchronisierbits SB 2 folgen. Das Signal K 3/ entspricht dem Signal K 2/1, bei dem anschließend ai die Informationsbits Bi unmittelbar ohne Pause die Synchronisierbits SB 2 folgen. Das Signal K 3I\ entspricht dem Signal K 2/2, bei dem anschließend al die Synchronisierbits IB1 zwei Leerbits LB und dam die Synchronisierbits SB 2 folgen. In allen Fällen sind di< Signale K 3, K 3/1 und K 3/2 an das Bitraster des Signal GS angepaßt Der Multiplexerstopfer SMS erfüllt somi die Aufgabe in Abhängigkeit vom Signal A, das auf da; Bitraster der sendeseitigen Multiplexeinrichtung festge legt ist, eines der Signale K 3 oder ΑΓ3/1 oder K 3/2 zi erzeugen, die auf das Bitraster des Generators GS um der Übertragungseinrichtung SL/festgelegt sind.

Unter Verwendung der Übertragungseinrichtungei SU und EU wird das Signal K 3 über die Übertragungs strecke ST übertragen und auf der Empfangsseite den empfangsseitigen Multiplexerstopfer EMS zugeführt

24

I*

12

der in Fig. 4 ausführlicher dargestellt ist. Fig. 5 und 6 zeigen einige Signale, die beim Betrieb des Multiplexerstopfers EMS entstehen.

Das Signal K 3 oder gegebenenfalls auch die Varianten dieses Signals K3/1 oder K3/2 weiden dem in Fig.4 dargestellten Schieberegister SR2 zugeführt, das ebensoviele Speicherzellen enthält als Synchronisierbits vorgesehen sind. Die Synchronisierbits werden in den Zellen des Schieberegisters gespeichert und parallel in die Logikschaltung LOG 2 eingegeben, die laufend überprüft, ob das vorgegebene Synchronisierwort, im folgenden Fall das Wort 1011 vorliegt oder nicht. Falls dieses Wort vorliegt, wird über den Ausgang der Logikschaltung LOG 2 das mit gleichen Bezugszeichen bezeichnete Signal LOG 2 = 1 abgegeben.

Der Zähler Z1 besitzt einen Rücksetzeingang a, einen Zähleingang b und die Ausgänge c. d, e. f, g. Mit dem Signal LOG2=1, das dem Eingang a zugeführt wird, wird der Zählerstand des Zählers Z2 zurückgesetzt. Im Anschluß daran zählt er die Anzahl der über den Eingang b zugeführten Impulse des Signals CEund gibt über die Ausgänge e bis g Binärsignale ab, die den jeweiligen Zählerstand kennzeichnen. Im vorliegenden Fall sind zwecks einfacherer Darstellung nur fünf Ausgänge e bis ^eingezeichnet. Jeder dieser Ausgänge c bis g ist an je eine Zelle des Pufferspeichers PS angeschlossen und mit dem Sign?.l LOG2=1 wird der jeweilige Zählerstand in den Pufferspeicher PS übernommen. Unter Verwendung des Zählers Zl wird die Dauer des Multiplexrahmens, und zwar beginnend ab dem Ende der Synchronisierbits SB 1 zum Zeitpunkt f 19 bis zum Ende der Synchronisierbits SB 2 zum Zeitpunkt <20 ermittelt. Beispielsweise können während dieser Dauer / 19-f 20 insgesamt 256 Impulse des Signals GEgezählt werden, wenn das Signal K 3, wie in F i g. 5 oben dargestellt, ein einziges Leerbit LB enthält. Enthält das Signal K 3 jedoch kein Leerbit LBbzw. zwei Leerbits LB, dann würde sich unter den angegebenen Voraussetzungen ein Zählerstand von 255 bzw. von 257 ergeben. Die in dem Pufferspeicher PS gespeicherten Zählerstände kennzeichnen somit die Dauer der Multiplexrahmen und signalisieren das Fehlen bzw. die Anwesenheit eines Leerbits LB bzw. die Anwesenheit zweier Leerbits LB.

Der Decodierer DC decodiert nur drei Zählerstände und kennzeichnet diese Zählerstände mit den Signalen DCl, DC2, DC3. Wenn beispielsweise der Zählerstand 256 vorliegt, dann werden die Signale DCl=O. DC2=1, DC3 = 0 abgegeben und damit wird signalisiert, daß der Zeitmultiplexrahmen mit einem Leerbit LB seine normale Länge hat. Mit den Signalen DCl = I, DC2 = 0, DC3 = 0 bzw. DCl=O, DC2 = 0, DC3 = 1 wird signalisiert, daß der Zählerstand 255 bzw. der Zählerstand 257 vorliegt.

F i g. 6 zeigt einige Signale in einem gegenüber der F i g. 5 geänderten Zeitmaßstab. Insbesondere sind die einzelnen Impulse des Signals LOG2 in Fig.6 wesentlich kürzer als in F i g. 5 dargestellt. Es wird angenommen, daß ab dem Zeitpunkt t 19 bis zum Zeitpunkt 121 Zeitmultiplexrahmen mit einem einzigen Leerbit vorliegen, was durch die Signale DCl, DC 2, DC3 signalisiert wird. Zum Zeitpunkt f22 wird ein Zeitmultiplexrahmen mit zwei Leerbits festgestellt und über das Gatter G 1 das Signal DC3= 1 einerseits dem Zähler Z 2 und andererseits der Kippstufe K 4 zugeführt. Es wird angenommen, daß die Kippstufe K 4 bis zum Zeitpunkt r22 während der Dauer ihres Ruhezustandes das Signal K 4 = 0 abgibt. Mit dem Signal DC3 = 1 wird die Kippstufe K 4 in ihren Arbeitszustand versetzt, in dem sie das Signal K4=1 abgibt. Dem Zähler Z2 werden die Impulse des Signals LOG 2 laufend als Zählimpulse zugeführt. Zum Zeitpunkt / 22 erhält der Zähler Z2 das Signal DC3 = 1 und er beginnt zu zählen und gibt bei einem einstellbaren Zählerstand ein Signal an die Kippstufe K 4 ab. Beispielsweise wird angenommen, daß der Zähler Z2 beim Zählerstand 32 ein Signal an die Kippstufe K 4

ίο abgibt und diese Kippstufe K 4 in ihren Ruhezustand .•urückversetzt (Zeitpunkt t 23).

Der Speicher SP besteht aus drei Speicherzellen, in denen er diejenigen Signale DCl, DC2, DC3 einspeichert, die zu den Zeitpunkten i22 und ί 23 vorliegen. Diese Zeitpunkte /22 und i23 werden durch die Impulsflanken des Signals K 4 fixiert. Zum Zeitpunkt ί 22 wird somit das Signal DC3=1 gespeichert und bis zum Zeitpunkt <23 als Signal 5P3=1 abgegeben. In ähnlicher Weise wird zum Zeitpunkt f 23 das Signal

zo DC2= \ gespeichert und als Signal SP2 ab dem Ze^;'punkt (24 abgegeben. Dieses Signal SP2 wird erst dann geändert, wenn entweder das Signal DC1 = 1 oder das Signal DC3= 1 auftritt. Es wurde angenommen, daß zum Zeitpunkt f 25 das Signal DCl = 1 auftritt, so daß zu diesem Zeitpunkt wieder der Arbeitszustand der Kippstufe K 4 eingeleitet und zum Zeitpunkt 126 unter Verwendung des Zählers Z2 wieder der Ruhezustand hergestellt wird. Ab dem Zeitpunkt f 25 bis zum Zeitpunkt f 26 wird das Signal SPl = I abgegeben und damit wird signalisiert, daß ein Zeitmultiplexrahmen kein Leerbit einhielt.

Die Signale SPl bzw. SP2 bzw. SP3 signalisieren somit während der Dauer von 32 Zeitmultiplexrahmen, daß ein vorhergehender Zeitmultiplexrahmen kein Leerbit hatte bzw. ein Leerbit hatte bzw. zwei Leerbits hatte.

Der Frequenzvervielfacher PLL2 erzeugt aus dem Signal CEein Signal PLL 2, dessen Impulsfolgefrequenz ein Vielfaches der Impulsfolgefrequenz des Signals GE ist. Beispielsweise können sich die lmpulsfolgefrequcnzen der Signale GEund PLL 2 wie 1 : 32 verhalten. Das Signal PLL 2 wird dem Frequenzteiler FT2 zugeführt, dessen Teilungsverhältnis in Abhängigkeit von den Signalen SPl, SP2, SP3 gesteuert wird und der über seinen Ausgang das Signal FT2 abgibt, das im Normalfall dem Signal GE gleicht. Mit den Signalen SPl = I, SP2 = 0, SP3 = 0 bzw. SPl=O, SP2=1, SP3 = 0bzw. SPl=O, SP2 = 0,SP3 = l wird unter den gegebenen Voraussetzungen mit dem Frequenzteiler FT2 ein Teilungsverhältnis von 31 :1 bzw. 32 :1 bzw. 33 :1 eingestellt. Bei den Teilungsverhältnissen 33 :1 bzw. 31 :1 unterscheidet sich das über den Ausgang des Frequenzteilers abgegebene Signal vom Signal FT2. Diese abgeänderten Signale können jedoch bei dem in F i g. 5 angewandten Maßstab nicht dargestellt werden Bei einem Teilungsverhältnis von 31:1 bzw. von 33 :1 wird jedoch die Periodendauer des Signals FT verkürz¹ bzw. verlängert gegenüber dem in F i g. 5 dargestellter Signal FT2 und auf diese Weise wird erreicht, daß da:

über den Ausgang der Kippstufe K 5 abgegebene Signa in jedem der drei Fälle genau ein Leerbit enthält.

Die Kippstufen K 11 bzw. K 12 bzw. K 13 Speichen die ihnen zugeführten Signale SPl bzw. SP2 bzw. SP. je für die Dauer eines Zeitmultiplexrahmens, so daß siel die dargestellten Signale /CIl bzw. /C 12 bzw. Ki ergeben. Die letzte Speicherzelle des Schieberegister SR 2 ist mit dem Schieberegister SR 3 verbundei dessen Speicherzellen zeitlich nacheinander die einze

609 509/3!

nen Bits des Signals K 3 speichern. Unter Verwenduni» der Gatter C 11, G 12, G 13, G 2 wird nur jeweils eines der in den Zellen des Schieberegisters SR 3 gespeicherten Signale der Kippstufe K 5 zugeführt, die in gleicher Weise wie die Kippstufen Ki bis K 3 arbeiten. Wenn das Signal SPi-\ vorliegt, das anzeigt, daß der Zeitmultiplexrahmen zu kurz ist und kein Leerbit enthält, dann wird unter Verwendung des Gatters G 11 das Signal der Speicherzelle edes Schieberegisters SR 1 abgenommen. Wenn das Signal 5P3=1 vorliegt, das anzeigt, daß der Zeitmultiplexrahmen zu lang ist und zwei Leerbits enthält, dann wird unter Verwendung des Gatters C13 die Zelle a des Schieberegisters SR 3 eingeschaltet und wenn das Signal 5P2= 1 vorliegt und der Zeitmultiplexrahmen die ordnungsgemäße Länge mit einem einzigen Leerbit hat, dann wird unter Verwendung des Gatters C12 die Zelle b des Schieberegisters SR 3 eingeschaltet. Das von der Kippstufe AC 5 abgegebene Signal gleicht in allen drei Fällen dem in Fig. 7 dargestellten Signal K 3. Es hat somit eine einzige Leerstelle LB und zeichnet sich dadurch aus, daß bei Übertragung dieses Signals K 3 über weitere Übertragungsstrecken bereits ein Signal mit einem einzigen Leerbit vorliegt. Eine Umformung eines Signals ohne Leerbit in ein Signal mit einem Leerbit ist somit nicht mehr erforderlich.

Fig. 7 zeigt einige Signale, an Hand derer die Umschaltzeitpunkte genauer ersichtlich sind. Die Signale K 3 bzw. K 3/1 bzw. K 3/2 beziehen sich wieder auf die Fälle mit einem Leerbit LB bzw. mit fehlendem Leerbit bzw. mit zwei Leerbits LB. Im Falle des Signals K3 werden die Signale /ClI=O (/C 11/0), /C 12= 1 (K 12/1), K 13 = 0 (K 13/0) erzeugt. Im Falle des Signals K 3/1 werden die Signale K 11/1, K 12/1, K 13/1 erzeugt und im Falle des Signals K 3/2 werden die Signale Ki 1/2, K Uli, K 13/2 erzeugt.

Solange dem empfangsseitigen Multiplexerstopfer EMS das Signal K 3 zugeführt wird, besteht kein Anlaß dieses Bitraster zu ändern. In diesem Fall ist beim Frequenzteiler FT2 das Teilungsverhältnis 32 : 1 eingestellt und das vom Frequenzteiler FT2 abgegebene Signal hat das gleiche Bitraster wie das Signal K 3. Unter dieser Voraussetzung wird von Zelle b des Schieberegisters SR 3 das Signal K 3 über die Gatter C12, Gl an den Eingang a der Kippstufe K5 abgegeben und mit dem Signal des Frequenzteilers FT2 wird eine Einphasung vorgenommen, die jedoch in diesem Normalfall keine Änderung des Bitrasters nach sich zieht. Über den Ausgang cder Kippstufe K 5 wird das in F i g. 7 unten dargestellte Signal K 5 abgegeben.

Falls das Signal K 3/1 vorliegt, muß das Bitraster des Signals FT2 geändert werden, um ein Leerbit im Anschluß an die Informationsbits einzufügen. Dazu wira

ίο zu dem in Fig.6 und 7 eingezeichneten Zeitpunkt f 25 mit dem Signal K 12/1 =0 das Gatter G 12 gesperrt und die leitende Verbindung der Zelle ödes Schieberegisters SR3 zum Gatter G 2 unterbunden. Gleichzeitig wird zum Zeitpunkt 125 mit dem Signal K 11/1 = 1 das Gatter CIl geöffnet und es wird dadurch eine leitende Verbindung der Zelle a des Schieberegisters SR 3 mit dem Gatter G 2 hergestellt. Ab dem Zeitpunkt 125 wird aber auch das Teilerverhältnis 31 : 1 des Frequenzteilers FT2 eingestellt, so daß das Signal K 5 bis zum Zeitpunkl <27, während der Dauer von 32 Zeitmultiplexrahmen mit verkürzten Bitrasterabständen ausgegeben wird Dabei wird pro Zeitmultiplexrahmen ein einziges Mal eine relative Verschiebung von 1/32 der Dauer eines Bits vorgenommen. Auf diese Weise verschieben sich die beiden Bitraster des Signals K 3/1 und des Signals FT2 gegeneinander. Bevor ein Bit von Zelle a des Schieberegisters SR 3 zweimal ausgegeben wird, wird nach der Dauer von 32 Zeitmultiplexrahmen unter Verwendung des Signals K 12 und des Gatters G 12 aul die Zelle b des Schieberegisters SR 3 zurückgeschaltet Damit ist wieder der zuerst behandelte Normalfal gegeben.

Falls das Signal K 3/2 vorliegt, muß ebenfalls dr.; Bitraster des vom Frequenzteiler FT2 abgegebener Signals geändert werden, um eines der beiden Leerbit! LB des Signals K 3/2 zu unterdrücken. Dazu wird untei Verwendung des Signals K 13 und des Gatters C 1; während der Dauer von 32 Zeitmultiplexrahmen auf di< Zelle c des Schieberegisters SR 3 umgeschaltet Während dieser Dauer wird das von der Kippstufe Kt abgegebene Signal K 5 mit verlängerten Bitrasterab ständen abgegeben und im Anschluß daran wird wiedei auf die Zelle ödes Schieberegisters SR3 umgeschaltet womit wieder der Normalfall eingeleitet wird.

Hierzu 5 Blatt Zeichnungen

9 fiift

Claims

Patentansprüche:

1. Verfahren zur Zeitmultiplex-Übertragung von Daten, die über eine sendeseitige Multiplexeinrichtung, über eine Übertragungseinrichtung und über eine empfangsseitige Multipiexeinriduung an mehrere Datenendgeräte übertragen werden, wobei die sendeseitige Multiplexeinrichtung ein sendeseitiges Multiplexsignal abgibt, das in einem Bitrahmen und Zeitmukiplexrahmen Synchronisierbits und Informationsbits enthält und im Bittakt der sendeseitigen Multiplexeinrichtung betrieben wird, wobei sich der Bittakt der Übertragungseinrichtung im allgemeinen geringfügig vom Bittakt der sendeseitigen Multiplexeinrichtung und vom Bittakt der empfangsseitigen Multiplexeinrichtung unterscheidet, dadurch gekennzeichnet, daC das sendeseitige Multiplexsignal (A) außer den Synchronisierbits (SB) una den Informationsbits (IB) eine vcrgegebene, gleichbleibende Anzahl von Leerbits (LR), mindestens jedoch ein Leerbit enthält, daß die Übertragungseinrichtung (GS, SMS, SU, ST, EU GE) mit Hilfe eines sendeseitigen Multiplexer-Stopfers (SMS) aus dem sendeseitigen Multiplexsignal (A) durch Umphasung ein übertragenes Multiplexsignal (K 3) erzeugt, dessen Bitraster dem Bittakt (FTi) der Übertragungseinrichtung angepaßt ist und dessen Zeitmultiplexrahmen außer den übernommenen Synchronisierbits (Sfl^und Informationsbits (IB) eine variable Anzahl von Leerbits (LB) enthält, daß im Bereich der empfangsseitigen Multiplexeinrichtung (EMS, ESY, DM) mit Hilfe eines empfangsseitigen Multiplexer-Stopfers (EMS) aus dem übertragenen Multiplexsignal (K 3) ein empfangsseitiges Multiplexsignal (K 5) gewonnen wird, das dem empfangsseitigen Bitrahmen (FT2) angepaßt ist und dessen Zeitmultiplexrahmen außer den übernommenen Synchronisierbits (SB) und Informationsbits (IB) eine konstante Anzahl von Leerbits (LB)enthäh (F i g. 1 bis 3).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mit dem sendeseitigen Multiplexsignal (A) unter Verwendung eines ersten Schieberegisters (SR 1) und eines ersten Decodierers (LOGi) ein erstes Steuersignal (LOG 1) abgeleitet wird, das die Zeitpunkte kennzeichnet, zu denen die Synchronisierbits (SB) des sendeseitigen Multiplexsignals (A) im ersten Schieberegister (SR I) gespeichert sind, daß ein rechteckförmiges Phasenlagensignal (FTi) erzeugt wird, dessen Impulse den Bittakt der Übertragungseinrichtung signalisieren und dessen Phasenlage in Abhängigkeit von der Phasenlage des ersten Steuersignals (LOG i) festgelegt wird und daß unter Verwendung des Phasenlagensignals (FTi) und des sendeseitigen Multiplexsignals (A) durch Umphasung das übertragene Multiplexsignal (K 3) erzeugt wird (^P i g. 2,3).

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das sendeseitige Multiplexsignal (A) einer ersten Kippstufe (K i) zugeführt wird, die mit einem Taktsignal eines Taktgenerators (GS) im Bereich der Übertragungseinrichtung getaktet wird, daß der Ausgang der ersten Kippstufe (K 1) an den Eingang des ersten Schieberegisters (SRi) angeschlossen ist, daß das vom ersten Schieberegister (SR i) abgegebene Signal feiner zweiten Kippstufe (K 2) zugeführt wird, die mit dem Phasenlagensienal (FTi) getaktet wird, und daß der Ausgang der zweiten Kippstufe (K 2) an eine dritte Kippstufe (K 3) angeschlossen ist, die mit einem weiteren Taktsignal des Taktgenerators (GS) der Übertragungseinrichtung getaktet wird und die das übertragene Multiplexsignal (K 3) erzeugt (F 1 g. 2,4).

4 Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß das übertragene Muitiplexsignal (K 3) einem zweiten Schieberegister (SR 2) zugeführt wird, dessen Stufen an einen zweiten Decodierer (LOG 2) angeschlossen sind und der ein zweites Steuersignal (LOG 2) abgibt, das den Zeitpunkt kennzeichnet, zu dem die Synchronisierbits des übertragenen Multiplexsignals (K 3) im zweiten Schieberegister (SR 2) gespeichert sind, daß die Impulse des Taktsignals als Zählimpulse einem Zähler (Zi) zugeführt werden, der mit dem zweiten Steuersignal (LOG 2) rückgeführt wird und der Zählerstandssignale CDCl, DC2, DC3) abgibt, die die Anzahl der Bits des übertragenen Multiplexsignals (K 3) pro Zeitmultiplexrahmen signalisieren, daß ein empfangsseitig erzeugtes Taktsignal (PLL 2) einem Frequenzteiler (FT2) zugeführt ist, dessen Frequenzteilungsverhältnis in Abhängigkeit von den Zählerstandssignalen (DCl, DC2, DC3 bzw. 5Pl, SP2, SP3) verringert bzw. nicht verändert bzw. vergrößert wird, wenn die jeweilige Anzahl der Leerbits des übertragenen Multiplexsignals (K 3) kleiner bzw. gleich bzw. größer als die konstante Anzahl der Leerbits des sendeseitigen Multiplexsignals (A) ist (F i g. 4 bis 7).