DE2249725C3 - Serielle Schnittstelle für Datenein- und -ausgabegeräte - Google Patents
Serielle Schnittstelle für Datenein- und -ausgabegeräteInfo
- Publication number
- DE2249725C3 DE2249725C3 DE19722249725 DE2249725A DE2249725C3 DE 2249725 C3 DE2249725 C3 DE 2249725C3 DE 19722249725 DE19722249725 DE 19722249725 DE 2249725 A DE2249725 A DE 2249725A DE 2249725 C3 DE2249725 C3 DE 2249725C3
- Authority
- DE
- Germany
- Prior art keywords
- data
- flop
- flip
- clocks
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Description
Die Erfindung bezieht sich auf eine einen Modulator und einen Demodulator enthaltende serielle Schnittstelle
für Datenein- und -ausgabegeräte mit getakteter, vorzugsweise biockweiser Datenübertragung, bei der
die Verbindung zu den Geräten mit Befehlszeichen aufgebaut und ihr Zustand an eine Steuereinheit
zürückgemeldet wird.
Es hat sich gezeigt, daß es insbesondere die Anzahl der Leitungen ist, die die Anschlußkosten einer
Schnittstelle stark beeinflußt, Dabei fallen bei kurzen
Verbindungen die reinen Kabelkosten nicht einmal Stark ins Gewicht Entscheidend ist, daß jede Leitung
über eine Steckverbindung angeschlossen und sowohl im Gerät als auch in der Steuereinheit geeignete
ί Schaltkreise zur Leitungsanpassung vorhanden sein müssen. Stecker einschließlich der Anschlußkosten sind
teuer, reparaturanfällig und mit lohnintensiver Arbeit verbunden; die Schaltkreise müssen auf entsprechenden
Printplatten untergebracht werden (Adapterkarten,
in Verteilerkarten), an die die Anschlußleitunfe-sn der
Schnittstelle führen.
Man war bestrebt, diese Nachteile der parallelen
Schnittstelle, die in der umständlichen konstruktiven Realisierbarkeit liegen, zu vermeiden, z. B. durch die
H serielle Datenübertragung, möglichst über eine einzige
Leitung.
Ein bekanntes serielles Übertragungsverfahren arbeitet synchron und basiert entweder auf dem ISO-7-Bit-Code
oder auf codetransparenter Datenübertragung.
Codetransparenz ist auch eine der wesentlichen Eigenschaften, die von einer seriellen Schnittstelle für
Ein-Ausgabegeräte gefordert werden. Das Grundproblem
jeder codetransparenten Übertragung, nämlich das Erkennen des Textendes durch ein nicht im
2ϊ Codevorrat vorhandenes Zeichen, was ein Widerspruch
in sich selbst ist, kann jedoch beispielsweise nur durch das Einfügen von einzelnen Bits in den Datenstrom
erzielt werden, so dsß eine Datenquelle, die ausschließlich einen isochronen Bitstrom liefern kann, nicht
in unmittelbar an eine solche Übertragungsstrecke angeschlossen
werden kann. Derartige Datenquellen können jedoch typische Ein-Ausgabegeräte sein, z. B. Magnetbandkassette,
Plattenspeicher, elektrostatischer Drukker, dynamischer Umlaufspeicher als Gerätepuffer.
)"> Die synchrone Datenübertragung ist außerdem an
eine festgelegte Transferrate gebunden und- kann sich nicht an einen vom Ein-Ausgabegerät geforderten Takt
anpassen. Ein anderes bekanntes Verfahren, das sich wenigstens an den Eigentakt der Datenquelle anpassen
•w kann, ist die asynchrone Datenübertragung.
Da bei diesen Verfahren zwischen den einzelnen Datenzeichen stets Steuerinformationen übertragen
werden müssen, ist ein isochroner Datenverkehr nur zeichenweise möglich, und zwar mit höherer Transfer-
« rate, als für die Übertragung der Daten nötig wäre.
Die geforderte Übertragungsrate bei den heute angebotenen Ein-Ausgabegeräten, insbesondere bei
Plattenspeichern selbst einfacher Ausführung, steigt jedoch weiter an. Daher muß für eine leistungsfähige
1M) serielle Schnittstelie gefordert werden, daß sie die
Leistungsfähigkeit der Übertragungsstrecke voll ausnutzt, also die Datenübertragung ohne Redundanz
ausführt
Aufgabe der Erfindung ist es daher, eine leistungsfähi-
r> ge serielle Schnittstelle zu schaffen, mit der die Datenübertragung ohne Redundanz erfolgen und die
Übertragungsrate auch vom Eigentakt der Datensenke bestimmt werden kann.
Diese Aufgabe löst die Erfindung dadurch, daß bei
w) getrennten Daten- und Taktleitungen Schrittpaare aus
jeweils gerader und ungerader Parität der Signale auf den beiden Leitungen gebildet werden, indem der Takt
mit den Daten derart moduliert ist, daß das Signal auf
der Taktleitung bei ungerader Parität dem invertierten
b"» Datensignal entspricht Und bei gerader Parität gleich
dem Datensignal ist und daß aus einer Folge von Signalen ausschließlich gerader Paritäten eine die
Datenblöcke umrahmende Signalfolge abgeleitet ist, die
im Demodulator von den Daten getrennt wird.
Abgesehen von dem verhältnismäßig geringen Aufwand und der größeren Flexibilität hinsichtlich der
Geräteanschlüsse Hegt ein besonderer Vorteil in der Codetransparenz der Daten, die ohne jede Einschrän- '·
kung ist, wenn die Bitanzahl des Datenstromes geradzahlig und die Geschwindigkeitstransparenz bis
zur maximalen Übertragungsrate voll gegeben ist Ferner kann die Taktung sowohl von der Steuereinheit
bei Geräten nhne Eigentakt als auch von den ι»
angeschlossenen oder angewählten Geräten mit dem Eigentakt des Gerätes ermöglicht werden. Die Daten
werden seriell, aber in der Ursprungsform übertragen und bei der Modulation wird der Datencode nicht
verändert ι ί
Die Zeichnung stellt ein Ausführungsbeispiel dar. Es zeigt
Fig. 1 eine Kanalkonfiguration zwischen einer Steuereinheit und angeschlossenen Geräten,
Fig.2a-d ein Impulsschema zur Erläuterung des in
Modulatormechanismus,
F i g. 3 ein Blockschaltbild einer Übertragungseinrichtung,
F i g. 4 und 5 Impulsdiagramme,
F i g. 6 ein Blockschaltbild eines Modulators, -'ϊ
F i g. 7 ein Blockschaltbild eines Demodulators,
Fig.8 ein Diagramm für ein Prozedurbeispiel zur
Abfrage von Geräten,
Fig.9 ein Diagramm für ein Prozedurbeispiel zur
Befehlsausgabe. sn
Nach F i g. 1 läßt sich mit der seriellen Schnittstelle Cs eine Kanalkonfiguration realisieren, wobei bis zu 16
Ein-Ausgabegeräte y\ ie, über einen Adapter AD der
Steuereinheit X angeschlossen werden können. Es handelt sich um ein BUS-Leitungssyslem. Ein Stern-Sy-
<"> stern läßt sich als Subsystem des BUS-Systems
auffassen, nämlich als Anschluß eines einzigen Gerätes Y. Das Schnittstellenkabel K, welches ein handelsübliches
Telefonkabel sein kann, wird in der dargestellten Weise von Gerät y, zu Gerät yi usw. verlegt. Die jeweils 4u
freien Steckverbindungen St der letzten Geräte dieser Kette werden mit Steckern versehen., die Leitungs-Abschlußwiderstände
enthalten.
In der Steuereinheit X wird am Eingang von geeigneten Adaptern /!Deine parallele Schnittstelle Cp r>
zur Verfügung gestellt. Diese Schnittstelle bildet praktisch Hen Anschluß des Speiche. -s in der Steuereinheit
X. Sie ist definiert nach den Anforderungen, die sich innerhalb von Steuereinheiten oder Flechnern ergeben.
Auf der Schnittstelle Cs wird vorzugsweise blockweise ><i
Datenübertragung abg .'wickelt Die: Verbindung zu
einem Gerät Vi... wird mit Befehlszeichen auf- und abgebaut die Geräte melden ihren Status an die
Steuereinheit X zurück. Ein Übertragungsfehler bewirkt im allgemeinen die Wiederholung des zuvor übertrage- r>
nen Datenblocks.
Die Forderung der Geschwindigkeitstranspareiiz, d. h. einer beliebigen Übertragungsrate bis zum
Maximalwert, läßt sich nur in einem getakteten Übertragungssystem in einfacher Weise verwirklichen, wi
Für den Modulationsmechanismus zeigen F i g. 2a-d Impulsdiagramme auf zwei Leitungen, der Datenleitung
D und der Taktleitung T, die beispielsweise von A^nach
yführen.
Wenn sich an den Übergangszeitplinkten des Taktes ei
der logische Zustand der Daten ändert, kann die Information über den Beginn eines neuen Taktschrittes
aus den Daten entnommen werdeiti. Der Takt wird
daher entsprechend F i g. 2b moduliert Unte.r Beibehaltung
der ursprünglichen Datencodierung entstehen sehr einfache Kriterien für die Taktrückgewinnung aus den
beiden Signalen auf den Leitungen D und T, und zwar Schrittpaare, die abwechselnd ungerade (U) und gerade
(G) Parität der Signale beider Leitungen aufweisen.
Bei der Modulation wird sehr einfach verfahren: Der Datenstrom wird in Schrittpaare aufgeteilt, die dann in
das L/-G-Muster umgewandelt werden. Dabei gibt es 22=4 verschiedene Schrittpaare (2-Bit-Elemente), wie
F i g. 2c zeigt Der Takt Tentsteht im Abschnitt t/durch Invertieren des Datensignals, im Abschnitt G ist er
gleich dem Datensignal.
Bei dieser Modulationsart treten die Abschnitte G niemals unmittelbar nacheinander auf. Diese Folge kann
jedoch benutzt werden, um eine Information zu übertragen, die unabhängig von jedem beliebigen
Datencode, z. B. das Ende eines transparenten Datenstromes kennzeichnet (F i g. 2d). Diese* so erzeugte
Signal wird mit Rahmen bezeichnet
Ein Blockschaltbild der Übertragungseinrichtung ist in Fig.3 dargestellt Für jede ÜL·. rtragungsrichtung
steht ein Übertragungsweg zur Verfügung, der aus einem Modulator MOD, 2 Leitungstreibern LTi, 172,
einer Übertragungsleitung (BUS), 2 Leitungsempfängern LVu LVi und einem Demodulator DÄMbesteht
F i g. i zeigt das Impulsdiagramm an den Eingängen des Modulatorb und den Ausgängen des Demodulators.
Der Modulator MOD liefert Rahmenbits an die Übertragungsleitungen DFX (DFY) und TFX (TFY),
solange der Rahmentakt auf FT1 an seinem Eingang
anliegt, der Demodulator DEM erzeugt daraus wieder den Rahmentakt FT2. Sobald der Modulator MOD
Daten und Datentakt an den Anschlüssen von DTi und D\ erhält, erzeugt er entsprechend £/-G-Schrittpaare
auf den entsprechenden Leitungen, die im Demodulator in die ursprünglichen Signale (DTi und Di) zurückgewandelt
werden.
Im einzelnen zeigt F i g. 5 ein Impulsdiagramm für den Übertragungsmechanismus, während detaiiiiertere
Schaltpläne für den Modulator und Demodulator in den F i g. 6 und 7 angegeben sind.
Uer Modulator besteht im wesentlichen aus den logischen Schaltungen L\ und Li, sowie den Kippstufen
Fi und Fi, denen die Daten auf D\, die Datentakte auf
DT\ und die Rahmentakte auf FTi zugeleitet werden und von denen auf der Leitung ©die verknüpften Signale in
der Form
DT, ■ D1 + DT: ■ D1
und auf Leitung©die verknüpften Signale in der Form
F(E- FT, +E- FTi)
abgeleitet werden, die über die Gatter G\ bis Gt in
entsprechend ungewandelter Form abgegeben werden. Die Kippstufe F2 speichert den Signalzustand des
letzten Bits eines üatenabschnittes, gesteuert durch den
0— 1 -Übergang des ersten Rahmentaktes FTi.
Der Demodulator besteht aus den logischen Schaltungen L] und Li. an die Kippstufen Fi bzw. Ft
angeschlossen sind. Ferner ist noch eine Kippstufe B2
vorgesehen. Die Signalbezeichnungen in F i g. 5 sind den Leitungen in den Fig.3, 6, 7 zugeordnet. Irrt einzelnen
werden von den logischen Schaltungen Lj, L·, auf deii
Leitungen ©bis ©Signalverknüpfungen von der Form
©= DF- TF-jDF- TF
©= DF- TF+ DF- TF
©= DF- TF+ DF- TF
® = DT2 (B2-DF- TFJrB1 ■ DF ■ TF)
©« B1 · BF- TF+lh - W- TF
©« B1 · BF- TF+lh - W- TF
abgeleitet.
In Fig.5 werden drei Abschnitte gezeigt, in denen '>
Daten übertragen werden. Diese Abschnitte sind in Rahmen-Abüchnitten eingerahmt
Jeder Datenabschnitt endet entweder mit der Codierung 0/0 oder 1/1 auf den Übertragungsleitungen
DFX/TFX. Dementsprechend niuß der darauffolgende ι»
Rahmenabschnitt mit der Codierung 1/1 oder 0/0 beginnen. In Abhängigkeit vom Ausgangssignal der
bistabilen Kippstufe B1 (F i g. 7), deren Stellung von der
letzten Datenbitcodierung abhängt, muß der Demodulator den Rahmentakt entsprechend rückgewinnen. Das ir>
Signal auf FT1 wird, wie in F i g. 5 angedeutet, entweder
aus der Codierung 0/0 oder l/l auf Leitung DFX/TFX erzeugt. Οίε Stellung der bistabilen Kippstufe B^ bleib!
bis zum nächsten Datenabschnitt erhalten und bestimmt die richtige Phasenlage von den Signalen auf FT1 zu 2«
denen auf DT2.
Der zuletzt in Fig.5 dargestellte Datenabschnitt weicht von dieser Regel ab. Hier wurde angenommen,
daß die bistabile Kippstufe B1 in der falschen Stellung
steht, entweder aufgrund einer Störung oder weil das 2r>
entsprechende Gerät erst im Rahmenabschnitt vor dem letzten Datenabschnitt eingeschaltet wurde und es
deshalb keine Kenntnis von der Vorgeschichte auf den Leitungen DFX, TFX haben kann. Es ist jedoch
ersichtlich, daß das erste D^'-Signal synchronisierend i"
wirkt und sofort die richtige Phasenlage herstellt (siehe Fig-7).
Die vom Demodulator gelieferten Taktsignale werden in einer Tiefpaßschaltung verzögert (ca. '/2
Zeichenlänge). Auf diese Weise werden Verzerrungen η und Laufzeitunterschiede zwischen den Signalen auf
den Leitungen D und T, die beispielsweise durch unterschiedliche Schaltzeiten der Leitungstreiber und
Leitungsempfänger auftreten, unterdrückt Außerdem werden empfangene Störsignale weitgehend unter- ·«·
drückt Die verzögerten Taktsignale liegen mit ihren Flanken in der Mitte des Datensignals auf DF (X, Y).
Das Datensignal auf DF(X, Y) wird von einer bistabilen Schaltung L5 übernommen, die abwechselnd mit den
Taktflanken der Signale auf DT1 und DT1 aktiviert wird. *s
An ihrem Ausgang wird auf diese Weise das Signal DZ erzeugt.
Bei diesem Verfahren ist die Übertragung von Daten fehlerfrei, wenn die Paritätsverhältnisse der Signale auf
den beiden Leiiungen entsprechend dem Datentakt w
regelmäßig wechseln. Eine Störung dieser Regelmäßigkeit beispielsweise durch zu große Laufzeitunterschiede
der beiden Signale, führt entweder dazu, daß im Demodulator innerhalb eines Datenabschnittes Rahmentakte
FT1 rückgewonnen werden, worauf die «
Übertragung sofort abgebrochen werden kann, oder aber dazu, daß Datentakte DTausgelassen werden.
Da am Empfangsort im allgemeinen ein modulo-n-Zähler
die Anzahl der übertragenen Bits zählt steht dieser Zähler am Ende der Übertragung nicht in der mi
NuIIage, wenn Datentakte ausgelassen werden, wodurch
ein Übertragungsfehler erkannt werden kann.
Aus F i g. 3 und 7 ist ersichtlich, daß jedes Gerät das an der Schnittstelle Cs betrieben wird, mit der
Modulator- und Demodulatorschaltung ausgerüstet ist *■>
Die jeweilige Schnitt-Adapter-Schaltung AD kann in den einzelnen Geräten unterschiedlich aufgebaut sein.
Sie wird z. B. bei seriell arbeitenden Geräten anders aufgebaut sein als bei parallel organisierten.
In Fig.8 ist eine mögliche Routine der Übertragungsprozedur
für die Abfrage eines Gerätes dargestellt. Ifi diesem Beispiel ist der Ablauf angegeben, der
bei den Befehlen IPS (Primärzustandsabfrage), ISS (Sekundärzustandsabfrage), XR (selektives Rückstellen),
ED (Ende der Blockübertragung mit positiver Bestätigung) und SU (Ende der Blockübertragung mit
negativer Bestätigung) entsteht Diese Befehle haben keine Datenübertragung zur Folge. Sie werden vom
ausgewählten oder selektierten Gerät mit dem primären Gerätezustand beantwortet. An Vereinbarungen ist
hier getroffen worden, daß ein Befehlszeichen in den 8-Daten-Bit kodiert ist, die unmittelbar auf das letzte
Rahmen-Bit folgen, und zwar so, daß die ersten 4 Bits nach dem letzten Rahmenbit die Geräteadresse, die Bits
5 bis 8 den Befehlscode enthalten, während ein Zustand ίί; den S DstsR-Sii kodiert ist ilie unmittelbar au^ dac
letzte Rahmen-Bit folgen.
Aus Fig.8 ist ersichtlich, daß die Steuereinheit X,
sofern sie betriebsbereit ist entweder Rahmen- oder Datenbits sendet, und zwar mit der maximalen
Übertragungsrate des Kanals. Ruhe auf den Leitungen von X für eine längere Zeit (z.B.
> 100ms) bedeutet, daß X nicht betriebsbereit ist Diese Information kann
auch zum Rücksetzen der Geräte verwendet werden.
Die ί iitungen von Vsind zu Beginn im unselektierten
Zustand, da alle Geräte ihre Leitungstreiber ausgeschaltet haben. Alle Geräte empfangen jedoch die Signale auf
den Leitungen von X.
Sobald ein Gerät seine Adresse richtig erkannt hat, schaltet es seine Leitungstreiber ein und sendet
Rahmenbits nach X. X hat zuvor seine beiden Leitungsempfänger an DFYund TFVaktiviert Solange
kein Gerät Y eingeschaltet ist sind die Leitungen Y in einem Undefinierten Zustand, in dem durch Störungen
Signale vorgetäuscht werden können. Durch geeignete Schwellwertschaltmittel am Eingang der Leitungsempfänger
in der Steuereinheit X und dadurch, daß jede Information, die von einem selektierten Gerät Y
gesendet wird, mit einer vereinbarten Folge von Signalen beginnt z. B. mit 4 Rahmenbits, kann ein
hinreichender Schutz gegen Fehlselektionen von Geräten erzielt werden.
Während der Übertragung von Y nach X wird ein Quittungsverfahren aufrechterhalten. V/enn sich das
adressierte Gerät nicht meldet weil es beispielsweise abgeschaltet ist bewirkt dieses Verfahren ein Anhalten
in der Befehlsübertragung nach wenigen Schritten (siehe F ig. 8).
Bei einem 2-Bit-Quittungsverfahren fordert ein von der sendenden Einheit geliefertes Schrittpaar von der
empfangenen Einheit ebenfalls ein solches Schrittpaar zurück, ehe von der sendenden Einheit erneut ein
weiteres Schrittpaar geliefert wird. Um hierbei einen isochronen Impulsverlauf zu erzielen, muß der von der
empfangenden Einheit zurückgesendete Impuls innerhalb der Zeitdauer des ausgesendeten Schrittpaares in
der sendenden Einheit erscheinen. Durch eine geforderte maximale Übertragungsrate und die gegebenen
Verzögerungszeiiten der Verstärker und Demodulatoren
ist durch die Laufzeitverzögerungen in Leitungen die maximal zulässige Leitungslänge gegeben. Ein
Überschreiten dieser Leitungslänge hat einen anisochronen Impuisveriauf zur Folge, was eine Herabsetzung
der Übertragungsrate bewirkt Eine Steigerung der Übertragungsrate bei gegebener Leitungslänge
kann durch ein Quittungsverfahren erzielt werden, das
erst nach dem Senden von 2 oder mehreren Schriltpaaren auf die Quittung der Gegenseite wartet.
Befehle, z. B. »Read« bzw. »Write«, die eine Datenübertragung einleiten, beginnen wie alle anderen
Befehle (Fig.9). Sowohl die Steuereinheit X als auch
das Gerät Y bleiben jedoch nach der Übertragung von Beffhl und Zustand selektiert. Das bedeutet, daß die
Steuereinheit nach dem Befehl eine Anzahl von kontinuierlichen I-Bits senden muß, um das Quittungsverfahren für die Zustands- und Datenübertragung
aufrechtzuerhalten.
Nach derri Empfang des Gerätezüstands kann eine Wartezeit sowohl in der Steuereinheit X als auch irri
Gerät Veintreten, die aber kleiner als die Zeit sein muß
(z. B. 100 ms), die eine mangelnde Betriebsbereitschaft der Steuereinheit X kennzeichnet. Eine solche Wartezeit
kann auch im Datenabschnitt an jeder beliebigen Stelle auftreten, wenn interne Vorgänge in Steuereinheit
Xoder Gerät Vdas erforderlich machen.
Beide beteiligten Einheiten können die Übertragung beenden, indem sie Rahmenbits senden, was gleichzeitig
anzeigt, daß die folgenden Daten von X ein Befehl, von Kein Zustand sind.
Die Codetransparenz des Datenstromes beginnt, nachdem der Zustand übertragen ist, also nach dem 8.
Datenbit in beiden Riehlungen nach Rähmenbits. Sie
endet, sobald eine der beteiligten Einheiten Rahmenbits sendet oder empfängt.
Hierzu 7 Blatt Zeichnungen
Claims (4)
1. Eine einen Modulator und Demodulator enthaltende serielle Schnittstelle für Datenein- und
-ausgabegeräte mit getakteter, bluckweiser Datenübertragung,
bei der die Verbindung zu den Geräten mit Befehlszeichen aufgebaut und ihr Zustand an
eine Steuereinheit zurückgemeldet wird, dadurch gekennzeichnet, daß bei getrennten Daten-
und Taktleitungen Schrittpaare aus jeweils gerader und ungerader Parität der Signale auf den beiden
Leitungen gebildet werden, indem der Takt mil den Daten derart moduliert ist, daß das Signal auf der
Taktleitung bei ungerader Parität dem invertierten Datensignal entspricht und bei gerader Parität
gleich dem Datensignal ist und daß aus einer Folge von Signalen ausschließlich gerader Paritäten eine
die Datenblöcke umrahmende Signalfolge abgeleitet ist, die im Demodulator von den Daten getrennt
wird.
2. Serieüe Schnittstelle nach .Anspruch 1, dadurch
gekennzeichnet, daß im Modulator eine von durch die Steuereinheit (X) über einen Adapter (AD)
erzeugten Daten und Datentakten angesteuerte Logikschaltung (Lt) vorgesehen ist, deren Ausgängen
Gatterstufen (Gj, Gt) in Serie angeschlossen
sind, die mit einer von den Takten angesteuerten Kippstufe ^Fi) und dem Ausgang einer zweiten
Logikschaltung (L2) verbunden sind, die die Takte
direkt und über die erste Kippstufe (Fi) sowie die Daten und ^ie Takte über eine 2. liippstufe (F2)
aufnimmt, und zu den Gatterstufen (G3, Gt) der Logikschaltung (Lt, L2) parallv-i zwei hintereinander
geschaltete Gatterstufen (Gi, GiS liegen, deren erste
(Gt) die Daten aufnimmt, währe.-d die Ausgänge der
Gatterstufen (Gi, G*) an die Daten- und Datentaktübertragungsleitungen
(DF, TF) angeschlossen sind.
3. Schnittstelle nach Anspruch 1, dadurch gekennzeichnet, daß im Demodulator eine die Daten und
Datentakte aufnehmende Logikschaltung (L3) vorgesehen
ist, an die eine Kippstufe (F3) angeschlossen ist, deren Ausgänge mit einer weiteren von den
Daten angesteuerten Kippstufe (Ls) verbunden ist
4. Schnittstelle nach Anspruch 3, dadurch gekennzeichnet, daß im Demodulator eine zweite dieDaten
und die Datentakte aufnehmende Logikschaltung (La) vorgesehen ist, die außerdem von inversen
Ausgängen der Kippstufe (Fi) und einer bistabilen Kippstufe (Fi) angesteuert wird und deren Ausgänge
mit einer Kippstufe (F*) verbunden sind, die von inversen Ausgängen der Kippstufe (Fj) angesteuert
werden und mit ihren inversen Ausgängen die bistabile Kippstufe (B2) ansteuert
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722249725 DE2249725C3 (de) | 1972-10-11 | 1972-10-11 | Serielle Schnittstelle für Datenein- und -ausgabegeräte |
NL7313756A NL7313756A (de) | 1972-10-11 | 1973-10-06 | |
IT52989/73A IT994371B (it) | 1972-10-11 | 1973-10-08 | Sistema di adattamento per apparec chi di ingresso ed uscita di dati in sistemi di elaborazione o tra smissione di dati |
GB4692073A GB1451625A (en) | 1972-10-11 | 1973-10-08 | Serially operating interface adapotr |
SE7313652A SE383789B (sv) | 1972-10-11 | 1973-10-08 | Interface-anordning med tva forbindningslinjer |
CH1432473A CH570654A5 (de) | 1972-10-11 | 1973-10-08 | |
US404343A US3889236A (en) | 1972-10-11 | 1973-10-09 | Interface system with two connecting lines |
FR7336190A FR2203236B1 (de) | 1972-10-11 | 1973-10-10 | |
CA182,982A CA997072A (en) | 1972-10-11 | 1973-10-10 | Interface system with two connecting lines |
JP11433273A JPS5410218B2 (de) | 1972-10-11 | 1973-10-11 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722249725 DE2249725C3 (de) | 1972-10-11 | 1972-10-11 | Serielle Schnittstelle für Datenein- und -ausgabegeräte |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2249725A1 DE2249725A1 (de) | 1974-04-18 |
DE2249725B2 DE2249725B2 (de) | 1978-05-03 |
DE2249725C3 true DE2249725C3 (de) | 1979-01-04 |
Family
ID=5858702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722249725 Expired DE2249725C3 (de) | 1972-10-11 | 1972-10-11 | Serielle Schnittstelle für Datenein- und -ausgabegeräte |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2249725C3 (de) |
-
1972
- 1972-10-11 DE DE19722249725 patent/DE2249725C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2249725A1 (de) | 1974-04-18 |
DE2249725B2 (de) | 1978-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2165667C3 (de) | Zeitmultiplex-Übertragungseinrichtung | |
DE68928381T2 (de) | Vorrichtung für die Datenübertragung zwischen einem Zentralprozessor und entfernen Peripheriegeräten | |
DE69022306T2 (de) | Taktrückgewinnung für ein serielles Datenkommunikationssystem. | |
DE3027579C2 (de) | ||
DE1295591B (de) | Steuerschaltungsanordnung zur selbsttaetigen Wahl der UEbertragungsgeschwindigkeit in Anlagen der Datenuebermittlung | |
DE3130170A1 (de) | Zeit-multiplexeinrichtung | |
DE2148956A1 (de) | Datenuebertragungssystem | |
DE69319903T2 (de) | System ungleicher Pulsbreitemodulation | |
DE1961254B2 (de) | Verfahren und Schaltungsanordnung zur Datenübertragung an einem Zeitkanal einer PCM-Leitung | |
DE2520835C3 (de) | Schaltungsanordnung zur Übertragung von synchron und asynchron auftretenden Daten | |
DE2707820B2 (de) | Datenverarbeitungsanlage | |
DE2249725C3 (de) | Serielle Schnittstelle für Datenein- und -ausgabegeräte | |
DE2751828A1 (de) | Verfahren und einrichtung zur taktfreien serienuebertragung von daten | |
DE2109433C3 (de) | Verfahren und Schaltungsanordnung zur Nachrichtenübertragung zwischen mehreren räumlich voneinander entfrnten Unterstationen entlang einer Übertragungsstrecke | |
EP3972205B1 (de) | Verarbeitung von prozessdaten | |
DE2336707B2 (de) | Verfahren zur Datenverarbeitung beim Senden und/oder bei der Übertragung von Informationen sowie Vorrichtung zur Durchführung des Verfahrens | |
EP0136663A2 (de) | Übertragungssystem zur Übertragung AMI-codierter Signale | |
DE10085335B4 (de) | Dynamische Paritätsinversion für I/O-Verbindungen | |
DE2935847C2 (de) | Eingabe/Ausgabe-Logik für einen Mikrocomputer | |
EP0774849B1 (de) | Verfahren zum Übertragen von binären, asynchronen Daten über einen synchronen Kanal | |
DE3530219C2 (de) | ||
DE2945710C2 (de) | Schaltungsanordnung zum Austausch von Informationen zwischen Steuereinrichtungen von Fernmelde-, insbesondere Fernsprechvermittlungsanlagen | |
DE69131561T2 (de) | Knotenpunkt für Kommunikationsnetz, verwendet in Netzverbindung | |
DE4124733C2 (de) | Datenübertragungssystem | |
DE1947688C (de) | Steueranordnung für ein TASI-System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |