DE2112552A1 - Multiplexsystem - Google Patents

Multiplexsystem

Info

Publication number
DE2112552A1
DE2112552A1 DE19712112552 DE2112552A DE2112552A1 DE 2112552 A1 DE2112552 A1 DE 2112552A1 DE 19712112552 DE19712112552 DE 19712112552 DE 2112552 A DE2112552 A DE 2112552A DE 2112552 A1 DE2112552 A1 DE 2112552A1
Authority
DE
Germany
Prior art keywords
data
pulses
time stamp
rate
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712112552
Other languages
English (en)
Other versions
DE2112552B2 (de
DE2112552C3 (de
Inventor
N T Keyes
William Quan
R W Sanders
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Computer Transmission Corp
Original Assignee
Computer Transmission Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Computer Transmission Corp filed Critical Computer Transmission Corp
Publication of DE2112552A1 publication Critical patent/DE2112552A1/de
Publication of DE2112552B2 publication Critical patent/DE2112552B2/de
Application granted granted Critical
Publication of DE2112552C3 publication Critical patent/DE2112552C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1623Plesiochronous digital hierarchy [PDH]
    • H04J3/1647Subrate or multislot multiplexing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0682Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Computer And Data Communications (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Description

PATENTANWÄLTE
PATENTANWÄLTE LICHT, HANSMANN, HERRMANN 8 MÖNCHEN 2 · THERES! ENSTRASSE 33
Dipl.-Ing. MARTIN LICHT Dr. REINHOLD SCHMIDT Dipl.-Wirtsch.-Ing. AXEL HANSMANN Dipl.-Phys. SEBASTIAN HERRMANN
München, den 16. März 1971
Ihr Zeichen
Unser Zeichen
/vL
COMPUTER TRANSMISSION CORPORATION LOS ANGELES, KALIFORNIEN, 1508 COTNER AVENUE,
V. St. Ao
"Multiplexsystem"
Patentanwälte Dipl.-Ing. Martin Licht, Dipl.-Wirtsch.-Ing. Axel Hansmann, Dipl.-Phys. Sebastian Herrmann
8 MDNCHEN 2, THER ES I ENSTRASS E 33 · Telefon: 2812 02 ■ Telegramm-Adresse: Lipaf Ii/München Bayer. Vereinsbank München, Zweigst. Oskar-yon-Miller-Ring, Kto,-Nr. 882495 · Postscheck-Konto: München Nr. 1633 97
Oppenauer Büro: PATENTANWALT DR. REINHOLD SCHMIDT
Seit mehreren Jahren sind Zeitmultiplexsysteme bekannt zur Verkettung von aus verschiedenen Quellen zugeleiteten Daten und Übertragung derselben über einen einzigen gemeinsamen Kanal zwecks Erhöhung des Wirkungsgrades des Datenübertragungsvorgangs. Derartige Systeme werden besonders zur Reduzierung der Kosten der Übertragungskanäle verwendet, da diese Kosten häufig die Kosten für die Geräte an den Übertragungsendpunkteη übersteigen können. In Übertragungssystemen ist oft eine höhere Anpassungsfähigkeit in Bezug auf Übertragungsgeschwindigkeit und Zusammenschaltbarkeit von Geräten erwünscht, als sie mit bekannten Multiplexsystemen erreicht werden kann. In typischen Anlagen kann es notwendig sein, eine Reihe von Anschlußpunkten für Ferndateneingabe, Fernschreiber und Anzeigeoszillographen mit verschiedenen Büromaschinen zusammenzuschalten und an eine zentrale Rechenanlage anzuschließen.· Es ist dabei unerläßlich, daß das Übertragungssystem an verschiedene Datenquellen angeschlossen werden kann in Serienschaltung oder in einer Anschlußschleife oder Anschlußverzweigung, und daß die Daten gemäß vorgegebenen,,in den Daten selbst enthaltenen Adressenbefehlen kombiniert und getrennt werden können.
Typische Multiplexsysteme mit gleichzeitiger Übertragung in beiden Richtungen benötigen mindestens zwei Haupttaktgeber, nämlich einen an jedem Endpunkt des Hauptübertragungskanals. Synchronisiersignale werden ausgesandt, um Taktgeber an anderen Stellen auf Echtze'it abzustimmen. Diese T.aktgabemethode führt zwangsläufig zu Einschränkungen in der Zusammenschaltbarkeit von Multiplexsystemen. Bisher wurden hauptsächlich "Bit-Anhäufungsverfahren" verwendet, um mit diesen Schwierigkeiten fertig zu werden, doch werden diese Verfahren im Rahmen der vorliegenden Erfindung überflüssig.
Die vorliegende Erfindung betrifft ein Zeitmultiplexsystem zur Datenübertragung, in dem die oben genannten Schwie-
rigkeiten nicht auftreten und das leicht an Änderungen des Datenflusses und Verzögerungen in der Übertragung angepaßt werden kann» Da im erfindungsgemäßen System ein einziger Haupttaktgeber verwendet wird, werden die sich bei mehreren Taktgebern ergebenden Synchronisationsprobleme automatisch vermieden.
Das Hauptstück des erfindungsgemäßen Multiplexsystems besteht aus einem Anschlußteil zur Übertragungsanpassung, in dem mehrere Datenleitungen mit gleichen Datenzuführungsgeschwindigkeiten am Eingang zusammengefaßt und in einen rascheren Datenfluß umgewandelt werden, der über 'das gewählte Übertragung smed ium weitergeleitet wird. Dieser Anschlußteil kann andrerseits mit hoher Eingaberate zugeführte Eingangsdaten an verschiedene Kanäle verteilen, die zur Steuerung verschiedener Geräte dienen. Die Daten-Umwandlungsgeschwindigkeiten können wahlweise den verschiedenen, durch das System gegebenen Anforderungen angepaßt werden.
Erfindungsgemäß werden zwei verschiedenartige Anschlußteile zur Übertragungsanpassung "benutzt, einer für Serien- oder Schleifensysteme, der andere für verzweigte Systeme. Der Anschlußteil zur Übertragungsanpassung von verzweigten Systemen besteht im wesentlichen aus einem Zeitmarkengenerator, der Zeitmarken- oder Abgrenzimpulse hoher Polgefrequenz aufnimmt und nach. Wahl eines geeigneten Datengabeumwandlungsfaktors (alpha) Zeitmarken- und Abgrenzimpulse der erwünschten niedrigen Folgefrequenz liefert. Der Anschlußteil zur Übertragungsanpassung umfaßt ferner eine Verschlüsselungsoder Kodiervorrichtung, die die mit reduzierter Rate abgehenden Daten empfängt,· die notwendige Zeitverzögerung zur Datenübertragung im richtigen Zeitabschnitt einführt, und den Datenfluß durch Datenzusammenfassung auf die hohe, im Übertragungskanal verwendete Übertragungsgeschwindigkeit bringt. Der Anschlußteil enthält ferner eine Entschlüsselungsvorrichtung, die die
■ ι ■ ■■■■ ■■ ■'.
umgekehrten Operationen vornimmt. : .
Der Anschlußteil zur Übertragungsanpassung in Serien— oder Schleifensystemen umfaßt im wesentlichen die gleichen Betriebselemente, die jedoch so angeordnet sind, daß Daten direkt übertragen oder wahlweise zusammengefaßt oder ausgewählt übertragen werden können. -
Der Anschlußteil zur Übertragungsanpassung enthält ferner steuerbare Verzögerungsausgleichsvorrichtungen oder Verzögerungsentzerrer, die der normalen Übertragungsverzögerung durch das System und der durch den Anschlußteil geschaffenen _ Verzögerung in der Datenverarbeitung Rechnung tragen. "' Weitere Kennzeichen der vorliegenden Erfindung sind
ein veränderlicher Verzögerungskompensator und Kreise zum Nach-- ■■'. weis von Abgrenzungsimpulsen in übertragenen Daten und von: Veränderungen in der ÜbertraÄungsverzögerung sowie zur automatischen Korrektur derartiger Veränderungen.
Die Erfindung ist ferner gekennzeichnet durch eineKorn— binationsvorrichtung für dieDatenflußgeschwindigkeit, die die; Datenraten zweier ankommender Datenströme im Verhältnis irgendwelcher zweier ganzer Zahlen zusammenfaßt oder trennt* In einer vorzugsweisen Ausführungsform wird eine Speieherbaugruppe mit Schreib- und Lese-Befehlsfolgeregistern verwendet, sowie eine Zeitgeberschaltung, die zwei Zeitmarken in den niedrigen Daten- % flußgeschwindigkeiten in phasenabhängiger Beziehung zur hohen Datenflußgeschwindigkeit erzeugt.
Das erfindungsgemäße System läßt sich praktisch allen Übertragungssystemen anpassen, von zwei verdrillten Leitungen zu komplizierten öffentlichen Übertragungssystemen, im optischen Bereich arbeitenden Mikrowellensystemen, usw.
Es ist ein besonderer Vorteil der vorliegenden Erfindung, daß keine Pufferspeicher hoher Kapazität benötigt werden, sodaß praktisch keine Verzögerungen in der Datenübertragung durch das
10 9 8 41/12
System ergeben, abgesehen von den durch das Übertragungsmedium bedingten Verzögerungen und der zur Datenverarbeitung bei der Modulation und Demodulation benötigten Zeit.
Einzelheiten der vorliegenden Erfindung ergeben sich aus der folgenden Beschreibung unter Bezugnahme auf die figuren.
Figur 1 ist ein Blockschaltbild eines in einer Verzweigung arbeitenden, erfindungsgemäßen zeitbezogenen Multiplexsystems.
Figur 2 zeigt die Eingangs- und Ausgangssignale eines in Figur 1 dargestellten Anschlußteils zur Übertragungsanpassung mit einer Erklärung der verwendeten Bezugssymbole.
Figur 3 ist ein Blockschaltbild eines Anschlußteils zur Übertragungsanpassung in einer verzweigten Anordnung.
Figur 4 ist eine Darstellung der zeitlichen Signalfolge in einem typischen Anschlußteil für Übertragungsanpassung.
Figur 5 zeigt die Verzögerungskompensation gemäß vorliegender Erfindung.
Figur 6 ist eine vereinfachte Darstellung eines Seriensystems .
Figur 7 ist ein Blockschaltbild eines kombinierten (verzweigten und Serien- und Schleifen-) Systems.
Figur 8 ist ein Blockschaltbild eines Anschlußteils zur Übertragungsanpassung (abgekürzt AÜA) in einem Seriensystem.
Figur 9 zeigt die Zeitmarkenfolge in einem typischen AÜA eines Seriensystems.
Figur 10 ist ein Blockschaltbild der erfindungsgemäßen Kombinationsvorrichtung für Datenraten im Verhältnis rationaler ganzer Zahlen»
Figuren 11a und 11b sind Blockschaltbilder einer erfindungsgemäßen Verschlüsselungs- und EntSchlüsselungsvorrichtung.
Figur 12 ist ein Blockschaltbild eines Generators zur Erzeugung der zeitlichen Betriebsfolge in den in Figuren 11a
41/12
und 11b dargestellten Anordnungen.
Figur 13 ist schließlich, ein Blockschaltbild eines Zeitmarkengebers.
Figur 1 zeigt ein typisches erfindungsgemäßes Multiplex- und Datenyerteilungssystem. Im System wird ein einziger Hauptzeitgeber 10 verwendet, der zeitliche Bezugspunkte für das gesamte, zur Hälfte in Figur 1 dargestellte System schafft. Eine Uhr 10 erzeugt Zeitmarkenimpulse, die dem ersten Anschlußteil zur Übertragungsanpassung 11 zugeführt werden und von dort über Leitung L in den Übertragungskanal und die übrigen Teile des Änschlußgeräts gelangen, darunter die vier zusätzlichen AÜA 12 - 15« Die Anschlußteile des verzweigten Systems sind gleichartig, abgesehen von eventuellen Verschiedenheiten in ihrem Anpassungsfaktor (ex.) der Üb er tragung sr a te.. Zum Beispiel kann AÜA 11 den Anpassungsfaktor 4- haben, sodaß von Datenquellen von links (in der Zeichnung) ankommende Daten mit dem Faktor multipliziert werden. Bei.der in Figur 1 dargestellten Anordnung können 15 verschiedene Datenquellen mit dem Übertragungssystem ih Verbindung stehen und mit normaler Datenübertragungsrate arbeiten, doch gelangen die Daten nach Durchgang durch die AÜA in die übertragungsleitung mit der für den Übertragungskanal charakteristischen Betriebsrate. Eine praktisch unbegrenzte Zahl von Anschlußteilen kann in Reihe geschaltet werden und der or-Wert jedes Anschlußteils kann dem System und den jeweiligen Anforderungen angepaßt werden.
Am anderen Ende der Leitung L befindet sich gewöhnlich eine Rechenanlage oder ein anderes Verteilersystem; in einem vollständigen Duplexsystem können Daten gleichzeitig in beiden Richtungen übertragen werden. Die Möglichkeit ein solches · System abzuwandeln in ein Simplexsystem, Halb-Duplexsystern, oder vollständiges Duplexsystem und es verschiedenen Daten-
quellen oder Datenverbrauchern anzupassen ist ein weiterer Vorteil der vorliegenden Erfindung.
1Ö9841/1222
- äT-
Figur 2 zeigt schematisch die Betriebssignale, die sich beim Betrieb eines einzigen Anschlußteils zur Übertragungsanpassung ergeben. Nicht alle dargestellten Signale sind in jeder Ausführungsform der Erfindung notwendig. Kleine Buchstaben in der Figur bezeichnen mit hohen Datenraten zusammenhängende Nebensignale des AÜA, während sich Großbuchstaben auf Nebensignale bei niedrigen Datenraten beziehen. Bei vollem Duplexbetrieb treten beide Signale a, und b_ auf. Bei Einwegbetrieb tritt nur Signal a oder b_ auf, je nach Übertragungsrichtung. Das Zeitgebersignal £ tritt in jeder Ausführungsform auf und wird von einem Hauptzeitgeber oder einem anderen AÜA abgenommen. Das Verfahren zur Bestimmung des Zeitabschnitts eines bestimmten an Nebenanschlüssen auftretenden Datensatzes verwendet zwei Abgrenzungsimpulse f_ und £, die entweder direkt durch das System geschickt werden oder im System erzeugt werden. Wenn z.B. ein bestimmter AÜA mit ex = 5 arbeitet, wobei oc das Verhältnis der Informationsgeschwindigkeit an der Seite des Anschlußteils für hohe Datenraten zur InfOrmationsgeschwindigkeit an der Seite für niedrige Datenraten bezeichnet, muß der Abgrenzungsimpuls f_ für die hohe Datenrate alle 5 Zeitmarkenimpulse oder bei einem ganzzahligen Vielfachen der 5 Impulse erzeugt werden,- um einen Adressenbezugspunkt für den Anschlußteil zur Übertragungsanpassung zu schaffen. Der Abgrenzungsimpuls g; für den Ausgangsdatenfluß b_ hoher Geschwindigkeit hat die gleiche Periode wie f_, doch sind die Zeiten, an denen _f und £ auftreten, gegeneinander verschoben um einen Betrag, der vom System und den Übertragung sverzögerungen abhängt. Die Berücksichtigung dieser Verzögerungen ist ein wichtiges Merkmal der vorliegenden Erfindung.
In der für langsamen Datenfluß vorgesehenen Seite des AÜA enthält jede Ausgangsdatenleitung A^ einen Datensatz des einlaufenden a. Multiplexstrons jeweils zu den Uhrzeiten oc. Wenn beispielsweise « = 5, erscheint jeder fünfte Datensatz
BAD ORIGINAL
109841/1222
-f-
einer bestimmten Phase in Ausgangsleitung A^. Die Synchronisation dieser Aussonderung von Information geschieht mit dem Abgrenzungsimpuls f_. Mit niedrigen Datenraten versorgte Eingänge B. werden einmal alle Uhrzeiten oc abgenommen und in Serie der Leitung b zugeführt. Der Abnahmeprozeß wird durch den Abgrenzungsimpuls £ gesteuert oder, in einer vorzugsweisen Ausführungsform, durch eine geeignete, mit dem Abgrenzungsimpuls f in Beziehung stehende Zeitverzögerung, wie weiter unten im einzelnen beschrieben. Das am Ausgang erscheinende Zeitmar— kensignal £ wird vom Zeitmarkensignal £ am Eingang abgeleitet und hat eine Periode, die dem α-fachen der Periode des Signals £ entspricht. In der vorzugsweisen Ausfuhrungsform fällt der positive Anstieg des Zeitmarkensignals C- zeitlich mit dem positiven Anstieg des Abgrenzungsimpulses £ am Eingang zusammen, der seinerseits wieder mit den positiven Anstieg des Signals £ zeitlich zusammenfällt. Figur 4 zeigt diese und andere Zeitmarken. Das Ausgangszeitmarkensignal £ erscheint in. allen Seitenanschlüssen mit niedrigen Datenraten. Die Zeitmarkensignale in den Kreisen sind» in üblicher Weise aufeinander abgestimmt, sodaß Übergänge zu Datensätzen während der positiven Anstiege der Zeitmarkensignale stattfinden können. Daten werden stets während der negativen Übergangszeiten, der Zeitmarkensignale abgenommen. Der AusgangsbegrenzungsimpulsF wird vom Ausgarigsbegrenzungsimpuls f_ mittels geeigneter Verzögerungskreise abgeleitet. In der bevorzugten Ausführungsform tritt die Vorder- ~' kante des Ausgangsbegrenzungsimpulses F zur positiven Üb er gang S-* zeit der Ausgangszeitmarke £ und nach dem Eingangsabgrenzungsimpuls f_ auf. Der Eingangsabgrenzungsimpuls G an der Stelle des langsamen Datenflusses muß implizit bestimmt werden, wobei die Anschlußteile für die Übertragungsanpassung in der Schaltung in richtiger Weise einbezogen werden müssen. Falls der Eingangsabgrenzungsimpuls direkt erzeugt würde (wie dies in gewissen Ausfuhrungsformen der Erfindung der Fall ist), würde
841/122
er vor dem Abgrenzungsimpuls £ für die hohe Datenrate auftreten und zwar zu Zeiten, die zwischen den Zeiten ^- c und cxc liegen. Die genaue Zahl hängt von der Verzögerung ab, die notwendig ist, um den Abgrenzungsimpuls G zeitlich auf den positiven Anstieg eines £ Impulses auszurichten, sowie von der notwendigen Zahl von £ Zeitmarkenimpulsen, die f_ und £ Abgrenzungsimpulse trennen. Die Differenz in der Zahl der Zeitmarkenimpulse wird mit £ - £ = Jf bezeichnet. Es folgt aus obigen Regeln für die Erzeugung von F und '(J Impulsen, daß die Zahl Γ von Ausgangs-C_-Impulsen nur von y und dem Verhältnis or abhängt. Im Falle in Serie geschalteter Anschlußteile zur Übertragungsanpassung wird der Γ-Wert der Anschlußseite mit niedrigem Datenfluß eines AÜA zum y-Wert der Anschlußseite mit hoher Datenrate des nächsten AÜA (vorausgesetzt," daß die Übergangsverzögerung zwischen den AÜAs vernachlässigbar klein ist).
Jeder Zeitabschnitt zur Einführung von Daten mit hoher Eingabegeschwindigkeit sowie die entsprechenden Ausgangsdatenflüsse, a. und b_, sind in Pigur 4 mit einer Nummer versehen, beginnend mit 0 bis η - 1, wobei η - 1 die Zahl der Datensätze in einem Abschnitt mit hoher Datengeschwindigkeit bezeichnet. Wie vorher erwähnt, muß η damit ein ganzzahliges Vielfaches von <x sein. Zum Zwecke der Erläuterung ist der mit "O" bezeichnete Zeitabschnitt zeitlich mit dem Abgrenzungsimpuls f_ für den Eingangsdatenstrom a zur Deckung gebracht. Ferner ist der Zeitabschnitt "0" zeitlich mit dem Ausgangsabgrenzungsimpuls £ des Ausgangsdatenstroms b_ zur Deckung gebracht. Die Zahl Ή von £ Zeitmarkenimpulsen in einem Intervall ist damit glei ch n/cx für jeden der langsamen Datenströme.
In Figur 4 sind die Ausgangsdaten a. und b_ nur durch Nummerierung dargestellt, da die Auagangsdaten gewöhnlich eine komplizierte Impulsfolge, z.B. in Impulskodemodulation, darstellen, von der nur die zeitlichen Verhältnisse im Rahmen der
109641/1222
vorliegenden Erfindung von Interesse sind. Die gleichmäßig auftretenden Zeitmarkenimpulse haben die hohe Systemrate und ein einzelner Eingangsimpuls erscheint nach einer Verzögerung >/ hinter dem Abgrenzungsimpuls g, der tatsächlich auftreten kann oder indirekt angenommen werden muß. Die Zahl von Zeitmarkenimpulsen χ , die die Verzögerung zwischen den f_ und £ Impulsen kennzeichnet, ist für den im folgenden beschriebenen Verzögerungsausgleich bedeutsam. -
Die Läge der Ausgangsdaten A- und Eingangsdaten B., in Bezug auf den Anschlußteil zur Übertragungsanpassung ist im Zeitfolgediagramm dargestellt. Die. Nummern in jedem Satz* bezeichnen die zeitliche Stellung im^abgegrenzten Datensatz. Die Länge des Ausgangaabgsrenzungsimpulses F_ und des Eing-angsabgrenzungsimpulses G für die niedrige Rate ist um den Faktor« gestreckt und diese beiden Impulse sind um die Zeit Γ gegeneinander verschoben. Wie vorher erwähnt, können Zeitmarkenimpulse O und Abgrenzungsimpulse 3? und G als Eingangsimpulse £, f_ und £. für einen folgenden Anschlußteil verwendet werden, und das Verfahren kann dann wie in Figur 1 durch AÜA 13 und 14 angedeutet, wiederholt werden.
Figur 3 zeigt die Schaltungen eines Anschlußteils zur Übertragungsanpassung in einer Leitungsabzweigung. Die Schaltung umfaßt einen Zeitgeber 20, eine EntSchlüsselungsschaltung 21, und eine Verschlüsselungsschaltung 22, wobei der Zeitgeber 20 Zeitmarken und Abgrenzungsimpulse niedriger Folgerate aus den über Leitungen 23, 24 zugeführten, rasch aufeinanderfolgenden Eingangsimpulsen _c_ bzw. f_ erzeugt. Die über Leitung 23 zugeführten Zeitmarkenimpulse werden an ein Verschieberegister oder an einen anderen Zähler 25 angelegt, der z.B. vier Stufen umfassen kann. Die Ablesung des Zählers und die dadurch bewirkte Zeitgabe geschieht mittels einer Reihe von Schaltern die in der «-Logik 26 zusammengefaßt sind. Bei
109841/1222
geeigneter Schalterstellung erzeugt die oi-Logik 26 einen Impuls für jeden 2., 3., 4., ... 16. Zeitmarkenimpuls und der so erzeugte Impuls wird, an einen langsamen Zeitmarkengeber 30 (Flip-Flop-Kreis) angelegt* Die mit niedriger Impulsfolgefrequenz von Zeitmarkengeber 30 abgegebenen Impulse gelangen über Leitung 31 an die Verschlüsselungsvorrichtung 21 und die Entschlüsselungsvorrichtung 22. Mit niedriger Impulsrate auftretende Zeitmarken gelangen über leitung 32 an einen Abgrenzungsimpulsgenerator 33 niedrigerer Frequenz, der ein Schieberegister oder einen Zähler ähnlich dem Zeitmarkenzähler 25 bildet. Mit diesen Kreisen ist eine genaue Ratenverringerung sowohl der Zeitmarkenimpulse als auch der Abgrenzungsimpulse möglich.
Daten aus dem Kanal mit hoher Datenflußrate werden über Leitung 34 direkt der Entschlüsselungsvorrichtung zugeführt; über Leitung 23 zugeführte Zeitmarkenimpulse bilden die Fortschaltimpulse für den Zähler der Entschlüsselungsvorrichtung. Über Leitung 36 der Entschlüsselungsvorrichtung 21 zugeführte Abgrenzungsimpulse lösen den Serien-Parallel-Umsetzer aus, der die Entschlüsselungsvorrichtung 21 bildet, über Leitung 31 mit niedriger Rate zugeführte Zeitmarkenimpulse leiten die Datenabgabe von der Entschlüsselungsvorrichtung 21 über Parallelleitungen 38 an den Verbraucher, z.B. ein nachgeschalteter AÜA, ein.
Der letzte Abschnitt des AÜA, die Entschlüsselungsvorrichtung 22, besteht aus einer Reihe als λ-Logik 40 bezeichneter Schalter, die die Länge des Schieberegisters 41 zur Verzögerungskompensation steuern. Die in Zeitmarkeni'mpulsen gemessene Verzögerungszeit stellt die ^-Kompensation dar. Schieberegister 41 wird durch Zeitmarkenimpulse £ gesteuert. Ein weiteres Schieberegister 42 wirkt als Serien-Parallel-Umsetzer für die Verschlüsselungsvorrichtung 22 und ist an
109841/1222
-sr -
die Vielfächeingänge 43 angeschlossen, über die Daten in das. Register durch über Leitung 31 zugeführte Zeitmarkenimpulse £ eingelesen werden. Eine Reihe von Leitungen 43 » die mit einer Anzahl mit B1, Bp,. ... Ba bezeichneten, mit niedrigen Datenraten arbeitenden Datenerzeugern in Verbindung stehen, liefern die*Eingangssignale für die Entschlüsselungsvorrichtung. Die über Leitung 45 abgegebenen Ausgangssignale der Verschlüsselungsvorrichtung werden durch über Leitung 23 zugeführte Zeitmarkenimpulse- gesteuert. Die mit hoher Datenrate abfließenden Id Daten gelangen in das Übertragungsmedium oder in den nächsten Anschlußteil,- wenn mehrere Anschlußteile zur Übertragungsanpassung in Reihe geschaltet sind.
Die obige Beschreibung der AÜA erwähnte' die Einführung von Zeitverzögerungen in die Ausgangsdaten, beschrieb aber nicht die Bestimmung der Verzögerungszeitlängen» Unter zusätzlicher Bezugnahme auf Figur 5 lassen sich die folgenden Aussagen über die Verzögerung machen;
Wenn gemäß Annahme die mit niedriger Datenrate zugeführten Eingangsdaten an den Mittelpunkten der vom Zeitgeber geschaffenen G- Zeitintervalle abgenommen werden, muß eine Verzögerung λ mit einer Länge von -^c-Zeiten bis cac-Zeiten zwischen jedem AusIeseZeitpunkt und der Zeit,"zu der die ersten der α Datensätze B1, B2, ... .B0, im Datenstrom mit hoher Datenrate auftreten, eingeführt werden. Der notwendige ^L ist gegeben durch
- 1)mod2J ,
[o( — 11 " " oi — 1
'i I die größte ganze Zahl kleiner oder gleich ——λ-—-
bezeichnet. ■
Die Zahl λ von.£ Zeitmarkenimpulsen zwiechen der Datenabnahmezeit und der Vorderkante des B1 entsprechenden Datensatzes b_ ist gegeben durclr
169Ö41/1222
-Jf-
Nach Abtastung der α Eingänge B1, B2, ... B0, ergibt sich ;der Dateneingang B1 an der Vorderkante des ^-ten £ Zeitmarkenimpulses nach der Zeit zur Abnahme der mit niedriger Rate ankommenden Daten. Die B2 Daten kommen im b_ Datenfluß zur Zeit des (λ + 1)-ten Zeitmarkenimpulses an, usw.
Der Γ-Wert kann durch ^ und ex in der folgenden Weise ausgedrückt werden;
Γ = 2 +
+ 1
+ *λ — ι η — ν ι τ ν» — ο-
ex + T
Mit diesen Gleichungen läßt sich eine verzweigte Anordnung von AÜAs programmieren, derart, daß jede physikalisch und mathematisch mögliche Abnahmefolge eingestellt werden kann. Zur Programmierung wird ein Folgeprozeß verwendet, der mit der höchsten Datenrate des verzweigten Netzwerks beginnt. Ein v~ Wert kann entweder beliebig gewählt werden oder ist durch andere Einzelheiten des Systems festgelegt. Der «-Wert für die erste AÜA ist durch den Plan für die Mehrfachausnutzung des Systems gegeben. Von diesem <x-Wert und dem bereits bestimmten y-iifert kann der λ-Wert bestimmt werden. In der bevorzugten -Ausführungsform werden die ex- und λ-Werte im AÜA durch Schalter in den entsprechenden logischen Kreisen 26 und 40 eingestellt. Der Γ-Wert ist durch die obige Formel gegeben und bildet den y-Wert für die AÜAs der nächstniedrigen Stufen, falls solche vorhanden sind. Das obige Verfahren zur Bestimmung von λ und Γ wird für jeden AÜA im System wiederholt, wobei angenommen wird, daß keine Verzögerungen bei der Signalübertragung durch das System auftreten.
Falls Übertragungsverzögerungen zu irgendwelchen Punkten des Systems auftreten, kann das obige Verfahren verwendet werden, doch muß der dabei benutzte ^f-Wert der Verzögerung
109841/1222
Rechnung tragen. Die entsprechenden Verhältnisse werden durch Figur 5 veranschaulicht. Ohne Verzögerung kann der ν -Y/ert, der gewöhnlich gleich dem Γ-Wert eines im Übertragungsweg vorausgehenden AÜAs ist, d.h. des dem Punkt mit der hohen Datenrate nächstgelegenen Anschlußteils, oder der einem gegebenen oder angenommenen K-Wert mit der höchsten Datenrate gleich ist., .für die Auslegung nachfolgender AÜA benutzt werden. Infolge der tatsächlich auftretenden Verzögerung tritt aber Impuls S an einem im Übertragungsweg nachfolgenden AÜÄ um das Zeitintervall cL verzögert auf. Analog, wenn der Abgrenzungsimpuls g im Über-
P tragungsweg zeitlich vor dem Impuls Gr eintreffen soll, muß er zur Zeit ig vor dem Auftreten des Impulses G ausgesandt werden. Da in der vorzugsweisen Ausführungsform die Zeitgeberkreise im Übertragungsweg von den Zeitmarken am Anfang des Übertragungswegs gelegener Zeitgeber gesteuert werden, fällt die Ankunftszeit des Impulses g gewöhnlich nicht genau mit der des Impulses Gr zusammen. Falls die Verzögerung einen festen Wert hat, kann durch Einsetzen einer Verzögerungsleitung in die b_ Datenrückleitung eines nachfolgenden AÜA eine Übereinstimmung zwischen den Übertragungszeiten der b_-Daten und den Anstiegszeiten der £-Zeitmarken erzielt werden. In diesem Fall ist die Gesamtverzögerung im _b-Datenstrom Δ statt S. Der Δ-Wert wird so gewählt,
* daß fidie Länge eines ganzzahligen Vielfachen von Zeitmarkenimpulsen hat. Die Kompensation der Verzögerung wird erzielt durch eine halbe Zeitmarkenspanne betragende Zeitverzögerung mit einem Pufferspeicher für einen Datensatz oder mit einem Auswahlspeicherkreis. Wenn diese Vorrichtungen mit dem Komplement, der £ Zeitimpulse betrieben werden, kann entweder keine Verzögerung oder eine ein halbes Zeitmarkenintervall betragende , Verzögerung in den Fluß der b~Daten eingeführt werden. .Jeder, b Datensatz kann damit am Mittelpunkt des Abtastintervalls mit einer Toleranz von +7· Abtastintervallen abgenommen werden.
10 9841/ 1222
falls die Laufzeit um beträchtliche Beträge schwankenkann, muß die Laufzeitverzögerung überwacht werden. Wie aus Figur 5 ersichtlich, kann dazu eine veränderliche Verzögerung Δ - S eingeführt werden, deren Länge die Länge eines Abtastintervalls überschreiten kann. Die in anderen Ausführungsformen implizierten Abgrenzungsimpulse g und G können direkt erzeugt und zur Überwachung der Verzögerung benutzt werden. Der g Impuls kann in diesem Fall zu dem im Übertragungsweg vorausgehenden AÜA geleitet werden. Die Verzögerung wird in den b_-Datenstrom vom im Übertragungsweg nachfolgenden AÜA eingeführt, vorausgesetzt, daß die Laufzeiten für Datenimpulse und Abgrenzungsimpulse die gleiche Länge haben oder um den gleichen Betrag variieren. In anderen Ausführungsformen werden die £ und G Impulse nicht direkt erzeugt, sondern die Lage der, Abgrenzungsimpulse wird durch vorgegebene Impulsfolgen im Datenfluß festgelegt (so zum Beispiel im Falle bestimmter Telephon-Trägersysteme mit Impulskodemodulation)*
Bei der Beschreibung der Erfindung wurde angenommen, daß die Zeitmarken und die f_ und F_-Abgrenzungsimpulse an das System übertragen werden, um im gesamten System die prinzipiellen Zeitmarken zu erzeugen. Natürlich können Zeitaarkenimpulse und Abgrenzungssignale aus dem Datenstrom selbst abgeleitet werden und die Rollen der g, und G_ Impulse und f_ und F Impulse können vertauscht werden.
Die Anschlußteile zur Übertragungsanpassung können in einer anderen Weise als in der Figur 1 gezeigten Leitungsverzweigung angeordnet werden. So zeigt Figur 6 eine Abwandlung mit Serienanordnung, deren besonderer Vorteil es ist, daß keine Verzögerungskompensation eingeführt werden muß (ausgenommen an dem Punkt, an dem die Schleife geschlossen ist). Ein weiterer Vorteil dieser Anordnung ist es, daß der Informationsfluß in einer Richtung stattfindet, sodaß die Gesamtlänge (d.h. die
109841/1222
Kabellänge) in vielen möglichen Anordnungen des Systems verkürzt ist. Figur 7 zeigt eine Serienanordnung in Form einer geschlossenen Schleife mit einer Fetzwerkverzweigung kombiniert mit einer Reihenschaltung. Diese Schaltung eignet sich besonders für Zeitteilbetrieb von Rechenanlagen. Eine völlig geschlossene Schleife kann in ähnlicher Weise hergestellt werden, wobei jeder in der Schleife gelegene Systemteil mit jedem beliebigen anderen Systemteil in Reihe geschaltet werden kann. Jeder Eingang und Ausgang der dieser Art Reihenschaltung entsprechenden Leitungsverzweigung ist dabei zusammengeschaltet. Die Ansehluß-
ft teile in den Verzweigungen liefern dabei die notwendige Verzögerungskompensation für die zusammengeschalteten Reihenabschnitte des Systems. Figur 7 zeigt ein Beispiel eines kombinierten Netzwerks; offenbar ist eine Vielzahl von Kombinationen verzweigter und in Reihe geschalteter Anschlußteile möglich.
Figur 8 zeigt das Blockschaltbild eines typischen Anschlußteils in Reihenschaltung. Diese Anordnung umfaßt einen Rückführungszähler 50, der Zeitmarkenimpulse £ empfängt und ■dieselben durch die Datenauswahllogik 51 zur Datenleitung b_ für die hohe Datenrate zurückleitet. Eine Stufe des Zählers 50 erzeugt unterteilte Datenimpulse für den langsamen Zeitmarkengenerator 52, der seinerseits langsame Zeitmarkenimpulse C- für Eingangs- und Ausgangsstufen zur langsamen Übertragung erzeugt.
P Letztere Stufen bestehen aus dem Eingangspufferspeicher 53 und dem Au-sgangspufferspeicher 54, die an entsprechende Eingangs— und Ausgangskanäle angeschlossen sind. Ein zweiter logischer Kreis 55 zur Datenauswahl steuert die Verteilung mit hoher Datenrate ankommender Eingangsdaten an den Ausgangspuffer 54» Zeitmarkenimpulse für die Datenauswahllogik 55 werden vom Rüokführungszähler 50 geliefert. Abgrenzungsimpulse f. hoher Folge*- frequenz ergeben Zeitmarken zur Rückstellung des logischen Kreises 56> wodurch der Zähler 50 für jeden Satz zurückgestellt
9841/1222
- VF-
■4 Ψ
wird und Abgrenzungssignale an den Generator 57 für langsame AbgrenzungssignaIe geliefert werden.
Der in Figur 8 dargestellte AÜA in Reihenschaltung dient zur Ableitung mit Adressen versehener Daten für die langsamen Kanäle A1 - A. von den langsamen Kanälen B1 - B., wobei die notwendigen Korrekturen in den Übertragungsgeschwindigkeiten durchgeführt werden. Zur zeitgerechten Einführung von Daten in den raschen Datenstrom notwendige Zeitverzögerungen werden durch den Verzögerungskompensator 58 erzeugt.
Im Falle in Reihe geschalteter Anschlußteile zur Übertragung sanpassung ist das Untersetzungsverhältnis ß als Ratenverhältnis des Informationsflusses mit hoher Datenrate zum Informationfluß mit niedriger Datenrate definiert. Ein in Reihenschaltung verwendeter AÜA ergibt gewöhnlich keine Kanäle mit langsamen Datenraten ß; eine Ratenreduzierung ergibt sich durch Auswahl einer oder mehrerer von β aufeinanderfolgenden Datengruppen nach einem Abgrenzungsimpuls. Jeder ausgewählte Datensatz und Datensätze im Abstand von kß c-Zeitmarken (k bezeichnet eine ganze Zahl) entsprechen einem Informationskanal.
Wie in Figur 9 dargestellt, erzeugt eine Ausführungsform des seriengeschalteten AÜA Ausgangszeitmarken £, die mit dem Faktor ß multiplizierte höhere Wurzeln der Zeitmarkenrate £ darstellen, wobei der Anstieg der £ Impulse mit dem der Abgrenzimpulse zusammenfällt. Die Zahl η der Impulse muß ein · ganzzahliges Vielfaches von ß sein. In jeder aufeinanderfolgenden Gruppe von ß Datensätzen im a Datenstrom werden K Gruppen als Ausgangssignale für seriengeschaltete Anschlußteile gewählt. Diesen K Gruppen können irgendwelche Lagen innerhalb der ß Datensätze gemäß dem Bündelungsplan des Systems zugewiesen werden. Jede der K Positionen wird einem einzigen Ausgang eines seriengeschalteten AÜA zugeordnet. Jeder Datensatz wird während einer £ Zeit aus den a Datenstrom in ein Schieberegister ausge-
109041/122
4t
lesen (s. Figur 8) und in den Ausgangspuffer während der folgenden £-Periode übertragen. Die B. Eingangsdaten werden im negativen Abschnitt der C_ Zeitmarken abgenommen und in den Eingangspuffer eingelesen, sodaß der- Ausgangsdatenstrom b_ entweder einen Datensatz aus.dem ankommenden a Strom oder einen B. Datensatz enthält. Es ist ein besonderer Vorteil der dargestellten zeitlichen Ausrichtung der a und b_ Datenströme (bei denen die f_ und g_ Impulszeiten zusammenfallen), daß ein störungsfreier Betrieb ohne vollständige Regeneration des a Stroms im b_ Strom möglich ist.' .
In Figur 9 ist angenommen,- daß jeder der a Datensätze einem einzigen seriengeschalteten AÜA zugeführt wird. Die den Kanälen eines einzigen seriengeschalteten AÜA zugeordneten Abtastzeiten werden mit den langsamen Eingangsdatensätzen dieses AÜA gefüllt. Mehr als ein seriengeschalteter AÜA kann zur Abtastung einer bestimmten Impulslage im a Datenstrom notwendig sein (Betrieb eines Sammelanscäihisses) . In diesem Fall können getrennte Zeitabschnitte zum Datenempfang und zur Datenaussendung im AÜA vorgesehen werden.
Die Anpassungsfähigkeit an verschiedene Datenquellen und Übertragungsgeschwindigkeiten ist ein besonderes Kennzeichen der vorliegenden Erfindung. Bei bekannten Systemen müssen die Veränderungen der Datenrate ganzzahlige Vielfache oder höhere Wurzeln sein und bekannte Vervielfacher- bzw. Untersetzerschaltungen werden verwendet. Figur 10 zeigt eine Schaltung zur Änderung der Datenrate ohne besondere Einschränkungen. Diese Schaltung, die die Datenrate nicht in, ganzzahligen Verhältnissen ändert, umfaßt einen an sich bekannten Speicher 60, z.B. in Form eines Schieberegisters zur Speicherung eines Datensatzes, τ und an sich bekannte Zähler 61, 62 für Schreib- bzw. Leseadres- ■ sen. Daten werden in Reihe über Leitung 63 in den Speicher 60 eingeführt und, vom Zähler 61 für die Leseadressen gesteuert,
10 984 17 1222
gespeichert. Über Leitimg 64 zugeführte Zeitmarken und Gattersperrimpulse vom Gatter 65 betätigen (im ungesperrten Zustand,) Zähler 61. Über Leitung 70 zugefuhrte Abgrenzungsimpulse werden ebenfalls an Zähler 61 angelegt, um zu gewährleisten, daß ein ganzer, einzelner Datensatz-in den Speicherteil der Baugruppe 60 eingeführt ist.
Die Anordnung.zur Datenratenveränderung in nicht ganz— zahligen Verhältnissen arbeitet in einer Weise, die Unterschiede zur Funktion bekannter Datenspeicher aufweist. Lesezähler 62 wird von einem Zeitmarkengenerator gesteuert, dessen .Zeitmarkenfrequenz gleich ist der einlaufenden Zeitmarkenfrequenz C multipliziert mit dem Verhältnis P/N", wobei P und Έ ,von der Bedienungsperson gewählte ganze Zahlen sind. Wichtigster Bestandteil der Schaltung zur Änderung der Datenrate ist ein phasenstarrer Schleifenkreis mit einer Mischstufe 71> einem Tiefpaßfilter 72 und einem spannungsgesteuerten Oszillator 73 , dessen Ausgang in an sich bekannter Weise über einen Untersetzerkreis 74- ein Eingangssignal für Mischstufe 71 bildet. Der Aus- ' gang des spannungsgesteuerten Oszillators 73 wird dem Untersetzerkreis 74 mit dem iiultiplikationsfaktor P zugeführt. Die phasenstarre Rückführungsschleife ergibt Betrieb des spannungsgesteuerten Oszillators mit einer Frequenz, die das P-fache der ankommenden Zeitmarkenfrequenz C ist. Der Ausgang der phasenstarren Rückführungsschleife wird vom spannungsgesteuerten Oszillator 73 über Leitung 75 und einen Untersetzerkreis 76 mit dem Teilungsfaktor N abgenommen. Das in Leitung 80 auf-
p tretende Ausgangssignal ist eine Impulsfolge mit der Hate »τ* C.
Das System kann damit statt der üblichen ganzzahligen öder vielfachen Änderungen der Datenraten beliebige, durch den Faktor
ςτ·Ο gegebene Ratenänderungen erzeugen.
Figuren 11a und 11b zeigen andere Ausführungsformen der Schaltung zur-Änderung der Datenrate in nicht ganzzahligen
109841/1222 BADORlGWAi
12552
Verhältnissen. Figur 11a zeigt die Aufteilung.eines einlaufenden Datenstroms mit hoher Datenräteι in zwei langsamere Datenströme, wobei das Verhältnis der höhen"Datenr'äte zur niedrigen Datenrate in jedem der langsamen Datenströme gleich einer rationalen Zahl ist. Bezeichnet man die lingangsrate mit I^ und die Auegangsraten' mit ä>j.und..R2» so sind die entöpreelenden Datenraten P/N.und Q/EI, wobei. - ; / ■ - " Λ; ": - '
P und Q sind ganze;Zahlen, ;die* Minen gemeinsamen Teiler haben. Die in iigur 11b dargestellte AusführungsfOrm .geigt die Kombination zweier längsamei* Datenströme in einen einzigen Daten- . strom mit hoher Datenrate.
Die Entschlüsselungsvorrichtung der Figur 11a kann in dem in Figuren 1, 6 und 7 dargestellten System als Ersatz für die Schaltungen zur Datenratenäriderung gemäß Figuren 3 und 1Q benutzt werden« Der nicht ganzzahlige Ratenteiler bzw. die Entschlüsselungsschaltung 100 umfaßt im wesentlichen einen Folgegenerator 101, der durch Zeitmarken gesteuert wird und durch Abgrenzimpulse ausgelöst wird, worauf nur eine vorgegebene Impulsfolge erzeugt wird. Am Ausgang des Folgegeherators 101 ergibt sich ein Paar komplementärer Signale s und s, die die auslösenden Eingangs signale für die beiden. UiTD-Gatter 102 und 105 darstellen*^ : . :■_:-. . ':.".- ■
Die UND-Gatter 102, 103 steuern die ihnen in Parallelschaltung mit der Rate· R0 .zugeführten Eingangsdaten in Speicher 104, 105, von denen die beiden langsamen Datenkanäle und'die langsamen Zeitmarkenraten R1, Rp abgenommen werden. Die Entschlüsselungsvorrichtung 100 umfaßt ferner einen Zeitmarkengenerator 106, der durch Zeitmarken- und Abgrenzungsimpulse mit dem Folgegenerator 101 synchronisiert ist und langsame Zeitmarkenimpulse R*, Rp erzeugt*
Die.in Figur 11b gezeigte Verschlüsselungsvorrichtung
100041/1222
•tf
110 ist eine Abwandlung des in Figur 11a gezeigten Kreises und' kombiniert zwei oder mehr Eingangskanäle mit den Raten R1, Rp in einen einzigen Datensatz mit der Rate R . Die gleichen Komponenten wie in Figur 11a werden verwendet und zur Vereinfachung der Darstellung werden deshalb die gleichen Bezugssymbole verwendet. Die yerschlüsselungsvorrichtung 110 braucht zusätzlich ein ODER-G-atter 107 an ihrem Ausgang, um die beiden Datenströme miteinander kombinieren zu können.
Die folgende Beschreibung der in Figuren 11a und 11b dargestellten Schaltungen bezieht sich nicht auf bestimmte Ausführungsformen der verwendeten Schaltungselemente.
Folgegenerator 101 erzeugt eine Binärfolge S, die mit den Zeitmarken R hoher Geschwindigkeit synchronisiert ist und eine bestimmte Ausgangskode hat. Die Hauptfunktion des Folgegenerators 101 ist es, während einer Folge von N aufeinanderfolgenden R Eeitmarken einen Ausgangszustand während der durch P Zeitmarken gegebenen Zeit und einen anderen Ausgangszustand während der durch Q Zeitmarker. gegebenen Zeit zu erzeugen (P + Q = W). In den meisten Ausführungsformen müssen die Datensätze der beiden langsamen Datenströme mit periodischen Zeitmarkensignalen der Folgefrequenzen R, und Rp zusammenfallen. In diesem Fall ist es zweckmäßig, daß der Ausgang des Folgegenerators 101 in jedem Zustand eine fast periodische Form hat, da dadurch die Menge der zu speichernden Information (d.h. die Zahl der Datensätze) in den Speichern 104» 105 verringert wird.
Die Verhältnisse können anhand des Beispiels P = 3, Q = 5 und N = 3 + 5 = 8 verdeutlicht werden. Abgesehen yon zyklischen Permutationen können die folgenden Folgen durch einen geeigneten Folgegenerator erzeugt werden, wobei die beiden Zustände "0" und "1" angenommen werden und für die folgenden Ausführungen der Zustand "0" dem Wert P zugeordnet ist.
109841/1222
(1) 0001111100011111
.(2) 0011110100111101— ■
(3) 001011Ί100101Ί11
(4) 0011101100111011
(5) 0011011100110111
(6) 0111010101110101
(7) 0110110101101101 —
Von diesen möglichen Folgen hat die Folge (1) die geringste Periodizität in den. beiden Zuständen und hat damit den größten Speicherbedarf zur Erzielung von Periodizität am Ausgang. Folge (7) hat den höchsten G-rad von Periodizität und damit den geringsten Speicherbedarf,
Aufgabe des Zeitmarkengenerators 106 ist es, zwei Zeitmarkensignale mit den Raten R* und Rp von der hohen Zeitmarkenrate R zu bilden. In der -hier betrachteten vorzugsweisen Ausführungsform sind diese Zeitmarkenfolgen periodisch. Die Ausgänge der Zeitmarkengeneratoren 106 steuern die Pufferspeicher 104·, 105 und'bestimmen die Abtastzeiten für mit niedriger G-eschwindigkeit zugeführte Eingangs- und Ausgangsdaten.
Wie erwähnt, ist es die Aufgabe der Puffer 104, '105 eine Zeitverzögerung zwischen den langsamen Dateneingangs- und -ausgangsleitungen und den Leitungen herzustellen, von denen mit hohen Datenraten durchfließende Datensätze abgenommen werden. Der Pufferspeicher arbeitet "elastisch", d.h. die Zahl der gespeicherten Datensätze kann während der N Zustände des .-Folgegenerators 101 variieren, je nach der relativen Periodizität der Ausgänge des Folgegenerätors und der relativen Pha- ; senlage der schnellen und langsamen Zeitmarkensignale.
Bei den UND- und ODER-Gattern 102, 103, und 107 handelt es sich um bekannte Bauelemente für Digitallogik, Figur 12 zeigt eine vorzugsweise Ausführungsform eines
10 9841/1222
Polgegenerators. Eine parallele BiiiaraddieystTife 120 ist der * Hauptbestandteil des Folgegenerators.■ ■Bei del· -Binäraddierstufe 120-handelt es sich um eine vollständige Addierstufe mit Übertragbildung in jeder Stufe; die Zahl der Stufen ist durch den Wert von Ii bestimmt. Die Ausgangsfolge wird vom Übertrag der. Bndstufe der Addiervorrichtung 120 bestimmt. Der-'binäieKönstan- ■' tengenerator 121 bildet einen vorprogrammierten Eingang zürn Binäraddierer 120, wobei der jeweilige Wert von E und..Q abhängt. Ein.'UND-Gatter 124 ist mit je;.der Stufe des parallfei^h Binäradäler,ers120 verbunden, söäafi dieselbe über die Rüeskstellogifc-. (ODER-Gatter-125) in allen Teilstufen einmal alle N Zeitmarkenimpulse auf Bull zurückgestellt wird (Betrieb mit der R -Rate)^ Heben der durch UND-Gatter 124 bewirkten Rückstellfähigkeit '.; wird ein außerhalb des Folgegenerators. erzeugter Abgrenzungsimpuls zur Einstellung der Phase des Folgegenerators über das Rückstellgatter 125 verwendet; Die Periode des Abgrenzungsimpulses ist dabei gleich einer ganzen Zahl von N Perioden des Zeitmarkengebers. Die Zahl der in der parallelen Binäraddiervorriclitung 120 benötigten Stufen ist gleich der kleinsten ganzen Zahl, die größer als loggN ist. Die Binärkonstante d muß ungeradzahlig sein, sodaß ■■ · = P oder Q ist, wobei die eckige Klammer den gan^zahligen Wert des in der Klammer stehenden Ausdrucks bezeichnet* Die Rückstellkonstante, die den vom UND-Gatter festgestellten Zustand der parallelen Binäraddierstufe bestimmt, läßt sich mit der Formel h = (d«N) mod (2n) berechnen.
Der-Betrieb des in Figur 12 dargestellten Folgegenerators läßt sich am besten anhand des folgenden Beispiels erläutern, in dem P = 2 und Q = 5 angenommen wird, sodaß N = 2 + 3 = 5. Aus obiger Formel ergibt sich, daß die Zahl der im parallelen Binäraddierer 120 benötigten Stufen 3 ist, da dies die kleinste . ganze Zahl größer oder gleich Iog25 ist. Der d-Wert muß 5 betragen, da 2^2. = 3 oder, in binärer Sehreibweise, d = 101. Für h
BAD ORrGINAL 109841/122 2
ergibt sich (5,5)mod8 = 1 oder, in Binärschreibweise, h = 001. Die folgende Tabelle ist eine Liste der Binärzustände der Addierstufe bei jedem Zeitmarkenimpuls nach anfänglicher Rückstellung durch einen Abgrenzungsimpuls. Der Ausgangsübertrag, der die von der Anordnung erzeugte Folge darstellt, ist in einer getrennten Spalte angegeben.
Addierstufe Ausgangsübertrag
000 __
101 0
010 . -. 1
111 0
100 1 001' Rückstellung. -* 000- 1
101 · . 0
010 . T
Nach dem anfänglichen Rückstellimpuls haben irgendwelche fünf aufeinanderfolgenden Ausgangsüberträge 2 Nullen und Einsen. Damit wurde die gewünschte Folge erzeugt, wobei ein Ausgang "Hull" der P-Rate und ein Ausgang "Eins" der Q-Rate entspricht. Welcher der beiden Zustände (0'oder 1) P entspricht, hängt vom d-Wert ab, der der obigen Formel genügt.
Der Folgegenerator kann in anderen Ausführungsformen ausgebildet werden. So können Schieberegister mitverwendet werden, wie beispielsweise in S. G-olomb "Digital Communications" beschrieben, .oder Zähler mit Zyklusperioden, die gleich P, Q und N Zeitgeberintervallen sind, oder sogenannte Ratengeneratoren. .
In. der Beschreibung der Erfindung wurde die Unterteilung eines einzigen Datenstroms mit hoher Datenrate in zwei Datenströme mit niedrigen Datenraten behandelt, doch können
109841/1222
zsr
Äusführungsformen von Folgegeneratoren verwendet werden, die mehr als zwei Ausgangszustände haben. In diesem Fall können verschiedene alphabetische Logikanordnungen verwendet werden, und jede der untersetzten Datenraten steht mit der hohen Datenrate in einem rationalen Verhältnis. .
Figur 13 zeigt ein Blockschaltbild einer Ausführungsform des Zeitmarkengenerators 106, der als Folgegenerator verwendet werden kann» Ein auf der Frequenz EQR /N arbeitender kristallgesteuerter Oszillator 130 betreibt die beiden Zähler 131, 132, die periodisch Zeitmarken mit den Folgefrequenzen R1 und Rp abgeben. Der außerhalb dieser Kreise erzeugte Abgrenzungsimpuls stellt die Zähler 131> 132 periodisch zurück, Die Frequenzstabilität des kristallgesteuerten Oszillators 130 muß so groß sein, daß Unregelmäßigkeiten infolge unvermeidlicher ZeitmarkenSchwankungen nicht den Betrieb des Gesamtsystems stören können. In einer Alternativausführung werden phasenstarre Rückführungskreise verwendet, um-Frequenz und Phase des kristallgesteuerten Oszillators zu steuern und um nicht ganzzahlige Ratenänaerungen mit einem zweiten Zähler zu erzielen.
109841/1222

Claims (13)

  1. at
    PATENTANSPRÜCHE
    M j Multiplexsystem, gekennzeichnet durch einen auf ankommende Zeitmarken- und Abgrenzungssignale hoher Folgefrequenz ansprechenden Zeitmarkengeber (30) zur Erzeugung von Zeitmarken- und Abgrenzungssignalen für reduzierte Datenraten; eine an mehrere Datenquellen mit langsamen Datenraten anschließbore Verschlüsselungsvorrichtung (22);· durch ankommende Zeitmarken betätigte Zähler (25) im Zeitmarkengeber; Schalter {<x-Logik 26) zur Auswahl einer Serie von untersetzten Zeitmarkensignalen; Zähler (30) zur Erzeugung- von Zeitmarkenimpulsen niedriger Folgefrequenz; einen Zähler (24) für Abgrenzungsimpulse, der an die Quelle der Abgrenzungsimpulse hoher Folgefrequenz angeschlossen ist; Vorrichtungen zum Betrieb des Zählers für die Abgrenzungsimpulse mit den Zeitmarken niedriger Folgefrequenz, um Abgrenzungsimpulse niedriger Folgefrequenz zu erzeugen; einen Parallel-Serien-Umsetzer (42) in der Verschlüsse lungs vorrichtung (22) mit mehreren parallelen Eingangsanschlüssen in der Verschlüsselungsvorrichtung für Datenquellen mit niedrigen Datenraten; einen EingangsZeitgeberanschluß und einen Ausga.ngsanschluß für Daten hoher Folgefrequenz; in der Verschlüsselungsvorrichtung (22) vorgesehene Vorrichtungen zum Anlegen langsamer Zeitmarkensignale und Abgrenzungsimpulse vom Zeitmarkengenerator an den Parallel-Serien-Umsetzer um einen Datensatz mit niedriger Datenrate zu erzeugen; und Mittel zum Anlegen von Zeitmarkenimpulsen hoher Folgefrequenz an die Verschlüsselungsvorrichtung, um Datensätze von den Datenquellen niedriger Folgefrequenz an die Ausgänge mit hohen Datenraten weiterzuleiten.
  2. 2. Multiplexsystem nach Anspruch 1, gekennzeichnet durch in der Verschlüsselungevorrichtung (22) angebrachte, veränderliche Verzögerungsvorrichtungen (41), die zwischen der
    109841/122
    a*.
    Quelle der mit niedriger Polgefrequenz abgegebenen Zeitmarken*- impulse und Abgrenzungssignale und dem Parallel-Serien-Umsetzer (42) eingesetzt sind,, um die Yerzögerungszeit der auslaufenden Daten zu kompensieren und die Datenübertragung im richtigen Zeitintervall zu erzielen.
  3. 3. Multiplexsystem nach Anspruch 2, gekennzeichnet durch eine Auswahl-Logik (40) zur Wahl der geeigneten Verzögerungskompensation.
  4. 4. Multiplexsystem nach Anspruch 2, gekennzeichnet durch ein Schieberegister (41) in den veränderlichen Verzögerungsvorrichtungen.
  5. 5. Multiplexsystem nach Anspruch 1, gekennzeichnet durch eine Entschlüsselungsvorrichtung (21) mit einem Serien-Parallel-Umsetzer (38), Mittel um mit hoher Datenrate serienweise zugeführte Daten (a) an den Umsetzer (38) anzulegen und weitere Mittel, um mit niedriger Folgefrequenz zugeführte Abgrenzungs- (f) und Zeitmarkenimpulse (c) an den Umsetzer anzulegen, um Daten parallel an Datenverbraucher (A.,, ... AtV) mit niedriger Datenrate zu leiten.
  6. 6. Multiplexsystem nach Anspruch 5, dadurch gekennzeichnet, daß die Entschlüsselungsvorrichtung (21) zurr. Anschluß an verschiedene, niit niedrigen Raten arbeitende Datenverbraucher ausgebildet ist, daß der Serien-Paraliel-Ümsetzer (38) mit Eingängen zur Serienzuführung von Daten und Zeitraarkenimpulsen mit hohen Zuführungsraten ausgebildet ist, um Daten durch den Serien-Parallel-Umsetzer (38) zu schicken, und daß die Mittel zum Anlegen von Zeitmarken- und Abgrenzungsimpulsen mit niedrigen Raten das Auslesen von Daten mit niedrigen Datenraten in mehrere Kanäle (A1, ... Aw) ermöglichen.
  7. 7. Multiplexsystem nach Anspruch^» gekennzeichnet durch mehrere gleichartige, an die entsprechenden Ausgangsanschlüsse des Serien-Parallel-Umsetzers (38) angeschlossene
    109841/17-2 2
    BAD ORIGINAL
    kombinierte Zeitmarkengeneratoren und Entschlüsselungsvorrichtungen mit zusätzlichen Mitteln zum Anlegen von Abgrenzungsund Zeitmarkenimpulsen an die kombinierten Zeitmarkengeneratoren und Entschlüsselungsvorrxchtungen.
  8. 8. Multiplexsystem nach Anspruch 1, gekennzeichnet durch einen Speicher (60); einen Schreib—Adressenzähler (61); einen Lese-Adressenzähler (62);■Vorrichtungen zur Einleitung, von Daten in den Speicher (60) über den Schreib-Adressenzähler (61) mit der Geschwindigkeit der ankommenden Datensätze; Mittel zur Erzeugung eines Lesesignals aus den ankommenden Daten,
    Wk bestehend aus: einem phasenstarren Rückführungskreis, einer Mischstufe (71), einem Tiefpaßfilter (.72); einem in einen Rückführungskreis eingesetzten, spannungsgesteuerten Oszillator (73); Mittel zum Anlegen eines von den ankommenden Daten abgenommenen Zeitmarkensignals an die Mischstufe (71); Vorrichtungen (74), um das Ausgangesignal des spannungsgesteuerten Oszillators (73) durch eine ganze Zah'l P zu teilen und das sich ergebende Signal an die Mischstufe anzulegen; und Vorrichtungen (76), um das Ausgangssignale des spannungsgesteuerten Oszillators durch eine Zahl Q zu teilen und das sich ergebende Signal an den Lese-Adressenzähler (62) als Lesesignal für den Speicher (60) anzulegen.
    -
  9. 9. Multiplexsystem nach Anspruch 1 zum Serienbetrieb -
    W in einem Datenübertragungssystem, gekennzeichnet durch einen Zeitmarkengeber (52) mit einem mehrstufigen Zähler (50) zur Aufnahme mindestens eines Satzes mit hoher Rate zugeführter Zeitmarkenimpulse und Vorrichtungen zur Ableitung von Zeitmarkenimpulsen niedriger Rate aus. mindestens einer Stufe des mehrstufigen Zählers; Speicher (53) für ankommende Daten; eine Logik (51) zur wahlweisen Übertragung von Seriendaten mit hoher Da,tenrate durch ein Multiplexsystem oder zur wahlweisen Einleitung von Daten in den Speicher; Vorrichtung zur Erzeugung von
    BAD ORIGINAL 109841/1222
    Abgrenzungs- und Zeitmarkenimpulsen niedriger Rate aus entsprechenden einlaufenden Impulsen; und Vorrichtungen, um nach Anlegen der so erzeugten Impulse Daten mit niedriger Datenrate aus einem Speicher (54) abzuführen.
  10. 10. Multiplexsystem nach Anspruch 1, gekennzeichnet durch einen Folgegenerator (101) zur Erzeugung komplementärer Signale in einer bestimmten Kode und in Abhängigkeit von einlaufenden Zeitmarkenimpulsen, zwei Datenspeicher (104-, 105), ein UND-Gatter (102, 103) für jeden Speicher, Vorrichtungen zur Zuführung der komplementären Signale des Folgegenerators (101) als ein auslösendes Signal für jedes UND-Gatter, und Vorrichtungen zum Anlegen des einlaufenden Datenctroms an jedes UND-Gatter als zweites auslösendes Signal.
  11. 11. Multiplexsystem nach Anspruch 10, gekennzeichnet durch Vorrichtungen um Daten vom Ausgang der Speicher (104, 105) abzunehmen.
  12. 12. Multiplexsystem nach Anspruch 10, gekennzeichnet durch einen Zeitmarkengenerator (106) zur Erzeugung zweier Züge von Zeitmarkenimpulsen, die mit der Rate der ankommenden Zeitmarken verknüpft sind, und Mittel um den Ausgang des Zeitmarkengenerators mit den Zeitmarkenimpulsen der aus den Speichern (104, ,105) auslaufenden Daten zu verkoppeln.
  13. 13. Multiplexsystem nach Anspruch 12, dadurch gekennzeichnet, daß der Ausgang des Zeitmarkengebers (106) mit der ankommenden Zeitmarkenrate durch die Beziehungen R., = PR /N und Rp = QRO/N verknüpft ist, wobei R die Rate der einlaufenden Zeitmarken, R. die Rate am Ausgang eines Speichers, R2 die Rate am Ausgang des anderen Speichers, P eine ganze Zahl, Q eine ganze Zahl, und N = P + Q bedeuten.
    109841/122έ
    3&
    Leerseite
DE2112552A 1970-03-17 1971-03-16 Datenübertragungsanlage Expired DE2112552C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US2028370A 1970-03-17 1970-03-17

Publications (3)

Publication Number Publication Date
DE2112552A1 true DE2112552A1 (de) 1971-10-07
DE2112552B2 DE2112552B2 (de) 1979-08-02
DE2112552C3 DE2112552C3 (de) 1981-09-10

Family

ID=21797739

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2112552A Expired DE2112552C3 (de) 1970-03-17 1971-03-16 Datenübertragungsanlage

Country Status (9)

Country Link
US (1) US3665405A (de)
JP (2) JPS5715501B1 (de)
CA (1) CA954243A (de)
DE (1) DE2112552C3 (de)
FR (1) FR2084723A5 (de)
GB (1) GB1350781A (de)
IL (1) IL36446A (de)
NL (1) NL7103162A (de)
SE (1) SE373715B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2430362A1 (de) * 1973-06-26 1975-01-23 Western Electric Co Multiplex-/demultiplexeinrichtung
DE2520835A1 (de) * 1975-05-09 1976-11-11 Siemens Ag Schaltungsanordnung zur uebertragung von daten

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3790715A (en) * 1972-07-28 1974-02-05 Bell Telephone Labor Inc Digital transmission terminal for voice and low speed data
US3855617A (en) * 1972-08-29 1974-12-17 Westinghouse Electric Corp Universal digital data system
US3755789A (en) * 1972-10-30 1973-08-28 Collins Radio Co Expandable computer processor and communication system
US3999165A (en) * 1973-08-27 1976-12-21 Hitachi, Ltd. Interrupt information interface system
DE2360943C3 (de) * 1973-12-06 1978-10-19 Siemens Ag, 1000 Berlin Und 8000 Muenchen Zeitmultiplexsystem zum Übertragen binärer Nachrichten
US3879582A (en) * 1974-03-01 1975-04-22 Rca Corp Data loop communication system
US4009345A (en) * 1974-12-30 1977-02-22 International Business Machines Corporation External management of satellite linked exchange network
US4009344A (en) * 1974-12-30 1977-02-22 International Business Machines Corporation Inter-related switching, activity compression and demand assignment
US4009347A (en) * 1974-12-30 1977-02-22 International Business Machines Corporation Modular branch exchange and nodal access units for multiple access systems
US4009346A (en) * 1974-12-30 1977-02-22 International Business Machines Corporation Distributional activity compression
US4009343A (en) * 1974-12-30 1977-02-22 International Business Machines Corporation Switching and activity compression between telephone lines and digital communication channels
DE2511619B2 (de) * 1975-03-17 1977-03-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zur uebertragung von digitalen informationen eines pcm-zeitmultiplexfernmeldenetzes
US4215245A (en) * 1978-12-29 1980-07-29 Bell Telephone Laboratories, Incorporated Variable rate synchronous digital transmission system
US4468767A (en) * 1981-12-07 1984-08-28 Coastcom Drop-and-insert multiplex digital communications system
JPS5913443A (ja) * 1982-07-14 1984-01-24 Fuji Xerox Co Ltd 非同期接続装置
DE3372897D1 (en) * 1983-04-27 1987-09-10 Ibm Method of synchronizing the transmitter of a digital communication system, and device for carrying out said method
US4646324A (en) * 1985-02-11 1987-02-24 United Technologies Corporation Digital information transfer system (DITS) transmitter
US4716561A (en) * 1985-08-26 1987-12-29 American Telephone And Telegraph Company, At&T Bell Laboratories Digital transmission including add/drop module
US4734696A (en) * 1985-12-02 1988-03-29 Telenex Corporation System and method for transmitting information
US4764939A (en) * 1985-12-02 1988-08-16 Telenex Corporation Cable system for digital information
US4658152A (en) * 1985-12-04 1987-04-14 Bell Communications Research, Inc. Adaptive rate multiplexer-demultiplexer
JPS62151206U (de) * 1986-12-05 1987-09-25
JPS6460035A (en) * 1987-08-31 1989-03-07 Fujitsu Ltd Branching/inserting circuit
US5081702A (en) * 1989-03-09 1992-01-14 Allied-Signal Inc. Method and apparatus for processing more than one high speed signal through a single high speed input terminal of a microcontroller
ATE100984T1 (de) * 1989-07-10 1994-02-15 Siemens Ag Verbindungseinrichtung zur datenuebertragung ueber lichtwellenleiter.
US5282210A (en) * 1992-06-01 1994-01-25 International Business Machines Corporation Time-division-multiplexed data transmission system
JPH0787047A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd Sdhリアルタイム・クロック方式
IT1270046B (it) * 1994-04-21 1997-04-28 Italtel Spa Metodo e dispositivo per la temporizzazione della trasmissione di segnali digitali in un sistema tdma pon
US6108726A (en) * 1996-09-13 2000-08-22 Advanced Micro Devices. Inc. Reducing the pin count within a switching element through the use of a multiplexer
US5818839A (en) * 1997-06-27 1998-10-06 Newbridge Networks Corporation Timing reference for scheduling data traffic on multiple ports
US6260152B1 (en) 1998-07-30 2001-07-10 Siemens Information And Communication Networks, Inc. Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains
KR100430567B1 (ko) * 2000-10-11 2004-05-10 한국전자통신연구원 주소발생기를 포함한 인터리빙/디인터리빙 수행 장치 및그 방법과 그를 이용한 채널 부호화 시스템
JP4555029B2 (ja) * 2004-09-01 2010-09-29 株式会社日立製作所 ディスクアレイ装置
JP4537425B2 (ja) * 2007-06-28 2010-09-01 株式会社日立製作所 ディスクアレイ装置
US8635347B2 (en) 2010-01-26 2014-01-21 Ray W. Sanders Apparatus and method for synchronized networks
EP2823621A4 (de) 2012-03-09 2015-12-16 Ray W Sanders Routingvorrichtung und -verfahren mit steuervektoren in einem netzwerk mit synchronisierter adaptiver infrastruktur
US9672182B2 (en) 2014-08-21 2017-06-06 Infineon Technologies Ag High-speed serial ring
US11283436B2 (en) * 2019-04-25 2022-03-22 Teradyne, Inc. Parallel path delay line
CN118199580A (zh) * 2024-05-16 2024-06-14 西安智多晶微电子有限公司 一种多路pwm的实现方法和***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1487799A1 (de) * 1965-12-14 1969-01-16 Western Electric Co Zeitmultiplex-UEbertragungsanlage
US3437755A (en) * 1965-03-11 1969-04-08 Itt Multiplex channel gate pulse generator from an intermixture of time division multiplex pulse trains

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3437755A (en) * 1965-03-11 1969-04-08 Itt Multiplex channel gate pulse generator from an intermixture of time division multiplex pulse trains
DE1487799A1 (de) * 1965-12-14 1969-01-16 Western Electric Co Zeitmultiplex-UEbertragungsanlage

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
The Bell System Technical Journal, Vol. 44, Nov. 1965 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2430362A1 (de) * 1973-06-26 1975-01-23 Western Electric Co Multiplex-/demultiplexeinrichtung
DE2520835A1 (de) * 1975-05-09 1976-11-11 Siemens Ag Schaltungsanordnung zur uebertragung von daten

Also Published As

Publication number Publication date
FR2084723A5 (de) 1971-12-17
DE2112552B2 (de) 1979-08-02
CA954243A (en) 1974-09-03
IL36446A0 (en) 1971-05-26
DE2112552C3 (de) 1981-09-10
GB1350781A (en) 1974-04-24
JPS53121418A (en) 1978-10-23
NL7103162A (de) 1971-09-21
JPS5715501B1 (de) 1982-03-31
US3665405A (en) 1972-05-23
IL36446A (en) 1974-07-31
SE373715B (sv) 1975-02-10

Similar Documents

Publication Publication Date Title
DE2112552A1 (de) Multiplexsystem
DE3740338C2 (de)
CH621445A5 (de)
DE3307781C2 (de) Parallel-Serien-Datenwandler mit vorgebbarem Taktverhältnis
DE2758797A1 (de) Umsetzer zum umsetzen von serien- kanal-daten einer vielzahl von primaeren digitalen multiplexstrecken in parallel- kanal-daten
EP0021290B1 (de) Verfahren und Schaltungsanordnung zur Synchronisierung bei der Übertragung von digitalen Nachrichtensignalen
DE2518051A1 (de) Multiplexiervorrichtung fuer n plesiochrone bitfolgen
DE2149911C3 (de) Schaltungsanordnung zur gegenseitigen Synchronisierung der in den Vermittlungsstellen eines PCM-Zeitmultiplexfernmeldenetzes vorgesehenen Amtstaktoszillatoren
DE1936266A1 (de) Vorrichtung zur Leferung einer Serie von Ausgangsimpulsen mit einer mo?eren Frequenz in UEbere?stimmung mit einem digitalen Eingang
DE3785906T2 (de) Kanalersatzschaltungssystem für ein Funkübertragungssystem von digitalen Daten.
EP0567517B1 (de) Verfahren und anordnung zur übertragung von digitalsignalen
DE1278298B (de) Verfahren und Anordnung zur Steuerung von Verkehrsampeln
DE2717882C3 (de) Numerisches Zeitmultiplexsystem
DE3315372C2 (de)
DE3902529C2 (de)
DE2023656A1 (de) Verfahren zur empfangsseitigen Rückgewinnung der plesiochronen Primärtakte mehrerer sendeseitig zu einem Zeitvielfach höherer Ordnung zusammengefaßter primärer Zeitvielfachsysteme
DE1524884C3 (de) VerfahFen und Schaltungsanordnung zur Übertragung digitaler Nachrichten unter Bildung und Einfügung von Prüfbits
DE2908366A1 (de) Verfahren und schaltungsanordnung fuer einen phasenvergleich in einem digitalen nachrichtenuebertragungssystem
DE3046772A1 (de) Taktgenerator
EP0334193B1 (de) Verfahren und Anordnung zur fortlaufenden Anpassung der Phase eines binären Datensignals an einen Takt
DE2523734C3 (de) Verfahren und Schaltungsanordnung zur Synchronisierung von Oszillatoren eines Digital-Fenuneldenetzes durch Oszillatoren eines weiteren Fernmeldenetzes
DE2419566A1 (de) Verfahren zur durchschaltung binaerer daten ueber eine zeitmultiplexvermittlung in einem synchronen datennetz
DE2653500A1 (de) Multiplexier-demultiplexier-anordnung
DE1278543B (de) Schaltungsanordnung zum UEbertragen von Nachrichten in nach dem Zeitmultiplexverfahren arbeitenden Fernmelde-, insbesondere Fernsprechvermittlungsanlagen
DE2036557C (de) Taktgeber Synchromsierungsanordnung fur den Empfang von isochron binar itioduherten Signalen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)