DE2455484A1 - Monolithisch integriertes halb-festspeicher-element - Google Patents
Monolithisch integriertes halb-festspeicher-elementInfo
- Publication number
- DE2455484A1 DE2455484A1 DE19742455484 DE2455484A DE2455484A1 DE 2455484 A1 DE2455484 A1 DE 2455484A1 DE 19742455484 DE19742455484 DE 19742455484 DE 2455484 A DE2455484 A DE 2455484A DE 2455484 A1 DE2455484 A1 DE 2455484A1
- Authority
- DE
- Germany
- Prior art keywords
- mos
- zone
- gate
- bipolar transistor
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title description 12
- 230000015654 memory Effects 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 3
- XUFQPHANEAPEMJ-UHFFFAOYSA-N famotidine Chemical compound NC(N)=NC1=NC(CSCCC(N)=NS(N)(=O)=O)=CS1 XUFQPHANEAPEMJ-UHFFFAOYSA-N 0.000 description 21
- 238000000034 method Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
- H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7886—Hot carrier produced by avalanche breakdown of a PN junction, e.g. FAMOS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
Böblingen, den 22. November 1974 bu/se
Anmelderin: International Business Machines
Corporation/ Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 973 053
!Monolithisch integriertes Halb-Festspeicher-Element
Die Erfindung betrifft ein monolithisch integriertes Halb-Festspeicher-E
lement, das insbesondere für den Einsatz in einer Speichermatrix gee.ignet ist.
Speicherelemente für die Computertechnik werden üblicherweise in bipolarer Transistor-/ FET-, und in FAMOS-Technik erstellt,
wobei FAMOS ein Akronym für "Floating Gate Avalanche Breakdown MOS"-Transistor bedeutet. Ein Feldeffekt-Transistor dieser Bauart
besitzt zwischen Gate-Elektrode und MOS-Substratkanal ein zweites,
auf schwebendem Potential gehaltenes Gate, das sowohl vom Substrat als auch von der Gate-Elektrode isoliert angebracht
ist. Speicherelemente, die gemäß den oben genannten Techniken hergestellt sind, bestehen jeweils aus einer Vielzahl von
aktiven Bauelementen zur Speicherung der digitalen Information und werden häufig entsprechend der Anzahl dieser aktiven Bauelemente
in einem Speicherelement gekennzeichnet. Speicherelemente dieser Art lassen sich auch danach unterscheiden, ob
sie gleichspannungs-stabil oder wechselspannungs-stabil sind. Im letzteren Falle ist eine periodische Auffrischung der Information
erforderlich. Eine weitere Charakterisierung nach der Funktion läßt sich treffen, wenn unterschieden wird, ob
ein Festspeicher oder ein Schreib-Lesespeicher, in dem die Information leicht abgeändert werden kann, vorliegt. Hierzwischen
gibt es nun eine dritte Alternative, nämlich den Halb-Festspeicher,
S09823/0833
dessen Information zwar über einem mehr oder weniger langem Zeitraum lediglich als zerstörungsfrei ausgelesen werden soll,
hinwiederum aber auch nach Bedarf mehr oder weniger abgeändert werden kann. Hierbei ist im allgemeinen der Schreibzyklus langer
als es bei einem Schreib-Lesespeicher der Fall ist. Ein relativ langer Schreibzyklus ist aber immerhin noch bedeutend schneller
und auch weniger aufwendig als der Ersatz eines Festspeichers durch einen anderen. Außerdem sollen bei Halb-Festspeichern die
bei Festspeichern allgemein vorliegenden Vorteile, wie höhere Integrationsdichte, Umschaltgeschwindigkeit, geringer Leistungsbedarf und Gleichspannungsstabilität beibehalten werden.
Die Aufgabe der Erfindung besteht deshalb darin, ein Halb-Festspeicher-Element
mit gegenüber bisher verbesserten Eigenschaften bereitzustellen, wobei ein im Bedarfsfall erforderlicher
SchreibVorgang aber mit solchen Spannungswerten durchführbar
sein soll, wie sie bei normaler Betriebsweise der Speicheranordnung vorgegeben sind; hierbei sollen noch eine leichte Herstellbarkeit
und hohe Betriebszuverlässigkeit eine weitere Vorbedingung sein.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß das monolithisch
integrierte Halb-Festspeicher-Element aus einem die Basis eines bipolaren Transistors über die Drain-Zone ansteuernden
MOS-FET mit einem zwischen Gate-Elektrode und MOS-FET-Substrat
angeordneten und auf schwebendem Potential gehaltenen zweiten Gate besteht, wobei zur Zweifachkoinzidenz-Ansteuerung
der mit einer ersten Ansteuer- bzw. Leseleitung verbundene Kollektor des bipolaren Transistors am MOS-FET-Substrat liegt,
die Source-Zone an die zweite Ansteuerleitung und die Gate-Elektrode an die Löschleitung angeschlossen ist.
Ein Speicherelement gemäß dieser Bauart verbindet dabei die Vorteile eines Festspeicher-Elements mit der Möglichkeit der
Informationseinschreibung nach Abschluß des Herstellvorgangs eines entsprechenden Halbleiterbauelements.
FI 973 053
6098 2 3/0038
Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen aufgeführt.
'Weitere Vorteile der Erfindung ergeben sich aus der nachfolgeniden
Beschreibung von Ausführungsbeispielen anhand der unten •aufgeführten Zeichnungen und aus den Patentansprüchen.
!Es zeigen:
;Fig. 1 ein Schaltbild eines erfindungsgemäßen Speicherelements,
iFig. 2 einen ausschnittsweisen Querschnitt durch
eine monolithisch integrierte Halbleiterstruktur eines erfindungsgemäßen Speicherelements,
Fig. 3 Impulsdiagramme zur Erläuterung der Wirkungsweise des erfindungsgemäßen Speicherelements,
Fig. 4 einen Ausschnitt aus einer Speichermatrix, die
aus erfindungs,gemäßen Speicherelementen aufgebaut ist.
Ein Speicherelement gemäß der Erfindung wird zum Aufbau einer Speichermatrix in einer Halbleiterscheibe verwendet. Wie sich
aus der Darstellung in Fig. 1 ergibt, besteht jedes Speicherelement aus einem bipolaren Transistor Q1 und einem FAMOS-Halbleiterbauelement
Q2. Adressierleitung, üblicherweise als Bitleitungen 12 und Wortleitungen 38 bezeichnet, verlaufen
senkrecht zueinander in der Speichermatrix und sind an ihren Kreuzüngsstellen mit den entsprechenden Speicherelement-Anschlüssen
verbunden. Das FAMOS-Halbleiterbauelement besitzt ein die
gesteuerten Elektroden 20 und 22, wobei die eine gesteuerte Elektrode 22 mit einer der Adressierleitungen, wie z.B. der
Wortleitung 38 verbunden ist. Die andere gesteuerte Elektrode 20 des FAMOS-Halbleiterbauelements ist mit der Basis 20 des
PO 973 053
S09823/0838
_4_ 2455Λ8Λ
bipolaren Transistors verbunden. In der monolithisch integrierten Halbleiterschaltung kann dabei eine einzige Halbleiterzone
•gleichzeitig als Basiszone 20 eines bipolaren Transistors und als
gesteuerte Elektrode 20 eines unipolaren Transistors dienen. Dies ist der Grund dafür, daß beide Teile mit dem gleichen Bezugszeichen
versehen sind. Das Substrat 14 des FAMOS-HalbleiterbauelementS
ist mit dem Kollektor 14 des bipolaren Transistors verbunden und außerdem mit der anderen Adressierleitung, wie z.B. der Bitleitung
12. In der monolithischen Schaltungstechnik bestehen das Substrat 14 und der Kollektor 14 aus ein und derselben Halbleiterzone.
Es ist hervorzuheben, daß die Adressierleitung 12 in
Gestalt der Subkollektorzone 12 (Fig. 2) gleichzeitig die Kollektorzone des bipolaren Transistors Q1 bildet. Das FAMOS-Halbleiterbauelement
Q2 besitzt ein Gate-Elektrodenpaar, wobei das erste Gate 26, als nicht auf festem Potential liegend,
keinen direkten elektrischen Anschluß mit irgend einem Schaltungsteil aufweist. Das zweite Gate 32, auch als Löschgate be-I
zeichnet, ist mit der Löschleitung 36 verbunden. Die Emitterzone ; 24 des bipolaren Transistors Q1 ist an den Anschluß 34 angeschlosj sen.
I Aus der Abbildung nach Fig. 2 ergibt sich ein in bipolar-FET-
■ Technik hergestelltes Halbleiterbauelement, das ein P-leitendes
j Substrat 10 besitzt. Hierin wird zunächst eine N+-Subkollektor-
zone 12 gebildet. Wie bereits erwähnt, wirkt diese Subkollektorzone
12 gleichzeitig als Kollektor für den bipolaren Transistor Q1 und bildet außerdem die Bit-Leitung für das Speicherelement.
Die Subkollektorzone 12 ist andererseits begrenzt durch die N-leitende Halbleiterzone 14, die mit Hilfe eines EpitaxiVerfahrens
auf das Substrat 12 aufgebracht wird, so daß der Subkollektor 12 hierin, wie schematisch in Fig. 2 angedeutet, ausdiffundieren
kann. P-leitende Isolationszonen 16 und 18 werden dann zusammen mit den P-leitenden Zonen 20 und 22 in diese Epitaxischicht
14 eingebracht. Die Bildung solcher Isolationszonen 16 und 18 und der Zonen 20 und 22 ist ansich bekannt und läßt
sich durch Diffusion, Ionenimplantaion oder andere, diesbezügliche
Techi
FI 973 053
liehe Techniken erstellen. In die Zone 20 wird dann eine N -Zone
609823/0838
eingebracht. Ks wird betont, daß die Zone 20 die Basis des :
! bipolaren Transistors Q1 bildet und daß beide Zonen 20 und ;
22 die gesteuerten Elektroden (Drain und Source) des FAMOS- ;
; Halbleiterbauelementes Q2 bilden. Die N -Zone 24 bildet die ,
Emitterzone des bipolaren Transistors Q1, während die N-Epitaxizone
14 innerhalb der Isolationszonen 16 und 18 die Substrat- '
zone des FAMOS-Halbleiterbauelements Q2 darstellen. Das nicht
auf festem Potential liegende Gate 26 wird anschließend über einer elektrisch isolierenden Zone 28 in bekannter Weise
aufgebracht. Eine zweite elektrisch isolierende Zone 30 trennt das Löschgate 32 von dem nicht auf festem Potential liegenden
Gate 26.Elektrisch leitende Anschlußverbindungen 34, 36 und
38 werden dann über entsprechende Löcher in Isoliermaterial
40 mit Hilfe bekannter Verfahrenstechniken eingebracht. Aus
diesem Grunde sind die Bezugszeichen des Ersatzschaltbildes
! in Fig. 1 soweit wie möglich auch in die Struktur der Fig. 2 übernommen. So ist z.B. die Bitleitung 12 im Schaltbild nach
j Fig. 1 durch eine hochdotierte Subkollektorzone 12 in der \ Struktur nach Fig. 2 dargestellt.
Die Ansteuerung eines Speicherelements erfolgt durch Impulseingabe,
wie es sich mit Hilfe der Fig. 3 erläutern läßt. Um ein spezielles Speicherelement einzuschreiben, wird der Bit-
; leitung 12 ein Impuls mit einer Amplitude von etwa + 10 V
zugeführt, so daß die Kollektorzone 14 des bipolaren Transistors J Q1 und das Substrat des FAMOS-Halbleiterbauelements Q2 auf ein
entsprechendes Potential angehoben werden. Soll eine binäre 0 eingeschrieben werden, dann bleibt die Wortleitung 38 auf
0 Potential, so daß kein Lawinendurchbruch im FAMOS-Halbleiterbauelement
Q2 eintreten kann. Soll jedoch eine binäre 1 eingeschrieben
werden, dann wird der Wortleitung 38 ein negativer Impuls zugeführt mit einer Amplitude von etwa 15 Volt. Dies
ergibt eine Potentialdifferenz von etwa 25 Volt zwischen dem FAMOS-Substrat 14 und der gesteuerten Elektrodenzone 22 im
Halbleiterbauelement Q2. Für die hier in Betracht kommenden FAMOS-HaIbleiterbauelemente reichen 25 Volt völlig aus, um
FI 973 053
509823/0838
ein Lawinendurchbruchspotential zur Injektion heißer Elektronen zur nicht an festem Potential liegenden Gate-Elektrode 26
herbeizuführen. Für den Schreibbetrieb bleibt der Emitteranschluß 34 offen, d.h. es wird kein festes Potential angelegt.
Die heißen Elektronen werden am nicht auf festem Potential
liegenden Gate eingefangen, so daß das FAMOS-HaIbleiterbauelement
Q2 in seinen Zustand geringer Impedanz gebracht wird, der sich unter Umständen und je nach Bedarf auch auf Jahre hinaus beibehalten
läßt.
!Der auf Injektion heißer Elektronen in den dargestellten P-Kanal-JTransistor
beruhende Schreibvorgang ergibt sich hauptsächlich jaus der Beschleunigungswirkung des elektrischen Feldes im Gate-
;0xid 28. Die am nicht auf festem Potential liegenden Gate 26 eingefangenen Elektronen erhöhen die Durchbruchsspannung und ergeben
damit eine entsprechende Herabsetzung in der Wirkung des Lawinejn
|durchbrucheffektes. Dies tritt sehr schnell ein, so bald nämlich ;die Lawinendurchbruchsspannung erreicht ist und das Halbleiterbauelement
eingeschaltet wird. Jedoch besteht hierbei sowohl leine Amplituden- als auch eine Zeitabhängigkeit. Die Zeitabhängigkeit
beruht auf der Tatsache, daß das elektrische Feld in dem Maße abgebaut wird, wie sich die Ladung an dem Gate erhöht,
wobei dann natürlich entsprechend weniger Elektronen in Richtung auf das Gate beschleunigt werden.
Mit Hilfe der gleichen Impulsdarstellung läßt sich auch die
Leseoperation erläutern. Hierbei ist vorauszuschicken, daß die Bitleitung 12 in der Praxis gleichzeitig als Abfühlleitung Verwendung
findet, um den Speieherzustand des Speieherelernentes
abzufühlen. Wenn das Speicherelement einer Leseoperation unterworfen wird, dann wird der Emitteranschluß 34 des bipolaren
Transistors Q1 auf ein negatives Potential, wie z.B. -3 Volt gebracht. Die Wortleitung 38 erhält Impulse, deren Amplituden
zwischen diesem negativen Potential von -3 Volt und einem demgegenüber
positiven Potential, wie z.B Erdpotential schwanken. Die an dem auf schwebendem Potential liegenden Gate gespeicherte
Information wird dann über die Bitleitung 12 abgefiihlt. Eine FI 973 053
5 0 9 8 2 3/0838
binäre 1 ist gemäß oben stehender Vereinbarung dann gespeichert,
j wenn das auf schwebendem Potential liegende Gate derart aufgeladen ist, daß das FAMOS-HaIbleiterbauelement Q2 einen Zustand
geringer Impedanz aufweist, so daß ein Signal von der Wortleitung auf die Bitleitung übertragen werden kann. Ist so das FAMOS-HaIbleiterbauelement
Q2 leitend, dann schaltet ein über Wortleitung 38 zugeführter Impuls positiver Amplitude den bipolaren Transistor
Q1 in den Ein-Züstand, so daß die nun als Abfühlleifcung wirkende Bitleitung 12 einen negativen Impuls erhält. Ist eine binäre 0
gespeichert, dann ist das auf schwebendem Potential liegende Gate nicht geladen, so daß dann auch das FAMOS-Halbleiterbauelemeni
Q2 nicht im leitenden Zustand ist und damit auch kein Signal von der Wortleitung 38 auf die Basis des bipolaren Transistors
Q1 übertragen werden kann. Die Bitleitung 12 bleibt also in !diesem Fall auf Erdpotential.
Zum Löschen der im FAMOS-Halbleiterbauelement Q2 gespeicherten
Information dient das Anlegen eines entsprechenden Potentials an das Gate 32. Wird so ein ausreichendes Potential in der Größe
von 30 bis 35 Volt Wechselspannung einer Frequenz von 60 Hz an das Gate 32 angelegt, läßt sich das Speicherelement in weniger
{als 10 Perioden löschen, indem die am auf schwebendem Potential
jliegende Gate-Elektrode 26 befindliche Ladung abgebaut wird, bis
!sich ein 0 Volt Potential einstellt.
Die in Fig. 4 gezeigte Matrixanordnung der Speicher !entente gemäß
der Erfindung zeigt die orthogonal zueinander ausgerichteten Adressierleitungen enthaltend die Wortleitungen W/L 0, 1, N und
die Bitleitungen B/L 0, 1, N, die mit allen Speicherelementen
wie in der Schaltungsanordnung nach Fig. 1 gezeigt, verbunden sind. Auch hier wiederum sei betont, daß die Bitleitungen mit
den Subkollektorzonen identisch sind. Dementsprechend ergeben sich hierbei also keine sich überschneidenden elektrischen Leitungszüge,
da die gemeinsamen Emitterzuleitungen, wie z.B. 34A, 34B, 34C parallel oder zumindest in gleicher Richtung verlaufen,
Wie die Löschleitüngen 36A, 36B, 36C.
FI 973 053
509-823/0838
Das erfindungsgemäß aufgebaute semipermanente bzw. Halbfest-Speicherelement
zeigt die Vorteile eines permanenten Speicherelements, indem nämlich Speicherdichte, Schaltgeschwindigkeit, Energieunabhängigkeit
und geringer Leistungsbedarf, wie sie den letztgenannten Speicherelementen eigentümlich sind, auch bei den erfindungs-
gemäßen Speicherelementen vorliegen. Hingegen sind die Nachteile
eines permanenten Speicherlementes insofern ausgeschaltet, als nach Abschluß des Herstellungsverfahrens einer solchen Speicherelementanordnung
jeweils gewünschte Speieherzustände jederzeit
Inach Bedarf eingebracht bzw. gelöscht werden können. Hervorzuheben
list hierbei, daß eine wiederholte Speicherbelegung möglich ist, indem entsprechende FAMOS-Halbleiterbauelemente einem entsprechenden
Lawinendurchbruch aufgrund heißer Elektroneninjektion auf das !Gate mit schwebendem Potential unterzogen werden. Hierbei ist
!weder das angelegte positive noch das angelegte negative Potential jallein in der Lage, einen solchen Lawinendurchbruch herbeizuführen,
so daß bei Normalbetrieb des semipermanenten Speichers kein Schreib-Vorgang
herbeigeführt werden kann. Die erfindungsgemäße leitende Verbindung zwischen dem FAMOS-Halbleiterbauelementsubstrat 14 und
der Subkollektorzone 12 gestattet dabei diese Betriebsart. Für die
iLesevorgänge ist diese letztgenannte Verbindung allerdings ohne Bedeutung, da die gespeicherte Information über den bipolaren
Transistor Q1 abgefühlt werden kann, indem der Impedanzzustand des FAMOS-HaIbleiterbauelementes festgestellt wird. Die Basis 20
des bipolaren Transistors Q1 dient dabei wie beschrieben zu diesem
Zweck.
FI 973 053
509823/0838
Claims (6)
- - 9 PATENTAN SPRÜCHEMonolithisch integriertes Halb-Festspeicher-Element, bestehend aus einem die Basis eines bipolaren Transistors (Qt) über die Drain-Zone (20) ansteuernden MOS-FET (Q2) mit einem zwischen Gate-Elektrode (32) und MOS-FET-Substrat (14) angeordneten und auf schwebendem Potential gehaltenen zweiten Gate (26), wobei zur Zweifachkoinzidenz-Ansteuerung, der mit einer ersten Ansteuer- bzw. Leseleitung (12) verbundene Kollektor des bipolaren Transistors (Q1) : am MOS-FET-Substrat (14) liegt, die Source-Zone (22) an die zweite Ansteuerleitung (38) und die Gate-Elektrode (32) an die Löschleitung (36) angeschlossen ist.
- 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das MOS-FET-Substrat (14) zugleich als Kollektor des bipolaren Transistors (Qt) ausgebildet ist, dessen Basis ihrerseits zusätzlich die Drain-Zone (20) des MOS-FETs (Q2) darstellt, in die noch die Emitterzone (24) des bipolaren Transistors (QD eingebracht ist.
- 3. Anordnung nach Anspruch 1 und/oder Anspruch 2, dadurch gekennzeichnet, daß das MOS-FET-Substrat (14) als Epitaxieschicht auf einem eine zugleich als Leseleitung (12) ausgebildete Subkollektorzone für den bipolaren Transistor (Qt) tragenden Halbleitersubstrat (10) entgegengesetzten Leitfähigkeitstyps aufgebracht ist.
- 4. Anordnung nach Anspruch 2 und/oder ,3, dadurch gekennzeichnet, daß die Isolationszonen (16, 18) im MOS-FET-Substrat (14) angrenzend an die Drain- und Source-Zonen (20, 22) eingebracht sind.
- 5. Anordnung nach Anspruch 1 bis Anspruch 4, dadurch gekennzeichnet, daß die Kanalzone des MOS-FET-Substrats (14) mit einer ersten, die Source- und Drainzonen (20, 22)FI 973 053509823/0638- 1O -überlappenden und das auf schwebendem Potential gehaltene Gate (26) tragenden, dielektrischen Schicht (28) bedeckt ist, welches seinerseits eine zweite, die Gate-Elektrode (32) tragende dielektrische Schicht (30) trägt.
- 6. Anordnung nach Anspruch 5, gekennzeichnet als Matrixelement in einer Halbleiterscheibe, die mit einer isolierenden Schicht (40) überdeckt ist, in die Löcher für die Elektroden- und Gate-Anschlüsse (34, 38, 36) eingebracht sind und auf der parallel zueinander verlaufende, mit den Elektroden- und Gate-Anschlüssen (34, 38, 36) verbundene Leitungszüge (34A, 36A, 38A) angebracht sind, wobei die Emitterzuleitung (34A) der bipolaren Transistoren (QD von der Betriebsspannungsquelle abschaltbar ist.FI 973 053509823/0838ΛΑLeerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US419587A US3893085A (en) | 1973-11-28 | 1973-11-28 | Read mostly memory cell having bipolar and FAMOS transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2455484A1 true DE2455484A1 (de) | 1975-06-05 |
DE2455484C2 DE2455484C2 (de) | 1983-01-20 |
Family
ID=23662890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2455484A Expired DE2455484C2 (de) | 1973-11-28 | 1974-11-23 | Monolithisch integrierte Halbleiter-Speicherschaltung und Verfahren zu ihrer Herstellung |
Country Status (7)
Country | Link |
---|---|
US (1) | US3893085A (de) |
JP (1) | JPS543587B2 (de) |
CA (1) | CA1048647A (de) |
DE (1) | DE2455484C2 (de) |
FR (1) | FR2252627B1 (de) |
GB (1) | GB1480940A (de) |
IT (1) | IT1022436B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2947920A1 (de) * | 1978-11-29 | 1980-06-04 | Hitachi Ltd | Halbleiter-dauerspeicher |
DE3900426B4 (de) * | 1988-01-08 | 2006-01-19 | Kabushiki Kaisha Toshiba, Kawasaki | Verfahren zum Betreiben einer Halbleiteranordnung |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4087795A (en) * | 1974-09-20 | 1978-05-02 | Siemens Aktiengesellschaft | Memory field effect storage device |
US3938108A (en) * | 1975-02-03 | 1976-02-10 | Intel Corporation | Erasable programmable read-only memory |
US4161039A (en) * | 1976-12-15 | 1979-07-10 | Siemens Aktiengesellschaft | N-Channel storage FET |
DE2706155A1 (de) * | 1977-02-14 | 1978-08-17 | Siemens Ag | In integrierter technik hergestellter elektronischer speicher |
GB2060997A (en) * | 1978-01-03 | 1981-05-07 | Erb D M | Stratified charge memory divide |
US4247861A (en) * | 1979-03-09 | 1981-01-27 | Rca Corporation | High performance electrically alterable read-only memory (EAROM) |
US4276616A (en) * | 1979-04-23 | 1981-06-30 | Fairchild Camera & Instrument Corp. | Merged bipolar/field-effect bistable memory cell |
EP0021777B1 (de) * | 1979-06-18 | 1983-10-19 | Fujitsu Limited | Nicht-flüchtige Halbleiter-Speichervorrichtung |
US4395723A (en) * | 1980-05-27 | 1983-07-26 | Eliyahou Harari | Floating substrate dynamic RAM cell with lower punch-through means |
US4398338A (en) * | 1980-12-24 | 1983-08-16 | Fairchild Camera & Instrument Corp. | Fabrication of high speed, nonvolatile, electrically erasable memory cell and system utilizing selective masking, deposition and etching techniques |
JPS5885638A (ja) * | 1981-11-17 | 1983-05-23 | Ricoh Co Ltd | プログラマブルロジツクアレイ |
JPS59213167A (ja) * | 1983-05-19 | 1984-12-03 | Nec Corp | サイリスタ |
JPH07123145B2 (ja) * | 1990-06-27 | 1995-12-25 | 株式会社東芝 | 半導体集積回路 |
TW260816B (de) * | 1991-12-16 | 1995-10-21 | Philips Nv | |
JPH11163278A (ja) * | 1997-11-25 | 1999-06-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
FR2799885B1 (fr) | 1999-10-05 | 2002-01-11 | St Microelectronics Sa | Potentiometre integre et procede de fabrication correspondant |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3660819A (en) * | 1970-06-15 | 1972-05-02 | Intel Corp | Floating gate transistor and method for charging and discharging same |
-
1973
- 1973-11-28 US US419587A patent/US3893085A/en not_active Expired - Lifetime
-
1974
- 1974-09-25 FR FR7433129A patent/FR2252627B1/fr not_active Expired
- 1974-09-30 IT IT27863/74A patent/IT1022436B/it active
- 1974-10-16 CA CA74211475A patent/CA1048647A/en not_active Expired
- 1974-11-04 GB GB47509/74A patent/GB1480940A/en not_active Expired
- 1974-11-23 DE DE2455484A patent/DE2455484C2/de not_active Expired
- 1974-11-27 JP JP13564274A patent/JPS543587B2/ja not_active Expired
Non-Patent Citations (10)
Title |
---|
Electronic Components, 27.10.1972, Seiten 999 bis 1006 * |
Elektronik-Industrie, Bd. 4, 1973, Seiten 57 bis 60 * |
Funkschau 1972, Bd. 44, Heft 10, Seite 342 * |
IBM TDB, Bd. 15, Nr. 7, Dez. 1972, Seiten 2282, 2283 * |
IBM TDB, Bd. 15, Nr. 9, Febr. 1973, Seiten 2922 bis 2924 * |
IBM TDB, Juni 1972, Seiten 263 bis 264 * |
IBM TDB, März 1973, Seiten 3264 bis 3266 * |
IEEE J.S.S.C., Band SC-6, Nr. 5, Oktober 1971, Seiten 301 bis 306 * |
IEEE J.S.S.C., Band SC-7, Nr. 5, Okt. 1972, Seiten 375 bis 381 * |
IEEE J.S.S.C., Oktober 1972, Seiten 369 bis 375 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2947920A1 (de) * | 1978-11-29 | 1980-06-04 | Hitachi Ltd | Halbleiter-dauerspeicher |
DE3900426B4 (de) * | 1988-01-08 | 2006-01-19 | Kabushiki Kaisha Toshiba, Kawasaki | Verfahren zum Betreiben einer Halbleiteranordnung |
Also Published As
Publication number | Publication date |
---|---|
DE2455484C2 (de) | 1983-01-20 |
GB1480940A (en) | 1977-07-27 |
IT1022436B (it) | 1978-03-20 |
CA1048647A (en) | 1979-02-13 |
FR2252627B1 (de) | 1979-06-01 |
JPS50107830A (de) | 1975-08-25 |
FR2252627A1 (de) | 1975-06-20 |
JPS543587B2 (de) | 1979-02-24 |
US3893085A (en) | 1975-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4241457B4 (de) | P-leitendes floatendes Gate aus Poly-Silizium zur Verwendung bei einem Halbleiterbautransistorelement und daraus hergestelltes Flash-E2PROM | |
DE2455484A1 (de) | Monolithisch integriertes halb-festspeicher-element | |
DE2409472C3 (de) | Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET | |
DE2838937A1 (de) | Rom-speicheranordnung mit feldeffekttransistoren | |
DE2159192A1 (de) | Feldeffektspeichertransistor mit isolierter Gate Elektrode | |
DE2409568C2 (de) | Halbleiter-Speicherelement | |
DE3009719C2 (de) | ||
DE2356275C2 (de) | Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET | |
EP0566585B1 (de) | Speicherzellenanordnung und verfahren zu deren betrieb | |
DE2659296A1 (de) | Halbleiterspeichervorrichtung | |
DE2547828A1 (de) | Halbleiter-speicherelement und verfahren zur herstellung desselben | |
DE3346831C2 (de) | Speicher-Feldeffekttransistor und Verfahren zum Betreiben desselben | |
DE2601622A1 (de) | Programmierbarer und loeschbarer festwertspeicher | |
DE2011794A1 (de) | Halbleiterspeicheranordnung | |
DE3686144T2 (de) | Nichtfluechtiger halbleiterspeicher. | |
DE3244488C2 (de) | ||
DE3236469A1 (de) | Nichtfluechtiger speicher | |
DE69528118T2 (de) | Speichermatrix mit einer vergrabenen Schicht und Löschverfahren | |
DE2201028B2 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
DE2129687A1 (de) | Digitale Speicherschaltung | |
DE3002492A1 (de) | Nicht selbstloeschende speichereinrichtung und verfahren zum betrieb dieser einrichtung | |
DE2153284C3 (de) | Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente | |
DE2705992C3 (de) | ||
EP1374308B1 (de) | Speicherzellenanordnung mit individuel adressierbaren speicherzellen und verfahren zur herstellung derselben | |
DE3330026A1 (de) | Integrierte rs-flipflop-schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |