DE3236469A1 - Nichtfluechtiger speicher - Google Patents
Nichtfluechtiger speicherInfo
- Publication number
- DE3236469A1 DE3236469A1 DE19823236469 DE3236469A DE3236469A1 DE 3236469 A1 DE3236469 A1 DE 3236469A1 DE 19823236469 DE19823236469 DE 19823236469 DE 3236469 A DE3236469 A DE 3236469A DE 3236469 A1 DE3236469 A1 DE 3236469A1
- Authority
- DE
- Germany
- Prior art keywords
- gate electrode
- voltage
- area
- insulating layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title description 2
- 230000015654 memory Effects 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 7
- 239000000969 carrier Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 230000005684 electric field Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
dipl.-phys. f. endlich, postfach, d-«>34 qermerinq
Anmelderin: Kabushiki Kaisha Daini Seikosha,31-1,Kameido,
Koto-ku, Tokyo,Japan
' Nichtflüchtiger Speicher
Die Erfindung betrifft einen nichtflüchtigen Speicher aus
Halbleitermaterial.
Bekannte nichtflüchtige Speicher aus Halbleitermaterial der in
Fig. 1 dargestellten Art weisen den Nachteil auf, daß ihre Schreib-Leistungsfähigkeit verhältnismäßig gering ist und daß
für Schreibvorgänge verhältnismäßig große Stromstärken und Spannungen erforderlich sind. Der Grund für Nachteile dieser Art
soll in Verbindung mit dem bekannten Speicher in Fig. 1 erläutert werden, der ein p-leitendes Halbleitersubstrat 5,
einen η -leitenden Source-Bereich 3 und einen Drain-Bereich
in der Nähe der Oberfläche aufweist. Eine Isolierschicht 7,die
beispielsweise aus Siliziumoxid oder einem Nitrid besteht, ist auf einem Kanal zwischen dem Source-Bereich 3 und dem Drain-Bereich
4 ausgebildet. Eine Fließ-Gate-Elektrode 2 zur Speicherung elektrischer Ladung als Information ist auf der
Isolierschicht 7 ausgebildet. Eine Isolierschicht 6 ist auf der Gate-Elektrode 2 und eine Steuer-Gate-Elektrode 1 auf der
Isolierschicht 6 ausgebildet. Wenn bei einem derartigen nichtflüchtigen η-Kanal- Speicher eine gegenüber dem Substrat 5
positive Spannung VCG an die Steuer-Gate-Elektrode 1 angelegt
wird, um die Oberfläche des Substrats 5 zu invertieren, und wenn eine positive Spannung an den Drain-Bereich 4 angelegt
wird, werden' Elektronen e"~ in der Nähe des Drain-Bereichs 4
beschleunigt, wie in Fig. 1 dargestellt ist. Wenn die Energie
der Elektronen so groß wird, daß sie die Potentialschwelle der Isolierschicht 7 überwinden können, können die Elektronen in
die Fließ-Gate-Elektrode 2 injiziert werden. Die Elektronen fließen mehr zur Innenseite des Halbleiters als zu der Drain-Elektrode.
Die in die Gate-Elektrode 2 injizierten Elektronen sind ein Teil der Elektronen mit hoher Energie, die durch
Kollision mit den beschleunigten Elektronen in dem elektrischen
Feld der Sperrschicht erzeugt werden, vergrößert um die Drainspannung VD in der Nähe des Drain-Bereichs mit Siliziumatomen
in dem Siliziumkristall. Von den durch die Kollision erzeugten Elektronen mit hoher Energie können nur die Elektroden,'
die in Richtung der Gäte-Elektrode 2 gestreut werden, in
die Gäte-Elektrode 2 injiziert werden. Die anderen Elektronen
mit hoher Energie gelangen in den Drain-Bereich 4, der kein
niedriges Energieniveau gegenüber den Elektronen aufweist. Deshalb werden eine sehr geringe Anzahl von Elektronen in die
Gate-Elektrode aus dem Kanalstrom durch den Source-Bereich
injiziert. Die Rate der injizierten Elektronen beträgt im
—10 —8 ■
allgemeinen 10 ' bis 10 . Um den geringen Injektionswirkungsgrad bei dem bekannten nichtflüchtigen Speicher in
Fig. 1 zu kompensieren, sind folgende Verfahren bekannt:
1. Vergrößerung des Kanalstroms, um mehr Elektronen zu injizieren/
2. Erhöhung der Drain-Spannung,um das elektrische Feld in der
Sperrschicht in der Nähe des Drain-Bereichs und die Stoßionisation
zu erhöhen, .
3. Verlängerung der Injektionsdauer,um die erforderlichen
Elektronen in die Gate-Elektrode 2 zu injizieren.
Bei diesen drei bekannten Verfahren ist es jedoch schwierig, den Integrationsgrad des Speichers zu verbessern und mit
hoher Geschwindigkeit zu schreiben, da bei einem bekannten Speicher dieser Art eine hohe Stromstärke, eine hohe Spannung
und eine verhältnismäßig lange Zeit zum Einschreiben von Informationen
in den Speicher erforderlich ist;
Es ist deshalb Aufgabe der Erfindung, einen nichtflüchtigen
Speicher aus Halbleitermaterial anzugeben, der für eine Großintegration und eine hohe Schnittgeschwindigkeit geeignet ist,
-6-indem der Injektionswirkungsgrad der Elektronen in eine Fließ-Gate-Elektrode erhöht wird.
Diese Aufgabe wird erfindungsgemäß durch den Gegenstand des
Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Anhand der Zeichnung soll die Erfindung beispielsweise näher
erläutert werden. Es zeigen:
Fig. 1 eine Schnittansicht eines bekannten nichtflüchtigen
Speichers/
Fig. 2a und Fig. 3 bis 5 Ausführungsbeispiele eines nichtflüchtigen Speichers gemäß der Erfindung,
Fig. 2b ein Potentialverteilungsdiagramm auf einer Kanaloberfläche
zur Erläuterung des Schreibprinzips bei dem nichtflüchtigen Speicher in Fig. 2a; und
Fig. 6a bis Fig. 6d unterschiedliche Schnittansichten eines weiteren Ausführungsbeispiels.
Im folgenden soll die Struktur, Schreib-, Lese- und Löschverfahren
bei Ausführungsbeispielen eines Speichers gemäß der Erfindung beschrieben werden.
Bei dem in Fig. 2a dargestellten Äusführungsbeispiel eines
nichtflüchtigen Speichers gemäß der Erfindung ist ein η Source-Bereich
3 und ein Drain-Bereich 4 in der Nähe der Oberfläche eines p-leitenden Halbleitersubstrats 5 vorgesehen,
Ein Gate-Isolator mit unterschiedlicher Dicke (dessen . Kapazität pro Einheitsfläche unterschiedlich ist) ist auf
einem Kanalbereichszwischen dem Source- und dem Drain-Bereich ausgebildet.
Eine dünne Isolierschicht 107 ist auf einem Kanalbereich in Berührung mit dem Drain-Bereich 4 und einer dickeren Isolierschicht
71 .auf einem Kanalbereich ausgebildet, der nicht in
Berührung mit dem Drain-Bereich 4 steht. Die Kapazität pro Einheitsfläche der Gate-Isolierschicht 107 auf dem Kanalbereich
in Berührung mit dem Drain-Bereich 4 ist größer als die Kapazität pro Flächeneinheit der Gate-Isolierschicht 71 auf
dem übrigen Kanalbereich.
Wenn die Gate-Isolierschichten aus demselben Material wie beispielsweise
Siliziumdioxid bei dem Ausführungsbeispiel in
Fig. 2a hergestellt sind,, muß die Dicke der Gate-Isolierschicht
107 geringer als die Dicke der Gate-Isolierschicht 71 sein. Für die Gate-Isolierschichten können Materialien mit
unterschiedlichen Dielektrizitätskonstanten verwandt werden. Beispielsweise.kann die Isolierschicht 107 eine Nitrierungsschicht
sein und die Isolierschicht 71 eine Schicht aus Siliziumdioxid. Danach wird eine Fließ-Gate-Elektrode 21 (im
allgemeinen Polysilizium) auf den Isolierschichten 71 und 107 ausgebildet. Ferner wird eine Steuer-Gate-Elektrode 11 auf der
Gate-Elektrode 21 über einer Gate-Isolierschicht 61 ausgebildet.
Die Isolierschicht 71 steht mit der Isolierschicht 107 an
einer Stelle in einem Abstand von der Breite der Sperrschicht (Verarmungsschicht) in Berührung, die zwischen dem Substrat 5
und dem η -Bereich unter dem Drain-Bereich 4 (betrachtet von dem Drain-Bereich) ausgebildet ist.
Das Verfahren-der Injektion von Elektronen in die Gate-Elektrode
bei dem Ausführungsbeispiel in Fig. 2a soll in Verbindung mit Fig. 2b erläutert werden. Die graphische Darstellung zeigt die
Potentialverteilung in der Siliziumdioxidschicht bei einer Störstellendichte des Substrats 5 von 5 χ 10 Atomen pro cm ,
wobei die Dicke der Isolierschichten 71 und 107 800 beziehungsweise 60 A* gegen die Elektronen beträgt, im Falle des elektrischen
Potentials der Gate-Elektrode 21 und des Drain-Bereichs
4 von 6V. Wie aus Fig. 2b ersichtlich ist, ist ein scharfer
Potentialanstieg auf der Halbleiteroberfläche vorhanden, auf
der die Isolierschicht 71 mit der Isolierschicht 107 in Berührung steht. Das Oberflächenpotential φεε des Kanalbereichs
unter der Isolierschicht 71 ändert sich stark in dem Bereich 108, im Berührungsbereich mit dem Oberflächenpotential <t>SD des
Kanalbereichs unter der Isolierschicht 107. .
Die aus dem Source-Bereich 3 austretenden Elektronen werden
durch das elektrische Feld mit der Differenz des Oberflächenpotentials
Λφ3 (=φ3ΐ»-φ8δ) zwischen Source und Drain beschleunigt.
Wenn die Differenz des Oberflächenpotentials ApS größer
als die Differenz der Arbeitsfunktion $C zwischen dem Substrat
5 und der Isolierschicht 107 ist, kann ein Teil der
aus dem Source-Bereich austretenden Elektronen in die Gate-Elektrode
21 aus dem Bereich J08 eintreten. Wenn die Isolierschicht
107 aus Siliziumdioxid besteht, beträgt PC= 3,7 V.
Deshalb wird ein Teil des Kanalstroms in die Gate-Elektrode 21 durch die Drain-Spannung VD und die Steuer-Gate-Spannung
VCG von A4>S>3,2V injiziert. Da das beschleunigende elektrische
Feld, das durch die Feldstärke erzeugt wird, das der Differenz 4<t>S zwischen dem Oberflächenpotential des Kanalbereichs
unter der Isolierschicht 71 und dem Oberflächenpotential des Kanalbereichs unter der Isolierschicht 107 entspricht,
eine von dem Siliziumsubstrat 5 zu der Gate-Elektrode gerichtete Komponente enthält, wird ein Teil der Elektronen
zu dem Drain-Bereich in die Gate-Elektrode injiziert. Deshalb beträgt' der Injektions-Wirkungsgrad in Abhängigkeit von dem
-7 -4
Kanalstrom zwischen 10 und 10 .Da der Drain-Bereich 4 mit geringerem Energieniveau gegen die Elektronen von dem Injektionsbereich getrennt ist, werden die Elektronen besser in die Gate-Elektrode injiziert. Daraus ist ersichtlich, daß bei einem Speicher gemäß der Erfindung entsprechend dem beschriebenen Injektionsverfahren Informationen mit niedriger Stromstärke, bei niedriger Spannung und innerhalb einer kurzen Zeitspanne geschrieben werden können.
Kanalstrom zwischen 10 und 10 .Da der Drain-Bereich 4 mit geringerem Energieniveau gegen die Elektronen von dem Injektionsbereich getrennt ist, werden die Elektronen besser in die Gate-Elektrode injiziert. Daraus ist ersichtlich, daß bei einem Speicher gemäß der Erfindung entsprechend dem beschriebenen Injektionsverfahren Informationen mit niedriger Stromstärke, bei niedriger Spannung und innerhalb einer kurzen Zeitspanne geschrieben werden können.
Bei dem Ausführungsbeispiel in Fig. 2a steuert die Gate-Elektrode
11 das elektrische Potential der Gate-Elektrode 21. Der Drain-Bereich 4 kann auch als Steuer-Gate-Elektrode 11 dienen.
Fig. 3 zeigt eine Schnittansicht eines Ausführungsbeispiels,
bei dem ein Drain-Bereich 42 die Fließ-Gate-Elektrode 21 in entsprechender Weise wie die Steuer-Gate-Elektrode 11 steuert.
Das Potential V 'der Gate-Elektrode wird durch die Drain-Spannung
V gesteuert. Ferner kann der Drain-Bereich 4 vollständig als Steuer-Gate-Elektrode 11 dienen, so daß der Drain-Bereich
4. auch als Steuer-Gate-Elektrode bei dem Ausführungsbeispiel in Fig. 5 dient. Wie aus diesem abgewandelten Ausführungsbeispiel
in Fig. 5 ersichtlich ist, überlappt der Drain-Bereich 4 weitgehend die Gate-Elektrode 23, um die Kopplung des Drain-Bereichs
4 mit der Gate-Elektrode 2 3 zu verstärken, wodurch die
Gate-Spannung Vß durch die Drain*-Spannung Vj5 gesteuert
wird". · ·■
Im folgenden sollen Verfahren zum Freisetzen (erasing) von Elektronen aus der gefloateten Gate-Elektrode erläutert werden.
Diese Verfahren können grob in zwei Gruppen eingeteilt
werden. Im einen Fall Werden die Elektronen in der Gate-Elektrode
durch ultraviolette Strahlung erregt, so daß sie in das Siliziumsubstrat gelangen können. Im anderen Fall
werden die Elektronen elektrisch freigesetzt.
Bei einem nichtflüchtigen Speicher gemäß der Erfindung können die Elektronen wie bei bekannten Verfahren durch ultra-:
violette Strahlung freigesetzt werden. Deshalb sollen im
folgenden Verfahren zum elektrischen Freisetzen von Elektronen beschrieben werden. "
Die in Pig. 2a dargestellte Struktur zeigt ein Ausführungsbeispiel zum Injizieren der. Elektronen aus der Gate-Elektrode
in dem Drain-Bereich 4. Wenn die Spannung, durch die der Kanal zwischen dem Source- und Drain-Bereich nicht invertiert
wird, als Steuer-Gate-Spannung VCG zugeführt wird, und wenn die Spannung V . zürn Freisetzen als Drain-Spannung erzeugt
wird, wird durch die Spannung V„ ein starkes elektrisches
Feld in der Isolierschicht 107 zwischen der Gate-Elektrode
und dem Drain-BeEeich 4 erzeugt. Durch das starke elektrische Feld in der Isolierschicht 107 wird ein Tunnelstrom verursacht.
Die Elektronen in der Gate-Elektrode 21 können dadurch in den
Drain-Bereich 4 gelangen. Wenn die Elektronen in den Drain-Bereich 4 gelangen und das elektrische Potential der Gate-Elektrode
21 höher ist, wird der Tunnelstrom gesperrt.
•i . ■ - ' . . Die Spannung zum Freisetzen kann verringert werden, wenn die
Kopplungskapazität der Gate-Elektrode 11 mit der Gate-Elektrode
21 groß ist, und wenn die Kopplungskapazität des Drain-Bereichs
4 mit"der Gate-Elektrode klein ist. Wenn die Dicke der Isolierschicht 80S beträgt, können die Elektronen durch
die Spannung V- - 8 V freigesetzt werden.
Fig. 4 zeigt ein Ausführungsbeispiel, bei dem die in der gefloateten Gate-Elektrode freigesetzten Elektronen in den
Source-Bereich. 3 gelangen. Wenn Spannungen, welche den Kanal zwischen dem Source-,und dem Drain-Bereich nicht invertieren,
an die Steuer-Gate-Elektrode beziehungsweise den Drain-Bereich angelegt werden, und wenn die Spannung Vn an den
reich 3 angelegt wird, wird durch die Spannung V_ ein starkes
Et
Feld in der Isolierschicht 73 zwischen der Gate-Elektrode und dem Source-Bereich 3 erzeugt. Das an die dünne Isolierschicht
73 angelegte starke elektrische Feld verursacht einen Tunnelstrom, so daß Elektronen aus der Gate-Elektrode 23 in
den Source-Bereich 3 gelangen. In diesem Fall ist eine starke Kopplung der Gate-Elektrode 23 mit der Steuer-Elektrode 11
oder dem Drain-Bereich 42 vorhanden, sowie eine schwache
Kopplung mit dem Source-Bereich 3. Wenn die dünne Isolierschicht 73 aus Siliziumdioxid mit einer Schichtstärke von
8θδ besteht, werden die Elektronen durch eine Spannung V =8V
freigesetzt. Wie bei dem Speicher in Fig. 4, bei dem die
Elektronen in den Source-Bereich 3 gelangen, wenn die Spannung nicht an den Source-Bereich 3 während des Lesevorgangs
angelegt wird, ist das in der Isolierschicht 73 anliegende elektrische Feld schwach. Dadurch wird die Speicherzeit des
Halbleiterspeichers verringert.
Im folgenden soll ein Lesevorgang bei einem nichtflüchtigen
Halbleiterspeicher gemäß der Erfindung beschrieben werden.Wenn
bei einem Speicher der in Fig. 2a dargestellten Art eine Lesespannung V_ an die Steuer-Gate-Elektrode 11 angelegt wird, die
größer als die Source-Spannung ist, wird der Kanal zwischen Source- und Drain-Bereich invertiert oder nicht invertiert
gegen die Menge von Elektronen in der Gate-Elektrode 21. Der
Kanal wird nicht ohne weiteres invertiert, wenn die Elektronendichte·
in der Gate-Elektrode .21 groß ist, während der Kanal
leicht invertiert wird, wenn die Elektronendichte in der Gate-Elektrode
21 klein ist. Wenn deshalb eine gegenüber dem Source-Bereich 3 positive Spannung an den Drain-Bereich 4 angelegt
wird, fließt ein Kanalstrom in Abhängigkeit von der Elektronen-
dichte in der Gate-Elektrode 23. Deshalb kann ein Lesevorgang
entsprechend der Größe des Kanalstroms erfolgen.
Bei dem Ausführungsbeispiel in Fig. 5/ bei dem der Drain-Bereich
4 auch als Steuer-Gate-Elektrode dient, die Lesespannung
V_ der Drain-Spannung zugefügt wird, fließt ein Kanalstrom
in Abhängigkeit von der Elektronendichte in der Gate-Elektrode
23, so daß ein Lesevorgang durchgeführt werden kann.
Bei einem Halbleiterspeicher gemäß der Erfindung ist die Inversionsspannung
(die Schwellenwertspannung) des Kanals auf dem Source-Bereich (des Kanals 7 unter der Isolierschicht 71)
größer, da die statische Kapazität der Isolierschicht 71 klein ist. Dadurch wird die Lesespannung V0 größer, was für die Be-
nutzung eines Halbleiterspeichers im allgemeinen nicht wünschenswert
ist. ·
Bei dem in Fig. 6a und 6b dargestellten Ausführungsbeispiel ist die elektrische Spannung Vn verringert. Fig. 6a zeigt eine
Schnittansicht entlang der Linie B-B1 in Fig. 6b (Draufsicht),
Fig. 6c eine Schnittansicht entlang der Linie C-C von Fig. 6b,
und Fig. 6d eine Schnittansicht entlang der Linie A-A1 von
Fig. 6b. Bei dem nicht—flüchtigen Halbleiterspeicher in Fig. 6
ist ein Injektionsbereich und ein Lesebereich vorhanden. Der Injektionsbereich und der Lesebereich werden durch Erweiterung
der gefloateten GatecElektrode des Lesetransistors gebildet,
dessen Lesebereich eine niedrige Stellenwertspännung aufweist
(die Kapazität pro Flächeneinheit der Gate-Isolierschicht ist groß). Auf diese Weise wird eine neue Drain-Elektrode
8 zum Lesen gebildet. ...
Die Gate-Isolierschicht 107 auf dem Kanalbereich zwischen dem Source-Bereich 3 und der Drain-Elektrode 8 ist dünner als die
andere Gate-Isolierschicht 71. "Die Schwellenwertspannung des Kanals zwischen dem Source-Bereich und der Drain-Elektrode 8
gegen die Gate-Elektrode 24 ist niedriger als in dem anderen Kanalbereich (dem Kanal unter der Isolierschicht 71). Die
Elektronendichte in der Gate-Elektrode 24 kann mit der niedrigen
Lesespannung V_ nachgewiesen (gelesen) werden. Die Elektronen werden in die Gate-Elektrode 24 in einem Bereich
108 in einem Abstand von dem Drain-Bereich 4 injiziert/ der
auch als Steuer-Gate-Elektrode dient, und zwar an einer Stelle,
wo die Isolierschicht 71 an die Isolierschicht 107 wie bei den vorher beschriebenen Ausführungsbeispielen angrenzt.
Obwohl der Drain-Bereich 4 ebenfalls als Steuer-Gate-Elektrode bei dem Ausführungsbeispiel in Fig. 6 dient, ist eine getrennte
Steuer-Gate-Elektrode vorgesehen. Obwohl eine dünne Isolierschicht
als Gate-Isolierschicht 107 verwandt werden kann, um die Schwelleriwertspannung des Lesetransistors zu verringern,
ist eine Isolierschicht aus einem Material mit einer hohen Dielektrizitätskonstanten vorzuziehen. Ferner kann die
Schwellenwertspannung des Lesetransistors dadurch verringert werden, daß die Dichte des Substrats des Lesetransistors verringert
wird (Kanal-Ionen können injiziert werden).
Der Injektions-Wirkungsgrad eines nichtflüchtigen Halbleiterspeichers
gemäß der Erfindung ist etwa 1000 mal so groß wie derjenige.bekannter Halbleiterspeicher, weil der Injektionsbereich für Elektronen in die Gate-Elektrode weiter entfernt
von dem Drain-Bereich als bei bekannten Halbleiterspeichern ist, und weil die Richtung des elektrischen Felds zur Beschleunigung
der Elektronen eine gerichtete Komponente zum Injizieren der Elektronen enthält. Deshalb ist es mit einem
derartigen nichtflüchtigen Halbleiterspeicher möglich, bei niedrigerer Spannung, bei niedrigerer Stromstärke sowie mit
höheren Geschwindigkeiten als bei bekannten Halbleiterspeichern
zu schreiben.
Obwohl die beschriebenen Ausführungsbeispiele einen n—Halbleiterspeicher
betreffen, ist die Erfindung auch auf p-Halbleiterspeicher
anwendbar. Anstelle eines Silizium-Substrats
können auch andere Halbleiter-Substrate Verwendung finden.
13- Leerseite
Claims (1)
- Patentansprüche .1./Nichtflüchtiger Speicher aus Halbleitermaterial, der mindestens einen Source-Bereich (3) und einen Drain-Bereich (4) mit einem ersten Leitfähigkeitstyp aufweist, welche Bereiche in einem Abstand angrenzend an eine Oberfläche eines Substrats (5) von einem zweiten Leitfähigkeitstyp angeordnet sind, sowie mit einer gefloateten Gate-Elektrode, die über einer Isolierschicht auf einem Kanalbereich zwischen dem Source- und Drain-Bereich vorgesehen ist, dadurch gekenn zeichnet, daß die Isolierschicht (71,107) derart ausgebildet ist, daß elektrische Lädungen von dem Kanalbereich in die Gate-Elektrode (21) in einem Oberflächenbereich des Halbleitersubstrats (5) injiziert werden, der entfernter von dem Drain-Bereich (4) als die Breite einer Verarmungsschicht unter dem Drain-Bereich zwischen diesem und dem Substrat ist.Nichtflüchtiger Speicher nach Anspruch 1, dadurch gekennzeichnet, daß der Kanal einen ersten Kanalbereich in Berührung mit dem Drain-Bereich (4) und einen zweiten Kanalbereich neben dem erstenpCanalbereich aufweist, daß im Bereich der ersten Isolierschicht (107) die Kapazität pro Flächeneinheit größer als die Kapazität pro Flächeneinheit im Bereich der zweiten Isolierschicht (71) ist, und daß die Elektronen in die Gate-Elektrode (21)aus einem dem Drain-Bereich (4) benachbarten Bereich (108) injiziert werden,in welchem Bereich der erste Kanalbereich an den zweiten Kanalbereich angrenzt.BAD ORIGINALNichtflüchtiger Speicher nach Anspruch 1 oder 2, dadurch g'ekennzeichne t,daß eine Steuer-Gate -Elektrode (11)über einer Isolierschicht (61) auf der Gate-Elektrode (21) angeordnet ist, daß eine erste, zu dem Substrat entgegengesetzte Spannung an den Drain-Bereich (4) angelegt wird, daß eine zweite Spannung mit derselben Polarität wie die erste Spannung an die Steuer-Gate-Elektrode (11) angelegt wird, und daß dadurch die beiden Kanalbereiche zumindest schwach invertiert werden, um aus dem Source-Bereich (3)- austretende Träger zu beschleunigen und einen Teil der Träger in die Gate-Elektrode (21) zu injizieren.Nichtflüchtiger Speicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine.Spannung, die kleiner als die zweite Spannung ist oder eine entgegengesetzte Polarität aufweist, an die Steuer-Gate-Elektrode (11) angelegt wird, daß eine Spannung mit derselben Polarität wie diejenige der ersten Spannung an den Drain-Bereich angelegt wird, und daß dadurch in der Gate-Elektrode (21) gespeicherte Ladung entladen wird.Nichtflüchtiger Speicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Gate-Elektrode (21) sich über dem Drain-Bereich (4) erstreckt, und daß dazwischen die erste Isolierschicht (107) vorgesehen ist.Nichtflüchtiger Speicher nach einem der Ansprüche 1 bis 3 oder 5, d a d u r c h gekennzeichnet, daß die Gate-Elektrode (23) über einer vierten Isolierschicht (73) angeordnet ist, die über dem Source-Bereich (3) vorgesehen ist und dünner als die erste Isolierschicht ist, daß eine Spannung an die Steuer-Gate-Elektrode (11) angelegt wird, die kleiner als die zweite Spannung ist oder die entgegengesetzte Polarität aufweist, daß eine Spannung von der gleichen Polarität wie die erste Spannung an den Source-Bereich angelegt wird, und daß^durch in der Gate-Elektrode (23) gespeicherte elektrische Ladungen entladen werden.7. Nichtflüchtiger Speicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
der Drain-Bereich als einzige Steuer-Gate-Elektrode vorgesehen ist.8. Nichtflüchtiger Speicher nach einem der Ansprüche 1 bis 5, d adur ch ge ke nn ζ eichn et, daß ein getrennter Kanalbereich entlang dem Kanal und ein getrennter Drain-Bereich (8) vorgesehen sind, und daß die Gate-Elektrode (24) auf einer dünnen Isolierschicht über dem anderen Kanalbereich angeordnet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56157044A JPS5857750A (ja) | 1981-10-01 | 1981-10-01 | 不揮発性半導体メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3236469A1 true DE3236469A1 (de) | 1983-04-21 |
DE3236469C2 DE3236469C2 (de) | 1992-07-09 |
Family
ID=15640963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823236469 Granted DE3236469A1 (de) | 1981-10-01 | 1982-10-01 | Nichtfluechtiger speicher |
Country Status (4)
Country | Link |
---|---|
US (1) | US4794433A (de) |
JP (1) | JPS5857750A (de) |
DE (1) | DE3236469A1 (de) |
GB (1) | GB2107119B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3832641A1 (de) * | 1987-10-21 | 1989-05-03 | Mitsubishi Electric Corp | Halbleiterspeichereinrichtung und herstellungsverfahren |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1213218B (it) * | 1984-09-25 | 1989-12-14 | Ates Componenti Elettron | Processo per la fabbricazione di una cella di memoria non volatile con area di ossido sottile di dimensioni molto piccole, e cella ottenuta con il processo suddetto. |
KR890003030A (ko) * | 1987-07-08 | 1989-04-12 | 미다 가쓰시게 | 플로팅 게이트를 갖는 반도체장치 |
US5262846A (en) * | 1988-11-14 | 1993-11-16 | Texas Instruments Incorporated | Contact-free floating-gate memory array with silicided buried bitlines and with single-step-defined floating gates |
US5153691A (en) * | 1989-06-21 | 1992-10-06 | Xicor, Inc. | Apparatus for a dual thickness floating gate memory cell |
ATE135495T1 (de) * | 1989-06-21 | 1996-03-15 | Xicor Inc | Apparat und verfahren zur herstellung einer speicherzelle mit schwebendem gate und doppelter dielektrikumschicht |
AU638812B2 (en) * | 1990-04-16 | 1993-07-08 | Digital Equipment Corporation | A method of operating a semiconductor device |
US5273926A (en) * | 1991-06-27 | 1993-12-28 | Texas Instruments Incorporated | Method of making flash EEPROM or merged FAMOS cell without alignment sensitivity |
US5225700A (en) * | 1991-06-28 | 1993-07-06 | Texas Instruments Incorporated | Circuit and method for forming a non-volatile memory cell |
US5260593A (en) * | 1991-12-10 | 1993-11-09 | Micron Technology, Inc. | Semiconductor floating gate device having improved channel-floating gate interaction |
US5218568A (en) * | 1991-12-17 | 1993-06-08 | Texas Instruments Incorporated | Electrically-erasable, electrically-programmable read-only memory cell, an array of such cells and methods for making and using the same |
US5444279A (en) * | 1993-08-11 | 1995-08-22 | Micron Semiconductor, Inc. | Floating gate memory device having discontinuous gate oxide thickness over the channel region |
JP3512292B2 (ja) * | 1996-01-30 | 2004-03-29 | 忠弘 大見 | 半導体装置及びこれを用いた算術演算システム、画像処理システム、音声信号処理システム、パターン認識システム、信号処理システム、並列データ処理システム、ビデオ信号処理システム |
EP0793238A1 (de) * | 1996-02-29 | 1997-09-03 | STMicroelectronics S.r.l. | Elektrisch programmierbare nichtflüchtige Speicherzelle für eine verringerte Anzahl von Programmierzyklen |
US6734491B1 (en) * | 2002-12-30 | 2004-05-11 | Texas Instruments Deutschland Gmbh | EEPROM with reduced manufacturing complexity |
US7256449B2 (en) * | 2003-05-20 | 2007-08-14 | Samsung Electronics, Co., Ltd. | EEPROM device for increasing a coupling ratio and fabrication method thereof |
KR100604850B1 (ko) * | 2003-05-20 | 2006-07-31 | 삼성전자주식회사 | 균일하지 않은 채널 유전막 두께를 갖는 이이피롬 셀 구조및 그 제조방법 |
US20040232476A1 (en) * | 2003-05-20 | 2004-11-25 | Kang Sung-Taeg | EEPROM cell structures having non-uniform channel-dielectric thickness and methods of making the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2743422A1 (de) * | 1977-09-27 | 1979-03-29 | Siemens Ag | Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik |
DE2908796B2 (de) * | 1979-03-07 | 1981-07-30 | Siemens AG, 1000 Berlin und 8000 München | Umprogrammierbare Halbleiter-Festwertspeicher vom Floating-Gate-Typ |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3439236A (en) * | 1965-12-09 | 1969-04-15 | Rca Corp | Insulated-gate field-effect transistor with critical bulk characteristics for use as an oscillator component |
US3714522A (en) * | 1968-11-14 | 1973-01-30 | Kogyo Gijutsuin Agency Of Ind | Semiconductor device having surface electric-field effect |
US3767983A (en) * | 1972-08-23 | 1973-10-23 | Bell Telephone Labor Inc | Charge transfer device with improved transfer efficiency |
AT376845B (de) * | 1974-09-20 | 1985-01-10 | Siemens Ag | Speicher-feldeffekttransistor |
US4103344A (en) * | 1976-01-30 | 1978-07-25 | Westinghouse Electric Corp. | Method and apparatus for addressing a non-volatile memory array |
US4203158A (en) * | 1978-02-24 | 1980-05-13 | Intel Corporation | Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same |
JPS55111173A (en) * | 1979-02-20 | 1980-08-27 | Nec Corp | Semiconductor memory device |
DE3031748A1 (de) * | 1979-08-24 | 1982-03-04 | Centre Electronique Horloger S.A., Neuchâtel | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern |
US4409723A (en) * | 1980-04-07 | 1983-10-18 | Eliyahou Harari | Method of forming non-volatile EPROM and EEPROM with increased efficiency |
DE3029539A1 (de) * | 1980-08-04 | 1982-03-11 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle |
JPS57180182A (en) * | 1981-04-30 | 1982-11-06 | Fujitsu Ltd | Semiconductor involatile memory device |
US4558339A (en) * | 1982-03-09 | 1985-12-10 | Rca Corporation | Electrically alterable, nonvolatile floating gate memory device |
JPS59500342A (ja) * | 1982-03-09 | 1984-03-01 | ア−ルシ−エ− コ−ポレ−シヨン | 電気的に改変可能の不揮発性浮動ゲ−ト記憶装置 |
US4615020A (en) * | 1983-12-06 | 1986-09-30 | Advanced Micro Devices, Inc. | Nonvolatile dynamic ram circuit |
US4589009A (en) * | 1984-10-09 | 1986-05-13 | The United States Of America As Represented By The Secretary Of The Army | Non-volatile piezoelectric memory transistor |
-
1981
- 1981-10-01 JP JP56157044A patent/JPS5857750A/ja active Granted
-
1982
- 1982-09-30 GB GB08227926A patent/GB2107119B/en not_active Expired
- 1982-10-01 DE DE19823236469 patent/DE3236469A1/de active Granted
-
1986
- 1986-02-19 US US06/831,064 patent/US4794433A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2743422A1 (de) * | 1977-09-27 | 1979-03-29 | Siemens Ag | Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik |
DE2908796B2 (de) * | 1979-03-07 | 1981-07-30 | Siemens AG, 1000 Berlin und 8000 München | Umprogrammierbare Halbleiter-Festwertspeicher vom Floating-Gate-Typ |
Non-Patent Citations (3)
Title |
---|
Electronics, 14.8.1980, S. 132-136 * |
Electronics, 9. Dez. 1976, S. 101-104 * |
S.M.SZE: Physics of Semiconductor Devices, Verl. John Wiley & Sons, 1969, S. 84-91 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3832641A1 (de) * | 1987-10-21 | 1989-05-03 | Mitsubishi Electric Corp | Halbleiterspeichereinrichtung und herstellungsverfahren |
Also Published As
Publication number | Publication date |
---|---|
JPS649741B2 (de) | 1989-02-20 |
GB2107119B (en) | 1986-03-19 |
US4794433A (en) | 1988-12-27 |
JPS5857750A (ja) | 1983-04-06 |
DE3236469C2 (de) | 1992-07-09 |
GB2107119A (en) | 1983-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3238133C2 (de) | ||
DE3117719C2 (de) | ||
EP0916138B1 (de) | Verfahren zum betrieb einer speicherzellenanordnung | |
DE68926205T2 (de) | Eintransistor-EPROM-Flash-Zelle | |
DE69324706T2 (de) | Methode zum Löschen von Daten in einem nichtflüchtigen Halbleiterspeicher | |
DE4241457B4 (de) | P-leitendes floatendes Gate aus Poly-Silizium zur Verwendung bei einem Halbleiterbautransistorelement und daraus hergestelltes Flash-E2PROM | |
DE69510237T2 (de) | Flash-programmation | |
DE3236469A1 (de) | Nichtfluechtiger speicher | |
DE3009719C2 (de) | ||
DE2409568C2 (de) | Halbleiter-Speicherelement | |
DE2159192A1 (de) | Feldeffektspeichertransistor mit isolierter Gate Elektrode | |
DE2356275C2 (de) | Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET | |
EP0045469A2 (de) | Nichtflüchtige, programmierbare integrierte Halbleiterspeicherzelle | |
DE3942171C2 (de) | Nichtflüchtige Halbleiterspeichereinrichtung | |
DE3031748A1 (de) | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern | |
DE2624157A1 (de) | Halbleiterspeicher | |
DE3686144T2 (de) | Nichtfluechtiger halbleiterspeicher. | |
DE3244488C2 (de) | ||
DE2201028C3 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
EP0916162A1 (de) | Verfahren zum betrieb einer speicherzellenanordnung | |
DE2614698C2 (de) | Halbleiterspeicher | |
DE69528118T2 (de) | Speichermatrix mit einer vergrabenen Schicht und Löschverfahren | |
DE3876666T2 (de) | Halbleiter-festwertspeichereinrichtung. | |
DE112004000658B4 (de) | Verfahren zum Programmieren einer Doppelzellenspeichereinrichtung zur Speicherung von Mehrfach-Datenzuständen pro Zelle | |
DE3926474C2 (de) | Permanent-Speicherzellen-Anordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: SEIKO INSTRUMENTS AND ELECTRONICS LTD., TOKIO, JP |
|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G11C 17/06 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8330 | Complete renunciation |