DE2339444A1 - Sperrschicht-feldeffekttransistor - Google Patents
Sperrschicht-feldeffekttransistorInfo
- Publication number
- DE2339444A1 DE2339444A1 DE19732339444 DE2339444A DE2339444A1 DE 2339444 A1 DE2339444 A1 DE 2339444A1 DE 19732339444 DE19732339444 DE 19732339444 DE 2339444 A DE2339444 A DE 2339444A DE 2339444 A1 DE2339444 A1 DE 2339444A1
- Authority
- DE
- Germany
- Prior art keywords
- control electrode
- zone
- field effect
- effect transistor
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 22
- 230000004888 barrier function Effects 0.000 title description 2
- 239000012535 impurity Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Description
It 2564
SONY CORPORATION Tokyo / Japan
Sperrschicht-Feldeffekttransistor
Die Erfindung betrifft einen Sperrschicht-Feldeffekttransistor und insbesondere einen Sperrschicht-Feldeffekttransistor,
bei dem der ihn in Längsrichtung durchfließende Strom seitlich gesteuert wird.
DurciiIIDenshi Zairyo" (Electronic Parts and Materials) ,
Oktober 1971, Seiten 22 bis 27 ist ein Feldeffekt-Leistungstransistor
mit einer Triodencharakteristik bekannt. Solch eine Anordnung ist beispielsweise in
Fig. 1 der Zeichnungen gezeigt. Bei dieser bekannten Struktur hat ein Feldeffekt-Leistungstransistor eine
P-Typ-Halbleiterschicht 2 hoher Verunreinigungskonzentration
und eine (in Aufsicht) maschenartige Steuerelektrodenzone, die durch Diffusion in einen N-Typ-Siliziumkörper
1 niedriger Verunreinigungskonzentration oder sogar aus eigenleitendem Material gebildet ist.
Dieser Halbleiterkörper 1 wird die Senkenzone, während eine Quellenzone 3 durch epitaktisches Anwachsen auf
der Senkenzone gebildet wird, um die P-Typ-Halbleiter-
409844/0616
schicht zu umgeben. Elektrodenanschlüsse 4, 5 und 6 sind als Verbindungen zu der Senkenzone 1, der Steuerelektrodenzone
2 und der Quellenzone 3 vorgesehen. Diese Art Feldeffekttransistor hat eine Triodencharakteristik
anstelle einer Sättigungscharakteristik infolge der Tatsache, daß der Serienwiderstand von der Quelle zu
dem Kanal, der von der Steuerelektrode umgeben ist, erheblich verringert wird, und es wird eine Charakteristik
erhalten, bei der die Mischsteilheit bei niedriger Ausgangsimpedana; infolge der maschenartigen Steuerelektrode
gross wird. Der Transistor kann daher bei hoher elektrischer Leistung betrieben werden. Bei einem
derartigen bekannten Sperrschicht-Feldeffekttransistor muß die Quellenzone 3 durch epitaktisches Anwachsen bei
niedriger Temperatur gebildet werden und da die Steuerelektrodenzone 2 hoher Verunreinigungskonzentration nahe
der Quellenzone hoher Verunreinigungskonzentration liegt, ist es schwierig, eine ausreichend hohe Stehspannung
zwischen diesen zu bilden. Außerdem ist es schwierig, die Quellenzone 3 mit einer ausreichend hohen Verunreinigungskonzentration
zu bilden.
Um diese Nachteile bei dem in Fig. 1 gezeigten Transistor zu vermeiden, wurde der in Fig. 2 gezeigte Transistor
vorgeschlagen., bei dem die Quellenzone 3 so ausgebildet ist, daß sie eine N-Typ-Zone 7 niedriger Verunreinigungskonzentration
in der Nähe der Steuerelektrodenzone 2 hat und eine N-Typ-Zone 8 hoher Verunreinigungskonzentration
an der Zone 2 gebildet wird, um dadurch die Stehspannung zu verbessern. Bei einem solchen
Transistor kann jedoch ein neuer Nachteil auftreten, nämlich der Serienwiderstand zwischen der Quelle und der
Steuerelektrode bzw. der Quellenwiderstand nimmt zu.
Außerdem ist es bei dem in Fig. 1 gezeigten Transistor ziemlich schwierig, den Steuerelektrodenanschluß 5 zu
409844/0616
bilden und die Steuerelektrodenzone 2 und die Senkenelektrodenzone
1 erhält unvermeidbar einen Mesa-Charakter.
Der Erfindung liegt die Aufgabe zugrunde, einen Vertikal-Sperrschicht-Feldeffekttransistor
zu schaffen, der von dem oben erwähnten Nachteil des Standes der Technik frei ist, der für eine hohe elektrische Leistung geeignet
ist und eine hohe Mischsteilheit hat; außerdem soll die Stehspannung «wischen seiner Quellen- und Steuerelektrode
hoch und die Eingangskapazität niedrig sein; weiterhin soll bei dem Sperrschicht-Feldeffekttransistor die Lage
einer geänderten Steuerelektroden- und Quellenzone hoher Verunreinigungskonzentration genau bestimmt sein
und der Transistor soll eine hohe Zuverlässigkeit haben.
Gelöst wird diese Aufgabe gemäß der Erfindung durch eine Senkenzone niedriger Verunreinigungskonzentration,
eine mosaikförmige Steuerelektrodenzone hoher Verunreinigungskonzentration, die auf der Senkenzone gebildet
ist, eine entsprechende mosaikförmige Isolierschicht, die über der mosaikförmigen Steuerelektrodenzone liegt,
jedoch Fenster hat, die kleiner als diejenigen der Steuerelektrodenzone sind und die mit den Fenstern der
Steuerelektrodenzone fluchten, einen mit der mosaikförmigen Steuerelektrodenzone verbundenen Steuerelektrodenanschluß,
mehrere Steuerelektrodenzonen hoher Verunreinigungskonzentration, die auf dem Substrat in
den öffnungen des die Isolierschicht bildenden Gitters gebildet sind, und einen plattenförmigen Quellenelektrodenanschluß,
der über der Isolierschicht liegt und die Quellenzonen berührt.
Die Erfindung wird nachstehend anhand der Figuren, 1 bis 7 beispielsweise erläutert. Es zeigt:
40984U/G616
Figur 1 einen Querschnitt eines bekannten Vertikal-Sperrschicht-Feldeffekttransistors,
Figur 2 einen Querschnitt eines weiteren bekannten Vertikal-Sperrschicht-Feldeffekttransistors,
Figur 3 einen Querschnitt einer Ausführungsform eines
Sperrschicht-Feldeffekttransistors gemäß der Erfindung,
Figur 4A bis 4G Querschnitte, aus denen ein Verfahren zur Herstellung des Sperrschicht-Feldeffekttransistors
der Fig. 3 hervorgeht,
Figur 5A bis 5D Querschnitte, aus denen ein Teilverfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors
gemäß der Erfindung hervorgeht,
Figur 6 eine Aufsicht der in Fig. 4G gezeigten Ausführungsform, und
Figur 7 eine weitere Ausführungsform der Erfindung.
Eine Ausführungsform eines Vertikal-Sperrschicht-Feldeff
ekttransistors gemäß der Erfindung, der im folgenden als FET bezeichnet wird, wird nun zusammen mit seinem
Herstellungsverfahren anhand der Fig. 3, 4A bis 4G und 6 beschrieben.
Z.B. wird gemäß der Erfindung ein N-Typ-Siliziumhalbleiterkörper
10 niedriger Verunreinigungskonzentration, der eine Senkenzone werden kann, hergestellt, wie Fig.
4A zeigt. Eine Siliziumnitrid-(Si3N4)-Schicht 11 wird
auf die Oberflächen des Siliziumhalbleiterkörpers 10
409844/0616
aufgebracht und dann wird eine Siliziumdioxid-(SiO-)-Schicht
12 auf die Siliziumnitridschicht 11 aufgebracht. Hierbei kann nötigenfalls eine N-Typ-Halbleiterschicht
13 hoher Verunreinigungskonzentration an der gegenüberliegenden Seite des Körpers 10 durch Diffusion oder
epitaktisches Anwachsen gebildet werden, die zur Bildung einer Senkenelektrode dient.
Danach wird die Siliziumdioxidschicht 12 einem Fotoätzverfahren unterworfen, um darin ein mosaik- bzw.
maschenartiges Muster zu bilden und dann wird die Siliziumnitridschicht 11 ebenfalls einem Ätzverfahren
unterworfen, um ein ähnliches mosaik- bzw. maschenartiges Muster durch Verwendung des Mosaikmusters der Siliziumdioxids
chicht 12 als Maske zu bilden, die dann entfernt wird. Danach wird ein Ätzmittel auf die freigelegte
Oberfläche des Körpers 10 unter Verwendung des Mosaikmusters der Schicht 11 als Maske aufgebracht, um
Vertiefungen 14 auf der Oberfläche des Körpers 10 zu bilden, die in ähnlicher Weise in einem Mosaikmuster
angeordnet sind. In die Vertiefungen 14 des Körpers 10 wird eine P-Typ-Verunreinigung unter Verwendung der
Siliziumnitridschicht 11 des Mosaikmusters als Maske zur Bildung einer P-Typ-Steuerelektrodenzone 15 hoher
Verunreinigungskonzentration mit einem Mosaikmuster diffundiert, wie Pig. 4B zeigt.
Der äußere Umfangsteil der verbleibenden Siliziumnitridschicht 11 mit Ausnahme des Teils, der zum Herausführen
eines Steuerelektrodenanschlusses verwendet wird, und eines Arbeitsteils, wird entfernt, und auch die Teile
der Siliziumnitridschicht, die das Mosaikmuster bilden, werden teilweise entfernt, um die öffnung.11a (Fig. 4C)
des Mosaikmusters zu vergrößern, so daß der N-Typ-Körper 10, der nahe der P-Typ-Zone 15 ist, freigelegt wird.
409844/0616
23394A4
Die Erweiterung der Öffnung lla der Siliziumnitridschicht
11 kann leicht dadurch erreicht werden, daß die Schicht 11 zuerst ausreichend dick ist und daß auf die gesamte
Oberfläche der Schicht 11 nach Diffusion der P-Typ-Verunreinigung in den Körper IO ein Ätzverfahren angewandt
wird.
Die dann freigeJtegte Oberfläche des Halbleiterkörpers
10 wird auf etwa 900 bis 110O0C erhitzt, um eine thermische
Oxidation der freigelegten Oberfläche zu bewirken. Die Oberfläche des Halbleiterkörpers IO unter der Siliziumnitridschicht
11 wird nicht oxidiert, jedoch wird die Oberfläche des Körpers 10, die nicht mit der Schicht
11 bedeckt ist, durch diese Erhitzung oxidiert. Dadurch wird eine Siliziumdioxidschicht 16 auf der freigelegten
Oberfläche des Körpers 10 gebildet, um die Steuerelektrodenzone 15 zu bedecken, wie Fig. 4D zeigt. Hierbei beträgt
die Dicke der Siliziumdioridschicht 16 vorzugsweise etwa 1 bis 2 Mikron.
Bei einem anderen Verfahren, das die Fig. 5A bis 5D
zeigen, kann, wenn die Siliziumdioxidschicht 16 gebildet ist, eine Siliziumdioxidschicht 24 vorher unter der Siliziumnitridschicht
11 gebildet werden, und Vertiefungen 14 werden auf der Oberfläche des Körpers 10 gebildet,
die P-Typ-Verunreinigung wird in diesen diffundiert, um die Steuerelektrodenzone 15 zu bilden, und danach wird
die Siliziumdioxidschicht 24 unter Verwendung der Siliziumnitridschicht 11 als Maske einem Ätzverfahren unterworfen,
um die Öffnungen 24a der Siliziumdioxidschicht
24 zu erweitern. Unter dieser Bedingung wird eine thermischer Oxidationsverfahrensschritt angewandt, um die
oxidierte Schicht 16 zu bilden.
Unter erneuter Bezugnahme auf die in Fig. 4D gezeigte Form wird die Siliziumnitridschicht 14 dann entfernt,
um die Oberfläche des N-Typ-Siliziumkörpers vom Trapez-
409344/0616
bzw. Mesa-Typ freizulegen, der ein Mosaikmuster hat, das
von der Siliziumdioxidschicht 16 umgeben ist. Es wird
dann eine N-Typ-Verunreinigung hoher Konzentration in den trapezförmigen Teil des Siliziumkörpers von der freigelegten
Oberfläche her diffundiert, um eine Quellenzone 17 mit einem Mosaikmuster zu bilden. Hierbei wird
die Quellenzone 17 von der Steuerelektrodenzone 15 isoliert, wie Fig. 4E zeigt.
Danach wird die Siliziumdioxidschicht 16 entsprechend einem Teil 18, auf dem ein Steuerelektrodenanschluß
gebildet wird, und entsprechend einem Anreißlinienteil 19, durch Ätzen selektiv entfernt, wie Fig. 4F zeigt.
Dann wird eine Quellenelektrodenanschluß 20 gemeinsam für die Quellenzonen 17, die das isolierte Mosaikmuster
bilden, z.B. durch Verdampfen von Aluminium auf den Quellenzonen 17 hergestellt. Die Elektrode 20 kann in
üblicher Weise die Form einer einzigen leitenden Schicht bzw. Platte haben. Ein Steuerelektrodenanschluß 21 wird
in der öffnung 18 und ein Senkenelektrodenanschluß 22 wird auf der Rückseite des Körpers 10 bzw. der freien
Oberfläche der Halbleiterschicht 13 hoher Verunreinigungskonzentration gebildet, wie Fig. 4G zeigt. Dadurch
wird ein Sperrschicht-FET 23 erhalten, wie ihn Fig. 3 zeigt.
Bei dem beschriebenen Transistor wird auf der Steuerelektrodenzone
15 mit Mosaikmuster eine Isolierschicht bzw. eine oxidierte Schicht 16 gebildet, die den Quellenelektrodenanschluß
20 von der Steuerelektrodenzone 15 elektrisch isoliert, so daß die Eingangskapazität des
FET's verringert wird und es hängt weniger von der Spannung
ab, ob man in der Lage ist, mit niedriger Spannung zu arbeiten. Fig. 6 ist eine Aufsicht einer Ausführungsform, die der in Fig. 4G ähnlich ist, und die den HaIb-
409844/0616
2339U4
leiterkörper 10, die bedeckte bzw. versenkte Steuerelektrodenzone 15 mit mosaik- bzw. maschenartigem Muster,
die dicke SiOj-Schicht 16, mehrere isolierte Quellenzonen 17 mit Mosaikmuster, den Quellenelektrodenanschluß
20, der die Quellenzone 17 bedeckt und die dicke SiO„-Schicht
16 auf der Steuerelektrödenζone 15 sowie den
Steuerelektrodenanschluß 21, der den Quellenelektrodenanschluß 20 umgibt, zeigt.
Der Unterschied zwischen den Ausführungsformen der Fig. 3 und 6 besteht in dem Steuerelektrodenanschluß 21, der
den Umfang der Steuerelektroden-Übergang umgibt. Mit dieser in Fig. 6 gezeigten Struktur wird eine höhere
Durchbruchspannung an dem Steuerelektroden-Senken-Übergang erreicht.
Eine weitere, in Fig. 7 gezeigte Ausführungsform erreicht den gleichen Zweck, die einen Hilfselektrodenanschluß
25 hat, der den Steuerelektrodenanschluß 21 im Abstand umgibt. Der Hilfselektrodenanschluß 25 bedeckt
den Umfang des Randes des Übergangs 24 und ist mit dem Steuerelektrodenanschluß durch eine Leitung
verbunden. Die Funktion des Hilfselektrodenanschlusses
25 ist es, die Verarmungsschicht zu vergrößern, die an dem dazwischen gelegenen, in Sperrichtung vorgespannten
übergang 24 darunter gebildet ist. Dadurch wird die Durchbruchspannungscharakteristik verbessert.
Die P-Typ-Steuerelektrodenzone 15 hoher Verunreinigungskonzentration berührt nicht die N-Typ-Zone 17 hoher Verunreinigungskonzentration,
jedoch den N-Typ-Körper niederiger Konzentration, so daß die Stehspannung zwischen
der Quelle und der Steuerelektrode des FET1S ausreichend hoch ist, der Teil der Steuerelektrodenzone
15, der beim Stand der Technik eine Quellenzone ist, zu der oxidierten Schicht 16 wird und die Quellen-
40984Λ/0616
zone 17 von der Steuerelektrodenzone bzw. der oxidierten Schicht 16 umgeben ist. Wenn daher die Konzentration und
die Diffusionstiefe der Diffusion der N-Typ-Verunreinigung hoher Konzentration in geeigneter Weise gewählt werden,
kann der Serienwiderstand zwischen der Quelle und dem von der Steuerelektrode des FET's umgebenen Kanal
erheblich vermindert werden.
Außerdem wird gemäß der Erfindung im Falle der Herstellung des FET's kein epitaxiales Aufwachsverfahren in
der Quellenzone angewandt, so daß das Herstellungsverfahren einfach wird und der FET so mit hoher Zuverlässigkeit
hergestellt werden kann, da die Steuerelektrodenzone 15 planar ist und der Steuerelektrodenanschluß
21 leicht herausgeführt werden kann.
Außerdem wird bei der Erfindung, wie insbesondere die
Fig. 5A bis 5D und 4E bis 4G zeigen, das Fotowiderstandsverfahren, das eine sehr genaue Steuerung erfordert,
nur einmal zu Bildung der Ausnehmungen angewandt, die zur Herstellung der Steuerelektrodenzonen benutzt
werden, und die anderen Verfahren erfordern keine solch genaue Steuerung. Der FET kann daher leicht hergestellt
werden.
Bei der obigen Ausfuhrungsform können, wenn eine andere
Isolierschicht erforderlich, ist, Metall wie Molybdän oder dergleichen anstelle der Siliziumnidtrid-(Si3N4)-Schicht
verwendet werden. Diese Schicht kann als Begrenzer für die Oxidation dienen, und wenn eine selektive Ätzung
möglich ist, kann sie von praktischem Nutzen sein.
Außerdem verwendet die obige Ausführungsform einen N-Typ-Halbleiterkörper
niedriger Verunreinigungskonzentration wie in der Senkenzone 10, es ist jedoch auch
möglich, .einen eigenleitenden Halbleiterkörper als
4098JU/0616
Senkenzone zu verwenden. Weiterhin ist es möglich, daß ein Halbleiterkörper anderer Art, bestöierxj aus einem Halbleiterkörper
hoher Verunreinigungskonzentration und einer darauf gebildeten Senkenzone niedriger Verunreinigungskonzentration,
verwendet wird, und die gleichen Verfahren werden für den Halbleiterkörper durchgeführt
Bei den obigen Ausführungsformen sind die Quelle und die Senke als N-Typ-Zone und die Steuerelektrode als P-Typ-Zone
gezeigt, es ist jedoch auch möglich, daß die Quelle und die Senke als P-Typ-Zonen und die Steuerelektrode
als N-Typ-Zone ausgebildet wird.
409844/06T6
Claims (7)
1.) Sperrschicht-Feldeffekttransistor mit einem Substrat, gekennzeichnet durch eine Senkenzone niedriger Verunreinigungskonzentration,
eine mosaikförmige Steuerelektrodenzone hoher Verunreinigungskonzentration, die auf der Senkenzone gebildet ist, eine entsprechende
mosaikförmige Isolierschicht, die über der mosaikförmigen Steuerelektrodenzone liegt, jedoch Fenster hat,
die kleiner als diejenigen der Steuerelektrodenzone sind und die mit den Fenstern der Steuerelektrodenzone
fluchten, einen mit der mosaikförmigen Steuerelektrodenzone verbundenen Steuerelektrodenanschluß, mehrere
Steuerelektrodenzonen hoher Verunreinigungskonzentration, die auf dem Substrat in den öffnungen des die
Isolierschicht bildenden Gitters gebildet sind, und einen plattenförmigen Quellenelektrodenanschluß, der
über der Isolierschicht liegt und die Quellenzonen berührt.
2. Sperrschicht-Feldeffekttransistor, gekennzeichnet durch eine Senkenzone niedriger Verunreinigungskonzentration
eines ersten Leitfähigkeitstyps, eine gitterförmige Steuerelektrodenzone eines "zweiten Leitfähigkeitstyps,
die in der Senkenzone ausgebildet ist, eine Isolierschicht, die auf der Steuerelektrodenzone
ausgebildet ist, und eine Quellenzone des ersten Leitfähigkeitstyps,
die von der Isolierschicht umgeben ist.
3. Feldeffekttransistor nach Anspruch 2, dadurch gekenn^
zeichnet, daß eine Senkenzone hoher Verunreinigungskonzentration des ersten Leitfähigkeitstyps auf.der
Senkenzone niedriger Verunreinigungskonzentration des ersten Leitfähigkeitstyps auf der zu der Quellenzone
gegenüberliegenden Seite ausgebildet ist.
409844/0616
4. Sperrschicht-Feldeffekttransistor nach Anspruch 2, dadurch gekennzeichnet, daß ein Quellenelektrodenanschluß
auf der Isolierschicht gebildet ist.
5. Sperrschicht-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß auf dem Substrat ein Ring
hoher Verunreinigungskonzentration des gleichen Typs wie das Substrat vorgesehen ist, der die Außenkante
der Isolierschicht umgibt.
6. Sperrschicht-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß ein Hilfselektrodenanschluß
an dem Außenumfang der Isolierschicht vorhanden ist, der im Abstand den Steuerelektrodenanschluß umgibt,
mit dem Quellenelektrodenanschluß elektrisch verbunden ist, über der Endfläche des in Sperr!chtung vorgespannten
Übergangs zwischen den außenliegenden Steuerelektrodenzonen und den Substraten liegt und zur Vergrößerung
der Verarmungszone dient, die an dem in Sperrrichtung
vorgespannten übergang darunter gebildet ist, so daß die Durchbruchspannungscharakteristik verbessert
wird.
7. Sperrschicht-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß der Steuerelektrodenanschluß
den Umfang des Übergangs zwischen den Steuerelektroden-
und Senkenzonen bedeckt.
409844/0616
Leerseite
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4744573A JPS49134282A (de) | 1973-04-25 | 1973-04-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2339444A1 true DE2339444A1 (de) | 1974-10-31 |
| DE2339444C2 DE2339444C2 (de) | 1985-05-15 |
Family
ID=12775330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19732339444 Expired DE2339444C2 (de) | 1973-04-25 | 1973-08-03 | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPS49134282A (de) |
| CA (1) | CA993567A (de) |
| DE (1) | DE2339444C2 (de) |
| FR (1) | FR2227645B1 (de) |
| GB (1) | GB1412904A (de) |
| IT (1) | IT993383B (de) |
| NL (1) | NL7312535A (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2503800A1 (de) * | 1975-01-30 | 1976-08-05 | Sony Corp | Feldeffekt-transistor |
| DE2818584A1 (de) * | 1977-04-27 | 1978-11-16 | Mitsubishi Electric Corp | Flaechenfeldeffekttransistor |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51129184A (en) * | 1975-05-02 | 1976-11-10 | Nec Corp | Vertical type field efect transistor |
| JPS5342683A (en) * | 1976-09-30 | 1978-04-18 | Mitsubishi Electric Corp | Vertical field effect transistor |
| JPS5680172A (en) * | 1979-12-04 | 1981-07-01 | Seiko Epson Corp | Semiconductor device |
| FR2480502A1 (fr) * | 1980-04-14 | 1981-10-16 | Thomson Csf | Dispositif semi-conducteur a grille profonde, son application a une diode blocable, et procede de fabrication |
| FR2480505A1 (fr) * | 1980-04-14 | 1981-10-16 | Thomson Csf | Transistor a effet de champ a jonction de puissance a fonctionnement vertical et procede de fabrication |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1539877A1 (de) * | 1965-11-19 | 1969-12-11 | Itt Ind Gmbh Deutsche | Schaltbares Halbleiterbauelement |
| DE2238278A1 (de) * | 1971-08-05 | 1973-02-15 | Stanislas Teszner | Feldeffekt-halbleiteranordnung |
-
1973
- 1973-04-25 JP JP4744573A patent/JPS49134282A/ja active Pending
- 1973-08-01 GB GB3662573A patent/GB1412904A/en not_active Expired
- 1973-08-03 DE DE19732339444 patent/DE2339444C2/de not_active Expired
- 1973-08-27 FR FR7330927A patent/FR2227645B1/fr not_active Expired
- 1973-09-11 NL NL7312535A patent/NL7312535A/xx not_active Application Discontinuation
- 1973-09-24 IT IT2926973A patent/IT993383B/it active
- 1973-12-13 CA CA188,102A patent/CA993567A/en not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1539877A1 (de) * | 1965-11-19 | 1969-12-11 | Itt Ind Gmbh Deutsche | Schaltbares Halbleiterbauelement |
| DE2238278A1 (de) * | 1971-08-05 | 1973-02-15 | Stanislas Teszner | Feldeffekt-halbleiteranordnung |
Non-Patent Citations (1)
| Title |
|---|
| Philips Res. Repts., Bd. 26, 1971, S. 166-180 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2503800A1 (de) * | 1975-01-30 | 1976-08-05 | Sony Corp | Feldeffekt-transistor |
| DE2818584A1 (de) * | 1977-04-27 | 1978-11-16 | Mitsubishi Electric Corp | Flaechenfeldeffekttransistor |
Also Published As
| Publication number | Publication date |
|---|---|
| NL7312535A (de) | 1974-10-29 |
| JPS49134282A (de) | 1974-12-24 |
| CA993567A (en) | 1976-07-20 |
| IT993383B (it) | 1975-09-30 |
| DE2339444C2 (de) | 1985-05-15 |
| GB1412904A (en) | 1975-11-05 |
| FR2227645B1 (de) | 1977-08-05 |
| FR2227645A1 (de) | 1974-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0239652B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
| DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
| DE3587231T2 (de) | Verfahren zum herstellen einer dmos-halbleiteranordnung. | |
| DE3229250C2 (de) | ||
| DE2745857C2 (de) | ||
| DE2904769C2 (de) | V-Nut-MOS-Feldeffekttransistor | |
| DE69729963T2 (de) | Halbleiterbauelement mit isoliertem gatter und verfahren zu deren herstellung | |
| DE2916364C2 (de) | ||
| DE4042163C2 (de) | Verfahren zur Herstellung einer statischen Induktions-Halbleitervorrichtung mit Split-Gate-Struktur | |
| DE19535140A1 (de) | Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung | |
| DE3145231A1 (de) | Halbleiteranordnung fuer hohe spannungen | |
| DE2719314A1 (de) | Isolierschicht-feldeffekttransistor | |
| DE4011276A1 (de) | Feldeffekttransistor mit isoliertem gate (igfet) | |
| DE4037876A1 (de) | Laterale dmos-fet-vorrichtung mit reduziertem betriebswiderstand | |
| DE2610828C2 (de) | Thyristor mit passivierter Oberfläche | |
| DE2901511A1 (de) | Halbleiteranordnung | |
| DE69420944T2 (de) | Halbleitervorrichtung und herstellungsverfahren | |
| DE3030385A1 (de) | Mos-halbleitervorrichtung und verfahren zur herstellung derselben | |
| DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE2510593C3 (de) | Integrierte Halbleiter-Schaltungsanordnung | |
| DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
| DE1564829C3 (de) | Verfahren zum Herstellen eines Feldeffekttransistors | |
| DE2133976C3 (de) | Monolithisch integrierte Halbleiteranordnung | |
| DE2453279C3 (de) | Halbleiteranordnung | |
| DE19750221B4 (de) | Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition |