DE2610828C2 - Thyristor mit passivierter Oberfläche - Google Patents

Thyristor mit passivierter Oberfläche

Info

Publication number
DE2610828C2
DE2610828C2 DE2610828A DE2610828A DE2610828C2 DE 2610828 C2 DE2610828 C2 DE 2610828C2 DE 2610828 A DE2610828 A DE 2610828A DE 2610828 A DE2610828 A DE 2610828A DE 2610828 C2 DE2610828 C2 DE 2610828C2
Authority
DE
Germany
Prior art keywords
groove
area
junction
extends
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2610828A
Other languages
English (en)
Other versions
DE2610828A1 (de
Inventor
Cornelis Albertus Nijmegen Bosselaar
Alan Hazel Grove Stockport Cheshire Foster
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2610828A1 publication Critical patent/DE2610828A1/de
Application granted granted Critical
Publication of DE2610828C2 publication Critical patent/DE2610828C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Description

Die Erfindung bezieht sich auf einen Thyristor entsprechend dem Oberbegriff des Anspruchs 1.
Ein derartiger Thyristor ist z. B. aus der britischen Patentschrift 13 14 267 bekannt.
Es gibt verschiedene bekannte Thyristorformen mit verschieden positionierten Gebieten und Elektrodenanschlüssen. Ein großer Prozentsatz der zur Zeit
•to hergestellten Thyristoren wird durch unilaterale von einer Gate-Elektrode gesteuerte Anordnungen gebildet, in denen das vierte und zweite Gebiet mit Hauptelektrodenanschlüssen an der ersten bzw. zweiten Hauptoberfläche versehen sind und das erste Gebiet außerdem an
*5 der ersten Hauptoberfläche mit einer Gate-Elektrode versehen ist; in diesem Falle sperrt der erste PN-Übergang die zwischen den Hauptelektroden angelegte Durchlaßspannung, bevor die Anordnung von einem Gate-Elektrodensigna! in einen leitenden Zustand versetzt wird; der zweite Übergang sperrt in entgegengesetzter Richtung, der Sperrichtung, an die Hauptelektroden angelegte Spannungen. Indem die Gate-Elektrode fortgelassen wird, kann eine andere Thyristorform (auch als PNPN-Diode bezeichnet) erhalten werden, die von Lawineneffekten am ersten Übergang statt von einem Gate-Elektrodensignal geschaltet wird. Eine weitere Thyristorform ist ein Triac, d.h. ein bilateraler Thyristor, der von einer Gate-Elektrode gesteuert wird. Ein Triac enthält ein fünftes Oberflächengebiet vom genannten entgegengesetzten Leitungstyp, das in dem genannten zweiten Gebiet gebildet ist und ebenfalls an der zweiten Hauptoberfläche von der das zweite Gebiet kontaktierenden Hauptelektrode kontaktiert wird.
fr5 In den letzten Jahren wurden viele Untersuchungen durchgeführt, um zu versuchen, eine Anzahl von Thyristoren aus einer gemeinsamen Halbleiterscheibe herzustellen, welche Thyristoren imstande sind, hohe
Spannungen zu sperren. Insbesondere wurde vorgeschlagen, dafür zu sorgen, daß der genannte erste PN-Übergang an passivierendem dielektrischem Material in einer ersten in die erste Hauptoberfläche des Körpers geätzten Nut und der genannte zweite Übergang an passivierendem dielektrischen Material in einer in die zweite Hauptoberfläche geätzten zweiten Nut endet (siehe z. B. die US-Patentschrift 38 21 782 und die britische Patentschrift 12 94 184).
Die vorgenannte britische Patentschrift 1314 267 erwähnt den Vorteil der Anwendung des genannten weiteren Gebietes, das sicherstellt, daß der genannte PN-Übergang erweitert wird und an oder nahe bei der genannten ersten Hauptoberfläche endet
Es wurde aber gefunden, daß, wenn sowohl der erste als auch der zweite pn-übergang in derselben Nut in der genannten ersten Hauptoberfläche enden, die maximale Durchschlagspannung, die auf zuverlässige Weise für sperrende Übergänge derartiger serienmäßig hergestellter Thyristoren erhalten werden kann, erheblich 2u beschränkt werden kann. In der Praxis wird eine nicht-ideale Grenzfläche zwischen Halbleiter und dem dielektrischen Material in der Nut erhalten. Da der erste und der zweite Übergang in derselben Nut enden, grenzen die Verarmungsschicht, die am ersten sperrenden Übergang gebildet wird, wenn die Anordnung zwischen den Hauptelektroden in der Durchlaßrichtung vorgespannt ist, sowie die Verarmungsschicht, die an dem zweiten sperrenden Übergang mit einer Sperrvorspannung zwischen den Hauptelektroden gebildet ist, an ω dieselbe Grenzfläche. Es wurde gefunden, daß die:-, bei hohen Spannungen, z. B. Spannungen von mindestens 900 V, zu Kurzschluß des ersten und des zweiten Übergangs führt. Dieser Kurzschluß ist, wie sich herausgestellt hat, auf die Bildung eines P-leitenden jo Kanals an der Grenzfläche zwischen dem Dielektrikum und dem Halbleitermaterial an der an die beiden Verarmungsschkhten grenzenden Stelle zurückzuführen. Außerdem ist für das genannte schichtförmige dritte Gebiet ein hoher spezifischer Widerstand erforderlich, um Anordnungen zu erhalten, die hohe Spannungen sperren können. Je höher aber der spezifische Widerstand ist, je leichter bildet sich in der Nähe der Grenzfläche zwischen Dielektrikum und Halbleiter ein P-Ieitender Kanal. Außerdem wird oft « festgestellt, daß infolge der Empfindlichkeit für Oberflächenzustände an dieser Grenzfläche Leckströme über den Übergängen bei über den Übergängen angelegten Sperrspannungen und insbesondere bei höheren Temperaturen (z.B. 1250C) langsam zunehmen: Diese M Unstabilität nimmt bei zunehmendem spezifischem Widerstand des Materials zu.
Der Erfindung liegt die Aufgabe zugrunde, einen Thyristor der eingangs genannten Art so auszugestalten, daß er eine möglichst hohe Sperrspannung und stabile elektrische Eigenschaften aufweist und daß seine sperrenden PN-Übergänge an der gleichen Seite der Halbleiterplatte enden und dort passiviert sind.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen f>o Merkmale gelöst.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Durch Anwendung einer Anordnung mit doppelter Nut und Kanalunterbrecher nach der Erfindung können f« aus einer und derselben Halbleiterscheibe eine Anzahl Thyristoren hergestellt werden, die Spannungen von mehr als 1000 V unter Beibehaltung der Vorteile der Passivierung und Sperrung des genannten ersten und zweiten Übergangs in der Nähe derselben Hauptoberfläche des Körpers sperren können. Spannungen von mindestens 1500 V können gesperrt werden. Hohe spezifische Widerstände (z. B. 50 Ω · cm oder mehr) können für das dritte Gebiet angewandt werden. Außerdem können erwünschtenfalls das Kanalunterbrechergebiet und das genannte weitere und erste Gebiet leicht mit Feldelektroden versehen werden, die sich über einen Teil des dielektrischen Materials in den Nuten erstrecken, um Betrieb bei noch höheren Spannungen (z. B. mindestens 2000 V) zu ermöglichen.
Es sei noch bemerkt, daß aus der GB-PS 10 60 303 die Anwendung einer Kanalunterbrecherzone zur Erhöhung der Durchbruchspannung eines Transistors bekannt ist. Aus der CH-PS ist die Erhöhung der Durchbruchspannung eines Transistors mittels einer Feldelektrode bekannt. Die Anwendung von Kanalunterbrechergebieten und Feldelektroden steht in diesem Falle in keinem Zusammenhang mit den Problem, daß die Verarmungsschichten zweier solche hohen Spannungen sperrender Übergänge der Anordnung sich über dieselbe Grenzfläche zwischen Dielektrikum und Halbleiter unter entgegengesetzten Vorspannungsbedingungen ausdehnen, sowie mit dem Problem, daß diese sperrenden Übergänge in einer Nut in der Halbleiteroberfläche enden. Bei Anordnungen nach der Erfindung dehnt sich die am ersten sperrenden Übergang gebildete Verarmungsschicht (wenn die Anordnung in einer bestimmten Richtung vorgespannt ist) entlang der Grenzfläche Dielektrikum/Halbleiter in der ersten Nut aus und dehnt sich die an dem zweiten sperrenden Übergang gebildete Verarmungsschicht (wenn die Anordnung in der entgegengesetzten Richtung vorgespannt ist) entlang der Grenzfläche Dielektrikum/Halbleiter in der zweiten Nut aus, indem weiter das Kanalunterbrechergebiet zwischen der ersten und der zweiten Nut gebildet wird, wird die Herstellung der Anordnung nicht besonders kompliziert im Vergleich zu z. B. den Problemen, die sich (z. B. bei Photolithographie) ergeben wurden, wenn versucht werden würde, das Kanalunterbrechergebiet auf dem Boden einer gemeinsamen Nut für den ersten und den zweiten Übergang zu bilden, weil derartige Nuten meistens tiefer als 50 μΐη sind.
Ausführungsbeispiele der Erfindung werden nachstehend an Hand der Zeichnung näher erläutert. Es zeigt
F i g. 1 teilweise im Schnitt und teilweise perspektivisch ein Thyristorelement,
Fig. 2 bis 5 Querschnitte durch einen Teil einer Halbleiterscheibe in verschiedenen Stufen der Herstellung eines derartigen Thyristorelements,
Fig. 6 einen Querschnitt durch ein Triac-Element, und
F i g. 7 einen Querschnitt durch angrenzende Teile zweier Thyristorelemente, wie sie sofort nach Abtrennung von einer gemeinsamen Halbleiterscheibe aussehen würden.
Die in F i g. 1 dargestellte Anordnung ist ein von einer Gate-Elektrode gesteuerter Thyristor mit vier aufeinanderfolgenden Gebieten 4, 1, 3 und 2 abwechselnden Leitungstyps, die in einem einkristallinen Halbleiterkörper 10 zwischen einer ersten und einer zweiten Hauptoberfläche 11 bzw. 12 des Körpers 10 gebildet sind. Diese vier Gebiete enthalten ein schichtförmiges erstes Gebiet 1 und ein zweites Gebiet 2 vom P-Leitungstyp, die an die erste Hauptoberfläche 11 bzw. an die zweite Hauptoberfläche 12 grenzen. e;n
schichtförmiges zwischenliegendes Gebiet 3, das die Gebiete 1 und 2 voneinander trennt, und ein viertes Oberflächengebiet 4, das in dem Gebiet 1 gebildet ist und an die Oberfläche 11 grenzt. Das Gebiet 3 ist vom N-Leitungstyp und bildet einen ersten PN-Übergang 21 und einen zweiten PN-Übergang 22 mit dem ersten Gebiet 1 bzw. dem zweiten Gebiet 2. Das Gebiet 4 ist gleichfalls vom N-Leitungstyp und bildet einen dritten PN-Übergang 23 mit dem ersten Gebiet 1. In dieser Anordnung sind die Gebiete 1 und 3 P- bzw. N-leitende Basisgebiete und die Gebiete 4 und 2 bilden N- bzw. P-leitende Emitter, die mit Hauptelektroden 31 bzw. 32 (Kathode und Anode) versehen sind. Die P-leitende Basis 1 weist eine Gate-Elektrode 30 auf. Die Kathode 31 und die Gate-Elektrode 30 bestehen aus Metallschichten, die die Gebiete 4 und 1 in Fenstern in einer Isolierschicht 40 kontaktieren, die sich auf der Hauptoberfläche U des Körpers 10 befindet. Die ganze zweite Hauptoberfläche 12 des Körpers 10 ist zur Bildung der Elektrode 32 metallisiert.
Der erste Übergang 21 dient auf übliche Weise dazu, zwischen den Hauptelektroden 31 und 32 angelegte Durchlaßspannungen zu sperren, ehe die Anordnung von einem Signal an der Gate-Elektrode 30 in den leitenden Zustand versetzt wird. Der zweite Übergang 22 muß zwischen den Hauptelektroden 31 und 32 angelegte Sperrspannungen sperren.
In der ersten Hauptoberfläche 11 des Körpers 10 befinden sich eine erste und eine zweite ringförmige Nut 41 bzw. 42 mit passivierendem dielektrischem Material 43 in diesen Nuten. Die zweite Nut 42 erstreckt sich rings um die erste Nut 41. Das erste Gebiet 1 wird lateral von der ersten Nut 41 begrenzt und der in der Durchlaßrichtung sperrende Übergang 21 endet an dem Innenumfang der ersten Nut 41, wo er von dem Dielektrikum 43 passiviert ist Ein weiteres P-leitendes Gebiet 6 begrenzt das N-Ieitende Basisgebiet 3 lateral und bildet ein Ganzes mit dem P-Ieitenden Gebiet 3, um das P-leitende Gebiet 2 zu der Oberfläche 11 zu erweitern, wobei der in der Sperrichtung sperrende Übergang 22 an dem Außenumfang der zweiten Nut 42 endet und dort vom Dielektrikum 43 passivierl ist. Ein hochdotiertes Oberflächengebiet 7 vom gleichen Leitungstyp wie das dritte Gebiet 3, in diesem Beispiel also vom N-Typ, ist in dem dritten Gebiet 3 an der Oberfläche 11 zwischen der ersten Nut 41 und der zweiten Nut 42 erzeugt, um einen Kanalunterbrecher zu bilden, der sich zwischen den Schnittlinien des ersten und des zweiten sperrenden Übergangs 21 und 22 mit der ersten und der zweiten Nut 41 und 42 und auf Abstand von diesen Schnittlinien berindet
Thyristoren gemäß F i g. 1 können zwischen den Elektroden 31 und 32 angelegte Spannungen von mindestens 1500V sperren. Beispielsweise seien hier einige charakteristische Werte solcher Thyristoren erwähnt: spezifischer Widerstand von 60 Ω - cm für das N-leitende Basisgebiet 3, Akzeptoroberflächenkonzentrationen von 5 - 1019 Dotieningsatomen/cm3 für die Gebiete 1 und 2, Donatoroberflächenkonzentrationen von 1021 Dotierungsatomen : cm3 für die Gebiete 4 und 7, eine Dicke von 350 um für den Körper 10 der Scheibe, eine Tiefe und Breite von 70 um bzw. 250 um für die Nuten 41 und 42 and ein Abstand von 100 um zwischen den Noten 41 und 42. Die von der ersten Nut 41 begrenzte Oberfläche wird durch die Geometrie und die Abmessungen der gewünschten Anordnung bestimmt
Diese Thyristoren mit derartigen vorteilhaften Spannungssperrkennlinien können serienmäßig aus einer und derselben Halbleiterscheibe hergestellt werden, wie nun beispielsweise an Hand der F i g. 2 bis 5 beschrieben werden wird. Entsprechende Teile der Anordnung werden mit den gleichen Bezugsziffern wie '> in F i g. 1 bezeichnet. Die meisten der angewandten Techniken sind allgemein bekannt und werden daher nicht im Detail beschrieben.
Es wird von einer einkristallinen Siliciumscheibe 50 vom N-Leitungstyp mit einem spezifischen Widerstand
ι« gleich dem für das Gebiet 3 gewünschten spezifischen Widerstand, einer durch die gewünschte Dicke des Körpers 10 bestimmten Dicke und einer Hauptoberfläche ausgegangen, die genügend groß ist, um sie in Körper 10 verschiedener Thyristoren unterteilen zu
ι "> können. F i g. 2 zeigt nur einen Teil der Scheibe, in dem ein Thyristor gebildet werden muß, wobei bemerkt wird, daß ähnliche Thyristorelemente gleichzeitig in angrenzenden Teilen der Scheibe 50 gebildet werden. Im allgemeinen wird eine Anzahl von Scheiben 50 zu gleicher Zeit bearbeitet.
Ein Akzeptor wird selektiv in eine oder beide Hauptoberflächen 11 und 12 der Scheibe 50 gemäß einem Gittermuster 56 eindiffundiert zur Bildung des Gebietes 6, das sich über den ganzen Umfang der
2' Thyristorkörper 1 erstreckt. Dies kann auf bekannte Weise durch selektive Maskierung der Oberflächen 11 und/oder 12 gegen Diffusion mittels eines maskierenden schichtförmigen Musters (z. B. aus niedergeschlagenem Siliciumnitrid), das darauf gebildet ist ausgeführt werden. Die Gittermusterdiffusion kann aber auch durch Diffusion von einem Aluminiumgittermuster her erfolgen, das auf dem Halbleiterkörper gebildet ist. F i g. 2 zeigt beispielsweise das Gittermuster 56, das von den beiden Oberflächen 11 und 12 her diffundiert ist
Nach dieser P-Leitfähigkeit erzeugenden Gitterdiffusion werden die Oberflächen 11 und 12 wieder freigelegt und dann werden ringförmige Maskierungsmuster 57a, 57fc, 57c usw. in Form einer Schicht (z. B. aus thermisch angewachsenem Siliciumoxid) photolithographisch auf
4" Teilen der Oberfläche 11 gebildet wo die ringförmigen Nuten 41 in einiger Entfernung voneinander innerhalb der P-Ieitenden Gitter 56 liegen müssen. Unter Verwendung dieser schichtförmigen Muster als Diffusionsmaske wird ein weiterer Akzeptor (z. B. Bor) in die Oberflächen U und 12 eindiffundiert zur Bildung der P-leitenden Gebiete 1 und 2. Während dieser Diffusion diffundiert das P-leitende Gittermuster 56 weiter zur Bildung eines kontinuierlichen P-leitenden Gittermusters 56, das sich über die ganze Dicke der Scheibe 50
so erstreckt um das P-leitende Gebiet 2 in der Nähe der Oberfläche 12 zu der Oberfläche 11 zu erweitern, wie in F ig. 3 dargestellt ist
Nach Entfernung der während der letzten Diffusion gebildeten Glasschicht und Reinigung der Oberflächen 11 und 12 werden weitere Maskierungsschichten 58 und 59 (z. B. aus thermisch angewachsenem Siliciumoxid) auf der Oberfläche U bzw. 12 gebildet Die Schicht 59 bedeckt die ganze Oberfläche 12. Nach bekannten photolithographischen Ätztechniken werden Fenster in
«o der Schicht 58 zur Erzeugung des Gebietes 4 in dem Gebiet 1 gebildet und diese Fenster werden von weiteren ringförmigen Fenstern zur Erzeugung der ringförmigen Gebiete 7 in dem ringförmigen an die Oberfläche 11 grenzenden Teil des Gebietes 3 zwischen dem P-leitenden Gebiet 1 und dem P-leitenden Gitter 56 umgeben. Unter Verwendung dieser Schichten 58 und 59 als Diffusionsmaske wird ein Donator (z.B. Phosphor) in die Scheibe 50 über die genannten Fenster
eindiffundiert zur Bildung der Gebiete 4 und 7, wie in F i g. 4 dargestellt ist. Während dieser Diffusion bildet sich Glas auf der Schicht 58 und in den darin vorhandenen Fenstern, so daß auf diese Weise eine Isolierschicht 40 gebildet wird, die die Oberfläche 11 ■'> bedeckt.
Dann wird auf der Isolierschicht 40 auf der Oberfläche 11 eine Photoresistmaske 60 unter Verwendung bekannter photolithographischer Techniken gebildet. Diese Maske 60 weist konzentrische ringförmige in Fenster an den Stellen auf, an denen die inneren und äußeren Nuten 41 und 42 gebildet werden müssen. Bei einer bestimmten Ausführungsform weisen diese Fenster 41 und 42 eine Breite von z. B. 200 μΐη auf und sind z.B. in einem gegenseitigen Abstand von 150 μιτι is angeordnet. Die zweite Hauptoberfläche 12 der Scheibe wird ebenfalls auf geeignete Weise, z. B. durch einen Photolack, maskiert. Die so maskierte Scheibe 50 wird anschließend in bekannte Ätzlösungen eingetaucht, um die Nuten 41 und 42 in der Siliciumscheibe zu bilden, wie in F i g. 5 dargestellt ist.
Dann wird auf bekannte Weise dielektrisches Material 43 in den Nuten 41 und 42 angeordnet. Das Material 43 kann z. B. ein Glas sein. Vor der notwendigen Erhitzung kann das Glas durch Elektrophorese niedergeschlagen oder es kann z. B. in zwei Stufen angeordnet werden, indem es zunächst niedergeschlagen wird, wonach die Oberfläche mit einem Rasiermesser egalisiert wird.
Nach Erhitzung des Glases werden Kathoden- und tu Gate-Kontaktfenster auf den Gebieten 4 und 1 in die Schicht 40 geätzt und der Teil der Schicht 40 über dem P-leitenden Gitte-muster 56 wird auch entfernt, um die dann erfolgende Unterteilung der Scheibe 50 in einzelne Thyristorkörper 1 zu erleichtern. Die Oberfläche 12 wird auf bekannte Weise zur Bildung der Anodenelektrode 32 metallisiert und auf der Oberfläche 11 werden die Gate- und Kathodenmetallschichtelektroden 30 und 31 gebildet Danach wird die Scheibe 50 gemäß dem P-leitenden Gittermuster 56 längs der Linie A-A in Fig.5 zur Bildung der einzelnen Thyristorkörper 1 unterteilt Diese Unterteilung kann auf bekannte Weise, z. B. durch Ritzen und Brechen, durch Sägen oder Schneiden mit einem Laser, durchgeführt werden.
Einige der möglichen Abwandlungen sind in den «s Fig.6 und 7 dargestellt. Zum Beispiel kann der Thyristor eine bilaterale Anordnung mit gesteuerter Gate-Elektrode sein, die im allgemeinen als Triac bezeichnet wird, und ein fünftes Gebiet 5 aufweisen, das einen Leitungstyp aufweist, der dem des Gebietes 2 so entgegengesetzt ist welches fünfte Gebiet gemäß einer bekannten Triac-Köniigüfäuön in dem Gebiet 2 angeordnet ist Dieses Gebiet 5 kann zugleich mit den Gebieten 4 und 7 dadurch gebildet werden, daß ein Fenster in der Maskierungsschicht 59 für die Donatordiffusion geöffnet wird.
Eine andere wichtige Abwandlung besteht darin, daß sowohl das hochdotierte Kanalunterbrechergebiet 7 als auch die P-leitenden Gebiete 1 und 2 mit ringförmigen Feldelektroden 33,34 bzw. 35 versehen werden können, eo die sich auf dem dielektrischen Material 43 erstrecken, wie z. B. in F i g. 6 dargestellt ist Im allgemeinen dient das Kanalunterbrechergebiet 7 dazu, durch seine hohe Dotierung etwaige in dem Teil des N-leitenden Gebietes 3 zwischen dem ersten Obergang 21 und dem zweiten Obergang 22 gebildete P-leitende Kanäle örtlich zu unterbrechen, während die Feldelektroden durch ihr an das dielektrische Material 43 angelegtes Potential die Neigung haben, das Dielektrikum zu stabilisieren, wobei die Elektroden 34 und 35 dazu dienen, die Krümmung der Verarmungsschichten der Übergänge 21 und 22 zu beherrschen, wenn diese Übergänge in der Sperrichtung vorgespannt sind, während die Elektrode 33 dazu dient, der lateralen Erweiterung der Verarmungsschichten und eines etwa gebildeten P-leitenden Kanals entgegenzuwirken. Indem zusätzlich derartige Feldelektroden vorgesehen werden, können für die Übergänge 21 und 22 noch höhere Durchschlagspannungen von z. B. mindestens 2000 V erreicht werden. Diese Feldelektroden können auf einfache Weise durch Änderung der Muster angeordnet werden, die zur Definition der Isolierschicht 40 verwendet werden, an der Stelle, an der das Gebiet 1 an die Nut 4i grenzt. Die konzentrischen ringförmigen Elektroden 33, 34 und 35 können zugleich mit den Elektroden 30 und 31 aus einer gemeinsamen Metallschicht während desselben photolithographischen Ätzschrittes gebildet werden. Die Elektrode 33 steht mit dem Kanalunterbrechergebiet 7 in Kontakt und erstreckt sich lateral über die Glasschicht 43 über den ganzen Innenumfang der Nut 42 und den ganzen Außenumfang der Nut 41. Die Elektrode 34 steht mit dem P-leitenden Gebiet 21 in Kontakt und erstreckt sich über die Glasschicht 43 über den ganzen Innenumfang der Nut 41. Die Elektrode 35 ist mit dem weiteren Gebiet 6 verbunden und erstreckt sich über die Glasschicht 43 über den ganzen Außenumfang der Nut 42 und bis jenseits der Schnittlinie des Übergangs 22 mit der Nut 42. In diesem Beispiel erstrecken sich die Elektroden 33,34 und 35 50 μΐη über die Glasschicht 43.
F i g. 6 zeigt beispielsweise die Bildung des Gebietes 6 durch Diffusion des Gittermusters 56 von der Oberfläche 11 her (wie oben beschrieben), bis es mit dem Gebiet 2 verschmolzen wird. In F i g. 1 grenzt das Gebiet 6 an die Nut 42, was in bezug auf Raumersparung günstig ist; in diesem Falle kann erwünschtenfalls das ringförmige Fenster in der Maske 57 nach F i g. 3 über dem Gittermuster 56 fortgelassen werden. Wenn dieses Fenster jedoch angeordnet wird, kann die Nut 42 von dem Gebiet 6 getrennt und kann der P-leitende Schichtteil 70, der durch Diffusion in diesem Fenster gebildet ist (wie in F i g. 2 dargestellt ist) bewirken, daß der zweite PN-Übergang 22 in der Nut 42 endet wie in F i g. 6 dargestellt ist. Diese Anwendung des weiteren P-leitenden Schichtteiles 70 sorgt dafür, daß die Schnittlinie des PN-Übergangs 22 mit der Nut 42 in größere Entfernung von dem Umfang des Körpers I gebracht wird.
Wenn das hochdotierte Kanalunterbrechergebiet 7 sr die Naters 4i und 42 grenzt, kann dadurch Raum erspart werden. Wie jedoch in Fig.7 dargestellt ist kann das Gebiet 7 auch in einiger Entfernung von den Nuten 41 und 42 liegen. Obgleich es gewöhnlich leichter ist, das Gebiet 7 während desselben Diffusionsschrittes wie das Kathodengebiet 4 zu bilden, kann erwünschtenfalls eine gesonderte Dotierungsdiffusion durchgeführt werden.
In den Thyristoren nach den Fig. 1 und 6 weist die äußere Nut 42 einen Außenumfang auf, der sich in Abstand von dem Rand des Körpers 10 befindet, während der zweite PN-Obergang 22 auf der Glasschicht 43 in dieser Nut 42 endet Dadurch kann die Scheibe SO durch das P-leitende Gittermuster 56 hindurch in einiger Entfernung von der Glasschicht 43 unterteilt werden, wodurch die Anordnung der Feldelektrode 35, wenn eine derartige Elektrode erforderlich
ist, erleichtert wird. Es ist jedoch auch möglich, daß der Außenumfang der äußeren Nut 42 durch den Boden der genannten Nut 42 gebildet wird und am Umfang des Halbleiterkörpers 10 endet. Eine derartige Anordnung ist in F i g. 7 dargestellt, in der das Gebiet 6 an den Boden der Nut 42 grenzt und der PN-Übergang 22 im Boden der Nut endet. Eine derartige Ausführung kann eine untiefere Diffusion zur Bildung des Gebietes 6 (das als von der Oberfläche 12 her diffundiert dargestellt ist) und eine Raumersparung ergeben, indem eine gemeinsame Nut 42 in die Scheibe 50 zwischen angrenzenden Thyristorelementen geätzt werden kann. Im Vergleich zu den F i g. 1 und 6 hat die Anordnung nach F i g. 7 aber den Nachteil, daß es gewöhnlich notwendig sein wird, die Scheibe durch das in der Nut 42 befindliche Glas hindurch mit einem Laser durchzusägen oder durchzuschneiden. Dies kann zu Bruch des Glases 43 führen, wodurch die Wirkung der Glaspassivierung des Übergangs 22 herabgesetzt werden kann. Daher wird es gewöhnlich bevorzugt, daß der Umfang de> körpers tO auf Abstand von dem Außenumfang der äußeren Nut 42 liegt, wie in den F i g. 1 und 6 dargestellt ist.
Es ist einleuchtend, daß bei den Halbleiteranordnungen nach den Fig. 1, 6 und 7 die Leitungstypen aller verschiedenen Gebiete umgekehrt werden können, um Anordnungen vom komplementären Typ zu schaffen, in denen die Gebiete 4, 7 und 3 (und gegebenenfalls 5) P-Ieitend und die Gebiete 1,2 und 6 N-leitend sind.
Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Thyristor mit mindestens vier aufeinanderfolgenden Gebieten abwechselnd entgegengesetzten Leitungstyps, die in einem Halbleiterkörper zwischen einer ersten und einer zweiten Hauptoberfläche des Körpers, die einander gegenüberliegen, gebildet sind, welche vier Gebiete enthalten: ein erstes (1) und zweites Gebiet (2) vom einen Leitungstyp, die an die erste bzw. zweite Hauptoberfläche (11 bzw. 12) des Körpers grenzen, ein schichtförmiges drittes zwischenliegendes Gebiet (3), daß das erste Gebiet von dem zweiten Gebiet trennt, das den entgegengesetzten Leitungstyp aufweist und das einen ersten (21) bzw. zweiten PN-Übergang (22) mit dem ersten bzw. zweiten Gebiet bildet, und ein viertes Gebiet (4), das in dem genannten ersten Gebiet (1) gebildet ist und an die erste Hauptoberfläche (11) grenzt, den genannten entgegengesetzten Leitungstyp aufweist und einen dritten PN-Übergang (23) mit dem genannten ersten Gebiet bildet, bei dem eine mit passivierendem dielektrischem Material (43) überzogene erste ringförmige Nut (41) in der ersten Hauptoberfläche des Körpers vorgesehen ist, und bei dem das erste Gebiet (1) lateral von der genannten ersten ringförmigen Nut (41) begrenzt wird, so daß der erste PN-Übergang (21) in der genannten ersten Nut (41) endet und dort von dem dielektrischen Material in der ersten Nut passiviert ist, während ein weiteres Gebiet (6) vom einen Leitungstyp vorhanden ist, daß das genannte dritte Gebiet (3) lateral begrenzt und mit dem zweiten Gebiet (2) ein Ganzes bildet, so daß sich der genannte zweite PN-Übergang (22) zu der genannten ersten Hauptoberfläche hin erstreckt, dadurch gekennzeichnet, daß eine zweite, mit passivierendem dielektrischem Material (43) überzogene ringförmige Nut (42) in der ersten Hauptoberfläche des Körpers vorgesehen ist, daß sich die zweite ringförmige Nut (42) rings um die erste ringförmige Nut (41) erstreckt, daß der genannte zweite PN-Übergang (22) in der zweiten Nut (42) endet und dort von dem dielektrischen Material (43) in der zweiten Nut passiviert ist, und daß ein hochdotiertes Oberflächengebiet (7) vom genannten entgegengesetzten Leitungstyp an der Oberfläche zwischen der ersten (41) und der zweiten Nut (42) vorhanden ist, um einen Kanalunterbrecher zu bilden, der sich zwischen und in Abstand von den Schnittlinien des ersten (21) und des zweiten PN-Übergangs (22) mit der ersten (41) und zweiten Nut (42) befindet.
2. Thyristor nach Anspruch 1, dadurch gekennzeichnet, daß das hochdotierte Kanalunterbrechergebiet (7) an der Oberfläche von einer Elektrode (33) kontaktiert ist, die sich lateral über das dielektrische Material am Innenumfang der genannten zweiten Nut (42) und über das dielektrische Material am Außenumfang der genannten ersten Nut (41) erstreckt und als Feldelektrode dient (Fig. 6).
3. Thyristor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Feldelektrode (34) mit dem ersten Gebiet (1) in der Nähe der ersten Nut (41) in Kontakt steht und sich über das dielektrische Material (43) am Innenumfang der genannten ersten Nut (41) bis jenseits des genannten ersten PN-Übergangs (21) erstreckt (F i g. 6).
4. Thyristor nach einem oder mehreren der
vorstehenden Ansprüche 1—3, dadurch gekennzeichnet, daß die zweite Nut (42) einen Außenumfang besitzt, der in Abstand von dem Umfang des Körpers liegt, und daß der zweite PN-Übergang (22) in dem dielektrischen Material (43) in der Nähe dieses Außenumfangs der Nut endet
5. Thyristor nach Anspruch 4, dadurch gekennzeichnet, daß eine Feldelektrode (35) an der ersten Hauptoberfläche (11) mit dem weiteren Gebiet (6) vom genannten einen Leitungstyp verbunden ist und sich über das dielektrische Material (43) am Außenumfang der zweiten Nut bis jenseits des genannten zweiten PN-Übergangs (22) erstreckt (F ig. 6).
6. Thyristor nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, daß sich das hochdotierte Kanalunterbrechergebiet (7) laterial von dem Außenumfang der ersten Nut (41) bis zum Innenumfang der zweiten Nut (42) erstreckt und in einem Teil des dritten Gebietes (3) gebildet ist, der sich bis zu der ersten Hauptoberfläche (11) zwischen der ersten und der zweiten Nut erstreckt.
7. Thyristor nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das hochdotierte Kanalunterbrechergebiet (7) praktisch die gleiche Dotierung wie das vierte Gebiet (4) aufweist.
DE2610828A 1975-03-26 1976-03-15 Thyristor mit passivierter Oberfläche Expired DE2610828C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB12648/75A GB1499845A (en) 1975-03-26 1975-03-26 Thyristors

Publications (2)

Publication Number Publication Date
DE2610828A1 DE2610828A1 (de) 1976-10-07
DE2610828C2 true DE2610828C2 (de) 1982-06-03

Family

ID=10008565

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2610828A Expired DE2610828C2 (de) 1975-03-26 1976-03-15 Thyristor mit passivierter Oberfläche

Country Status (11)

Country Link
US (1) US4148053A (de)
JP (1) JPS5840345B2 (de)
AU (1) AU504477B2 (de)
BE (1) BE839971A (de)
CA (1) CA1066428A (de)
CH (1) CH600573A5 (de)
DE (1) DE2610828C2 (de)
FR (1) FR2305854A1 (de)
GB (1) GB1499845A (de)
IT (1) IT1058673B (de)
SE (1) SE404107B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3832709A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Thyristor
DE102016124669B3 (de) 2016-12-16 2018-05-17 Semikron Elektronik Gmbh & Co. Kg Thyristoren mit einem jeweiligen Halbleiterkörper
DE102016124670A1 (de) * 2016-12-16 2018-06-21 Semikron Elektronik Gmbh & Co. Kg Thyristor und Verfahren zur Herstellung eines Thyristors

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133569A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Semiconductor device
US4261001A (en) * 1980-05-23 1981-04-07 General Electric Company Partially isolated amplifying gate thyristor with controllable dv/dt compensation, high di/dt capability, and high sensitivity
US4261000A (en) * 1980-05-23 1981-04-07 General Electric Company High voltage semiconductor device having an improved dv/dt capability
JPS5773956A (en) * 1980-10-27 1982-05-08 Hitachi Ltd Glass coated semiconductor device
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
BR8203630A (pt) * 1981-06-29 1983-06-14 Westinghouse Electric Corp Dispositivo semicondutor processo de preparacao de uma pluralidade de dispositivos semicondutores apassivados com vidro
DE3151141A1 (de) * 1981-12-23 1983-06-30 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit hoher stossstrombelastbarkeit
FR2542148B1 (fr) * 1983-03-01 1986-12-05 Telemecanique Electrique Circuit de commande d'un dispositif a semi-conducteur sensible du type thyristor ou triac, avec impedance d'assistance a l'auto-allumage et son application a la realisation d'un montage commutateur associant un thyristor sensible a un thyristor moins sensible
DE3331298A1 (de) * 1983-08-31 1985-03-14 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungsthyristor auf einem substrat
JPS63205955A (ja) * 1987-02-21 1988-08-25 Nec Corp プレ−ナ型高耐圧サイリスタ
US4974050A (en) * 1989-05-30 1990-11-27 Motorola Inc. High voltage semiconductor device and method
FR2666174B1 (fr) * 1990-08-21 1997-03-21 Sgs Thomson Microelectronics Composant semiconducteur haute tension a faible courant de fuite.
DE4119904A1 (de) * 1991-06-17 1992-12-24 Telefunken Electronic Gmbh Halbleiteranordnung
US5698454A (en) * 1995-07-31 1997-12-16 Ixys Corporation Method of making a reverse blocking IGBT
US6727527B1 (en) 1995-07-31 2004-04-27 Ixys Corporation Reverse blocking IGBT
US20040061170A1 (en) * 1995-07-31 2004-04-01 Ixys Corporation Reverse blocking IGBT
JP4222092B2 (ja) * 2003-05-07 2009-02-12 富士電機デバイステクノロジー株式会社 半導体ウェハ、半導体装置および半導体装置の製造方法
US7326596B2 (en) 2004-04-26 2008-02-05 Ixys Corporation High voltage power device with low diffusion pipe resistance
FR2987698B1 (fr) * 2012-03-02 2014-04-04 St Microelectronics Tours Sas Composant de puissance vertical

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL302804A (de) * 1962-08-23 1900-01-01
US3446995A (en) * 1964-05-27 1969-05-27 Ibm Semiconductor circuits,devices and methods of improving electrical characteristics of latter
DE1614751A1 (de) * 1967-01-07 1970-12-03 Telefunken Patent Halbleiteranordnung
NL6904619A (de) * 1969-03-25 1970-09-29
US3628106A (en) * 1969-05-05 1971-12-14 Gen Electric Passivated semiconductor device with protective peripheral junction portion
US3608186A (en) * 1969-10-30 1971-09-28 Jearld L Hutson Semiconductor device manufacture with junction passivation
CH517379A (de) * 1971-06-18 1971-12-31 Transistor Ag Halbleitervorrichtung
US3772577A (en) * 1972-02-10 1973-11-13 Texas Instruments Inc Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same
JPS4974486A (de) * 1972-11-17 1974-07-18
NL161301C (nl) * 1972-12-29 1980-01-15 Philips Nv Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan.
JPS4994285A (de) * 1973-01-12 1974-09-06
DE2306842C3 (de) * 1973-02-12 1981-10-29 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen einer Vielzahl von Halbleiterelementen aus einer einzigen Halbleiterscheibe

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3832709A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Thyristor
DE102016124669B3 (de) 2016-12-16 2018-05-17 Semikron Elektronik Gmbh & Co. Kg Thyristoren mit einem jeweiligen Halbleiterkörper
DE102016124670A1 (de) * 2016-12-16 2018-06-21 Semikron Elektronik Gmbh & Co. Kg Thyristor und Verfahren zur Herstellung eines Thyristors
DE102016124670B4 (de) 2016-12-16 2020-01-23 Semikron Elektronik Gmbh & Co. Kg Thyristor mit einem Halbleiterkörper

Also Published As

Publication number Publication date
FR2305854B1 (de) 1981-11-27
SE7602247L (sv) 1976-09-27
GB1499845A (en) 1978-02-01
JPS51120681A (en) 1976-10-22
CH600573A5 (de) 1978-06-15
IT1058673B (it) 1982-05-10
JPS5840345B2 (ja) 1983-09-05
AU1228076A (en) 1977-09-29
FR2305854A1 (fr) 1976-10-22
CA1066428A (en) 1979-11-13
SE404107B (sv) 1978-09-18
US4148053A (en) 1979-04-03
BE839971A (fr) 1976-09-24
AU504477B2 (en) 1979-10-18
DE2610828A1 (de) 1976-10-07

Similar Documents

Publication Publication Date Title
DE2610828C2 (de) Thyristor mit passivierter Oberfläche
DE2904769C2 (de) V-Nut-MOS-Feldeffekttransistor
DE2954481C2 (de) Leistungs-mosfet-anordnung.
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE4001390C2 (de) Halbleitereinrichtung
DE3131727A1 (de) "mos-feldeffekttransistor und verfahren zu seiner hestellung"
EP0178387B1 (de) Abschaltbares Leistungshalbleiterbauelement
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE2932043C2 (de) Feldgesteuerter Thyristor und Verfahren zu seiner Herstellung
DE3145231A1 (de) Halbleiteranordnung fuer hohe spannungen
DE4037876A1 (de) Laterale dmos-fet-vorrichtung mit reduziertem betriebswiderstand
DE19701189A1 (de) Halbleiterbauteil
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE2453279C3 (de) Halbleiteranordnung
DE3015782C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE60028727T2 (de) Herstellungsverfahren für Bauelemente mit gradiertem Top-Oxid und Drift-Gebiet
DE2754412A1 (de) Leistungstransistor und verfahren zu dessen herstellung
DE2500775A1 (de) Hochspannungsfestes halbleiterbauelement
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE2320563B2 (de) Vierschichttriode
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE3010986A1 (de) Integrierte halbleiterschaltung
DE3002897A1 (de) Torgesteuerter halbleiterbaustein

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee