DE1564829C3 - Verfahren zum Herstellen eines Feldeffekttransistors - Google Patents
Verfahren zum Herstellen eines FeldeffekttransistorsInfo
- Publication number
- DE1564829C3 DE1564829C3 DE1564829A DE1564829A DE1564829C3 DE 1564829 C3 DE1564829 C3 DE 1564829C3 DE 1564829 A DE1564829 A DE 1564829A DE 1564829 A DE1564829 A DE 1564829A DE 1564829 C3 DE1564829 C3 DE 1564829C3
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconducting
- zones
- field effect
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/005—Control means for lapping machines or devices
- B24B37/013—Devices or means for detecting lapping completion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/098—Layer conversion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/151—Simultaneous diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/162—Testing steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Feldeffekttransistors. Dieses Verfahren
ist insbesondere auch zum Herstellen komplementärer Feldeffekttransistoranordnungen mit Kanälen
von entgegengesetzten Leitungstypen auf der gleichen halbleitenden Unterlage anwendbar.
Es ist bekannt, Schaltungsmuster in einer epitaktisch aufgewachsenen Halbleiterschicht herzustellen (französische
Patentschrift 1 378 131).
Für manche Anwendungsfälle ist es erwünscht, kom-S plementäre Transistoranordnungen auf einer gemeinsamen
Schicht oder Unterlage einer integrierten Schaltung vorzusehen. Da jedoch komplementäre Anordnungen
definitionsgemäß entgegengesetzte Leitungstypen für einander entsprechende Komponenten erfordem,
entspricht der Leitungstyp der halbleitenden Unterlage nur demjenigen der einen komplementären Anordnung.
Infolgedessen muß eine Zone vom entgegengesetzten Leitungstyp in der Basisunterlage für die andere
komplementäre Anordnung geschaffen werden. Dies führt zu Problemen bei der Steuerung der Fremdstoffkonzentrationen.
Die Fremdstoffkonzentrationen sind besonders kritisch bei Feldeffekttransistoren mit MOS-Strukturen.
Bei diesen Anordnungen wird eine verhältnismäßig schwach dotierte Zone unterhalb der Gate-Elektrode
benötigt, um eine Leitungsumkehr des Kanals zwecks Einleitung des Leitvermögens zwischen dem Source-
und Drainanschluß zu bewirken.
Der Erfindung liegt die Aufgabe zugrunde, ein neuartiges, verbessertes Verfahren zum Herstellen von Feldeffekttransistoren
zu entwickeln, bei dem die Fremdstoffkonzentrationen besonders genau steuerbar sind.
Ferner soll es durch die Erfindung ermöglicht werden, komplementäre Feldeffekttransistoren auf bzw. in
ein und derselben halbleitenden Unterlage herzustellen. Weiter bezweckt die Erfindung, das Herstellen eines
MOS-Feldeffekttransistors zu ermöglichen.
Das Verfahren zum Herstellen eines Feldeffekttransistors ist gemäß der Erfindung dadurch gekennzeichnet,
daß auf einem bestimmten Bereich der einen Seite einer halbleitenden Unterlage vom einen Leitungstyp
eine Zone mit hoher Fremdstoffkonzentration vom gleichen Leitungstyp durch Aufdampfen aufgebracht
wird, daß dann auf dieser Seite eine halbleilende Schicht vom entgegengesetzten Leitungstyp aufgebracht
wird, um einen gleichrichtenden Übergang zu bilden, und daß danach an derjenigen Stelle dieser halbleitenden Schicht, die dem Bereich gegenüberliegt, zwei
getrennte halbleitende Zonen von dem erwähnten entgegengesetzten Leitfähigkeitstyp aufgebracht werden,
daß dann die Zone hoher Fremdstoffkonzentration in die halbleitende Schicht in Richtung der Oberfläche
dieser Schicht eindiffundiert und der Diffusionsvorgang dadurch überwacht wird, daß an die zwei getrennten
Zonen eine Spannung angelegt und der Diffusionsvorgang abgebrochen wird, sobald die Überwachung praktisch
das Vorhandensein einer Diodenwirkung zwischen der einen dieser Zonen und der halbleitenden
Schicht erkennen läßt. Im folgenden wird die Erfindung an Hand der Zeichnung beispielsweise näher erläutert.
F i g. 1 ist eine Grundrißdarstellung einer nach dem neuen Verfahren gemäß der Erfindung hergestellten
Anordnung;
F i g. 2 ist eine Querschnittansicht längs der Linie 2-2
von Fig. 1;
F i g. 3 bis 7 sind partielle Darstellungen zur Veranschaulichung der einzelnen Schritte des neuen Verfahrens
gemäß der Erfindung zur Herstellung einer Anordnung nach F i g. 1;
Fi g. 8 ist ein Kurvenbild zur Erläuterung der Erfindung.
In den F i g. 1 und 2 ist eine halbleitcnde Schicht 10
mit komplementären MOS-Feldcffekuransistoren 11
und 12 dargestellt Die Transistoren weisen auf einer Seite ohmsche Anschlüsse für Source (S), Drain (D) und
Gate (G) auf, welche mit dem darunterliegenden Material eine Verbindung herstellen. Die komplementären
Transistoren enthalten metallene Gateschichten 13a und 136, die sich zwischen den entsprechenden Source-(S)
und Drainzonen (D) der Feldeffekttransistoren 11 und 12 erstrecken. Die Gateanschlüsse liegen über
einer Oxidschicht 15, beispielsweise aus Siliziumoxid, welche die leitenden Metallschichten von der Schicht
10 trennt.
Die Source- und Drainbereiche umfassen eingesetzte Zonen 16a und 17a für den Feldeffekttransistor 11 und
166 und 176 für den Feldeffekttransistor 12. Beim Feldeffekttransistor
12 sind die Zonen 166 und 176 vom entgegengesetzten Leitungstyp wie die halbleitende
Schicht 10, und für den Feldeffekttransistor 11 sind die
entsprechenden Zonen vom gleichen Leitungstyp. Jedoch sind die Zonen 16a und 17a fast vollständig von
einer Zone 18 vom entgegengesetzten Leitungstyp wie die Source-und Drainbereiche umhüllt. ..,.■...
Im Betriebe bildet die Transistoranordnung vom MOS-Typ einen normalerweise offenen Stromkreis
zwischen Source- und Drainbereichen, da der »Kanal« zwischen diesen Zonen vom entgegengesetzten Leitungstyp
ist wie die Source- und Drainbereiche; daher ist zumindest ein gleichrichtender Übergang gebildet.
Jedoch verursacht die Anlegung einer Spannung an die Gateschichten 13a bzw. 136 praktisch eine Leitungsumkehr
des »Kanals«, so daß die Source- und Drainkanalbereiche nun einen gemeinsamen Leitungstyp aufweisen,
um für die Übertragung von Ladungsträgern längs der Umkehrschicht oder -zone zu sorgen.
Auf Grund der Arbeitsweise eines MOS-Feldeffekttransistors
ist es zwangläufig erforderlich, daß der Kanal zwischen Source- und Drainzone eine verhältnismäßig
niedrige Fremdstoffkonzentration besitzt, um eine wirkungsvolle Leitungsumkehr dieses Kanals bewirken
zu können. Beim Feldeffekttransistor 12 kann die ursprüngliche Schicht 10 leicht von vornherein mit einer
solchen Fremdstoffkonzentration versehen werden. Wird aber eine komplementäre Anordnung zu der gleichen
halbleitenden Schicht hinzugefügt, so muß eine zusätzliche Diffusion vorgenommen werden, um eine
halbleitende Zone vom entgegengesetzten Leitungstyp zu erzeugen.
Dies geschieht beim Verfahren gemäß der Erfindung durch genaue Steuerung dieser Diffusion, um die erforderliche
Zone mit niedriger Fremdstoffkonzentration bilden zu können.
In den F i g. 2 bis 7 sind die Schritte zur Herstellung einer Anordnung mit solch einer Zone erläutert. Zunächst
wird eine halbleitende Unterlage 20, die aus einem Halbleitermaterial vom p-Typ bestehen kann,
wie in F i g. 3 gezeigt, geläppt, so daß sie eine glatte, flache Oberseite erhält. Nach einer geeigneten Maskierung
(nicht dargestellt) wird auf einem ausgewählten Bereich der Oberseite der Unterlage 20 eine p-Zone
18' durch Aufbringen von Akzeptormaterial, wie beispielsweise Bor, und Erhitzen der Unterlage in einer
den Fremdstoff enthaltenden Atmosphäre hergestellt. Dieser Niederschlag besitzt hohe Fremdstoffkonzentration,
da er bei den späteren Schritten des Verfahrens diffundiert wird, um eine Zone 18 zu bilden.
Dann wird, wie in F i g. 4 gezeigt, die halbleitende Schicht 10, die vom n-Leitungstyp sein kann, auf der
Unterlage 20 gezogen, und zwar vorzugsweise eine epitaktische Schicht. Nach diesem Ziehvorgang wird
auch die Oxidschicht 15 auf Ober- und Unterseite des Aufbaues 20, 10 aufgebracht. Durch die Aufbringung
der epitaktischen Schicht 10 wird der Vorniederschlag 18 in der Halbleiteranordnung eingeschlossen.
Es werden dann Source- und Drainzonen für die komplementären Feldeffekttransistoren 11 und 12
durch vorheriges Aufbringen von Fremdstoffen auf den Teilen der Schicht 10 gebildet, welche durch in der
Oxidschicht 15 vorgesehene Fenster freiliegen, durch welche hindurch diese Fremdstoffe eindiffundiert werden. Zur Vorbereitung dieses Schrittes wird an der
Oxidschicht 15 eine Photolackschicht 23 angebracht und anschließend maskiert, dem Licht ausgesetzt und
gewaschen, um Fenster 24a und 25a zu bilden, die der p-Zone 18' etwa gegenüberliegen, sowie Fenster 246
und 256, die sich in einer gewissen Entfernung von dem ersten Paar von Fenstern befinden. Die ganze Anordnung
wird dann in ein Säureätzbad getaucht, das die freiliegenden Teile der Oxidschicht 15 selektiv angreift,
um die Oberseite der Schicht 10 freizulegen. Jedoch erfolgt das Ätzen und das vorherige Aufbringen der
Fremdstoffe in getrennten Schritten; die Fenster 24a und 25a werden zuerst geätzt und ein Donator-Fremdstoff
wird aufgebracht, und dann werden die Fenster 246 und 256 geätzt und ein Akzeptor-Fremdstoff wird
aufgebracht. F i g. 6 veranschaulicht die vorher aufgebrachten Donator-Zonen 16a und 17a und die Akzeptor-Zonen
166 und 176, die, wenn sie vollständig diffundiert sind, als die Source- und Drainzonen für die Transistoren
11 bzw. 12 dienen.
Wie in F i g. 7 gezeigt, werden alle vorher aufgebrachten oder niedergeschlagenen Zonen einschließlich
der p-Zone 18' durch Anheben der Temperatur des plattenförmigen Werkstücks diffundiert. Die p-Zone
18' ist als nur teilweise durch die Schicht 10 hindurch nach der Oberfläche dieser Schicht hin diffundiert dargestellt.
Da die Source- und Drainzonen 16a und 17a ursprünglich oberhalb dieser Zonen gegenüber lagen,
umfaßt die Diffusion gegebenenfalls diese, um, wie in F i g. 2 gezeigt, eine Kanalzone vom p-Leitungstyp zwischen
den Source- und Drainzonen 16a und 17a vom η-Typ zu bilden. Wegen der vergleichsweise höheren
Fremdstoffkonzentration der Source- und Drainzonen wird deren Leitungsart vom η-Typ beibehalten, wenn
sie durch die Diffusion der niederen Fremdstoffkonzentration vom p-Typ umfaßt werden. Diese Diffusion
muß etwa an dem Punkt beendet werden, bei welchem sie die Oberseite der Schicht 10 erreicht, damit sich die
notwendige niedrige Fremdstoffkonzentration ergibt, die, wie oben erörtert, für die Arbeitsweise einer Feldeffekttransistoranordnung
vom MOS-Typ erwünscht ist.
Hierzu wird die Diffusion in der Weise überwacht, daß zwei Sonden 26 und 27 in die Zonen 16a und 17a
eingeführt werden. Die Sonden sind mit einer Spannungsquelle 28 mit veränderlicher Gleichspannung und
einem Amperemeter 29 in Reihe geschaltet. Die Änderung des Stromes, die sich ergibt, wenn die Spannung
während der verschiedenen Stadien des Diffusionsvorganges verändert wird, ist in F i g. 8 aufgezeichnet. Zu
Anfang, solange noch gar keine oder eine geringe Diffusion im Bereich der Zone 18 stattgefunden hat, wird
durch die Sonden ein rein ohmscher Widerstandsverlauf festgestellt, wie er durch die Kurve 30 veranschaulicht
wird, da die Zonen 16a und 17a durch einen Kanal von der gleichen Leitfähigkeit wie sie selbst verbunden
sind. Ist die Diffusion vollständig durchgeführt, wie in F i g. 2 angedeutet, so ist jegliche Widerstandswirkung
der Zone 18 vollständig beseitigt, und es besteht eine Diodenwirkung am Übergang entweder der Source-
oder der Drainzone, je nach der Polarität der Gleichspannungsquelle 28. Die Kurve 31 veranschaulicht diese
Diodenwirkung; die Kurve zeigt die rückläufige Spannungscharakteristik der Diode, welche gebildet
wurde. Der horizontale Abschnitt 31a der Kurve zeigt, wie die Diode den Stromdurchgang praktisch sperrt,
und der Abschnitt 316 zeigt den plötzlichen Stromanstieg, der erfolgt, wenn eine genügende Spannung anliegt,
um einen Zener-Durchschlag zustandezubringen. Natürlich ist der maximal mögliche Strom begrenzt
durch die Kurve 30. Die Kurven 32 und 33 entsprechen Zwischenstufen der Diffusion, bei denen die Wirkung
teils eine Widerstandswirkung und teils eine Gleichrichterwirkung ist. So kann also die Diffusion überwacht
und gestoppt werden, sobald der Zustand entsprechend der Kurve 31 erreicht ist.
Die Meßanordnung läßt sich leicht auch als fabrika-
tionsgerechtes System mit einer Ja-Nein-Charakteristik ausbilden, da bei einer gegebenen Spannung, z. B. vom
Wert Vl, der Strom nur dann annähernd gleich Null ist, wenn praktisch eine vollständige Diodenwirkung erreicht
ist.
Nach der Diffusion der Zone 18 werden die komplementären Feldeffekttransistoranordnungen durch die
Bildung der Source- und Drainanschlüsse sowie des Gateanschlusses vervollständigt; die Gateanschlüsse
werden durch leitende Gateschichten 13a und 136 gebildet, die auf an sich bekannte Weise angebracht werden
können.
Durch die Erfindung wird somit ein neuartiges Verfahren zur Herstellung von Feldeffekttransistoren geschaffen,
bei dem die Fremdstoffkonzentration in dem Kanal genau steuerbar ist. Ansonsten ist das Verfahren
insbesondere bei der Herstellung komplementärer MOS-Feldeffekttransistoranordnungen von Vorteil.
Hierzu 1 Blatt Zeichnungen
Claims (5)
1. Verfahren zum Herstellen eines Feldeffekttransistors, dadurch gekennzeichnet, daß auf
einem bestimmten Bereich der einen Seite einer halbleitenden Unterlage (20) vom einen Leitungstyp
eine Zone (18') mit hoher Fremdstoffkonzentration vom gleichen Leitungstyp durch Aufdampfen aufgebracht
wird, daß dann auf diese Seite eine halbleitende Schicht (10) vom entgegengesetzten Leitungstyp
aufgebracht wird, um einen gleichrichtenden Übergang zu bilden, und daß danach an derjenigen
Stelle dieser halbleitenden Schicht, die dem Bereich (18') gegenüberliegt, zwei getrennte halbleitende
Zonen (16a, 17a) von dem erwähnten entgegengesetzten Leitungstyp aufgebracht werden, daß
dann die Zone (18') hoher Fremdstoffkonzentration in die halbleitende Schicht (10) in Richtung der
Oberfläche dieser Schicht eindiffundiert und der Diffusionsvorgang dadurch überwacht wird, daß an
die zwei getrennten Zonen (16a, 17a) eine Spannung angelegt und der Diffusionsvorgang abgebrochen
wird, sobald die Überwachung praktisch das Vorhandensein einer Diodenwirkung zwischen der
einen dieser Zonen und der halbleitenden Schicht erkennen läßt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Überwachung mittels zweier Sonden
(26, 27), die mit den beiden getrennten Zonen (16a, 17a) verbunden werden, ausgeführt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß komplementäre Feldeffekttransistoren
auf der gleichen halbleitenden Unterlage gebildet werden und ein zweites Paar getrennter Zonen
(166, 176) vom erwähnten einen Leitungstyp auf die Oberfläche der halbleitenden Schicht (10) aufgebracht
wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß eine auf der Oberfläche der halbleitenden
Schicht aufliegende Isolierschicht (15) vorgesehen wird und zwei leitende Schichten (13a, 136)
in einem Abstand voneinander auf der Isolierschicht angebracht werden, von denen die eine zwischen
den ersten beiden getrennten Zonen (16a, 17a) verläuft und diese teilweise überdeckt, während die andere
leitende Schicht zwischen den beiden getrennten Zonen (166, 176) des zweiten Zonenpaares verläuft
und diese ebenfalls teilweise überdeckt, wobei diese leitenden Schichten als Steuerelektroden für
die Feldeffekttransistoren dienen, und daß ohmsche Kontakte zu jeder Zone der beiden getrennten Zonenpaare
sowie Kontakte zu jeder leitenden Schicht vorgesehen sind.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die halbleitende Schicht (10) vom entgegengesetzten
Leitungstyp, die sich auf der Oberfläche der halbleitenden Unterlage befindet, eine
gewachsene epitaktische Schicht ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US448953A US3340598A (en) | 1965-04-19 | 1965-04-19 | Method of making field effect transistor device |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1564829A1 DE1564829A1 (de) | 1969-09-25 |
DE1564829B2 DE1564829B2 (de) | 1974-11-14 |
DE1564829C3 true DE1564829C3 (de) | 1975-07-03 |
Family
ID=23782292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1564829A Expired DE1564829C3 (de) | 1965-04-19 | 1966-04-07 | Verfahren zum Herstellen eines Feldeffekttransistors |
Country Status (3)
Country | Link |
---|---|
US (1) | US3340598A (de) |
DE (1) | DE1564829C3 (de) |
GB (1) | GB1078798A (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL6606083A (de) * | 1965-06-22 | 1967-11-06 | Philips Nv | |
US3518509A (en) * | 1966-06-17 | 1970-06-30 | Int Standard Electric Corp | Complementary field-effect transistors on common substrate by multiple epitaxy techniques |
US3440502A (en) * | 1966-07-05 | 1969-04-22 | Westinghouse Electric Corp | Insulated gate field effect transistor structure with reduced current leakage |
US3469155A (en) * | 1966-09-23 | 1969-09-23 | Westinghouse Electric Corp | Punch-through means integrated with mos type devices for protection against insulation layer breakdown |
GB1173150A (en) * | 1966-12-13 | 1969-12-03 | Associated Semiconductor Mft | Improvements in Insulated Gate Field Effect Transistors |
US3479233A (en) * | 1967-01-16 | 1969-11-18 | Ibm | Method for simultaneously forming a buried layer and surface connection in semiconductor devices |
US3447046A (en) * | 1967-05-31 | 1969-05-27 | Westinghouse Electric Corp | Integrated complementary mos type transistor structure and method of making same |
US3493824A (en) * | 1967-08-31 | 1970-02-03 | Gen Telephone & Elect | Insulated-gate field effect transistors utilizing a high resistivity substrate |
US3999213A (en) * | 1972-04-14 | 1976-12-21 | U.S. Philips Corporation | Semiconductor device and method of manufacturing the device |
US3861968A (en) * | 1972-06-19 | 1975-01-21 | Ibm | Method of fabricating integrated circuit device structure with complementary elements utilizing selective thermal oxidation and selective epitaxial deposition |
US4028717A (en) * | 1975-09-22 | 1977-06-07 | Ibm Corporation | Field effect transistor having improved threshold stability |
US4060432A (en) * | 1975-10-20 | 1977-11-29 | General Electric Co. | Method for manufacturing nuclear radiation detector with deep diffused junction |
US4203126A (en) * | 1975-11-13 | 1980-05-13 | Siliconix, Inc. | CMOS structure and method utilizing retarded electric field for minimum latch-up |
US4138280A (en) * | 1978-02-02 | 1979-02-06 | International Rectifier Corporation | Method of manufacture of zener diodes |
JP2985796B2 (ja) * | 1996-09-30 | 1999-12-06 | 日本電気株式会社 | 半導体装置 |
-
1965
- 1965-04-19 US US448953A patent/US3340598A/en not_active Expired - Lifetime
-
1966
- 1966-03-23 GB GB12775/66A patent/GB1078798A/en not_active Expired
- 1966-04-07 DE DE1564829A patent/DE1564829C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE1564829B2 (de) | 1974-11-14 |
GB1078798A (en) | 1967-08-09 |
US3340598A (en) | 1967-09-12 |
DE1564829A1 (de) | 1969-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE112011101254B4 (de) | Leistungshalbleiterbauteile und Verfahren zu deren Herstellung | |
EP0239652B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
DE69025990T2 (de) | Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung | |
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE1564829C3 (de) | Verfahren zum Herstellen eines Feldeffekttransistors | |
DE2745857A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
DE19535140A1 (de) | Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung | |
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE2916364C2 (de) | ||
DE3877533T2 (de) | Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain. | |
DE2932043C2 (de) | Feldgesteuerter Thyristor und Verfahren zu seiner Herstellung | |
DE2311915B2 (de) | Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen | |
DE2704626A1 (de) | Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie | |
DE19632077A1 (de) | Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung | |
DE2133976C3 (de) | Monolithisch integrierte Halbleiteranordnung | |
DE3650638T2 (de) | Integrierte Halbleiterschaltung mit Isolationszone | |
DE102017217234A1 (de) | Halbleitervorrichtung | |
DE3044444A1 (de) | "monolithisch integrierte gleichrichter-brueckenschaltung" | |
DE3940388A1 (de) | Vertikal-feldeffekttransistor | |
DE2218680C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2752335B2 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal | |
DE1918054A1 (de) | Verfahren zur Herstellung von Halbleiter-Bauelementen | |
DE3133759A1 (de) | Feldeffekttransistor | |
DE4003681A1 (de) | Halbleiteranordnung und verfahren zu ihrer herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |