DE2309994B2 - Schaltungsanordnung zum Festlegen einer bestimmten Wertekombination der Ausgangssignale einer Schaltung mit Speicherfunktion - Google Patents

Description

55

Die Erfindung betrifft eine Schaltungsanordnung zum Festlegen einer bestimmten Wertekombination der Ausgangssignale einer Schaltung mit Speicherfunktion, deren Ausgangssignaie sich in Abhängigkeit von den anliegenden Eingangssignalen ändern, mit einem ersten Verknüpfungsglied, an dessen einem Eingang das Signal eines Signalgenerators liegt, mit einem zweiten Verknüpfungsglied, dessen Eingänge mit den Ausgängen der Schaltung mit Speicherfunktion verbunden sind und das bei Erreichen der bestimmten Wertekombination der Ausgangssignale der Schaltung mit Speicherfunktion ein Steuersignal erzeugt, das am anderen Eingang des ersten Verk, nfipfungsgjiedes liegt, und mit einer Schalteinrichtung, die eine bestimmte Wertekoni' bination der Ausgangssignale der Schaltung mit Speicherfunktion auswählt und zwischen die Ausgänge der Schaltung mit Speicherfunktion und das zweite Verknüpfungsglied geschaltet ist.

Eine derartige als vorwählbarer Umkehrzähler arbeitende Schaltungsanordnung ist aus' Siemens »Halbleiterschaltbeispiele« 1969 Seite 141 — 144 bekannt Bei der bekannten Schaltungsanordnung erfolgt die Festlegung einer bestimmten Wertekombination der Ausgangssignaie der Schaltung mit Speicherfunktion derart, daß bei Erreichen der bestimmten Wertekombination der Ausgangssignale der Schaltung mit Speicherfkaktion sich diese Wertekombination nicht mehr ändert, was dadurch erreicht wird, daß die Zuführung von Eingangssignalen über das erste Verknüpfungsglied unterbrochen wird. Dazu ist das zweite Verknüpfungsglied vorgesehen, das das erste Verknüpfungsglied sperrt, wenn die anliegenden Signale zeigen, daß die bestimmte Wertekombhiation erreicht ist.

Aus der DE-OS 19 21 425 ist weiterhin ein Umkehrzähler bekannt, dem Aufwärts- und Abwärtszählimpulse zuführbar sind, wobei dem Impulseingang eine Sperrvorrichtung zugeordnet ist, die bei Erreichen des oberen bzw. unteren Zählerendwertes die Zuführung von weiterem Aufwärts-oder Abwärtszählimpulsen verhindert

Beide oben beschriebenen bekannten Schaltungsanordnungen stellen Zähler dar, bei denen durch eine bestimmte Ausbildung erreicht ist, daß sie den Zählvorgang bei Erreichen eines bestimmten Zählerstandes unterbrechen und den erreichten Zählerstand beibehalten, um in Abhängigkeit davon bestimmte Schaltvorgänge durchzuführen. In diesem Sinne sind derartige Zähler Bauteile elektronischer Steuerungen.

Demgegenüber befaßt sich die Erfindung mit der Möglichkeit der Überprüfung der Arbeitsweise einer Schaltung mit Speicherfunktion, um zu bestimmen, ob die Schaltung mit Speicherfunktion beim Anliegen bestimmter Eingangssignale Ausgangssignale abgibt deren Pegel einer bestimmten Wertekombination entspricht.

Um das zu erreichen, könnten der Eingangsseite der Schaltung mit Speicherfunktion Signale in einem vorbestimmten Zeitablaufschema zugeführt werden. Um derartige Eingangssignale zu erhalten, muß beispielsweise ein Impulsgruppengenerator entsprechend programmiert werden. Eine zu diesem Zweck geeignete Vorrichtung wäre jedoch unvermeidlich kompliziert und platzraubend und mit außerordentlich hohen Kosten verbunden. Wenn insbesondere die Arbeitsweise einer Schaltung mit zahlreichen Eingangsoder Ausgangsklemmen und einem komplizierten Aufbau, beispielsweise die Arbeitsweise einer hochintegrierten Schaltung geprüft werden soll, muß eine Vielzahl von Prüfeinrichtungen je nach der jeweiligen Art der zu prüfenden integriertes? Schaltung verwandt werden.

Die der Erfindung zugrundeliegende Aufgabe besteht daher darin, die Schaltungsanordnung der eingangs genannten Art so weiterzubilden, daß mit ihr die Schaltung mit Speicherfunktion auf ihre Funktion überpfüft werden kann, d. h. überprüft werden kann, ob die Schaltung mit Speicherfunktion Ausgangssignale mit einer bestimmten jedoch beliebig vorgebbaren Wertekombination an ihren Ausgangsklemmen liefert, wenn entsprechende Eingangssignale anliegen.

Diese Aufgab» wird gemäß der Erfindung dadurch gelöst, daß die Schalteinrichtung wenigstens eine Umschalteinrichtung aufweist, die aus einem Umschalter und einem Inverter derart aufgebaut ist, daß der Umschalter je nach seiner Schaltstellung das Ausgangssignal der Schaltung mit Speicherfunktion direkt oder über den Inverter an den Eingang des zweiten Verknüpfungsgliedes legt

Im Gegensatz za der eingangs genannten bekannten Schaltungsanordnung, bei der ein numerischer Schalter ι ο vorgesehen ist, der auf eine dezimale Zahl einstellbar ist, die dann denjenigen Zählerstand angibt, an dem der Zähler seinen Zählvorgang beenden soll, besteht bei der erfindungsgemäßen Schaltungsanordnung die Möglichkeit, irgendeine beliebige Kombination logischer Werte vorzugeben, die dann durch das Anlegen von Eingangssignalen über das' erste Verknüpfungsglied an die Schaltung mit Speicherfunktion erreicht werden kann. Bei Erreichen dieser Kombination der logischen Werte wird das Anlegen der Eingangssignaie über das erste Verknüpfungsglied unterbrochen, so daß anschließend geprüft werden kann, ob die logische Wertek^wibination beibehalten wird, was ein Maßstab dafür ist, ob die Schaltung mit Speicherfunktion fehlerfrei arbeitet oder nicht Dabei sind alle beliebigen Kombinationen logischer Werte der Ausgangssignale wählbar, indem die Ausgangssignale mit Speicherfunktion entweder direkt oder über einen Inverter an das zweite Verknüpfungsglied gelegt werden.

Bevorzugte Weiterbildungen der erfindungsgemäßen Schaltungsanordnung sind Gegenstand der Patentansprüche 2 und 3.

Im folgenden werden anhand der zugehörigen Zeichnung bevorzugte Ausführungsbeispiele der Erfindung näher erläutert:

F i g. 1 zeigt in einem Blockschaltbild ein erstes Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung.

Fig.2A zeigt in einem Blockschaltbild ein we' res Ausführungsbeispiel der erfindungsgemäßen Schal- *o tungsanordnung, wobei dieses Ausführungsbeispiel so ausgelegt ist daß es die Pegel der Ausgangssignale der jeweiligen Stufen eines Zählers festlegt die zu einem bestimmten Zeitpunkt erhalten werden.

F i g. 2B zeigt die Wellenform der an den jeweiligen « Stufen des in Fig.2A dargestellten Zählers erzeugten Signale.

Fig.3 zeigt in einem Blockschaltbild ein weiteres Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung mit einer Schaltung zum Messen des so Stromes und der Spannung der Ausgangssignale der Schaltung mit Speicherfunktion.

Fig.4 zeigt in einem Blockschaltbild ein weiteres Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung.

Wie es in Fig. 1 dargestellt ist liegt ein Ausgangssignal 2 von einem Signalgenerator 1 ?.n den Eingängen von drei UND-Gliedern 3, deren Ausgangssignale an einer zu prüfenden Schaltung 4 mit Speicherfunktion liegen. Die Ausgangssignale Sa, 56 und 5c dieser so Schaltung mit Speicherfunktion 4 haben Pegel, die sich in Abhängigkeit davon, welche Eingangssignale vom Signalgenerator 1 empfangen werden, ändern. Fig. 1 zeigt Ausgangssignale, deren Pegel wahlweise auf H, L und H jeweils festgcief t sind. Mit den Ausgangsklem- &s men 8a, 86 und 8c sind Inverter 6a, 66 und 6c jeweils verbunden. Die Ausgangssiynale der Inverter liegen an Ausgangsklemmen 7a, 76 und 7c jeweils. Es sind weiterhin Schalter 9a, 9b, 9c vorgesehen, deren Kontakte «wischen den jeweiligen JCIenunengruppen 7a-8e, 7&-8Ö und 7c8e umgeschaltet werden können, Die Schalter 9a 9b und 9c sind mit der Eingangsseite eines NAND-Gliedes 10 verbunden. Weiterhin ist ein Schalter 11 vorgesehen, dessen Kontakt zwischen den Klemmen Ua und 11b umgeschaltet werden kann und der gemeinsam mit den Eingangsklemmen der drei UND-Glieder 3 verbunden ist Die Klemme 11a ist mit der Ausgangsklemme des NAND-Gliedes 10 verbunden, während die Klemme 116 an einer nicht dargestellten positiven Energieklemme liegt

Das oben beschriebene Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung kann nicht nur mit positiver sondern auch mit negativer Logik arbeiten. Der Signalgenerator 1 kann von einem Typ sein, der 2"-CodesignaIe oder statistische Signale sowie eine Kombination aus derartigen 2»-Codesignalen und statistischen,Signalen erzeugt Wenn die Ausgangssignale 5a, 56 und 5c der Schaltung 4 .-jf einen hohen Pegel H, einen niedrigen Pegel L und emon hohen Pegel //jeweils festgelegt sind, dann sind die Schalter 9a, 9b, 9c mit den Klemmen 8a, 8b und 8c jeweils verbunden. Wenn unter diesen Umständen der Kontakt des Schalters ti von der Klemme Ha auf die Klemme 116 umgeschaltet wird, weiden die drei UND-Glieder 3 geöffnet so daß verschiedenartige Signale vom Signalgenerator 1 zur Schaltung 4 geleitet werden können. Wenn die Schaltung 4 nach einsr bestimmten Zeitspanne auf die normalen Arbeitsbedingungen gebracht ist wird der Kontakt des Schalters 11 zur Klemme 11a umgeschaltet In dem Augenblick, in dem die Ausgangssignale 5a, 56 und 5c die Pegel H, L und H jeweils bekommen, erreichen sämtliche Ausgangssignale der Schalter 9a, 96 und 9c den Pegel H. Wenn das NAND-Glied 10 mit Ausgangssignalen mit demselben Pegel H versorgt wird, liefert es ein Ausgangssignal mit dem Pegel L, wodurch die Zuführung von Eingacjjssignalen 2 vom Impulsgenerator 1 zur Schaltung 4 unterbrochen wird. Da die Schaltung 4 mit Speicherfunktiun infolge ihrer Speichertätigkeit den vorherigen Zustand beibehält sind die Ausgangssignale 5a, 56 und 5c der Schaltung 4 auf die vorgeschriebenen Pegel H, L und //jeweils festgelegt Daher kann die Arbeitsweise der Schaltung 4 dadurch bewertet werden, daß überprüft wird, ob die Ausgangssignale 5a, 56 und 5cder Schaltung 4 auf den vorgeschriebenen Pegeln H₁ L und //jeweils bleiben.

Bei dem oben beschriebenen Ausführungsbeispiel sind die Eingangsverknüpfungsglieder UND-Glieder 3 und ist das Verknüpfungsglied 10 als NAND-Glied ausgebildet. Wenn die Eingangsverknüpfungsglieder jedoch UND- oder NAND-Glieder sind, kann das Verknüpfungsglied 10 entweder aus einem NAND-Glied oder einem ODER-Glied bestehen Wenn weiterhin die Eingangsverknüpfungsglieder aus ODER- oder NOR-Gliedern besteht, kann das Verknüpfungsglied 10 entweder aus einem NOR-Glied oder einem UND-Glied besteheti. Wenn das Verknüpfungsglied 10 jedoch aus einem ODER- oder einem NOR-Glied besteht, müssen die Kontakte der Schalter 9a, 96 9c in eine Richtung umgeschaltet werden, die der in F i g. 1 dargestellten Richtung entgegengesetzt ist.

F i g. 2A zeigt den Aufbau eines weiteren Ausführungsbeispiels der ertindungsgemäßen Schaltungsanordnung zum Festlegen einer bestimmten Wertekombination eines binären Zählers 13. Der Zähler 13 besteht aus JK-Flip-Fiop-Schaitungen F.FX — F.F4, die an der

abfallenden Flanke eines Eingangsimpulses getriggert werden. Ein Ausgangssignal vom Signalgenerator 1 wird Ober ein NAND-Glied 10a, das dann bevorzugt ist, wenn an der abfallenden Flanke des Impulssignals getriggert wird, und über Inverter 6</ und 6e der Flip-Flop-Schaltung EFi geliefert Die Ausgangssignale 5/bis 5/von den Punkten B, C, Dund Fliegen an den Klemmen 8/bis 8/und gleichfalls an den Invertern 6/bis 6/1 Die Ausgangssignale der Inverter 6/ bis 6/ werden den Klemmen 7/bis 7/zugeführt und die Ausgangssignale der Schalter 9fb\s 9/werden an das NAND-Glied 106 abgegeben. Ein Ausgangssignal des NAND-Gliedes 106 wird als Steuersignal dem NAND-Glied 1Od rückgeführt. F i g. 2A zeigt einen Schaltungszustand, in dem die Pegel der Ausgangssignale 5fbis 5/auf L, L, H und L jeweils festgelegt sind. In diesem Fall sind die Schalter 9/T)is 9; in der dargestellten Weise geschaltet

Fig.2B zeigt die Wellenform der an den Punkten A bis E erzeugten Signale für den FaIL daß die Arbeitsweise des binären Zählers 13 dadurch bewertet wird, daß die Pegel der an den Punkten B bis E erhaltenen Ausgangssignale auf L, L, H und L jeweils festgelegt werden. Um die Ausgangssignale 5f, 5g, 5Λ und 5; auf die Pegel L, L, Wund L jeweils festzulegen, ist es lediglich erforderlich, die Schalter 9/bis 9/ in der in Fig.2A dargestellten Weise zu schalten. Wenn die Ausgangssignalpegel L, L, H und L nicht erreicht werden, bleibt das Ausgangssignal des NAND-Gliedes 106 auf dem Pegel H, was den Durchgang eines Ausgangssignals vom Signalgenerator 1 ermöglicht Wenn die Ausgangssignale 5/" bis 5/ jedoch die oben beschriebenen Pegel haben, kommt das Ausgangssignal des NAND-Gliedes 106 auf den Pegel L wodurch die Weiterleitung eines Ausgangssignals vom Generator 1 zum binären Zähler 13 unterbrochen wird. Das hat zur Folge, daß die Ausgangssignale Sf, 5g, 5h und 5/ die jeweils vorgeschriebenen Pegel L, L, Hund L aufweisen. Wenn das Ausgangssignal des NAND-Gliedes 106 den Pegel L hat, kann dem binären Zähler 13 eine fehlerfreie Arbeitsweise bestätigt werden. Wenn andererseits das Ausgangssignal des NAND-Gliedes 106 auf dem Pegel H bleibt wird der binäre Zähler 13 als fehlerhaft bewertet

F i g. 3 zeigt ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung, bei der die Pegel der Ausgangssignale 5/ Sk, 5/und 5m eines binären Zählers 15 auf L, H, H und H jeweils festgelegt sind und zusätzlich ein Detektor für den Ausgangssignalpegel vorgesehen ist Das Ausgangssignal vom Signalgenerator 1 wird über ein NAND-Glied 10c dem binären Zähler 15 zugeführt Es ist ein Pegelvorwähler 16 vorgesehen, der die Pegel L, H, H und H für die Ausgangssignale S/' 5k 5! und 5m jeweils vorgibt Die Ausgangssignale des Pegelvorwählers 16 liegen an einem NAND-Glied 10d Die Ausgangssignale 5/bis 5/n liegen andererseits an einer Meßeinrichtung 17, die Spannungs- und Strommeßschaltungen 17a bis 17ct von denen jede aus einem Amperemeter /, das über einen Schalter S mit einer Energiequelle Em Reihe geschaltet ist und einem Voltmeter V besteht das mit Masse und den jeweiligen Klemmen für die Ausgangssignale 5/bis 5/77 verbunden ist und ein gemeinsames Relais 18 aufweist um die jeweiligen Schalter S simultan zu betätigen- Das Ausgangssignal des NAND-Gliedes 10</ liegt nicht nur am Eingangs-NAND-Glied 10 sondern auch am gemeinsamen Relais 18. Die Spannung der Energiequelle E für die Spannungs- und Strommeßschaltungen 17a bis 17t/können frei gewählt werden.

Wenn der Pcgclvorwählcr 16 so betätigt wird, daß er eine Festlegung der Pegel der Ausgangssignale 5j, 5k, 5/ und 5/n des binären Zählers 15 in der dargestellten Weise auf L, H, H und H bewirkt dann verhindert ein Ausgangssignal des NAND-Gliedes 10c/ jede weitere Zuführung eines Signals vom Signalgenerator 1 zum binären Zähler 15, so daß die Ausgangssignale 5/ bis 5/n auf den oben genannten Pegeln L, H, H und H bis zu einer weiteren Betätigung des Vorwählers 16 festliegen. Zu diesem Zeitpunkt wird das gemeinsame Relais 18 erregt um die Schalter S der Spannungs- und Strommeßschaltungen 17a bis 17</zu schließen, so daß eine Messung des Stromes der Ausgangssignale Sj bis 5/n möglich wird. Während die Spannung der Ausgangssignale Sj bis 5/n gemessen wird, wird das gemeinsame Relais 18 entregt gehalten und sind die Schalter S geöffnet Zur Erhöhung der Genauigkeit der Messung wird vorzugsweise ein Verknüpfungsglied 10c/ mit hoher Impedanz verwandt Wenn es erforderlich ist. die Ausgangssignale 5/bis 5/n des binären Zählers 15 auf Pegel festzulegen, die sich von der genannten Pegelkombination L, H, H und H unterscheiden, dann wird der Pegelvorwähler 16 automatisch im voraus betätigt Bei dem oben beschriebenen Ausführungsbeispiel können der Strom und die Spannung der Ausgangssignale, die verschiedene Pegel zeigen, schnell über die Meßschaltungen 7a bis Tb bestimmt werden.

Fig.4 zeigt das Blockschaltbild eines weiteren Ausführungsbeispiels der erfindungsgemäßen Schaltungsanordnung mit einer Einrichtung zum Steuern einer peripheren Einrichtung. Der durch eine unterbrochene Linie 19 in F i g. 4 umgeben» Teil der Schaltungsanordnung ist mit dem Schaltungsteil in F i g. 3 identisch. Die Ausgangssignale 5j, 5k, 5/ und 5/n des binären Zählers 15, deren Pegel auf L, H, H und H jeweils festgelegt sind, werden einem Dekodierer 20 geliefert Der Pegelvorwähler 16 und der Dekodierer 20 werden über eine Steuereinrichtung 21 angesteuert F i g. 4 zeigt den Schaltungszustand, in dem die Pegel der Ausgangssignale Sj bis 5/n auf L, H, H und H jeweils festgelegt sind. Wenn in diesem Fall die Eingangssignale des Dekodierers 20 die Pegel L, H, H und H haben, und durch die Steuereinrichtung 21 das Ausgangssigna] 23 des Dekodierers 20 vorher so bestimmt ist, daß es einen Motor 24 in Betrieb setzen kann, dann wird das resultierende Ausgangssignal 23 vom Dekodierer 20 den Motor 24 antreiben können. Wenn sich die Pegel der Eingangssignale des Dekodierers 20 auf L (SkX L (51) und H(Sm) geändert haben, kann das resultierende Ausgangssignal 25 vorn Dekodierer 20 den Motor 24 anhalten. Wenn sich die Pegel der Eingangssignale Jes Dekodierers weiter in L(SjX H(SkX H(Sl) und L(5m) geändert haben, betätigt das resultierende Ausgangssignal 26 vom Dekodierer 20 ein Instrument 27, um eine erste Messung zu beginnen. Wenn sich die Pegel der Eingangssignale des Dekodierers 20 in H(5jX L(SkX H(SI) und L (5m) geändert haben, dann setzt das resultierende Ausgangssignal 28 vom Dekodierer 20 ein anderes Instrument 29 in Betrieb, um eine zweite Messung einzuleiten. Wenn die gewünschten Prüfungen nacheinander an dem Prüfobjekt beispielsweise einer integrierten Schaltung durchgeführt werden sollen, indem das Objekt beispielsweise durch die Drehung des Motors 24 auf einer Fördereinrichtung verschoben wird, können die erste und die zweite Messung aufeinanderfolgend durchgeführt werden, indem die Ausgangssignale des binären Zählers 15 auf eine geeignete Pegelkombination durch die Steuereinrichtung 21

festgelegt werden. Es ist auch ein Zeitabstand zwischen der ersten und der zweiten Festlegung der Pegelkombination möglich, indem der Vorwähler 16 durch die Steuereinrichtung 21 voreingestellt wird. Das in F i g. 4 dargestellte Ausführungsbeispiel kann die Ausgangssignale des binären Zählers 15 auf 16 Pegelkombinationen festlegen, was eine große Vielzahl verschiedener Steigungen, Prüfungen und Messungen ermöglicht.

Hierzu 3 Blatt Zeichnungen

Claims (3)

1. Patentanspruchs;

   l_r Schaltungsanordnung zum Festlegen einer bestimmten Wertekombination der Ausgangssjgna-Ie einer Schaltung mit Speicherftwktion, deren Ausgangssignale sich in Abhängigkeit von den anliegenden Eingangssignalen ändern, pit einem ersten Verknüpfungsglied, an dessen einem Eingang das Signal eines Signalgenerators liegt, mit einem zweiten Verknüpfungsglied, dessen Eingänge mit "> den Ausgängen der Schaltung mit Speicherfunktion verbunden sind und das bei Erreichen der bestimmten Wertekombination der Ausgangssignale der Schaltung mit Speicherfunktion ein Steuersignal erzeugt, das am anderen Eingang des ersten is Verknüpfungsgliedes liegt, und mit einer Schalteinrichtung, die eine bestimmte Wertekombination der Ausgangssignale der Schaltung mit Speicherfunktion auswählt und zwischen die Ausgänge der Schaltung jküt Speicherfunktion und das zweite Verknüpfungsglied geschaltet ist, didurch gekennzeichnet, daß die Schalteinrichtung wenigstens eine Umschalteinrichtung (6, 7, 8, 9; 16) aufweist, die aus einem Umschalter (7, 8, 9) und einem Inverter (6) derart aufgebaut ist, daß der Umschalter (7,8,9) je nach seiner Schaltstellung das Ausgangssignal der Schaltung mit Speicherfunktion (4, 13, 15) direkt oder über den Inverter (6) an den Eingang des zweiten Verknüpfungsgliedes (10, 106, lO^legt
2. 2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch eine weitere Schalteinrichtung (18), die durch das Ausgangssignal des zweiten Verknüpfungsgliedes (1Od/ angesteuert wird, wenn die Ausgangssignale der Schaltung mit Speicherfunktion (15) Pegel haben, die der gewählten Wertekombination entsprechen, und durch eine Meßschaltung (17), die die Pegel der Ausgangssignale der Schaltung mit Speicherfunktion (15) in Form von Spannungen und Strömen mißt (F i g. 3). «o
3. 3. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch einen Dekodierer (20), der die gewählte Wertekombination, die durch die Umschalteinrichtung (16) vorgegeben ist, entschlüsselt und ein Ausgangssignal erzeugt, über das die Arbeit peripherer Einrichtungen zflr Durchführung von mehreren Prüfungen an der Schaltung mit Schalterfunktion (15) bei einer entsprechenden Anzahl von Wertekombinationen gesteuert wird, und durch eine Steuereinrichtung (21), die sowohl die Umschalteinrichtung (16) als auch den Dekodierer (20) ansteuert (F ig. 4).