DE2253001A1 - Verfahren zur herstellung von halbleiteranordnungen - Google Patents

Verfahren zur herstellung von halbleiteranordnungen

Info

Publication number
DE2253001A1
DE2253001A1 DE19722253001 DE2253001A DE2253001A1 DE 2253001 A1 DE2253001 A1 DE 2253001A1 DE 19722253001 DE19722253001 DE 19722253001 DE 2253001 A DE2253001 A DE 2253001A DE 2253001 A1 DE2253001 A1 DE 2253001A1
Authority
DE
Germany
Prior art keywords
layer
substrate
layers
diffusion
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19722253001
Other languages
English (en)
Inventor
William Lloyd George
Demir Sertel Zoroglu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2253001A1 publication Critical patent/DE2253001A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • H01L29/66295Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H01L29/66303Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor with multi-emitter, e.g. interdigitated, multi-cellular or distributed emitter
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Bipolar Transistors (AREA)

Description

  • Verfahren zur Herstellung von Halbleiteranordnungen Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiteranordnungen mit bei er Herstellung sich selbst ausrichtenden Strukturen auf einem Substrat, wobei auf dem Substrat eine Vielzahl von Schichten übereinander angeordnet und zumindest eine erste und zweite Schicht unterschiedlicher chemischer Zusammensetzung vorgesehen werden und jede dieser Schichten gegenüber den übrigen Schichten und dem Substrat mit einem geeigneten Ätzmittel bevorzugt ätzbar ist, wobei ferner in den mehrschichtigen Aufbau Öffnungen zur Begrenzung erster Diffusionsbereiche bis zur Oberfläche des Substrats eingeschnitten werden, um durch diese Öffnungen diese Bereiche zu diffundieren.
  • Es besteht seit langem eine Notwendigkeit bei der Herstellung von Halbleiterstrukturen, ein Verfahren zu finden, mit dem die Ausbildung feinerer geometrischer Strukturen möglich ist. Die Ansprechgeschwindigkeit Ansprechgeschwindigkeit eines Transistors ist z.B. unter anderem eine Funktion der Breite der Basis und des Jmfangs-lächenverhältnisses des Emitters. Bei einem herkömmlichen Einzeltransistor wird die Ansprechgeschwindigkeit in Nanosekunden gemessen, jedoch muss diese Ansprechgeschwindigkeit eines einzelnen Transistors mit der Zahl der Transistoren multipliziert werden, die gemeinsam auf ein Eingangssignal, z.3. in einem Computer, ansprechen. In solchen Anwendungsfällen, wie z.3. in der Raumfahrttechnik, kennen bruchteile von Sekunden kritisch sein, so dass eine Verbesserung der Ansprechgeschwindigkeit und damit eine Verfeinerung der Geometrie der Halbleiteranordnung ein kontinuierliches Anliegen ist.
  • Ein weiteres Beispiel ist der Bereich des Widerstandswertes eines Widerstandes, der aufgrund der Geometrie, wie sie sich bei der erstellung nach bekannten Verfahren ergibt, unerwünscht begrenzt ist.
  • Die Möglichkeiten bekannter Verfahren liessen sich verbessern, wenn ein Weg gegeben. würe, rnit d.em eine feinere geometrische Halbleiterstruktur gewährleistet würde. So könnten z.B. Emitter als extrem schmale Linien und entsprechend die Basis schmäler ausgebildet werden. Auch die ideale geometrische Ausbildung eines Widerstandes mit hohem Uiderstandswert in Form einer unbegrenzt dünnen und langen Linie könnte immer weiter angenähert werden. Um dieses Ziel zu erreichen, wurden immer wieder Versuche unternommen, wobei die Emitter fingers förmig und lXiderstände in Form dünner Linien bzw. schmaler Linien doppelschichtig übereinander ausgebildet wurden um die Baulänge der Widerstände zu verringern. Dabei müssen die einzelnen Finger Jedoch verhältnismässig weit voneinander entfernt liegen und die Widerstandslinien unverhältnismässig breit sein, da die geometrischen toleranzen bei der Herstellung für eine sehr fein strukturierte Geometrie zu gross sind.
  • Das Das angesprochene Problem tritt auch bei der Herstellung von monolithischen Halbleiterstrukturen auf, die eine Vielzahl von Diffusionsschritten benötigen und deshalb zumindest drei Maskiervorgänge für die Ausbildung aktiver und passiver Eomponenten ohne die Maskierung für die Metallisation erfordern. Bei dem damit verbundenen Herstellungsverfahren sind extreme Anforderungen an die Ausrichtung der einzelnen Masken und Xtzschritte zu stellen, wobei eine Ausrichtung der Masken,um eine sehr feine geometrische Strukturierung zu schaffen, eine beliebige Verkleinerung der Abmessungen nicht zulässt. Ausserdem sind die üblichen Herstellungsverfahren nicht dazii in der Lage, durch die Maske bedingte Ungenauigkeiten zu vermeiden bzw. zu kompensieren.
  • Der Erfindung liegt die Aufgabe zugrunde, diese Nachteile zu überwinden und ein Verfahren zu schaffen, mit dem es möglich ist, sehr feine geometrische Halbleiterstrukturen herzustellen, die sich während der Herstellung selbst aufeinander ausrichten Ausgehend von dem eingangs erwähnten Verfahren wird diese Aufgabe erfindungsgemäss dadurch gelöst, dass durch eine kontrollierte Ätzung eine der Schichten des mehrschichtigen Aufbaus derart in ihrer geometrischen Ausgestaltung verändert wird, dass ein neuer, für eine nachfolgende Diffusion definierter Bereich geschaffen wird, der höheren geometrischen Goleranzanforderungen bezüglich der zuerst angebrachten Öffnungen genügt.
  • Eine Ausgestaltung der Erfindung besteht darin, dass eine Vielzahl von drei Schichten aufgebaut wird, die aus Siliciumnitrid, polykristallinem Silicium und Siliciumdioxyd bestehen.
  • Es ist auch vorgesehen, dass das Substrat aus monokristallinem Silicium (111-Orientierung) besteht und darüber eine erste und zweite Schicht sandwich-artig aus Siliciumnitrid und Kieselerde ausgebildet wird, Bei Bei einer besonders vorteilhaften Ausführung der Erfindung ist auf einem geeigneten Substrat sandwich-artig eine Vielzahl von Schichten angeordnet, in welchen Öffnungen vorgesehen sind, die die Substratoberfläche freilegen. Dabei bestehen die sandwich-artig aufgebauten Schichten aus dielektrischen Substanzen, die bei der Verwendung entsprechender Ätzmittel unterschiedliche Ätzgeschwindigkeiten haben. Die Öffnungen werden in den mehrschichtigen Aufbau mit Hilfe eines herkömmlichen lithografischen Verfahrens eingeschnitten. Anschliessend findet durch diese Öffnungen eine Diffusion zur Festlegung der gewünschten Diffusionsbereiche statt, die in bekannter Weise unter die mehrschichtige Maske sich erstrecken. Dadurch ergibt sich eine Überlappun der Xandbereiche der Öffnungen und des diffundierten Bereiches. Daran anschliessend wird die erste über dem Substrat liegende Schicht durch ein Ätzmittel im Bereich der Überschneidung weggeätzt. Dadurch ergeben sich Restbereiche aus der ersten Schicht, die sehr genau zu der ersten Diffusion benachbarte Bereiche für eine nachfolgende Diffusion begrenzen und definieren. Nach einer ersten Diffusion werden die einzelnen schichten mit Ausnahme der ersten Schicht des mehrschichtigen Aufbaus von der Halbleiteranordnung entfernt. Anschliessend wird eine Oxydschicht über dem freigelegten Substrat aufgebaut und die Restteile der ersten ccht durch Ätzung entfernt. Damit wird der unter diesen Restbereichen liegende Yeil des Substrats freigelegt und gibt die Möglichkeit der Diffusion dieser genau begrenzten Bereiche, wobei die aufgebrachte Oxydschicht als Maske ohne weitere Vorbereitungen verwendet werden kann.
  • Damit las sich benachbarte Diffusionen mit einer Linienbreit£ in der Grössenordnung von etwa 1 lZum erstellen. Es lassen sich nicht nur l.albleiteranordnungen durch die Verwendung der ifffindung vorteilhaft mit sehr feinen geometrischen Strukturen aufbauen, die nur zwei Diffusionen benötigen, vielmehr können Anordnungen, die eine Vielzahl von Diffusionen Diffusionen benötigen, grundsätzlich in derselben Weise hergestellt werden, wobei sich gleichartig feine geometrische Strukturen ausbilden. Der Vorteil der Erfindung wird insbe sondere darin gesehen-, dass gegenüber bisher üblichen Verfahren,die Linienbreiten von etwa 4 bis 5Xum ermöglichen, nunmehr Linienbreiten mit etwa µm mit sehr hoher Zuverlässigkeit erzielbar sind. Auch lassen sich Abstandstoleranzen bei Transistoren für die Wiederholung von Mustern sehr leicht in der Grössenordnung von )/um einhalten.
  • Die Erfindung erweist sich auch als besonders vorteilhaft bei der herstellung von Oberflächen-Feldeffekttransistoren mit extrem schmalem Torbereich, wobei keine Überlappung der auellen- und Senkenbereiche entsteht. Zur Herstellung solcher Oberflächen-Feldeffekttransistoren wird durch kontrolliertes ätzen in der ersten Schicht über dem Substrat eine genau festgelegte Torbreite geschaffen. Nach dem Oxydieren der freiliegenden Substratoberflächen über den Quellen- und Senkenbereichen wird die erste Schicht über dem Torbereich entfernt, womit eine Öffnung entsteht, die die Torelektrode genau begrenzt. Auch hier wird zum Festlegen der Geometrie keine weitere Maskierung benötigt, so dass sich aufgrund der sehr feinen strukturellen Möglichkeiten des Aufbaus Feldeffekttransistoren schaffen lassen, die mit sehr viel grösserer ;Mnsprechgeschwindigkeit arbeiten und in der Anwendung zu vorteilhaften Ergebnissen führen. l,leitere Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispieles in Verbindung mit den Ansprüchen und der Zeichnung. Es zeigen: Fig. 1 bis 7 Halbleiterstrukturen im Schnitt, wobei ein Substrat aus monokristllinem Silicium durch verschiedene Verfahrensschritte modifiziert wird; Fig. 8 eine Draufsicht, woraus die Eigenschaften des Verfahrens mit der komplementären Selbstausrichtung hervorgehen, wobei die unterschnittene Grenzlinie gestrichelt angedeutet und die Schnittlinie 4-4 für die Darstellung gemäss Fig. 4 erkennbar ist; Fig. 9 bis 13 die Anwendung der Erfindung bei der Herstellung eines Oberflächen-Feldeffekttransistors.
  • Durch die Erfindung ergibt sich eine Haibleiterstruktur mit einer sehr feinen gemome trischen Musterung und einer automatischen Ausrichtung komplementärer P- und N-Diffusionen. Eine Linienbreite von l/um bei einer der Diffusionen lässt sich kann leicht herstellen, und die komplementäre Diffusion/ in beliebidurch ger Nähe dazu angeordnet werden, da die beiden Bereiche durch/ Ätzung ausgelöste Muster definiert sind, welche das ursprünglieh durch die Maske erzeugte fluster schützen bzw. erhalten.
  • Das Atzmittel wirkt gleichmässig auf das zu ätzende Material ein, wodurch das ursprüngliche komplementäre Verhältnis des Musters erhalten bleibt. Geringe Unvollkommenheiten bleiben dadurch ohne Einfluss. Das Merkmal der automatischen Ausrichin tung stellt sicher, dass die Diffusionen/exakt demselben Abstand voneinander an allen Stellen eriolgen, da sie von derselben Linie auf der Fotoresistmaske ausgehend hergestellt werden. Eine Linienbreite von 1µm lässt sich bei der Halbleiteranordnung erhalten, indem ein Fotoresistmuster Verwendung findet, das nicht feiner als 2,5µm ist.
  • Das Das nachfolgend beschriebene Herstellungsverfahren ist für die Schaffung eine$ NPN-Transistors mit sehr feiner geometrischer Struktur geeignet, jedoch kann das Verfahren immer dann Verwendung finden, wenn zwei Diffusionen sehr genau aufeinander ausgerichtet und sehr nah beieinanderliegend ausgeführt werden müssen.
  • Bei dem beschriebenen Ausführungsbeispiel ist das dargestellte und IJ-leitende Siliciumsubstrat 10 ein Teil einer grösseren Halbleiterscheibe, auf der tausende von sich wiederholenden Mustern gleichzeitig ausgebildet werden. Das Substrat ist mit einer Siliciumdioxydschicht 12 bedeckt, über welcher eine Fotoresistschicht 14 angebracht wird. Hit üblichen fotolithografischen Massnahmen wird eine Öffnung 16 in den beiden Schicht ten angebracht, die die Oberfläche 18 des Substrats 10 freilegt. Anschliessend wird die Fotoresistschicht 14 chemisch entfernt. Durch diese erste Öffnung 16 wird eine Basisdiffusion vorgenommen, wie in Fig. 2 dargestellt, wobei Bor als Störstellen für eine P-Leitfähigkeit in diesem Bereich Vemiendung findet. Wach dieser Basisdiffusion werden Schichten 22, 24 und 26 aus Siliciumnitrid, polykristallinem Silicium und Siliciumoxyd auf der Substratoberfläche und der verbleibenden Siliciumdioxydschicht 12 angebracht. anstelle des dreischichtigen Aufbaus kann auch ein zweischichtiger Aufbau Verwendung finden, wobei nur Siliciumnitrid und Siliciumoxyd nacheinander auf dem Substrat angebracht werden ist auch möglich, ein widerstandsfähiges Metall anstelle des Siliciumnitrids zu verwenden Als Bedingung ist dabei nur zu beachten, dass die erste Schicht 22 aus einer Substanz bestehen muss, die bei hohen Temperaturen nicht oxydiert, wogegen das Substrat diese Eigenschaft nicht zueigen haben darf.
  • Vorzugsweise wird eine Dreifachschicht verwendet, da man beobachten kann, dass die Siliciumnitridschicht nach einer P+-Diffusion oder einer anderen Diffusion bei hoher Temperatur etwas etwas aushärtet und daher nicht mehr gleichförmig ätzbar ist.
  • Es besteht auch eine tendenz, dass das Siliciumnitrid und das Siliciumoxyd an ihren Oberflächen ungünstig aufeinander einwirken. Anstelle der angegebenen Substanzen sowohl für das Substrat als auch für die Oxydschicht stehen dem Fachmann auch andere Materialien zur Verfügung, wenn er die angegebenen 13edingungen im Auge behält.
  • Zweite Öffnungen 28, die sich ebenfalls bis zur Oberfläche 18 des Substrats erstrecken, werden in einem weiteren fotolithografischen Verfahrensschritt vorgesehen. Die neue, nicht dargestellte Fotoresistschicht wird abgezogen und die polykristalline Siliciumschicht 24 unterschnitten, um durch Ätzen mit Kaliumhydroxyd einen 1µm-Inselbereich 30 zu schaffen.
  • Diesem Zweck dient das Isolieren der ersten und dritten Schicht 22 und 26, um das gegenseitige Heagieren zu verhindern, und ermöglicht das gleichförmige Ätzen zur Erzielung eines bestimmten musters mit bestimmten Dimensionen, das später als Maske für die Atzung mit Siliciumnitrid dient. Es liegt innerhalb der Fähigkeiten des Fachmannes, die Ätzung durch die Handhabung der Parameter, wie Konzentration, Zeit der Einwirkung und Temperatur derart zu überwachen und zu steuern, dass entsprechend dem ausgewählten Ätzmittel das gewünschte Ziel erreicht wird. Dieser Verfahrensschritt muss verhältnismässig sorgfältig ausgeführt werden wegen des Verhältnisses der durch die Inselbereiche 30 definierten Flächenbereiche nach der Ätzung und der zu diffundierenden Bereiche 34.
  • Anschliessend wird eine zweite Bordiffusion vorgenommen, um einen tieferen n und stärker dotierten zweiten Bereich 32 mit P+-Leitfähigkeit zu schaffen. Dabei wird eine Technik vorzugsweise angewandt, die eine flache Vorablagerung und eine hohe Eindringtemperatur umfasst. Jegliche Oxydbildung bei der zweiten Diffusion, welche aufgrund der hohen Temperatur und der P+-Dotierung möglich ist, wird mit einer wässrigen Fluorwasserstoffsäure stoffsäure ausgewaschen, die auch einen dünnen unwichtigen Oberflächenfilm de usseren Oxydschicht mitnimmt. Die Mittel, um die genaue Tiefe und die seitliche Erstreckung der diffundierten Bereiche 32, bezogen auf die Oberfläche des Substrates 10, und um den Umfang der Öffnungen 28 festzulegen, sind allgemein bekannt. So müssen z.B. zur Erzeugung eines Bereiches gewiinschter Dicke und Breite die Störstellenkonzentration, die Zeit der einwirkung und die Verfahrenstemperatur in geeigneter Weise eingestellt sein.
  • Bei dem siclt nunmehr ergebenden Verfahrens zustand greifen die zweiten diffundierten Bereiche unter die sandwich-artig aufgebaute Nase, wobei der Umfang der Überlappung sowie die Tiefe der Diffusion wegen der genauen überwachung der Diffusion bekannt sind.
  • Im Anschluss an die P+-Diffusion wird die erste Schicht 22 unter Verwendung der zweiten Schicht 24 als Maske einer Ätzung unterzogen. Anschliessend wird die dritte Schicht 26 abgezogen und die zweite polykristalline Siliciumschicht 24 mit Kaliumhydroxyd weggeätzt. Dabei wird das monokristalline Silicium und das Siliciumnitrid nicht nennenswert angegriffen.
  • Im Anschluss daran wird eine Oxydschicht 36 auf der freiliegenden Oberfläche des Substrates 10 aufgewachsen, wobei dieses auf eine erhöhte Temperatur gebracht wird. Danach wird die erste Schicht 22 entfernt, wobei vorzugsweise heisse phosphorige bäure Verwendung findet,und eine Emitterdiffusion in den Bereich 34 vorgenommen, welcher durch das Entfernen der ersten Schicht 22 auf der Oberfläche des Substrates 10 freigelegt wird. Dabei wird das Oxyd 36 als Maske für den nicht zu diffundierenden Teil des Substrates verwendet. Daran anschliessend wird eine Schicht 38 aus polykristallinem Silicium auf der freiliegenden Oberfläche des Substrates 10 autgewachsen.
  • Anschliessend Anschliessend wird in herkömmlicher Weise ein Vorbereitungsschritt für die Basiskontaktierung (base preohmic) durchgeführt, dem eine Ätzung des polykristallinen Siliciums und eine anschliessende Metallisierung folgt. Der übereinanderliegende geometrische Aufbau gemäss Fig. 7 hat den nicht datgestellten Basiskontakt am Ende der Emitterfinger. Der metallische Emitteranschluss 40 steht in elektrischer Kontaktverbindung mit dem hochdotierten polykristallinen Silicium. Bei dem voraussteigend beschriebenen Verfahren ergibt sie eine Wiederholungsbreite für das Muster von etwa 5µm- I)er Emitter ist etwa ut breit, wogegen die Basiskontaktdiffusion etwa 3 1/2µm breit ist und der Abstand zwischen dem emitter und dem Basiskontakt etwa 0,5µm beträgt. Der Basis-Emitterabstand ist gleichförmig entlang der gesamten Peripherie der Halbleiteranordnung, unabhängig von Maskierungsfehlern oder Ungenauigkeiten bei dem Fotoresistverfahren.
  • Die Fig. 9 bis 13 beziehen sich auf ein zweites Ausführungsbeispiel der Erfindung, wonach ein in geeigneter Weise vorbereiteter Halbleiterkörper 102 ein Substrat 10 aus einem monokristallinen Silicium (111) umfasst, das P-leitend dotiert ist.
  • Auf diesem Substrat wird entsprechend dem nachfolgend beschriebenen Verfahren ein Oberflächen-Feldeffekttransistor ausgebildet. Wenn ein Feldeffekttransistor mit N-leitender Kanalstrecke erwünscht ist, wird das Ausgangsmaterial N-leitend dotiert. Auf dem Substrat 110 wird eine erste schickt 112 aus Siliciumnitrid und über dieser eine zweite Schicht 114 aus Kieselerde angebracht. Die chemische Zusammensetzung dieser beiden Schichten ermöglicht eine bevorzugte Schichtätzung, da Siliciumnitrid z.B. bevorzugt von phosphoriger Säure geätzt wird, wogegen die Kieselerde z.B. bevorzugt von Ammoniumbifluorid geätzt wird. Die beiden Schichten können in herkömmlicher Weise aufgebracht werden.
  • Unter unter Verwendung eines lithografischen Verfahrens werden Offnungen 116 in die Schichten 112 und 114 eingeschnitten, um die Oberfläche 118 des Substrats 110 für die Diffusion der enken- und Quellenbereiche 120 und 122 freizulegen. Diese Senken- und Quellenbereiche werden in herkömmlicher Weise durch Diffusion ausgebildet und sind N+-leitend für das vorliegende Beispiel. Aufgrund der allseitigen ausdehnung der Diffusion im Halbleiterkörper dringt der diffundierte Bereich von der freiliegenden Oberfläche in der Öffnung 116 aus unter die Schichten 112 und 114 vor, so dass eine Überlappung 124 entsteht. Es ist wichtig, den genauen Umfang der Überlappung zu kennen, da dies für die nachfolgenden Schritte von Bedeutung ist. Deshalb müssen die einzelnen Parameter dieses Diffusionsvorganges sorgfältig überwacht und gesteuert werden, damit der Betrag der Überlappung daraus abgeleitet werden kann.
  • Es handelt sich dabei im wesentlichen um die Einstellung der Störstellenkonzentration, die Zeit der Diffusionseinwirkung und die hierbei herrschende temperatur, Nach dieser Diffusion der Senken- und Quellenbereiche 120 und 122 wird die erste Schicht 112 einer bevorzugten Ätzung unterzogen, wobei diese Siliciumnitridschicht an Umfang der Öffnungen 116 mit heisser phosphoriger Säure behandelt wird, die sowohl das Silicium als auch das Siliciumoxyd nur unwesentlich angreift. Mit diesem Verfahrensschritt wird die Siliciumnitridschicht 112 gerade soweit weggeätzt, dass die Öffnung 116 in der ersten Schicht 112 soweit vergrössert wird, dass ein neues Fenster 116a geschaffen wird, dessen Jmfangslinie entlang der Diffusionsgrenze des Senken- bzw.
  • Quellenbereiches verläuft Da der Umfang der Überlappung 124 genau bekannt ist, kann dieser Ätzvorgang ebenfalls insoweit genau überwacht werden, dass nur soviel von der ersten Schicht am Umfang der Öffnui 116 entfernt wird, wi# für die gewünschte Grösse der neuen Öffnung -ll6a notwendig ist.
  • Nach Nach diesem Ätzvorgang wird die zweite Schicht 114 mit dem Ätzmittel f.mmoniumbifluorid entfernt, wobei dieses Ätzmittel das Silicium und das Siliciumnitrid nicht angreift.
  • Daran anschliessend wird eine dicke Oxydschicht 126 über der freiliegenden Oberfläche 118 des Substrats 110 über den Senken-und Quellenbereichen aufgewachsen. Diese Oxydschicht 126 bereitet einen Schutz gegen parasitäre Kapazitäten zwischen dem Tor und Quellenbereich bzw. dem or und Senkenbereich. Diese Oxydschicht sollte ein um oder mehr dick sein. Die Siliciumnitridschicht wird nunmehr mit heisser phosphoriger Säure entfernt, wodurch die Oberfläche 118 des Substrats 110 über dem Eanalbereich 128 freigelegt wird. teine Oxydschicht gewünschter Dicke wird darm über dem Kanalbereich 128 und dabei gleichzeitig auch iiber den Oxydschichten 126 aufgewachsen. Diese Oxydschicht 130 dient als Isolationsschicht zwischen der Torelektrode 13c, und dem Kanalbereich 120. ißin hervorstechender Vorteil des bisher beschriebenen Verfahrens besteht in der Tatsache, dass bis zu diesem Verfahrensschritt nur eine einzige lithografische Maskierung notwendig ist, um den Quellen- und Senkenbereich sowie das Tor auszubilden. Damit entfällt die exakte Ausrichtung mehrerer nacheinander anzubringender Masken.
  • Im Anschluss an das soweit durchgeführte Verfahren kann nun bequem die tietallisation zur ohmischen Kontaktierung des Quellen- und Senkenbereiches sowie des Tores vorgenommen werden. Zu diesem Zweck werden lithografisch Öffnungen 132 in die Oxydschichten über den Quellen- und Senkenbereichen eingeschnitten, und die Oberfläche 118 des Substrats freigelegt.
  • Das Ausrichten dieser hierfür notwendigen Maske ist unkritisch, da sehr grosse Toleranzbereiche zur Verfügung stehen.
  • Anschliessend wird über der Oberfläche des Halbleiteraufbaus eine Aluminiumschicht niedergeschlagen und die Ausbildung der Elektroden Elektroden 139, 138 und 140 in herkömmlicher Weise vorgenommen.
  • Die Erfindung hat auch den Vorteil, dass die Ausrichtung der Maske zur Ausbildung der Torelektrode 138 die Berücksichtigung keiner besonderen Toleranzanforderungen notwendig macht.
  • Wenn die Maske leicht verschoben ist, wird die Halbleiteranordnung trotzdem gegen parasitäre Kapazitäten durch die verhältnismässig dicke dielektrische Oxydschicht 126 geschützt.
  • Die erfindung kann in vorteilhafter Weise zur Herstellung von Qberflächen-Feldeffekttransistoren Verwendung finden, bei denen die Tore bis zu 0,25µm schmal sind, wobei gleichzeitig die Torkapazität um eine Grössenordnung im Vergleich zu herkommlichen Verfahren verringert werden kann.
  • Patent ansprüche

Claims (4)

  1. P a t e n t a n s p r ü c h e 1. Verfahren zur Herstellung von Halbleiteranordnungen mit bei der Herstellung sich selbst ausrichtenden Strukturen auf einem Substrat, wobei auf dem Substrat eine Vielzahl von Schichten übereinander angeordnet und zumindest eine erste und zweite schicht unterschiedlicher chemischer Zusammensetzung vorgesehen werden und jede dieser Schichten gegenüber den übrigen Schichten und dem Substrat mit einem geeigneten Ätzmittel bevorzugt ätzbar ist, wobei ferner in den mehrschichtigen Aufbau Öffnungen zur Begrenzung erster biffusionsbereiche bis zur Oberfläche des Substrats eingeschnitten werden, um durch diese Öffnungen diese Bereiche zu diffundieren, dadurch g e k e n n -z e i c h n e -t, dass durch eine kontrollierte Atzung eine der schichten des mehrschichtigen Aufbaus derart in ihrer geometrischen Ausgestaltung verändert wird, dass ein neuer, für eine nachfolgende Diffusion definierter Bereich geschaffen wird, der höheren geometrischen Toleranzanforderungen bezüglich der zuerst angebrachten Öffnungen genügt.
  2. 2. Verfahren nach Anspruch 1, dadurch g e k e ii n z e i c hii e t, dass eine Vielztl von drei chichten aufgebaut wird, die aus Siliciumnitrid, polykristallinem Silicium und Siliciumdioxyd bestehen.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch g e k e n n -z e i c h n e t, dass das Substrat aus monokristallinem Silicium (111-Orientierung) besteht und darüber eine erste und zweite Schicht sandwich-artig aus Siliciumnitrid und Kieselerde ausgebildet wird.
  4. 4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch g e k e n n z e i c h n e t, dass die Überlappung des diffundierten Bereiches mit der ersten Schicht zur Begrenzung des Torbereiches eines Oberflächen-Feldeffekttransistors mit einer Torabmessung von näherungsweise 0,25µm dient.
    L e e r s e i t e
DE19722253001 1971-10-29 1972-10-28 Verfahren zur herstellung von halbleiteranordnungen Pending DE2253001A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US19385371A 1971-10-29 1971-10-29
US19396171A 1971-10-29 1971-10-29

Publications (1)

Publication Number Publication Date
DE2253001A1 true DE2253001A1 (de) 1973-05-10

Family

ID=26889421

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722253001 Pending DE2253001A1 (de) 1971-10-29 1972-10-28 Verfahren zur herstellung von halbleiteranordnungen

Country Status (2)

Country Link
JP (1) JPS5231153B2 (de)
DE (1) DE2253001A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5815934B2 (ja) * 1972-12-11 1983-03-28 富士通株式会社 ハンドウタイソウチ ノ セイゾウホウホウ
US3951693A (en) * 1974-01-17 1976-04-20 Motorola, Inc. Ion-implanted self-aligned transistor device including the fabrication method therefor
JPS5146077A (ja) * 1974-10-18 1976-04-20 Hitachi Ltd Handotaisochi
JPS5169368A (en) * 1974-12-12 1976-06-15 Matsushita Electric Ind Co Ltd Handotaisochino seizohoho
JPS597230B2 (ja) * 1976-01-12 1984-02-17 ティーディーケイ株式会社 絶縁ゲイト型電界効界半導体装置およびその作製方法

Also Published As

Publication number Publication date
JPS4853679A (de) 1973-07-27
JPS5231153B2 (de) 1977-08-12

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2934970C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
EP0030640A2 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2740757C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE3631394A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2336908B2 (de) Integrierte Halbleiteranordnung mit Mehrlagen-Metallisierung-
DE2451486C2 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen
DE2253001A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE2024822C3 (de) Verfahren zur Erzeugung von Masken für die Herstellung von Mikrobauelementen
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen
DE2453528C2 (de) Maskierungsverfahren
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
EP0003733B1 (de) Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2851375A1 (de) Verfahren zum kerben und passivieren von halbleiter-plaettchen sowie derartig gekerbte und passivierte halbleiter-plaettchen
DE2538264C3 (de) Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung

Legal Events

Date Code Title Description
OHW Rejection