DE2732184A1 - Halbleitervorrichtung und verfahren zu ihrer herstellung - Google Patents

Halbleitervorrichtung und verfahren zu ihrer herstellung

Info

Publication number
DE2732184A1
DE2732184A1 DE19772732184 DE2732184A DE2732184A1 DE 2732184 A1 DE2732184 A1 DE 2732184A1 DE 19772732184 DE19772732184 DE 19772732184 DE 2732184 A DE2732184 A DE 2732184A DE 2732184 A1 DE2732184 A1 DE 2732184A1
Authority
DE
Germany
Prior art keywords
polycrystalline silicon
metal layer
layer
metal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772732184
Other languages
English (en)
Other versions
DE2732184C2 (de
Inventor
Masaru Asano
Tetsushi Sakai
Yoshio Sunohara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of DE2732184A1 publication Critical patent/DE2732184A1/de
Application granted granted Critical
Publication of DE2732184C2 publication Critical patent/DE2732184C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/018—Compensation doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/124—Polycrystalline emitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Möhlstraße37
Nippon Telegraph and Telephone D-8000 München 80 Public Corporation
Tel.: 089/982085-87
T-«o« Telex: 0529802 hnkld
Japan Telegramme:ellipsoid
,15. Juli B77
Halbleitervorrichtung und Verfahren zu ihrer Herstellung
Die Erfindung bezieht sich auf eine Halbleitervorrichtung und betrifft insbesondere eine Halbleitervorrichtung der Art, bei welcher eine der Elektroden auf einem vom Halbleitersubstrat nach oben ragenden, polykristallinen Siliziumkörper ausgebildet ist, sowie ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung·
Bei der Herstellung verschiedener Halbleitervorrichtungen, wie Transistoren und integrierte Schaltungen, wird seit langem die Verbesserung bzw. Weiterentwicklung verfeinerter, höchst genauer Arbeitetechniken mit dem Ziel der Verbesserung der Eigenschaften dieser Vorrichtungen angestrebt« Insbesondere zur Verbesserung des Frequenzgangs bei hohen Frequenzen von bipolaren Siliziumtransistoren zur Verwendung bei ultrahohen Frequenzen ist es erforderlich, neue Fertigungs- und Arbeitstechniken zu entwickeln, um-die Grenzfrequenz zu erhöhen und den Basiswiderstand sowie die Kapazität des Kollektor-Basis-Übergangs herabzusetzen*
Da Jedoch bei den bisherigen Transistoren dieser Art Emitter, Basis und Kollektor in derselben Ebene bzw· auf derselben
709884/0895 -2
Fläche ausgebildet sind, ist es üblich, diese Elektroden mit einem Abstand von etwa 1 um voneinander anzuordnen, um sie elektrisch voneinander zu isolieren« Es wurde bereits erkannt, daß der Transistor mit höheren Frequenzen betrieben werden kann, wenn dieser Abstand verkleinert wird. Die Größe dieses Abstands ist jedoch durch die Genauigkeit einer Photomaske begrenzte
Genauer gesagt, ergeben sich bei Verwendung einer Photomaske Probleme bezüglich folgender Faktoren: (*) Maßgenauigkeit eines auf der Photomaske ausgebildeten Vorrichtungsmusters
der oder -Schemas; (b) Abstandsgenauigkeit (pitch;fdes)auf der Photomaske vorgesehenen Vorrichtungsmuster(s); und (c) Genauigkeit der Ausrichtung oder Übereinstimmung zwischen dem bereits auf dem Halbleiterplättchen ausgebildeten Muster und einem Vorrichtungsmuster auf einer anschließend zu verwenden« den Photomaske β Aus den genannten Gründen ist es bei der Konstruktion einer Photomaske nötig, diese mit ausreichend grossen Abmessungen des Vorrichtungsmusters auszulegen, um die genannten Genauigkeitsfehler ausschließen zu können« Wenn ein Vorrichtungsmuster (Schablone) mit kleinen Toleranzen bezüglich der Übereinstimmung zwischen Halbleiterplättchen und Photomaske zu LaAn des Ausbringens (an fertigen Vorrichtungen) verwendet und die Ausrichtung sorgfältig mit genügend Zeit durchgeführt wird, erhöht sich die Möglichkeit für eine Verunreinigung und Beschädigung des Halbleiterplättchens, wodurch die Eigenschaften der hergestellten Halbleitervorrichtung beeinträchtigt werden«
Zusätzlich wird das genaue und sorgfältige Arbeiten auch durch die Anbringung von Metallfileen oder -folien beeinträchtigt, die zur Bildung von Elektroden benutzt werden« Zur Gewährleistung einer Elektrode mit großer Stromleistung muß eine solche Elektrode eine entsprechend vergrößerte Querschnitta-
709884/0896
fläche besitzen, so daß dann, wenn die Musterbreite aus KonstruktionsgrUnden begrenzt ist, die Dicke des anzubringenden Metallfilms groß wird. Beim Ätzen eines dicken Metallfilms tritt jedoch ein erheblicher Hinterschnitt auf, so daß die angestrebte hohe Fertigungsgenauigkeit schwierig zu erreichen wird.
Auch wenn ein qualifizierter Techniker sorgfältig arbeitet, treten Fehler in der Größenordnung von etwa t 0,2 um in den Abmessungen des Vorrichtungsmusters auf der Photomaske, von etwa i 0,3 um im Musterabstand (pitch) und von etwa i 0,3 Aim in der Ausrichtung oder Übereinstimmung auf, nämlich ein Gesamtfehler von etwa + 0,8 um. Darüber hinaus müssen Fehler in den Abmessungen des Vorrichtungsmusters auf der Photomaske, eines Photowiderstandsmusters, das durch Aufschmelzen (baking) und anschließendes Entwickeln des Vorrichtungsmusters auf einem Photowiderstandsfilm hergestellt wird, und eines durch Ätzen des Substrats der Maske unter Verwendung des Photowiderstandsmusters gebildeten Musters berücksichtigt werden. Wenn daher nach dem Photoätzverfahren Produkte mit Abmessungen im Mikronbereich hergestellt werden sollen, ist dies unweigerlich mit Maßfehlern bzw. -abweichungen verbunden«
Bei integrierten Schaltkreisen müssen Zuleitungen zur Verbindung der verschiedenen Elektroden in einer Ebene mit Isolierabständen dazwischen oder in mehreren Lagen mit zwischengefügten Isolierschichten angeordnet werden«
Zur Verbesserung der Eigenschaften des integrierten Schaltkreises wurde vorgeschlagen, eine der Elektroden, die in derselben Ebene wie die anderen Elektroden angeordnet ist, in Längsrichtung anzuordnen und dadurch den Elektrodenabstand zu vermeiden« Diese Ausbildung ist z.B. in der JA-OS 16312/1976 und in der USA-Patentanmeldung Ser. No. 706 596 beschrieben.
709884/0896
Die Erfindung gemäß diesen Patentanmeldungen ist nachstehend anhand der Fig· 1A und 1B beschrieben.
Fig. 1A zeigt die Elektrodenkonstruktion eines Transistors gemäß der genannten JA-OS, bei welcher ein Emitter 12» auf einem scheiteiförmigen (peak shaped) polykristallinen Siliziumkörper 11a ausgebildet ist. Fig. 1B zeigt dagegen die Elektrode nkonstrukti on eines Transistors gemäß der genannten USA«· Patentanmeldung, wobei ein Emitter 12b auf einem polykristallinen Siliziumkörper mit umgekehrt kegelstumpfförmiger Gestalt ausgebildet ist. Diese Transistoren mit polykristallinen Siliziumkörpern scheiteiförmiger bzw. umgekehrt kegelstumpfförmiger Gestalt zeichnen sich dadurch aus, daß die polykristallinen Siliziumkörper Emitter-Diffusionsschichten 13a bzw· 13b bilden, daß die Breite W1 der Oberseite größer sein kann als die Breite W2 am unteren Ende des polykristallinen Siliziumkörpers, an welchem dieser das Siliziumsubstrat kontaktiert, und daß Basis-Elektroden 14« bzw. I4b unter Ausnutzung des Breitenunterschieds (W1-W2) ausgebildet sind, Gewünschtenfalls kann auh eine Basiskontaktdiffusion vorgesehen werdeη0 In den Fig. 1A und 1B sind Basis-Diffusionsbereiche 13a bzw. 15b und Kollektor-Diffusionsbereiche I6a bzw. I6b dargestellt.
Bei den Konstruktionen gemäß den Fig. 1A und 1B bestimmt sich die Lagenbeziehung zwischen den Emittern 12a, 12b und den Basis-Elektroden 14a, 14b der betreffenden Transistoren durch die Form (Scheitelform oder umgekehrte Kegelstumpfform) der polykristallinen Siliziumkörper, so.daß die Hochfrequenz-Kennlinie des betreffenden Transistors verbessert werden kann.
Bei Anwendung einer solchen Elektrodenkonstruktion bei der Gate-Elektrode eines MOS-Transistors ist es möglich, eine Selbstausrichtung (self-alignment) der Source- und Drain-Elektroden zu gewährleisten. Im Fall von integrierten Schalt-
709884/0895
tsr
kreisen ist es damit ebenfalls möglich, innere Leiterzüge und Widerstandselemente in hoher Dichte und ohne Isolierschichten zwischen den LeiterzUgen auszubilden·
Diese Vorteile können bei Transistoren der oben beschriebenen Art Jedoch nur dann realisiert werden» wenn die Querschnittsform des polykristallinen Siliziumkörpers mit genauer Scheitel- oder umgekehrter Kegelstumpfform ausgebildet wird« Aus diesem Grund müssen die polykristallinen Siliziumkörper zur Auebildung der genauen Querschnittsform entsprechend geätzt werden« Wenn bei der Konstruktion gemäß Fig« 1A die Lage des nicht dargestellten Photowiderstandsmusters, welches die Position des polykristallinen Siliziumkörpers 11a bestimmt, geringfügig von der Position der Emitter-Diffusionsschicht 13a abweicht, entsteht zwischen Emitter und Basis eine ungleichmäeige Stromverteilung oder ein Kurzschluß, wodurch die Eigenschaften des Transistors verschlechtert werden· Sofern bei der Konstruktion gemäß Fig, 1B der Unterschied zwischen W1 und W2 nicht beträchtlich ist, wird die Isolierung zwischen Emitter 12b und Basis 14b schwierig, so daß ein Kurzschluß oder Streustrom auftreten kann·
Zur Verdeutlichung dieser Probleme sei darauf hingewiesen, daß die umgekehrte Kegelstumpfform unter Ausnutzung der Änderung der Ätzgeschwindigkeit ausgebildet wird, die je nach den im polykristallinen Siliziumkörper enthaltenen Fremdatomen unterschiedlich ist» Bei einem chemischen Ätzverfahren 1st es schwierig, die Ätzgröße in waagerechter und lotrechter Richtung unabhängig voneinander zu steuern. Wenn nämlich die Ätzgröße an der Schrägfläche des umgekehrten Kegelstumpfes nicht ausreichend ist, tritt ein Kurzschluß zwischen Emitter und Basis auf» Wenn andererseits die Ätzgröße in diesen Abschnitten zu groß ist, wird die Oberfläche des Emitters zu klein, wodurch die Stromkapazität oder -leistung begrenzt wird«
709884/0895
Außerdem 1st es bei den Konstruktionen gemäß Fig. 1A und 1B unmöglich, die Dicke des Emitters ausreichend groß zu wählen« weil bei einer übermäßigen Dicke des Emitters, z.B« von 0,3 um oder mehr, der Abstand zwischen Basis und Emitter zu klein wird, so daß wiederum Kurzschluß auftritt« Aus diesen Gründen ist es mit dieser Konstruktion nicht möglich, Transistoren mit großer Stromleistung, d.h. mit großer Querschnitts» fläche des Emitters, herzustellen«
Aufgabe der Erfindung ist damit die Schaffung einer verbesserten Halbleitervorrichtung mit stabilen Eigenschaften und geringer Größe sowie eines Verfahrens zur Herstellung einer solchen Halbleitervorrichtung.
Die Erfindung bezweckt dabei auch die Schaffung einer Halbleitervorrichtung, die als integrierter Schaltkreis hoher Integrationsdichte hergestellt werden kann, sowie eines Verfahrens zur Herstellung einer solchen Halbleitervorrichtung.
Bei dieser Halbleitervorrichtung soll die Stromleistung im Vergleich zu den bisherigen Konstruktionen durch Vergrößerung der Dicke der Elektrodenmetallschlcht erhöht sein.
Die Halbleitervorrichtung soll dabei auch als bipolarer Transistor mit ausgezeichnetem Hochfrequenzgang herstellbar sein.
Das erfindungsgemäße Verfahren soll andererseits eine Vereinfachung der Fertigungsgänge auf der Grundlage von durchgeführten Untersuchungen der Selbstausrichttechnik ermöglichen«
Außerdem soll dieses Verfahren kein Arbeiten mit hoher Präzision erfordern«
709884/0896
Die genannte Aufgabe wird bei einer Halbleitervorrichtung mit einem Halbleitersubstrat, einem von einem Teil seiner Fläche nach oben ragenden polykristallinen Silizium-Halbleiterkörper und einer auf dessen Oberseite angeordneten Metallelektrode erfindungsgemäß dadurch gelöst, daß der polykristalline Silizium-Halbleiterkörper eine praktisch gleichmäßige Fremdatomkonzentration besitzt und daß sich die Metallelektrode seitlich bzw· in Querrichtung über die Umfangsfläche der Oberseite dieses Halbleiterkörpers hinaus erstreckte Das erfindungsgemäße Verfahren zur Herstellung einer Halbleitervorrichtung, bei dem ein polykristalliner Silizium-Halbleiterkörper in einer vorbestimmten Position auf der Oberfläche eines Halbleitersubstrats ausgebildet und sodann eine Metallelektrode auf die Oberseite dieses Siliziumkörpers aufgalvanisiert wird, kennzeichnet sich dadurch, daß die Metallelektrode so aufgalvanisiert wird, daß sie sich seitlich bzw· in Querrichtung über den Umfang der Oberseite des polykristallinen Siliziumkörpers hinaus erstreckt«
Im folgenden sind bevorzugte Ausführungsbeispiele der Erfindung in Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
Fig, 1A und 1B Schnittansichten jeweils eines Teils bisheriger Halbleitervorrichtungen, bei denen eine der Elektroden auf einem vom Halbleitersubstrat nach oben abstehenden, polykristallinen Siliziumkörper ausgebildet ist,
Fig. 2 eine Schnittansicht einer Ausführungsform einer Halbleitervorrichtung mit Merkmalen nach der Erfindung,
Fig. 3A bis 3N Schnittansichten zur Veranschaulichung aufeinanderfolgender Fertigungsschritte bei der Herstellung der Halbleitervorrichtung gemäß Fig. 2,
709884/0895
Fig. 4A bis 4D den Fig. 3A bis 3N ähnelnde Schnittdarstellungen der aufeinanderfolgenden Fertigungsschritte bei der Herstellung einer abgewandelten Halbleitervorrichtung gemäß der Erfindung,
Fig. 5A und 5B ähnliche Schnittdarstellungen von Fertigungsschlfitten bei der Herstellung einer weiter abgewandelten Halbleitervorrichtung gemäß der Erfindung,
Fig. 6A bis 6D Schnittansichten, teilweise in perspektivischer Darstellung, aufeinanderfolgender Fertigungsschritte bei der Herstellung von Widerständen und inneren Leiterzügeη eines integrierten Schaltkreises gemäß der Erfindung,
Fig. 7 eine Schnittansicht eines Teils eines MOS-Transistors gemäß der Erfindung und
Fig. 8A bis 8C Schnittansichten zur Veranschaulichung der Beziehung zwischen einem polykristallinen Siliziumkörper und einer Metallmaske zur näheren Verdeutlichung der Erfindung«
Fig. 2 zeigt eine AusfUhrungsform einer Halbleitervorrichtung gemäß der Erfindung, insbesondere eines bipolaren npn-Transistors mit einem p-Typ-Silizium-Halbleitersubstrat 21 und einer auf seiner einen Fläche ausgebildeten epitaxialen n-Typ-Siliziumschicht 21a« In einem geeigneten Bereich der epitaxialen Schicht ist eine Isolierschicht 21b durch Hineindiffundieren eines p-Typ-Fremdatoms bis an das p-Siliziumsubstrat 21 heran ausgebildet, so daß der durch die Isolierschicht 21b isolierte Abschnitt der n-Epitaxialschicht einen Kollektorbereich 23 bildet« Ein Basisbereich 24 ist durch Diffusion eines p-Typ-Fremdatoms in einen Abschnitt des Kollektorbereichs 23 ausge-
709884/0895
bildet. Weiterhin ist ein n+-Emitterbereich 25 durch Eindiffundieren eines n-Fremdatoms in einen Abschnitt des Basisbereichs 24 ausgebildet. Weiterhin sind im Kollektorbereich 23 eine eingefaßte oder eingegrabene ntschicht 27 und ein n+-Diffusionskontaktberelch ausgebildet, der mit der eingegrabenen Schicht 27 elektrisch verbunden ist. Bei 30 und 31 sind im Basisbereich 24 ausgebildete p+-Kontaktbereiche dargestellt« Ein polykristalliner Halbleiterkörper 33, z.B. ein polykristalliner Siliziumkörper, ist auf dem Emitterbereich 25 nach oben ragend angeordnet« Dieser Körper 33 besitzt eine praktisch gleichmäßige Fremdatomkonzentration, und seine Querschnitteform ist an der mit dem Emitterbereich 25 in Kontakt stehenden Grundfläche und an der Oberseite Jeweils praktisch gleich, d.h. der Siliziumkörper ist im lotrechten Schnitt rechteckig« Isolierfilme, z.B. S102-Filme 34, bedecken die Seitenflächen des Siliziumkörpers 33 sowie Teile des Emitterbereichs und des Basisbereichs 24. Auf der Oberseite des Siliziumkörpers 33 ist eine Grund-Metallschicht 35 vorgesehen, die mit einer aufgalvanisierten Metallschicht 36 abgedeckt ist. Eine weitere Metallschicht 37 ist auf die aufgalvanisierte Metallschicht 36 aufgedampft.
Ein polykristalliner Halbleiterkörper 40, z. B. ein polykristalllner Siliziumkörper, ist nach oben ragend auf dem Diffusionskontaktbereich 28 im Kollektorbereich 23 ausgebildet« Ebenso wie beim polykristallinen Siliziumkörper 33 ist die Umfangefläche dieses Siliziumkörpers 40 mit einem Isolierfilm 41 und einer Grund-Metallschicht 42 bedeckt, wobei eine aufgalvanisierte Metallschicht 43 und eine aufgedampfte Metallschicht 44 die Oberseite des Siliziumkörpers 40 abdeckt. Die Grund-Metallschichten 46 und 46a sind auf dem Basisbereich 30 bzw. auf dem Kontaktbereich 31 ausgebildet und durch aufgedampft· Metallschichten 47 bzw. 47a abgedeckt. Bei 46b und 46c sind weiter· Grund-Metallschichten dargestellt, während bei 47b und 47c aufgedampfte Metallschichten und bei 48 ein Isolierfilm dargestellt sind«
709884/0895
Die Halbleitervorrichtung mit dem vorstehend beschriebenen Aufbau bietet die folgenden Vorteile:
1. Da eine der Elektroden der Halbleitervorrichtung auf einem kubischen, polykristallinen Siliziumkörper mit gleichmäßiger Fremdatomkonzentration ausgebildet ist, und da die auf dem polykristallinen Siliziumkörper vorgesehene Metallelektrode seitlich über den Umfang des Siliziumkörpers hinausragt, ist es möglich, die Halbleitervorrichtung zu miniaturisieren und ihren Hochfrequenzgang auf dieselbe Weise zu verbessern wie bei einer Halbleitervorrichtung mit scheiteiförmiger oder umgekehrt kegelstumpfförmiger Elektrode, Die erfindungsgemäße Halbleitervorrichtung eignet sich daher zur Ausbildung als integrierter Schaltkreis«
2. Da die Elektrode mit der vorstehend beschriebenen Konstruktion als Maske benutzt wird, besteht keine Gefahr für eine Verschlechterung oder Beeinträchtigung der Eigenschaften des Transistors aufgrund einer Mißausrichtung des Photowiderstandsmusters, wie dies bei einer Halbleitervorrichtung mit scheiteiförmiger Elektrode der Fall sein kann« Außerdem sind bei dieser Konstruktion die jeweiligen Elektroden zwangsläufig isoliert, so daß die bei der bisherigen Halbleitervorrichtung mit umgekehrt kegelstumpfförmiger Elektrode zu beobachtenden Probleme bezüglich eines Kurzschlusses oder Streustrome nicht auftreten«
3« Für die vorstehend beschriebene Elektrode gilt kein ihre Dicke einschränkender Faktor, wie dies bei der bisherigen Konstruktion der Fall ist« Infolgedessen kann eine Elektrode mit einer beliebigen Stromkapazität bzw. -leistung gebildet werden«
Im folgenden sind die aufeinanderfolgenden Fertigungsgänge bei der Herstellu-ng der vorstehend beschriebenen Halbleiter»
709884/0896
-rr-
273218A
vorrichtung anhand der Fig. 3A bis 3N im einzelnen beschrieben.
Zunächst wird ein Halbleitersubstrat 50 aus p-Silizium mit einer Dicke von etwa 200 um und einem spezifischen Widerstand von 5-50 Ohm hergestellt, worauf in die eine Fläche des Halbleitersubstrats Arsen eindiffundiert wird, um eine Senkenschicht 51 mit einer Tiefe von etwa 2 um und einem spezifischen Widerstand von etwa 5 - 15 Ohm auszubilden. Danach wird eine n-Slliziumschicht mit einem spezifischen Widerstand von 0,2-1 Ohm in einer Dicke von 2 - 3 jum epitaxial auf dem Halbleitersubstrat 50 gezüchtet. Sodann wird ein Oxidfilm (SiOp) mit einer Dicke von etwa 0,4 - 0,6 um ausgebildet. Nach der Herstellung von Öffnungen in einem vorbestimmten Muster durch den Oxidfilm hindurch wird beispielsweise ein p-Fremdatom durch die öffnungen hindurch bis zu einer Tiefe
20 ~"i von etwa 3»5 jum und in einer Konzentration von 1 χ 10 cm zur Ausbildung von Isolierbereichen 52 und 53 eindiffundiert. Im Anschluß daran wird auf der gesamten Oberfläche der epitaxial gezüchteten n-Siliziumschicht ein Oxidfilm ausgebildet, und die Oxidschicht wird in einem vorbestimmten Muster auf einem Abschnitt des durch den Isolierbereich 53 gebildeten Kollektorbereichs 54 abgetragen. Daraufhin wird ein n-Fremdatom, d.h. Arsen oder Phosphor, in den freigelegten Abschnitt bis zu einer Tiefe von 2 - 2,5 um und in einer Konzentration
von etwa 1 χ 10 cnr eindiffundiert, um einen Kollektordiffusionsbereich 55 zu bilden. Der auf dem anderen Abschnitt des Kollektorbereichs befindliche Oxidfilm wird nach einem vorbestimmten Muster abgetragen, worauf in den freigelegten Abschnitt
des Kollektorbereichs Bor mit einer Konzentration von 5 x bis 1 χ 101^ cnr zur Bildung eines ßasisbereichs 56 eindiffundiert wird. Danach wird der Oxidfilm vom Diffusionskontaktbereich 55 im Kollektorbereich 54 entfernt. Bei 57a, 57b und 57c sind die verbleibenden Teile des Oxidfilms dargestellt. Im
709884/0895
Anschluß daran wird eine polykristalline Siliziumschicht 60
21 ^ mit einer Fremdatomkonzentration von etwa 1 χ 10 cnr und einer Dicke von 0,35 jum oder mehr auf der Oxidschicht hergestellt. Gegenüber Ätzmittel beständige Muster bzw. Schablonen 61a und 61b werdendann in entsprechenden Positionen auf der polykristallinen Siliziumschicht 60 vorgesehen. Diese Muster bzw« Schablonen brauchen dabei nicht außerordentlich genau angeordnet zu werden, wie dies bei der bisherigen Halbleitervorrichtung der Fall ist. Diese Muster bzw. Schablonen 61a und 61b können aus einem nach herkömmlicher Photoätztechnik hergestellten Photowiderstandsmuster bestehen oder durch Photoätzen eines auf der polykristallinen Siliziumschicht 60 vorgesehenen Siliziumoxidfilms oder Siliziumnitridfilms nach dem chemischen Aufdampfverfahren hergestellt werden.
Die polykristalline Siliziumschicht 60 auf dem Siliziumsubstrat gemäß Fig, 3A wird daraufhin unter Verwendung der ätzbeständigen Muster bzw. Schablonen 61a und 61b unter Ausbildung eines polykristallinen Siliziumabschnitts 60a, der eine Emitterelektrode bildet, und eines polykristallinen Siliziumabschnitts 60b, der einen Kollektoranschluß bzw. -elektrode darstellt^weggeätzte Ein Beispiel eines Verfahrens zur Herstellung der polykristallinen Siliziumabschnitte 60a und 60b für die Bildung der Emitterelektrode und des Kollektoranschlusses besteht darin, daß die beständigen Muster bzw· Schablonen 6ia und 6ib maskiert werden und sodann das Siliziumplättchen in einer Ätzlösung mit der Zusammensetzung HF : HNO3 : H2O = 1 : 60 : 60 geätzt wird. Wahlweise können die Abschnitte 60a und 60b nach Plasmaätztechnik unter Verwendung von Freongas ausgebildet werden.
Die ätzbeständigen Muster bzw. Schablonen 6ia und 61b werden hierauf entfernt, und die Oberfläche des Siliziumplättchens wird gemäß Fig. 3B mit einem isolierenden Siliziumoxidfilm abgedeckt. Obgleich dieser Film 63 durch Erwärmen des Silizium-
709884/0895
plättchens in einer Wasserstoffatmosphäre auf hoher Temperatur (1O5O°C) hergestellt werden kann, läßt er sich auch durch chemisches Aufdampfen bzw. Ablagern oder dadurch formen, daß das Siliziumplättchen einem gasförmigen Gemisch aus Fluorwasserstoffsäure und salpetriger Säure ausgesetzt wird. Ein Oxidfilm, der zum Zeitpunkt der Ausbildung der noch zu beschreibenden Emitterschicht und der Kollektorkontaktschicht gebildet wird, kann als isolierender Oxidfilm 63 benutzt werden. Hierbei kann die Dicke dieses Oxidfilms in der Größenordnung von 0,2 - 0,3 um liegen«
Sodann wird das Arsen, mit dem die polykristalline Siliziumelektrode und der Kollektoranschluß dotiert sind, in die Basis» schicht 56 und den Kollektor-Diffusionskontaktbereich 55 eindiffundiert, um eine Emitterschicht 64 und eine Kontaktschicht 65 zu bilden, indem das Siliziumplättchen einer 7 min langen Wärmebehandlung bei einer Temperatur von 10000C unterworfen wird. Wenn die Tiefe des Emitterübergangs bzw. der Emittersperrschicht X. 0,1 um betragen soll, erfolgt die Diffusion gleichmäßig auch in Querrichtung, so daß die Breite der Emitterschicht 64 um 0,2 um größer wird als die Breite des Abschnitts 60a des polykristallinen Siliziumkörpers, der zur Bildung des Emitters benutzt wird und mit der Basisschicht 56 in Kontakt steht. Gleichzeitig wird im Kollektor-Diffusionskontaktbereich 55 die Kollektorkontaktschicht 65 ausgebildet, die um 0,2 um breiter ist als der Abschnitt 60b des polykristallinen Siliziumkörpers und welche den Kollektoranschluß bilden soll· Dieser Zustand ist in Fig. 3B dargestellt, in welcher nur die von den vorstehend beschriebenen Arbeitsgängen betroffenen Abschnitte veranschaulicht sind.
Sodann wird die gesamte Oberfläche des isolierenden Siliziumoxidfilms 63 des Siliziumplättchens im Zustand gemäß Flg. 3B mit einem als Grundfilm bzw. Grundierschicht für das Galvanisieren dienenden Metallfilm 67 überzogen. Diese Grundiermetall-
709884/0895
schicht 67 kann durch Aufdampfen von Metallen, wie Nickel, Molybdän, Platin und/oder Gold, in einer Dicke von etwa 0,1 um gebildet werden. Der entsprechende Zustand ist in Fig. 3C veranschaulicht.
Danach wird ein vergleichsweise dicker PhotoWiderstandsfilm 68 (positiver Typ) mit einer Dicke von etwa 1,5 jum auf die Abschnitte 60a und 60b aufgetragen, so daß er den isolierenden Siliziumoxidfilm 63 und die Grundiermetallschicht 67 auf der Oberfläche P des Abschnitts 60a des polykristallinen Siliziumkörpers zur Ausbildung der Emitterelektrode und die Oberfläche P1 des Abschnitts 60b des Siliziumkörpers zur Herstellung des Kollektoranschlusses gemäß Fig. 3D bedeckt. Dieser Photowiderstandsfilm 68 kann durch Auftragen der Masse AZ-135OH der Firma Shiplay Coe mittels einer herkömmlichen Filmformvorrichtung (üblicherweise als "Spinner" oder Schleudervorrichtung bezeichnet) auf die im folgenden beschriebene Weise geformt werden. Dabei wird nach der Anbringung des SiIi-. ziumplättchens an der Schleudervorrichtung ein flüssiges Photowiderstandsmaterial in einer Menge aufgetropft, die zum Benetzen der Oberfläche des Siliziumplättchens ausreicht. Sodann wird das Siliziumplättchen zur Entfernung des überschüssigen flüssigen Photowiderstandsmaterials in Drehung versetzt, so daß nur eine bestimmte Menge dieses Materials auf dem Siliziumplättchen zurückbleibt. Die Drehbewegung des Siliziumplättchens wird angehalten, bevor das Photowiderstandsmaterial getrocknet ist, d.h. während es noch fließfähig ist, worauf dieses flüssige Photowiderstandsmaterial getrocknet wird, während das Siliziumplättchen in einer waagerechten Lage gehalten wird· Die Beziehung zwischen der Schleudergeschwindigkeit bzw. -drehzahl und der Schichtdicke ist in "Proceedings of the 1970 Kodak Seminar on microminiaturization", S, 68, Fig, 25, herausgegebtn von Eastman Kodak Co., erläutert.
Hierauf wird auf die in Fig. 3B dargestellte Weise ohne Ver-
709884/0896
V"
wendung einer Photomaske die ganze Oberfläche des Siliziumplättchens im Zustand gemäß Fig, 3D von oben her mit Ultraviolettstrahlen gleichmäßiger Intensität bestrahlt. Das bestrahlte Siliziumplättchen wird hierauf entwickelt, um einen Abschnitt 68a der Photowiderstaidsschicht 68 abzutragen und einen Abschnitt RQ der Grundiermetallschicht 67 über der Oberseite P des polykristallinen Siliziumkörpers zur Herstellung der Emitterelektrode freizulegen« Der Abschnitt Rq der Grundiermetallschicht erstreckt sich folglich durch den verbleibenden Abschnitt 68b der Photowiderstandsschicht hindurch. Gleichzeitig wird auch ein Abschnitt RQ' der Grundiermetallschicht auf der Oberseite P* des Abschnitts 60b des polykristallinen Siliziums zur Ausbildung des Kollektoranschlusses freigelegt« Zur Abtragung des entsprechenden Abschnitts der Photowiderstandsschicht bis zu den Oberseiten P und P1 der Abschnitte 60a bzw. 60b des polykristallinen Siliziums durch Belichten der vergleichsweise dicken Photowiderstandsschicht 68 ist es erforderlich, die Belichtungsgröße bzwe -zeit und die Entwicklungsbedingungen zu steuern· Wenn die Dicke der Photowiderstandsschicht gleich 1,5 jum entspricht, wird die Belichtungszeit auf etwa 8OJ6 der üblichen Belichtungszeit begrenzt, und es wird eine Entwicklungstemperatur von unterhalb Raumtemperatur zur Gewährleistung besserer Ergebnisse angewandt. Bei Verwendung einer Quecksilberlampe von 2000 W wird diese in einem Abstand von etwa 40 cm vom Siliziumplättchen angeordnet, während eine für das PhotowiderstandsmaterM AZ-135OH geeignete Entwicklerflüssigkeit auf eine Konzentration von 1/3 des Normalwerts verdünnt und die Entwicklung 15-3Os lang bei einer Temperatur von 100C durchgeführt wird. Unter diesen Bedingungen ist es möglich, die Dicke der Photowiderstandsschicht unter entsprechender Steuerung des Ätzvorgangs auf etwa 1,5 jum zu verringern·
Sodann wird die über die verbleibende Photowiderstandsschicht 68b freiliegende Grundiermetallschicht im Zustand gemäß Fig.3E
709884/0896
mit einem Metallfilm beschichtet, indem an die Grundiermetallschicht 67 ein Galvanisierpotential angelegt wird» Durch dieses Galvanisieren werden Maskenmuster bzw. -schablonen 70 und 71 mit einer Breite R1 und R1 1 ausgebildet, die gemäß Fig, 3F größer ist als die Breite der Bodenflächen der polykristallinen Siliziumhalbleiterkörper 60a und 60b gemäß Fig. 3F„ Nachstehend ist ein Ausführungsbeispiel beschrieben, bei dem die Maskenmuster 7o und 71 aus Gold hergestellt sind:
Elektrolyt: Temperex 401 (eingetr. Warenzeichen der Firma Kabushiki Kaisha Nippon Electroplating Engineers)
Galvanisierbedingungen: Stromdichte θ mA/cm , 150 s»
Bei Durchführung des Galvanisierens unter den angegebenen Bedingungen vergrößert sich die Dicke des aufgalvanisierten Goldfilms, während sich gleichzeitig die Goldionen gleichförmig in Querrichtung ausbreiten, so daß die Breiten R1 und R1' der aufgalvanisierten Filme mit zunehmender Dicke größer werden. Wenn ein Goldfilm mit einer Dicke von 1 um auf-galvanisiert wird, erhält er eine Breite von 2 um, mit dem Ergebnis, daß die Kombination aus dem Maskenmuster 70 und dem darunterliegenden Abschnitt 60a des polykristallinen Siliziumkörpers zur Herstellung der Emitterelektrode eine Querschnittsform ähnlich einemNagelkopf erhält. Ebenso erhält auch die Kombination aus dem Maskenmuster 71 und dem darunterliegenden Abschnitt 60b des Siliziumkörpers zur Herstellung des Kollektoranschlusses die Form eines Nagelkopfes, Die Erscheinung dieser Querausbreitung von Maskenmus tem bzw. -schablonen ist in einem Artikel mit dem Titel "Metal Does not Deposit Uniformly with Respect to Thickness en All Surfaces" auf S, 59-63 des Electroplating Engineering Handbook, herausgegeben im Jahre 1955 von Book division Reinhold Publishing Corporation, beschriebene
709884/0896
Die gemäß Fig· 3F auf dem Siliziumplättchen zurückgebliebene Photowiderstandeschicht 68b wird hierauf voi^oben her gleichrnäBig mit Ultraviolettstrahlung bestrahlt. Nach dem Entwickeln werden die Abschnitte der PhotoWiderstandsschicht, mit Ausnahme der Abschnitte 68c - 68f unter den Maskenmustern, welche der Ultraviolettstrahlung nicht ausgesetzt worden sind, sowie die Grundlermetallschicht durch Ätzen abgetragen, so daß Metallfilme 67a und 67b zurückbleiben. Das Ätzen kann auch nach einem PlasmaMtzverfahren erfolgen. Im Anschluß daran wird Bor mit hoher Konzentration in die Basisschicht 56 eindiffundiert, um Basiskontakte 73 und 74 herzustellen. Das einverleibte Bor breitet sich ohne weiteres durch die isolierende Siliziumoxidschicht 63, nicht aber durch die Siliziumoxidschichten 57a - 57c hindurch aus, die durch Wärmebehandlung ausgebildet worden sind. Der entsprechende Zustand ist in Fig. 3G dargestellt.
Dieser Verfahrensschritt ist dadurch gekennzeichnet, daß der Basiskontakt, ein wesentliches Element des Transistors, schnell und genau unter Heranziehung der unter den Maskenmustern 70 und 71 liegenden nagelkopfartigen Abschnitte ausgerichtet werden kann· Bei der Herstellung der Emitterschicht 64 und der Basiskontakte 73 und 74 übersteigt dabei beispielsweise die Menge des Fremdatoms, die sich in Querrichtung durch die Basisschicht verlagert, nicht die Menge des Fremdatoms (X..), welche sich in Dickenrichtung ausbreitet· Im Fall von X, * 0,1 um ist die Summe der Dicken der Siliziumschicht und der Grundiermetallschicht daher gleich 0,3 um, während die Breite W des unter dem Maskenschema liegenden Abschnitts 0,4 um beträgt, so daß ohne Verwendung einer Photomaske ein kleiner Abstand V* von 0,6 um zwischen der Emitterschicht 64 und den Basiskontakten 73 und 74 durch Seibetausrichtung bzw. Selbsteinstellung gewährleistet werden kann.
709884/0896
Dies bedeutet, daß der Abstand W zwischen Emitterschicht und Basiskontakten konstant 1st, und zwar unabhängig davon, daß die Abmessungen der ätzmittelbeständigen Maskenmuster 61a und 61b, die durch üanefterduck einer üblichen Photomaske gebildet sind, auf einem einzigen Plättchen oder zwischen verschiedenen Plättchen variieren.
Nach der Ausbildung der Basiskontakte 73 und Ik auf die in Fig. 3G dargestellte Weise wird die darüberliegend· isolierende Siliziumoxidschicht 63 weggeätzt, indem das Siliziumplättchen in eine Fluorwasserstoff-Pufferlösung eingetaucht wird. Dabei werden die neben der Basisschicht 56 gelegenen und durch die sie bedeckenden Photowiderstandsschichten 68c -68f und die Maskenmuster 70 und 71 geschützten Bereiche der isolierenden Siliziumoxidschicht 63 nicht weggeätzt. Die anderen Abschnitte der Oxidschicht 63 werden Jedoch abgetragen. Wenn das Siliziumplättchen nach dem Ätzvorgang aus der genannten Pufferlösung herausgenommen wird, liegen somit die Oberflächen der Basiskontakte 73 und 74 frei.
Sodann werden die restlichen Photowiderstandsschichten 68c -68f, die Maskenmuster bzw. -schablonen 70 und 71 sowie die darunter liegenden Grundiermetallschichten 67a und 67b auf chemischem Wege abgetragen. Das Plättchen wird hierauf zur Bildung stabiler Basiskontakte 73 und 7k wärmebehändeIt.
Wenn die Basiskontakte nach einem Dampfphasen-Diffusionsverfahren unter Verwendung einer Bornitridplatte und nicht nach dem Ionenlmplantationsverfahren ausgebildet werden, wird der nicht mit den restlichen Photowiderstandsschichten 68c - 68f und den Maskenmustern 70 und 71 bedeckte Abschnitt der isolierenden Siliziumoxidschicht 63 nach einem geeigneten Verfahren, etwa chemisches Ätzen oder Sprühätzen, abgetragen, um einen Teil der Basisschicht 56 freizulegen. In dem freigelegten Abschnitt wird dann durch Dampfphasendiffusion ein
709884/0896
Fremdatom eindiffundiert· Beispielsweise ergibt eine 10 min lange Behandlung bei 9000C einen p++-Basiskontakt mit einer Dicke von 0,1 um und einer entsprechenden Breite in Querrichtung« Selbstverständlich sollte die Dampfphasendiffusionsbehandlung nach Abtragen der restlichen Photowiderstandsschichten 68c - 68f, der Maskenmuster 70 und 71 sowie der Grundiermetallschicht 67 durchgeführt werden»
Fig. 3H veranschaulicht das Siliziumplättchen unter diesen Bedingungen. Dabei sind die Abschnitte des Siliziumplättchens, mit Ausnahme der Basiskontakte 73 und 74, mit Siliziumoxidschichten 57a - 57c sowie isolierenden Siliziumoxidschichten 63a und 63bbedeckt.
Danach werden die Siliziumoxidschichten 63a und 63b über dem Abschnitt 60a des polykristallinen Siliziumkf^pers zur Bildung der Emitterelektrode und über dem Abschnitt 60b des Siliziumkörpers zur Bildung des Kollektoranschlusses abgetragen, indem beispielsweise ein später wegzuätzender Abschnitt durch einen Photowiderstandsfilm 76 hindurch freigelegt wird, der durch eine vergleichsweise dicke Photowiderstandsschicht gebildet ist, worauf die gesamte Fläche belichtet und dann der betreffende Abschnitt nach einem geeigneten Verfahren abgetragen wird. Dieser Zustand ist in Fig. 31 dargestellt.
Der Photowiderstandsfilm 76 gemäß Fig. 31 wird sodann weggeätzt. Nach dem Waschen der Oberfläche mit einer verdünnten Fluorwasserstoffsäurelösung wird eine Verdrahtungs-Metallschicht 77 auf die gesamte Oberfläche des Siliziumplättchens aufgebracht. Die Metallschicht bzw. der Metallfilm 77 wird unmittelbar auf den Basiskontakten 73 und Ik sowie auf den Oberseiten und den Seitenflächen der polykristallinen Siliziumkörper 60a und 60b ausgebildet, in den anderen Bereichen wird der Metallfilm 77 auf die Oxidschichten 57a - 57c, 63a und 63b aufgebracht.
709884/0896
Die Art des Verdrahtung-Metallfilms 77 ist keiner Beschränkung unterworfen. Für diesen Zweck kann ein Film bzw. eine Schicht aus einem einzigen Metall oder auoh eine Verbundmetall bzw. eine Metallegierung verwendet werden, solange sich diese Schicht elektrisch aufgalvanisieren läßt. Beim beschriebenen Ausführungsbeispiel wurde Nickel infeiner Dicke von 0,1 um durch Aufdampfen aufgetragen.
Hierauf wird das Siliziumplättchen wärmebehandelt, um ohmsehe Verbindungen zu den Oberseiten P und P1 der Abschnitte 60a bzw. 60b der polykristallinen Siliziumkörper herzustellen. Auf der Oberfläche des Siliziumplättchens wird nach dem in Verbindung mit Fig. 3D beschriebenen Verfahren eine verhältnismäßig dicke PhotoWiderstandsschicht ausgebildet. Durch Totalbelichtung und entsprechende Entwicklung werden die über den Siliziumkörpern 60a und 60b liegenden Abschnitte der Ve rdrahturrame tails chi cht 77 durch die Photowiderstandsschicht 78 hindurch freigelegt, wobei nach einem ähnlichen Galvanisierschritt, wie er für die Herstellung der Maskenmuster 70 und 70' gemäß Fig. 3F angewandt wurde, eine Emitterelektrode und eine Kollektorelektrode 81 geformt werden. Der entsprechende Zustand ist in Fig. 3J dargestellt. Ebenso wie die Maskenmuster 70 und 71 gemäß Fig. 3F besitzen dabei die Elektroden 80 und 81 in Verbindung mit den betreffenden Siliziumkörpern 60a bzw. 60b eine nagelkopfartige Gestalt.
Weiterhin wird die Oberfläche des Siliziumplättchens im Zustand gemäß Fig. 3J einer gleichmäßigen Belichtung und Entwicklung unterworfen, um die verbliebenen Photowiderstandsschichten 78a - 78d unter der Emitterelektrode 80 bzw. der Kollektorelektrode SL zu erhalten. Danach wird ein Galvanisierpotential an die Verdrahtungsmetallschicht 77 angelegt, um auf diese und auf die Elektroden 80 und 81, mit Ausnahme der durch die verbliebenen Photowiderstandsschichten 78a - 78d geschützten Abschnitte, Metall aufzugalvanisieren und dadurch
70988W0895
einen metallenen Emitter-Leiterzugfilm 63» einen metallenen Kollektor-Leiterzugfilm 64, metallene Basis-Leiterzugfilme und 86 sowie innere metallene Verdrahtungsleiterzugfilme 87 auf der Emitterelektrode 80, der Kollektorelektrode 81 bzw« der Verdrahtungsmetallschicht 77 unter denselben Bedingungen herzustellen, wie sie in Verbindung mit Fig. 3F anhand der Ausbildung der Maskenmuster bzw. -schablonen beschrieben worden sind. Die Dicke der Photowiderstandsschichten 76a und 78b unter der nagelkopffönnigen Emitterelektrode 80 ist für die Bestimmung der Relativposition zwischen der Emitterschicht 64 und den Basiskontakten 73 und 74, die in Verbindung mit Fig· 3G beschrieben worden sind, unwesentlich. Mit anderen Worten: Der Zweck der verbliebenen Photowiderstandsschichten 78a und 78b besteht in der Verhinderung eines elektrischen Kontakts zwischen/Emitterleiterzug 83 auf der Emitterelektrode 80, dem Kollektorleiterzug 84 sowie den Basisleiterzügen 85 und 86 und zur Verhinderung einer Berührung des Kollektorleiterzugs 84 mit den Basisleiterzügen 85 und 86 sowie dem Innenverdrahtung-Leiterzug 87ο Folglich werden die auf dem polykristallinen Siliziumkörper 60a und 60b ausgebildeten Elektroden aus Metall hergestellt, so daß sie eine große Stromleistung besitzen und hierdurch die Eigenschaften des Transistors verbessern. Gewünschtenfalls können diese Metallschichten bzw. -filme durch Aufdämpfung anstatt des Galvanisierene hergestellt werden·
Die auf dem Siliziumplättchen verbliebenen Photowiderstandsschichten 78a - 78d werden sodann in dem Zustand gemäß Fig.3K abgetragen, worauf die freigelegte Verdrahtungsmetallschicht 77 mit Hilfe des von der Firma Indust Riehen Laboratory Corporation vertriebenen Widerstandsstreifens (Resist Strip) J-100 oder mit Hilfe von Chlorwasserstoffsäure entfernt wird, ua die Schicht 77 in Abschnitte 77a - 77c zu unterteilen· Hierdurch werden der Kollektorleiterzug 84, der Basisleiterzug
709884/0896
und der innere Verdrahtungsleiterzug 87, die über die Metallschicht 77 bisher miteinander in Verbindung standen, voneinander getrennt. Der entsprechende Zustand ist in Fig. 3L dargestellt. Ein aus AZ-135OH bestehender Photowiderstandsfilm 89 solcher Dicke, daß er den Emitterleiterzug 83 und den Kollektorleiterzug 84 zu bedecken vermag, wird ausgebildet, worauf trennende bzw. getrennte Photomasken 90a und 90b auf die Photowiderstandsmaske 89 aufgelegt werden und die gesamte Anordnung auf die durch die Pfeile in Fig. 3M angedeutete Weise belichtet wird, um sodann die Abschnitte Sa und Sb der Photowiderstandsschicht durch Entwicklung abzutragen« Danach werden die freiliegenden Basisleiterzüge 85 und 86 sowie die darunter liegenden Verdrahtungsmetallschichten 77a und 77c entfernt, mit dem Ergebnis, daß der Basisleiterzug 86 in zwei Abschnitte 86a und 86b unterteilt wird, von denen letzterer als Kollektorleiterzug dient. Erforderlichenfalls werden auch die Verdrahtungsmetallschicht um den Kollektorleiterzug herum sowie die beiden Schichten des inneren Verdrahtung-Leiterzugs, die für die Ausbildung eines Transistors nicht erforderlich sind, ebenfalls entfernt. Der entsprechende Zustand ist in Fig. 3M veranschaulicht. Das Aufbringen der vergleichsweise dicken Photowiderstandsschicht, die Belichtung und die Entwicklung dieser Schicht können auf die vorher beschriebene Weise erfolgen. Die lagenmäßige Ausrichtung des Siliziumplättchens und der Photomaske zum Belichten bzw· Freilegen unnötiger Flächen der Leiterzug-Metailschicht braucht dabei nicht genau zu sein· Die beiden Metallschichten können an den unnötigen Stellen mit Hilfe von Königswasser bei einer Temperatur von 40°C entfernt werden·
In dem Zustand gemäß Fig. 3M werden sodann die dicken Photo-Widerstandsschichten bzw« -filme 89a und 89b auf der Oberfläche des Siliziumplättchens zur Fertigstellung des erfindungsgemäßen Transistors entfernt. Fig. 3N ist eine perspektivische
709884/0896
Teilschnittdarstellung des fertiggestellten Transistors. Da hierbei die Emitterelektrode 80 mit dem metallenen Emitterleiterzug 83 bedeckt ist, ist die Gesamtdicke der Konstruktion größer als bei den bisherigen Vorrichtungen dieser Art. Da auch die Kollektorelektrode 81 mit dem betreffenden Leiterzug 84 bedeckt ist, ist ihre Dicke ebenfalls größer als bei den bisherigen Vorrichtungen dieser Art. Das Element 86a wird als Basiselektrode und das Element 91 als innerer Verdrahtungs-Leiterzug" benutzt.
In den Fig. 4A - 4D sind die aufeinanderfolgenden Arbeitsgänge bei einer abgewandelten Ausführungsform des erfindungsgemäßen Verfahrens dargestellt. Bei dieser Abwandlung werden bis zum Arbeitsgang gemäß Fig. 3B die gleichen Verfahrensschritte angewandt. Nach Abschluß des Arbeitsgangs gemäß Fig. 3B wird die Oberfläche des Siliziumplättchens mit einem dicken PhotoWiderstandsfilm 100 aus AZ-135OH unter Verwendung der vorher beschriebenen Schleudervorrichtung bedeckt. Hierauf wird auf die vorher in Verbindung mit Fig. 3D beschriebene Weise die Oberfläche des Siliziumplättchens gleichmäßig mit Ultraviolettstrahlung bestrahlt, wonach der Photowiderstandsfilm 100 entwickelt wird, um einen Teil desselben abzutragen« Im Anschluß hieran liegen die Oberflächen der polykristallinen Siliziumkörper 60a und 60b zur Bildung der Emitterelektrode bzw. des Kollektoranschlusses durch den verbliebenen Abschnitt 100a des PhotoWiderstandsfilms 100 nach außen hin frei. Die über den Siliziumkörpern 60a und 60b befindlichen Abschnitte des isolierenden Siliziumoxidfilms werden anschließend durch Ätzen abgetragen. Der entsprechende Zustand ist in Fig. 4A veranschaulicht.
Nach dem Abtragen des Photowiderstandsfilms 100a wird ein aus Nickel oder Molybdän bestehender Grundiermetallfilm bzw. -schicht 101 für das Galvanisieren nach einem Vakuumaufdampfverfahren auf der gesamten Oberfläche des Siliziumplättchens
709884/0896
mit einer Dicke von z.B. etwa 0,1 um hergestellt. Der entsprechende Zustand ist in Fig. AB dargestellt.
Daraufhin werden nach den Verfahrensschritten gemäß Fig. 3F und 3G Maskenmuster bzw. -schablonen 105 und 106 auf den polykristallinen Siliziumkörpem 60a und 60b angeordnet. Insbesondere wird dabei die Gesamtoberfläche des Siliziumplättchens wiederum mit einem Photo widerstandsfilm überzogen, und die Oberseiten der polykristallinen Siliziumkörper 60a und 60b werden freigelegt. Die Maskenmuster 105 und 106 werden dann durch Galvanisieren auf den freiliegenden Oberseiten ausgebildet. Unter Benutzung der Maskenmuster 105 und 106 als Belichtungsmasken wird dann die gesamte Oberfläche des SiIiziumplättchens mit Ultraviolettstrahlung bestrahlte Durch Entwickeln und Ätzen wird dann der aufgalvanisierte Metallfilra 101 abgetragen, außer an den Stellen 101a und 101b, die unter den Abschnitten 107a bis 107d des Photowiderstandsfilms und den Maskenmustern 105 und 106 liegen. Fig. AC veranschaulicht den dabei erreichten Zustand.
Sodann werden nach denselben Arbeitsschritten, wie in Verbindung mit Fig. 3G beschrieben, Basiskontakte 108 und 109 ausgebildet. Dabei wird Bor in das Siliziumplättchen gemäß Fig. AC unter Anwendung einer Energie implantiert, welche das Bor sich durch die isolierende Siliziumoxidschicht 63, nicht aber durch die Siliziumschicht 57a hindurch ausbreiten läßt, die durch Wärmebehandlung gebildet worden ist; auf diese Weise werden die Basiskontakte 108 und 109 hergestellt. Sodann werden die Abschnitte 107a - 107d sowie die Abschnitte 101a und 101b der unter den Maskenmustern 105 und 106 liegenden Grundiermetallschichten abgetragen ,und der überfLüssige Teil der isolierenden Siliziumoxidschicht 63 wird entfernt. Durch beispielsweise Aufdampfen werden dann Verdrahtungsmetallfilme bzw. -schichten 110a - 11Oe gebildet. Dieser Zustand ist in Fig. AD dargestellt, woraus ersichtlich ist, daß hierbei
709884/0896
dieselbe Konstruktion wie in Fig. 3L erhalten werden kann. Obgleich eine Ausbildung des Basiskontakts durch Diffusion wahlfrei ist, erfordert die Ionenimplantation eine Behandlung bei hoher Temperatur, so daß es vorteilhaft ist, ein Metall wie Molybdän zu verwenden, das bei der Hochtemperaturbehandlung nicht tief in die polykristallinen Siliziumkörper 60a und 60b hineindiffundiert, wenn die Galvanisier-Grundiermetallachichten 101a und 101b sowie die metallenen Maskenmusterschichten 105 und 106 hergestellt werden. Wenn eine Basiskontakt-Diffusion nicht notwendig ist, kann für die Metallschichten 101a, 101b, 105 und 106 ein beliebiges Metall verwendet werden. Der anschließende Verfahrensschritt entspricht demjenigen gemäß Fig. 3M, so daß schließlich ein Transistor der Art gemäß Fig. 3N erhalten wird.
Ein Vergleich zwischen den AusfUhrungsformen gemäß Fig. 3 und Fig. 4 zeigt deutlich, daß letztere eine kleinere Zahl von Arbeitsgängen benötigt. Dies trifft insbesondere dann zu, wenn eine Basiskontakt-Diffusion nicht erforderlich ist.
Da bei der AusfUhrungsform gemäß Fig. 3 der Zweck des Verfahrensschritts von Fig. 3M in der Beseitigung von Metall an den Stellen besteht, an denen kein Metall nötig ist, kann dieser Verfahrensschritt auch in einer anderen Stufe nach einem an sich bekannten Verfahren durchgeführt werden. Beispielsweise ist es beim Abtragen des Photowiderstandsmaterials in der Stufe gemäß Fig. 31 möglich, die Grundiermetallschicht 26 aufzudampfen und dabei eine dünne Photowiderstandsschicht in einem Bereich zu erhalten, in welchem der Metallfilm in einer späteren Stufe abgetragen werden soll, dann über den Verfahreneschritt gemäß Fig. 31 auf denjenigen gemäß Fig.3K überzugehen und schließlich den unnötigen Teil der Metallschicht 86 und der Verdrahtung^Grundiermetallschicht 77c zusammen mit der Photowiderstandsschicht zu entfernen, indem das Silizlumplättchen ir^eine Flüssigkeit eingetaucht wird,
709884/0896
durch welche das Photowiderstandsmaterial aufgelöst wird.
Die Fig. 5A und 5B veranschaulichen eine weitere Ausführungsform der Erfindung, bei welcher die Maskenmuster bzw. -schablonen durch elektrodenloses Galvanisieren gebildet werden.
Nach Durchführung der Verfahrensschritte bis zu demjenigen nach Fig. 4A werden Metallfilme bzw. -schichten auf die polykristallinen Siliziumkörper 60a und 60b aufgetragen, um auf diesen Siliziumkörpern gemäß Fig. 5A Maskenmuster-Metallschichten 120a und 120b auszubilden» Hierauf wird die gesamte Oberfläche des Siliziumplättchens unter Heranziehung dieser Maskenmuster-Metallschichten als Maske mit Ultraviolettstrahlung bestrahlt, worauf das Plättchen entwickelt wird. Das Plättchen wird hierauf chemisch geätzt, um die isolierende Siliziumoxidschicht mit Ausnahme des Bereichs abzutragen, der von den Abschnitten 100b - 10Oe der Photowiderstandsschicht unter den Maskenmusterschichten 120a und 120b bedeckt ist. Der betreffende Zustand ist in Fig. 5B dargestellt.
Hieran schließt sich derselbe Verfahrensschritt an, wie er in Verbindung mit Fig„ hB beschrieben worden ist.
Wenn ein Basiskontakt mit hoher Fremdatomkonzentration nach einem Borionenimplantationsverfahren hergestellt werden soll, wird die Implantationsenergie auf einen niedrigen Pegel eingestellt, damit sich die Borionen nicht durch die Oxidschicht hindurch ausbreiten, sondern unmittelbar bis zu einer vorbestimmten Tiefe von z.B. 0,05 joaa in den Basisbereich implantiert werden. Wenn das elektrodenlose Galvanisieren auf den Oberseiten der polykristallinen Siliziumkörper 60a und 60b wirkungsvoll bzw. wirtschaftlich durchgeführt werden soll, werden die ätzmittelbeständigen Muster 61a und 61b nach dem Züchten der polykristallinen Siliziumkörper gemäß Fig. 3A
709884/0896
ausgebildet, worauf dünne Metallfilme darauf aufgedampft werden. Bei dieser Arbeitsweise wird der elektrodenlos galvanisierte Film auf den dünnen Metallfilm bzw. die dünne Metallschicht aufgebracht, wodurch der Galvanisierwirkungsgrad verbessert werden kann. Wenn die Maskenmuster-Metallfilme bzw. -schichten nach dem beschriebenen elektrodenlosen Galvanisieren hergestellt werden, kann die Zahl der Arbeitsschritte im Vergleich zu denen gemäß Fig. 3A bis 3M sowie im Vergleich zu den Verfahrensschritten gemäß Fig. AA bis 4D wesentlich verringert werden. Als Lösung für das elektrodenlose Galvanisieren kann die von der Firma Engechard Co, vertriebene Lösung ATOMEX (eingetr. Warenzeichen) benutzt werden.
Obgleich gemäß der vorstehenden Beschreibung als Isolierfilm ein Siliziumoxidfilm benutzt wurde, kann dieser durch einen beliebigen anderen Isolierfilm, z.B. einen Siliziumnitridfilm, ersetzt werden.
Obgleich außerdem die Maskenmuster-Metallfilme bzw. -schichten 70, 81, 105, 106, 120a und 120b in Gegenwart einer Photowiderstandsschicht (z.B. 68b gemäß Fig. 3F) hergestellt wurden, ist das Vorhandensein dieser Photowiderstandsschicht für die Ausbildung der Maskenmuster-Metallfilme bzw. -schichten nicht wesentlich. Wenn jedoch diese Metallschichten in Abwesenheit der Photowiderstandsschicht geformt werden, liegen die über den polykristallinen Siliziumkörper hinausragenden Abschnitte der Metallschichten nicht waagerecht, vielmehr sind sie etwas nach unten gezogen. Da es jedoch nur erforderlich ist, daß die Maskenmuster-Metallschicht vom unteren Ende des polykristallinen Siliziumkörpers seitlich abgeht und daß die Metallschicht die auf dem Halbleitersubstrat ausgebildete Basiselektrode nicht berührt, kann die Photowiderstandsschicht bei der Herstellung der Maskenmuster-Metallschicht gewünschtenfalls vorgesehen werden.
709884/0895
Auf diese Welse kann ein Transistor ähnlich dem nach den Arbeltsgängen gemäß Fig. 3A bis 3N gebildeten Transistor hergestellt werden, ohne daß eine Photowiderstandsschicht, beispielsweise die Schicht 68b gemäß Fig, 3F, verwendet wird. Genauer gesagt, wird dabei eine polykristalline Silizium-Halbleiterschicht 60 gemäß Fig. 3A hergestellt, worauf eine Metallschicht auf den polykristallinen SiliziumkörpemöOa und 60b hergestellt wird, die gemäß Fig. 3A unter Verwendung der ätzmittelbeständigen Schablonen oder Muster 61a und 61b gebildet worden sind. Da die Oberseiten der polykristallinen Siliziumkörper zu diesem Zeitpunkt mit den Metallfileen oder -schichten bedeckt sind, wird kein Oxidfilm hergestellt, vielmehr wird die Oberfläche der Metallschichten auf diesen Siliziumkörpern zur Entfernung des oxidierten Bereichs geätzt. Da zu diesem Zeitpunkt die anderen Abschnitte mit dem durch Wärmebehandlung hergestellten Oxidfilm bedeckt sind, werden sie durch das Ätzmittel für die Metallfilme bzw. -schichten nicht erodierte Darauf-hin wird auf der Metallschicht durch elektrodenloses Galvanisieren ein Maskenmuster-Metallfilm ausgebildet, und ein Fremdatom wird nach dem Ionenimplantationsverfahren in den Basiskontakt eindiffundiert« Wenn die Dicke des Siliziumoxidfilms 57 größer ist als diejenige des Siliziumoxidfilms 63, kann die Implantationsenergie so gesteuert oder geregelt werden, daß in dem Bereich, in welchem der Oxidfilm 57 vorhanden ist, keine Fremdatomionen in das Halbleitersubstrat implantiert werden, sondern diese Ionen lediglich die Oberfläche des Oxidfilms 57 erreichen. Nach diesem Ionenimplantationsverfahren ist es möglich, die Fremdatomionen in den Bereich des Halbleitersubstrats einzudiffundieren, welcher unter dem Maskenmuster-Metallfilm liegt und wo der durch Wärmebehandlung ausgebildete Siliziumoxidfilm 57 nicht vorhanden ist. Ein Vergleich zwischen dnem mit Ionen dotierten Oxidfilm und einem nicht mit Fremdatomionen dotierten Oxidfilm zeigt, daß bei ersterem die Ätzgeschwindigkeit um ein Mehrfaches größer ist. Unter Ausnutzung dieser Eigenart
709884/0895
wird es möglich, den isolierenden Siliziumoxidfilm 63 selektiv außer an den Stellen wegzuätzen, die unter dem Maskenmuster-Metallfilm liegen. Folglich kann ein Transistor mit der Konstruktion gemäß Fig. 3N durch Aufdampfen der Basiselektrode und durch Anwendung des VerfahrensSchritts gemäß Fig. 3M erhalten werden.
Im folgenden ist ein Verfahren zur Ausbildung von Widerständen und inneren Verdrahtungen bzw. Leiterzügen bei Anwendung der Erfindung auf die Herstellung eines integrierten LS-Schaltkreises mit hoher Integrationsdichte beschrieben. Fig. 6a zeigt den ersten Arbeitsgang beim Verfahren zur Herstellung der Widerstände und der inneren Verdrahtungen bzw« Leiterzüge, wobei ein Siliziumplättchen mit 200, ein durch Wärmebehandlung auf dem Plättchen 200 ausgebildeter Siliziumoxidfilm mit 201, eine auf diesem Film 201 ausgebildete polykristalline Siliziumschicht mit 202 und ein ätzmittelbeständiges Muster bzw. Schablone mit 203 bezeichnet sind. Material und Konstruktion dieser Elemente entsprechen dem vorher beschriebenen Transistor«
Das Siliziumplättchen gemäß Fig. 6A wird den Arbeitsgängen gemäß den Fig. 3B bis 3G unterworfen, um eine Konstruktion gemäß Fig. 6b zu erhalten. Zur Herstellung eines Widerstands, wobei die polykristalline Siliziumschicht 202 mit dem Siliziumoxidfilm 201 auf dem Siliziumplättchen 200 in Kontakt steht, wird ein polykristalliner Siliziumkörper 202a mit Kegelstumpfform gebildet,avf dessen Oberfläche sodann ein Isolierender Siliziumoxidfilm 205, eine Galvanisier-Grundiermetallschicht 206 und eine Maskenmuster-Metallschicht 207 geformt werden« Die Abschnitte 208a und 208b der Metallschicht 206 unter der Maskenmuster-Metallschicht 207, die nicht durch ein Photowiderstandsmaterial geschützt sind, werden dann durch Ätzen abgetragen·
709884/0895
-3Θ--
Die Konstruktion gemäß Fig, 6C wird dadurch erhalten, daß das Plättchen gemäß Fig. 6B den Arbeitsgängen nach Figo 3H bis 3L unterworfen wird. Kurz gesagt, werden die unter der Maskenmuster-Metallschicht 207 liegenden und nicht durch den Photowiderstandsfilm geschützten Bereiche des Siliziumoxidfilms 205 durch Ätzen abgetragen· Hierauf werden die Maskenmuster-Metallschicht 207, der PhotoWiderstandsfilm und die unter der Metallschicht 207 liegende Galvanisier-Grundiermetallschicht 206 abgetragen bzw. entfernt, und der Siliziumoxidfilm auf der Oberseite Q des polykristallinen, kegelstumpfförmigen Siliziumkörpers 202a wird ebenfalls abgetragen, so daß die Abschnitte 205a und 205b des Siliziumoxidfilms an den Seitenflächenlder Kegelstumpfform stehen bleiben· Danach wird eine nicht dargestellte Verdrahtung-Metallschicht 210 auf der gesamten Oberfläche des Siliziumplättchens ausgebildet, und ein vergleichsweise dicker Photowiderstandsfilm 211 wird in der Weise aufgetragen, daß die Oberseite Q des polykristallinen Siliziumkörpers 202a frei bleibt. Danach wird auf die freibleibende Oberseite Q eine Widerstandselektrode 212 unter Benutzung der Verdrahtungsschicht aufgalvanisiert, und innere Verdrahtung-Metallschichten 213a und 213b werden unter Benutzung der Elektrode 212 als Maske aufgedampft. Gleichzeitig wird auch eine Widerstandsmetallschicht 213c auf der Elektrode 212 gebildet.
Danach werden die inneren Verdrahtung-Metallschichten 213a und 213b sowie die nicht mit der Widerstandsmetallschicht 213c bedeckten inneren Verdrahtung-Metallschichten 210a und 210b abgetragen, und die betreffenden Abschnitte werden mit einer dicken Photowiderstandsschicht bedeckt. Eine Fläche des Photowiderstandsfilms mit einer Breite L1 und einer Länge L2 auf dem Widerstandsmetall wird belichtet und dann entwickelt, so daß die Widerstandsmetallschicht 213c in diesem Bereich freigelegt wird. Sodann werden die Widerstandsmetallschicht 213c in diesem Bereich, die Widerstandselektrode 212 und die Ver-
709884/0895
drahtung-Metallschicht 210 weggeätzt, um die Oberseite Q1 des kegelstumpfförmigen polykristallinen Siliziumkörpers 202a gemäß Fig. 6D freizulegen (der verbleibende Teil des Photowiderstandsfilms ist dabei nicht gezeigt). Der Siliziumkörper 202a dient als Widerstand, dessen Anschlüsse bzw. Klemmen durch die Widerstandsmetallschichten 213c gebildet werden.
Weiterhin werden die Abschnitte 213a und 213b als innere Leiterzüge benutzt, wenn das Plättchen als integrierter Schaltkreis verwendet wird.
Vorstehend sind die Arbeitsgänge bzw. Verfahrensschritte bei der Herstellung eines Transistors mit inneren Leiterzügen anhand der Fig. 3A bis 3N, Fig. 4A bis 4D und Fig. 5A bis 5B beschrieben, während die Arbeitsgänge bei der Herstellung eines Widerstands mit inneren Leiterzügen in Verbindung mit Fig. 6A bis 6D erläutert sind. Zur Herstellung eines integrierten Schaltkreises mit einem Widerstand und inneren Leiterzügen auf demselben Plättchen werden der Widerstand und die inneren Leiterzüge nach den Verfahrensschritten gemäß Fig. 6C und der Transistor nach den Verfahrensschritten gemäß Fig. 3M und 3N hergestellt. Ein integrierter Schaltkreis wird dann dadurch vervollständigt, daß auf dem Siliziumplättchen ein Isolierfilm mit einer Dicke von etwa 1 um vorgesehen wird, durch den Isolierfilm hindurch die nötigen Öffnungen ausgebildet werden, die für die Anschlüsse zur Bildung der gewünschten Schaltung erforderlich sind, und Verdrahtungen bzw. Leiterzüge mittels eines Metallfilms hergestellt werden.
Obgleich nicht näher erläutert, ist es offensichtlich, daß ein Transistor, ein Widerstand und innere Leiterzüge auch
en °
nach den Verfahrensschritt/gemäß Fig. 4A bis 4D und Fig. 5A und 5B hergestellt werden können.
709884/0895
273218A
Fig. 7 veranschaulicht in Schnittansicht die Anwendung der Erfindung auf einen η-Kanal-MOS-Transistor. Der MOS-Transistor umfaßt ein p-Typ-Siliziumplättchen 250 mit einem spezifischen Widerstand von 0,5-1 Ohm/cm, einen durch Erwärmen ausgebildeten Siliziumoxidfilm 251, einen polykristallinen Gate-Siliziumkörper 252, eine Gate-Elektrode 254, eine Source-Elektrode 255t eine Drain-Elektrode 256, eine p-Fremdatom- diffusionsschicht 258, die ein p-Fremdatom, z.B. Bor, in
17 x\ niedriger Dichte bzw. Konzentration enthält (1 χ 10 cm-'), einen Gate-Siliziumoxidfilm 259 mit einer Dicke von etwa 0,1 um auf der Diffusionsschicht 258 sowie Source- und Drain-Elektroden 260 und 261, die durch Wärmediffusion oder Dotierung des p-Siliziumplättchens 250 mit einem n-Fremdatom, wie Arsen oder Phosphor, hergestellt worden sind. Ein derartiger MOS-Transistor kann ohne weiteres nach den Verfahrens schritten gemäß den Figo 3A bis 3M hergestellt werden, wobei die jeweiligen Elektroden durch Mikrospalte gegeneinander isoliert sind, die durch Selbstausrichtung gebildet worden sind.
Die vorstehend beschriebene AusfUhrungsform bezieht sich auf die Herstellung einer integrierten Schaltung mit einem npn-Transistor bzw. einem MOS-Transistor. Ersichtlicherweise ist die Erfindung auch auf pnp-Transistoren sowie auf verschiedene Dioden anwendbar« Außerdem ist das Halbleitermaterial nicht auf Silizium beschränkt, vielmehr können auch Germanium und Zwischenmetallverbindungen, ζ .B, Antimon-Arsenid und Gallium-Arsenid und dgl. verwendet werden.
Das erfindungsgemäße Verfahren zur Herstellung einer Halbleitervorrichtung mit einer stufenförmigen oder nagelkopfförmlgen Elektrode kennzeichnet sich durch verbessertes Ausbringen. Genauer gesagt, ist bei den bisherigen Halbleitervorrichtungen die Querschnittsform des polykristallinen Siliziumkörpers auf eine umgekehrte Kegelstumpfform beschränkt, während die Querschnittsform des polykristallinen Siliziumkörpers bei der Er-
709884/0895
273218A
findung gemäß den Fig· 8A, 8B und 8C unregelmäßig ist. Bei dieser unregelmäßigen Konfiguration reicht es aus, wenn die Basis oder Grundfläche des polykristallinen Siliziumkörpers mit einer Toleranz S* innerhalb der lotrechten Projektion SQ des Maskenmusters A auf dem Substrat bzw. dem Siliziumplättchen liegt. Diese Ausbildung ist wesentlich vorteilhafter als die bisherige stufenförmige Elektrodenkonstruktion, bei welcher der polykristalline Siliziumkörper so bearbeitet wird, daß er eine umgekehrte Kegelstumpfform erhält, indem die Ätzgeschwindigkeit durch Einstellung der in diesem Siliziumkörper enthaltenen Fremdatommenge und der Diffusion des Fremdatoms durch Wärmebehandlung variiert wird.
Nach den vorstehend beschriebenen Verfahrensschritten kann ein npn-Transistor zur Verwendung bei ultrahohen Frequenzen, aber auch ein integrierter Schaltkreis mit einem solchen Transistor hergestellt werden. Beim Entwurf des Schemas eines für ultrahohe Frequenzen geeigneten, erfindungsgemäßen Transistors umter Festlegung der Mindestabmessung auf 2 um verringert sich der äußere Basiswiderstand auf 1/A des Widerstands bei einem Transistor der herkömmlichen Planarkonstruktion, während die Kapazität des Kollektor-Basls-Ubergangs unmittelbar unter der äußeren Basis auf die Hälfte des Werts bei einer bisherigen Konstruktion abnimmt, was auf eine beträchtliche Verbesserung bezüglich des Hochfrequenzgangs hinweist· Während die maximale Schwingungsfrequenz der bisherigen Konstruktion 7,3 GrHz beträgt, erhöht sie sich beim erfindungsgemäßen Transistor mit derselben Emitterfläche auf 13,3 GHz.
Wie vorstehend beschrieben, ist es erfindungsgemäß möglich, die für den Betrjeb eines bisher üblichen Transistors nicht nötigen Bereiche zu beseitigen und (dadurch) die Hochfrequenz-Kennlinie bzw« den Hochfrequenzgang zu verbessern.
709884/0895
273218A
Weiterhin kann mit dem erfindungsgemäßen Verfahren das für die Bildung der Elektroden benutzte Photomaskenmuster bzw. -schema vereinfacht und das Photomaskenmuster zur Bildung des Basiskontaktfensters weggelassen werden. Diese Arbeitsgänge, die bei der bisherigen Konstruktion eine äußerst genaue Ausrichtung bzw. Positionierung erforderten, werden folglich erfindungsgemäß vereinfacht, wodurch die Herstellung erleichtert wird β
Mit dem erfindungsgemäßen Verfahren ist es außerdem ohne weiteres möglich, Elektroden herzustellen, die eine große Stromkapazität oder -leistung besitzen und die in hoher Dichte angeordnet sind. Die Dicke der Metallfilme oder -schichten für die Herstellung der Emitter- und Kollektorelektroden, der Widerstände und der Elektrodenverdrahtungen kann im Vergleich zu der bisherigen Konstruktion beim Doppelten oder mehr liegen.
Zusätzlich kennzeichnet sich die Erfindung dadurch, daß die Abweichungen bzw. Unterschiede in den Eigenschaften der nach dem erfindungsgemäßen Verfahren hergestellten Halbleitervorrichtungen sehr gering sind« Selbst wenn gewisse Abstandsoder Dimensionsfehler in dem beim ersten Arbeitsgang auf der Photomaeke ausgebildeten Vorrichtungsschema vorhanden sind, ist der relative Abstand zwischen Emitter- und Basiskontakten, der einen Einfluß auf die Eigenschaften der hergestellten Halbleitervorrichtung hat, festgelegt bzw. bestimmt, wobei er sich nicht in Abhängigkeit von der Querschnittsform des polykristallinen Siliziumkörpers ändern kann, wie dies bei der bisherigen Konstruktion der Fall ist, so daß schließlich erfindungsgemäß Halbleitervorrichtungen mit identischen Eigenschaften in hoher Ausbeute hergestellt werden können·
709884/0895

Claims (1)

  1. Patentansprüche
    ί 1JHalbleitervorrichtung mit einem Halbleitersubstrat, einem von einem Teil seiner Fläche nach oben ragenden polykristallinen Silizium-Halbleiterkörper und einer aui" dessen Oberseite angeordneten Metallelektrode, dadurch gekennzeichnet, daß der polykristalline Silizium-Halbleiterkörper eine praktisch gleichmäßige Fremdatomkonzentration besitzt und daß sich die Metallelektrode seitlich bzw. in
    Querrichtung über die Umfangsfläche der Oberseite dieses Halbleiterkörpers hinaus erstreckt.
    2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sie einen Isolierfilm aufweist, der die Seitenflächen
    des polykristallinen Siliziumkörpers bedeckt und von
    seiner Grundfläche seitlich bzw. in Querrichtung abgeht.
    3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß mehrere Diffusionsbereiche vorgesehen sind, die zusammen mit der Metallelektrode einen Transistor bilden.
    4. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß eine von der ersten Metallelektrode auf Abstand angeordnete,
    709884/0895
    zusätzliche Metallelektrode vorgesehen ist und daß der zwischen den beiden Metallelektroden gelegene Abschnitt des polykristallinen Siliziumkörpers einen Widerstand darstellt.
    5. Vorrichtung nach Anspruch 3» dadurch gekennzeichnet, daß der Transistor ein MOS-Transistor ist.
    6. Verfahren zur Herstellung einer Halbleitervorrichtung, bei dem ein polykristalliner Silizium-Halbleiterkörper in einer vorbestimmten Position auf der Oberfläche eines Halbleitersubstrats ausgebildet und sodann eine Metallelektrode auf die Oberseite dieses Siliziumkörpers aufgalvanisiert wird, dadurch gekennzeichnet, daß die Metallelektrode so aufgalvanisiert wird, daß sie sich seitlich bzw. in Querrichtung über den Umfang der Oberseite des polykristallinen Siliziumkörpers hinaus erstreckt.
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß zur Herstellung des polykristallinen Silizium-Halbleiterkörpers im Halbleitersubstrat mehrere Diffusionsbereiche ausgebildet werden, die einen Transistor bilden, eine polykristalline Silizium-Halbleiterschicht mit gleichmäßiger Fremdatomkonzentration auf den Diffusionsbereichen und auf einem ersten Isolierfilm ausgebildet wird, der als Maske zur Herstellung der Diffusionsbereiche benutzt wird, und der polykristalline Siliziumkörper unter Erhaltung der polykristallinen Silizium-Halbleiterschicht auf einem der Diffusionsbereiche geformt wird, daß zur Herstellung der Metallelektrode eine zweite Isolierschicht auf der gesamten Oberfläche des Halbleitersubstrats vorgesehen wird, ein erster Photowiderstandsfilm auf den zweiten Isolierfilm aufgebracht wird, die Oberseite des polykristallinen Siliziumkörpers freigelegt bzw. belichtet wird, unter den angegebenen Bedingungen eine erste Grundiermetallschicht
    709884/0896
    3 273218/,
    auf der Geaamtoberflache des Halbleitersubstrats ausgebildet wird, auf der ersten Grundiermetallschicht ein zweiter Photowiderstandsfilm vorgesehen wird, die Oberseite des genannten Siliziumkörpers freigelegt wird, ein Metallmaskenmuster oder -schema auf der Oberseite dieses Siliziumkörpers durch Anlegung einer Spannung an die erste Grundiermetallschicht derart geformt wird, daß sich dieses Muster seitlich bzw. in Querrichtung über den Umfang der Oberseite dieses Siliziumkörpers hinaus erstreckt, der zweite Photowiders tandsfilmiind die erste Grundiermetallschicht unter Heranziehung des Metallmaskenmusters als Maske abgetragen werden, im anderen Diffusionsbereich neben dem genannten Diffusionsbereich unter Heranziehung des Metallmaskenmusters als Maske ein Kontaktbereich ausgebildet wird, das Metallmaskenmuster, der Photowiderstandsfilm und die erste Grundiermetallschicht abgetragen werden, ein dritter Photowiderstandsfilm auf die gesamte Oberfläche des Halbleitersubstrats aufgetragen wird, die Oberseite des polykristallinen Siliziumkörpers freigelegt wird, der dritte Photowiderstandsfilm entfernt wird, eine zweite Grundiermetallschicht auf der gesamten Oberfläche des Halbleitersubstrats geformt wird, ein vierter Photowiderstandsfilm auf der zweiten Grundiermetallschicht ausgebildet wird, welcher dann auf der Oberseite des Siliziumkörpers freigelegt wird, und die Metallelektrode auf der freigelegten zweiten Grundiermetallschicht durch Anlegung einer Spannung in der Weise ausgebildet wird, daß sich die Metallelektrode vom Umfang der Oberseite des Siliziumkörpers in Querrichtung erstreckt, und daß weiterhin der dritte Photowiderstandsfilm unter Benutzung der Metallelektrode als Maske abgetragen wird, daß eine Leiterzugmetallschicht auf die Metallelektrode und die zweite Grundiermetallschicht durch Anlegung einer Spannung an letztere aufgetragen wird, und daß der restliche dritte PhotoWiderstandsfilm, unnötige Teile der Leiterzug-
    709884/0896
    273218A
    metallschicht und der zweiten Grundiermetallschicht abgetragen bzw. entfernt werden.
    8. Verfahren nach Anspruch 7» dadurch gekennzeichnet, daß beim zuletzt genannten Verfahrensschritt der restliche dritte PhotoWiderstandsfilm und die darunter liegende zweite Grundiermetallschicht abgetragen werden, ein vierter Photowiderstandsfilm auf der Gesamtoberfläche des Halblei te rsubstrats hergestellt wird, der der unnötigen Leiterzugmetallschicht und der zweiten Grundiermetallschicht entsprechende Abschnitt des PhotoWiderstandsfilms entfernt wird, sodann die unnötigen Teile der Leiterzugmetallschicht und der zweiten Grundiermetallschicht abgetragen werden und schließlich der vierte PhotoWiderstandsfilm vollständig entfernt wird.
    9. Verfahren naah Anspruch 6, dadurch gekennzeichnet, daß der polykristalline Silizium-Halbleiterkörper in der Weise hergestellt wird, daß im Halbleitersubstrat eine Anzahl von einen Transistor bildenden Diffusionsbereichen hergestellt wird, daß eine polykristalline Silizium-Halbleiterschicht, die ein Fremdatom in gleichmäßiger Konzentration enthält, auf dem Diffusionsbereich und auf einem ersten Isolierfilm ausgebildet wird, der als Maske für die Herstellung der Diffusionsbereiche benutzt wird, und der polykristalline Silizium-Halbleiterkörper unter Erhaltung der polykristallinen Halbleiterschicht in einem der Diffusionsbereiche ausgebildet wird, daß zur Herstellung der Metallelektrode ein zweiter Isolierfilm auf der Gesaratoberfläche des Halbleitersubstrats ausgebildet wird, auf dem zweiten Isolierfilm ein erster Photowiderstandsfilm vorgesehen wird, die Oberseite des Siliziumkörpers freigelegt bzw· belichtet wird, der erste Photowiderstandsfilm entfernt wird, im angegebenen Zustand eine erste Grundiermetallschicht auf der
    709884/0896
    gesamten Oberfläche des Halbleitersubstrats hergestellt wird, die Oberseite der ersten Grundiermetallschicht freigelegt bzw. beuchtet wird, auf der gesamten Oberfläche des Halbleitersubstrats eine zweite Grundiermetallschicht angebracht wird, auf der zweiten Grundierraetallschicht ein zweiter Photowiderstandsfilm geformt wird und die zweite Elektrode auf der Oberfläche des polykristallinen Siliziumkörpers durch Anlegung einer Spannung an die zweite Grundiermetallschicht in der Weise gebildet wird, daß sich die Metallelektrode seitlich bzw. in Querrichtung über den Umfang der Oberseite des polykristallinen Siliziumkörpers hinaus erstreckt, und daß weiterhin der Photowiderstandsfilm unter Verwendung der Metallelektrode als Maske abgetragen wird, daß auf der Metallelektrode und auf der zweiten Grundiermetallschicht durch Anlegung einer Spannung an diese eine Leiterzugmetallschicht ausgebildet wird und daß der Photowiderstandsfilm, die unnötigen Teile der Leiterzugmetallschicht und die zweite Grundiermetallschicht abgetragen bzwe entfernt werden.
    10» Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der polykristalline Silizium-Halbleiterkörper in der Weise hergestellt wird, daß in einem Halbleiterbereich, der einen Transistor bildet, mehrere Diffusionsbereiche ausgebildet werden, eine polykristalline Silizium-Halbleiterschicht mit einem Fremdatom in gleichmäßiger Konzentration auf den Diffusionsbereichen und auf einem ersten Isolierfilm hergestellt wird, der bei der Bildung der Diffusionsbereiche als Maske dient, und der polykristalline Siliziumkörper unter Erhaltung der polykristallinen Silizium-Halbleiterschicht auf einem der Diffusionsbereiche ausgebildet wird, daß zur Herstellung der Metallschicht bzw. Metallelektrode ein zweiter Isolierfilm auf der gesamten Oberfläche des Halbleitersubstrats hergestellt wird, auf diesem Isolierfilm ein erster Photowiderstandsfilm vorgesehen wird, die Oberseite des Siliziumkörpers
    709884/0896
    6 273218A
    freigelegt bzw. belichtet wird, durch elektrodenloses Galvanisieren die Metallelektrode auf der freigelegten Oberseite des Siliziumkörpers derart ausgebildet wird, daß sich die Metallelektrode seitlich bzw. in Querrichtung über den Umfang der Oberseite dieses Siliziumkörpers hinaus erstreckt, und daß weiterhin der erste Photowiderstandsfilm unter Verwendung der Metallelektrode als Maske abgetragen wird, daß im anderen Diffusionsbereich neben dem erstgenannten Diffusionsbereich unter Verwendung der Metallelektrode als Maske ein Kontaktbereich geformt wird, daß auf der gesamten Oberfläche des Halbleitersubstrats ein zweiter Photowiderstandsfilm vorgesehen wird und daß ein vorbestimmter Teil des zweiten PhotoWiderstandsfilms zur Ausbildung von Leiterzügen abgetragen wird,
    11. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß zur Herstellung des polykristallinen Silizium-Halbleiterkörpers mehrere Diffusionsbereiche in einem einen Transistor bildenden Halbleitersubstrat geformt werden, eine polykristalline Halbleiterschicht, die ein Fremdatom in gleichmäßiger Konzentration enthält, auf einem ersten Isolierfilm gebildet wird, der als Maske zur Ausbildung der Diffusionsbereiche dient, und daß der polykristalline Siliziumkörper unter Erhaltung der polykristallinen Silizium-Halbleiterschicht in einem der Diffusionsbereiche ausgebildet wird, daß zur Herstellung der Metallelektrode ein zweiter Isolierfilm auf der gesamten Oberfläche des Halbleitersubstrats vorgesehen wird, auf dem zweiten Isolierfilm ein erster Photowiderstand vorgesehen wird, die Oberseite des Siliziumkörpers freigelegt bzw. belichtet wird, auf der gesamten Oberfläche des Halbleitersubstrats eine Metallschicht angebracht wird, in einem vorbestimmten Abschnitt der Metallschicht eine Maske ausgebildet wird und die Metallelektrode durch elektrodenloses Galvanisieren auf der Oberseite des Siliziumkörpers in der Weise geformt wird, daß sie sich seit-
    709884/0896
    > 273218A
    lieh bzw, in Querrichtung über den Umfang der Oberseite des polykristallinen Siliziumkörpers hinaus erstreckt, und daß weiterhin der erste Photowiderstandsfilm abgetragen wird, daß im anderen Diffusionsbereich neben dem genannten Diffusionsbereich unter Verwendung der Metallelektrode als Maske ein Kontaktbereich hergestellt wird, daß auf der gesamten Oberfläche des Halbleitersubstrats ein zweiter Photowiderstandsfilm vorgesehen wird,und daß ein vorbestimmter Abschnitt des Photowiderstandsfilms zur Ausbildung von Leiterzügen abgetragen wird,
    12« Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß zur Herstellung des polykristallinen Silizium-Halbleiterkörpers mehrere Diffusionsbereiche in einem einen Transistor bildenden Halbleitersubstrat ausgebildet werden, eine polykristalline Silizium-Halbleiterschicht mit einem Fremdatom in hoher Konzentration auf den Diffusionsbereichen und einem ersten Isolierfilm gebildet wird, der als Maske zur Bildung der Diffusionsbereiche dient, und der polykristalline Siliziumkörper unter Erhaltung der polykristallinen Silizium-Halbleiterschicht auf einem der Diffusionsbereiche geformt wird, daß zur Herstellung der Metallelektrode ein zweiter Isolierfilm auf der gesamten Oberfläche des Halbleitersubstrats gebildet wird, auf dem zweiten Isolierfilm ein erster Photowiderstandsfilm vorgesehen wird, die Oberseite des polykristallinen Siliziumkörpers freigelegt bzw. belichtet wird, unter den angegegenen Bedingungen eine erste Grundiermetallschicht auf der ganzen Oberfläche des Halbleitersubstrats angebracht wird, auf dieser Grundiermetallschicht ein zweiter Photowiderstandsfilm vorgesehen wird, die Oberseite des polykristallinen Siliziumkörpers freigelegt bzw. belichtet wird.und die Metallelektrode auf der Oberseite des Siliziumkörpers durch Anlegung einer Spannung an die erste Grundiermetallschicht in der Weise geformt wird, daß sie sich seitlich bzw. in Querrichtung über
    70988^/0895
    * 273218A
    den Umfang der Oberseite hinaus erstreckt, und daß weiterhin der zweite Photowiderstandsfilm abgetragen wird, daß ein Leiterzugmetall auf die Metallelektrode und auf einen vorbestimmten Abschnitt des Halbleitersubstrats aufgetragen wird und daß ein Zwischenabschnitt der Metallelektrode und des Leiterzugmetalls zur Freilegung des polykristallinen Siliziumkörpers abgetragen wird«
    13. Verfahren zur Herstellung einer Halbleitervorrichtung, insbesondere nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine polykristalline Silizium-Halbleite rs chi cht in einer vorbestimmten Position auf einem Halbleitersubstrat ausgebildet wird, daß eine Metallschicht in einer vorbestimmten Position auf dem Halbleitersubstrat geformt wird, daß eine Metallschicht auf einem vorbestimmten Abschnitt der polykristallinen Silizium-Halbleiterschicht hergestellt wird, daß ein polykristalliner Silizium-Halbleiterkörper durch selektives Ätzen der polykristallinen Halbleiterschicht ausgebildet wird, daß eine Isolierschicht auf der gesamten Oberfläche des Halbleitersubstrats vorgesehen wird, daß eine Oxidschicht auf der Oberfläche der Metallschicht auf dem polykristallinen Siliziumkörper entfernt wird, daß durch elektrodenloses Galvanisieren ein Metallmaskenmuster bzw. -schema auf der Oberseite des Siliziumkörpers in der Weise ausgebildet wird, daß es eich in Querrichtung bzw. seitlich über den Umfang dieser Oberseite hinaus erstreckt, daß in dea Halbleiterkörper unter Verwendung des Metallmaskenmusters als Maske ein Fremdatom eindiffundiert wird, daß der unnötige Teil des Isolierfilms selektiv abgetragen wird und daß die anderen Elektroden und Verdrahtungen bzw« Leiterzüge angebracht werden·
    14. Verfahren zur Herstellung eines MOS-Transistors, dadurch gekennzeichnet, daß auf einem Halbleitersubstrat Source- und
    709884/0895
    Kollektor-Diffusionsbereiche ausgebildet werden, daß auf dem zwischen den Diffusionsbereichen liegenden Abschnitt des Halbleitersubstrats eine Gate-Oxidschicht vorgesehen wird, daß auf der gesamten Oberfläche des Halbleitersubstrats eine polykristalline Silizium-Halbleiterschicht geformt wird, daß diese Halbleiterschicht zur Bildung eines polykristallinen Silizium-Halbleiterkörpers auf der Gate-Oxidschicht selektiv entfernt wird, daß auf die gesamte Oberfläche des Halbleitersubstrats ein Isolierfilm aufgebracht wird, auf dem ein erster Photowiderstandsfilm geformt wird, daß die Oberseite des polykristallinen Siliziumkörpers freigelegt bzw. belichtet wird, daß auf der gesamten Oberfläche des Halbleitersubstrats eine erste Grundiermetallschicht gebildet wird, daß der erste Photowiderstandsfilm wiederum auf der ersten Grundiermetallschicht geformt wird, daß die Oberseite des polykristallinen Siliziumkörpers freigelegt bzw. belichtet wird, daß auf der Oberseite des polykristallinen Siliziumkörpers ein Metallmaskenmuster bzwο -schema durch Anlegung einer Spannung an die erste Grundiermetallschicht in der Weise ausgebildet wird, daß es sich seitlich bzw« in Querrichtung über den Umfang der Oberseite hinaus erstreckt, daß der erste Photowiderstandsfilm und die erste Grundiermetallschicht unter Verwendung des Metallmaskenmusters als Maske abgetragen werden, daß unter Heranziehung des Metallmaskenmusters als Maske ein Kontaktbereich in den Source- und Drain-Diffusionsbereichen geformt wird, daß das Metallmaskenmuster entfernt wird, daß der erste PhotoWiderstandsfilm und die erste Grundiermetallschicht unter Benutzung des Metallmaskenmusters als Maske abgetragen werden, daß ein zweiter Photowiderstandsfilm auf der gesamten Oberfläche des Halbleite rsubstrats hergestellt wird, daß die Oberseite des polykristallinen Siliziumkörpers wiederum freigelegt bzw. belichtet wird, daß der zweite Photowiderstandsfilm ent-
    709884/0895
    JO 273218A
    fernt wird, daß auf der gesamten Oberfläche des Halbleitersubstrats eine zweite Grundiermetallschicht ausgebildet wird, daß ein dritter PhotoWiderstandsfilm auf der zweiten Grundiermetallschicht vorgesehen wird, daß die auf der Oberseite des polykristallinen Siliziumkörpers liegende zweite Grundiermetallschicht freigelegt bzw. belichtet wird, daß auf der freigelegten zweiten Grundiermetallschicht eine Metallelektrode durch Anlegung einer Spannung in der Weise ausgebildet wird, daß sich diese Metallelektrode seitlich bzw· in Querrichtung über den Umfang der Oberseite des Siliziumkörpers hinaus erstreckt, daß der zweite Photowiderstandsfilm unter Verwendung der Metallelektrode als Maske abgetragen wird, daß eine Leiterzugmetallschicht auf die Metallelektrode und auf die zweite Grundiermetallschicht durch Anlegung einer Spannung an letztere aufgebracht wird und daß der restliche Teil des zweiten Photowiderstandsfilms, die unnötigen Teile der Leiterzugmetallschicht und die zweite Grundiermetallschicht abgetragen werden.
    70988^/0895
DE2732184A 1976-07-15 1977-07-15 Verfahren zur Herstellung einer Halbleitervorrichtung Expired DE2732184C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8349376A JPS539469A (en) 1976-07-15 1976-07-15 Semiconductor device having electrode of stepped structure and its production

Publications (2)

Publication Number Publication Date
DE2732184A1 true DE2732184A1 (de) 1978-01-26
DE2732184C2 DE2732184C2 (de) 1986-11-27

Family

ID=13803997

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2732184A Expired DE2732184C2 (de) 1976-07-15 1977-07-15 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (7)

Country Link
US (1) US4188707A (de)
JP (1) JPS539469A (de)
CA (1) CA1085969A (de)
DE (1) DE2732184C2 (de)
FR (1) FR2358750A1 (de)
GB (1) GB1567808A (de)
NL (1) NL190255C (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4277883A (en) * 1977-12-27 1981-07-14 Raytheon Company Integrated circuit manufacturing method
NL190710C (nl) * 1978-02-10 1994-07-01 Nec Corp Geintegreerde halfgeleiderketen.
CA1129118A (en) * 1978-07-19 1982-08-03 Tetsushi Sakai Semiconductor devices and method of manufacturing the same
CA1136773A (en) * 1978-08-14 1982-11-30 Norikazu Ohuchi Semiconductor device
JPS5951743B2 (ja) * 1978-11-08 1984-12-15 株式会社日立製作所 半導体集積装置
US4319932A (en) * 1980-03-24 1982-03-16 International Business Machines Corporation Method of making high performance bipolar transistor with polysilicon base contacts
US4259680A (en) * 1980-04-17 1981-03-31 Bell Telephone Laboratories, Incorporated High speed lateral bipolar transistor
US4411708A (en) * 1980-08-25 1983-10-25 Trw Inc. Method of making precision doped polysilicon vertical ballast resistors by multiple implantations
EP0054259B1 (de) * 1980-12-12 1986-08-06 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer Halbleiteranordnung vom MIS-Typ
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
US4888297A (en) * 1982-09-20 1989-12-19 International Business Machines Corporation Process for making a contact structure including polysilicon and metal alloys
US4547959A (en) * 1983-02-22 1985-10-22 General Motors Corporation Uses for buried contacts in integrated circuits
US4738936A (en) * 1983-07-01 1988-04-19 Acrian, Inc. Method of fabrication lateral FET structure having a substrate to source contact
US5098854A (en) * 1984-07-09 1992-03-24 National Semiconductor Corporation Process for forming self-aligned silicide base contact for bipolar transistor
JPH0611053B2 (ja) * 1984-12-20 1994-02-09 三菱電機株式会社 半導体装置の製造方法
US5227316A (en) * 1985-01-22 1993-07-13 National Semiconductor Corporation Method of forming self aligned extended base contact for a bipolar transistor having reduced cell size
GB8507624D0 (en) * 1985-03-23 1985-05-01 Standard Telephones Cables Ltd Semiconductor devices
GB2172744B (en) * 1985-03-23 1989-07-19 Stc Plc Semiconductor devices
EP0216945B1 (de) * 1985-09-21 1989-07-05 Deutsche ITT Industries GmbH Verfahren zum Anbringen eines Kontaktes an einem Kontaktbereich eines Substrats aus Halbleitermaterial
US4898838A (en) * 1985-10-16 1990-02-06 Texas Instruments Incorporated Method for fabricating a poly emitter logic array
US4755476A (en) * 1985-12-17 1988-07-05 Siemens Aktiengesellschaft Process for the production of self-adjusted bipolar transistor structures having a reduced extrinsic base resistance
GB2188479B (en) * 1986-03-26 1990-05-23 Stc Plc Semiconductor devices
US4974046A (en) * 1986-07-02 1990-11-27 National Seimconductor Corporation Bipolar transistor with polysilicon stringer base contact
US5063168A (en) * 1986-07-02 1991-11-05 National Semiconductor Corporation Process for making bipolar transistor with polysilicon stringer base contact
US4883772A (en) * 1986-09-11 1989-11-28 National Semiconductor Corporation Process for making a self-aligned silicide shunt
US5437940A (en) * 1986-10-14 1995-08-01 Westinghouse Electric Corporation High power energy compression device
US4933295A (en) * 1987-05-08 1990-06-12 Raytheon Company Method of forming a bipolar transistor having closely spaced device regions
US4803175A (en) * 1987-09-14 1989-02-07 Motorola Inc. Method of fabricating a bipolar semiconductor device with silicide contacts
JPH01123417A (ja) * 1987-11-07 1989-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
US5064773A (en) * 1988-12-27 1991-11-12 Raytheon Company Method of forming bipolar transistor having closely spaced device regions
US5066616A (en) * 1989-06-14 1991-11-19 Hewlett-Packard Company Method for improving photoresist on wafers by applying fluid layer of liquid solvent
US5089429A (en) * 1989-06-22 1992-02-18 David Sarnoff Research Center, Inc. Self-aligned emitter bicmos process
JPH0362568A (ja) * 1989-07-31 1991-03-18 Hitachi Ltd 半導体装置の製造方法
GB2244176B (en) * 1990-05-18 1994-10-05 Hewlett Packard Co Method and apparatus for forming a conductive pattern on an integrated circuit
US5226232A (en) * 1990-05-18 1993-07-13 Hewlett-Packard Company Method for forming a conductive pattern on an integrated circuit
DE4032411A1 (de) * 1990-10-12 1992-04-16 Daimler Benz Ag Verfahren zur herstellung von t-gate-elektroden
US5397722A (en) * 1994-03-15 1995-03-14 National Semiconductor Corporation Process for making self-aligned source/drain polysilicon or polysilicide contacts in field effect transistors
US5451532A (en) * 1994-03-15 1995-09-19 National Semiconductor Corp. Process for making self-aligned polysilicon base contact in a bipolar junction transistor
US6471878B1 (en) * 1994-08-30 2002-10-29 Gordion Holding Corporation Method for forming a radio frequency responsive target and apparatus for verifying the authenticity of same
GB2320134A (en) * 1996-12-04 1998-06-10 United Microelectronics Corp Salicide electrodes for semiconductor devices
JPH10270451A (ja) * 1997-03-25 1998-10-09 Rohm Co Ltd 半導体装置およびその製造方法
JP3886712B2 (ja) * 2000-09-08 2007-02-28 シャープ株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2149705A1 (de) * 1970-10-06 1972-04-13 Motorola Inc Halbleiteranordnung und Verfahren zu ihrer Herstellung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL149638B (nl) * 1966-04-14 1976-05-17 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting bevattende ten minste een veldeffecttransistor, en halfgeleiderinrichting, vervaardigd volgens deze werkwijze.
JPS5329989B2 (de) * 1971-10-22 1978-08-24
JPS5116312A (ja) * 1974-07-10 1976-02-09 Takahama Industry Wagawaraseikeikiheno sojikyokyusochi
US4016587A (en) * 1974-12-03 1977-04-05 International Business Machines Corporation Raised source and drain IGFET device and method
US4057820A (en) * 1976-06-29 1977-11-08 Westinghouse Electric Corporation Dual gate MNOS transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2149705A1 (de) * 1970-10-06 1972-04-13 Motorola Inc Halbleiteranordnung und Verfahren zu ihrer Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JA-OS 51-16 312 *

Also Published As

Publication number Publication date
NL7707919A (nl) 1978-01-17
NL190255B (nl) 1993-07-16
CA1085969A (en) 1980-09-16
US4188707A (en) 1980-02-19
DE2732184C2 (de) 1986-11-27
NL190255C (nl) 1993-12-16
JPS5515868B2 (de) 1980-04-26
GB1567808A (en) 1980-05-21
JPS539469A (en) 1978-01-27
FR2358750B1 (de) 1983-03-25
FR2358750A1 (fr) 1978-02-10

Similar Documents

Publication Publication Date Title
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2905022C2 (de)
DE2745857C2 (de)
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
EP0272433B1 (de) Integrierte Halbleiterschaltung mit als Dünnschichtstege auf den die aktiven Transistorbereiche trennenden Feldoxidbereichen angeordneten Lastwiderstände und Verfahren zu ihrer Herstellung
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE1903961B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2818090A1 (de) Bipolartransistor und verfahren zur herstellung desselben
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
EP0093786A1 (de) Verfahren zum Herstellen einer planaren monolithisch integrierten Festkörperschaltung mit mindestens einem Isolierschicht-Feldeffekttransistor und mit mindestens einem Bipolartransistor
DE2928923A1 (de) Halbleitervorrichtung
EP0006510A1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE3133548C2 (de)
EP0122313A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem integrierten Isolierschicht-Feldeffekttransistor
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen
EP0103653B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
EP0005181B1 (de) Verfahren zur Herstellung einer, Bauelemente vom Feldeffekttransistortyp enthaltenden, Halbleiteranordnung
DE3235467A1 (de) Halbleiteranordnung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: KERN, R., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8127 New person/name/address of the applicant

Owner name: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO,

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee