DE2253001A1 - METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS - Google Patents

Description

Verfahren zur Herstellung von Halbleiteranordnungen Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiteranordnungen mit bei er Herstellung sich selbst ausrichtenden Strukturen auf einem Substrat, wobei auf dem Substrat eine Vielzahl von Schichten übereinander angeordnet und zumindest eine erste und zweite Schicht unterschiedlicher chemischer Zusammensetzung vorgesehen werden und jede dieser Schichten gegenüber den übrigen Schichten und dem Substrat mit einem geeigneten Ätzmittel bevorzugt ätzbar ist, wobei ferner in den mehrschichtigen Aufbau Öffnungen zur Begrenzung erster Diffusionsbereiche bis zur Oberfläche des Substrats eingeschnitten werden, um durch diese Öffnungen diese Bereiche zu diffundieren. Method of manufacturing semiconductor devices The invention relates to a method for the production of semiconductor devices with production self-aligning structures on a substrate, being on the substrate a plurality of layers arranged one above the other and at least a first and second layer of different chemical composition can be provided and each of these layers compared to the other layers and the substrate with one suitable etchant is preferably etchable, furthermore in the multilayer structure Openings for delimiting first diffusion areas up to the surface of the substrate be cut in order to diffuse these areas through these openings.

Es besteht seit langem eine Notwendigkeit bei der Herstellung von Halbleiterstrukturen, ein Verfahren zu finden, mit dem die Ausbildung feinerer geometrischer Strukturen möglich ist. Die Ansprechgeschwindigkeit Ansprechgeschwindigkeit eines Transistors ist z.B. unter anderem eine Funktion der Breite der Basis und des Jmfangs-lächenverhältnisses des Emitters. Bei einem herkömmlichen Einzeltransistor wird die Ansprechgeschwindigkeit in Nanosekunden gemessen, jedoch muss diese Ansprechgeschwindigkeit eines einzelnen Transistors mit der Zahl der Transistoren multipliziert werden, die gemeinsam auf ein Eingangssignal, z.3. in einem Computer, ansprechen. In solchen Anwendungsfällen, wie z.3. in der Raumfahrttechnik, kennen bruchteile von Sekunden kritisch sein, so dass eine Verbesserung der Ansprechgeschwindigkeit und damit eine Verfeinerung der Geometrie der Halbleiteranordnung ein kontinuierliches Anliegen ist.There has long been a need in the manufacture of Semiconductor structures to find a method with which the formation of finer geometric Structures is possible. The speed of response Response speed of a transistor is, among other things, a function of the width of the base and the area ratio of the emitter. With a conventional single transistor the response speed is measured in nanoseconds, but this response speed must of a single transistor are multiplied by the number of transistors, which jointly respond to an input signal, e.g. 3. in a computer. In such Use cases such as 3. in space technology, know fractions of a second be critical, so that an improvement in the speed of response and therefore a Refinement of the geometry of the semiconductor device is an ongoing concern is.

Ein weiteres Beispiel ist der Bereich des Widerstandswertes eines Widerstandes, der aufgrund der Geometrie, wie sie sich bei der erstellung nach bekannten Verfahren ergibt, unerwünscht begrenzt ist.Another example is the range of the resistance value of a Resistance due to the geometry as it is known when creating it Method results is undesirably limited.

Die Möglichkeiten bekannter Verfahren liessen sich verbessern, wenn ein Weg gegeben. würe, rnit d.em eine feinere geometrische Halbleiterstruktur gewährleistet würde. So könnten z.B. Emitter als extrem schmale Linien und entsprechend die Basis schmäler ausgebildet werden. Auch die ideale geometrische Ausbildung eines Widerstandes mit hohem Uiderstandswert in Form einer unbegrenzt dünnen und langen Linie könnte immer weiter angenähert werden. Um dieses Ziel zu erreichen, wurden immer wieder Versuche unternommen, wobei die Emitter fingers förmig und lXiderstände in Form dünner Linien bzw. schmaler Linien doppelschichtig übereinander ausgebildet wurden um die Baulänge der Widerstände zu verringern. Dabei müssen die einzelnen Finger Jedoch verhältnismässig weit voneinander entfernt liegen und die Widerstandslinien unverhältnismässig breit sein, da die geometrischen toleranzen bei der Herstellung für eine sehr fein strukturierte Geometrie zu gross sind.The possibilities of known processes could be improved if given a way. would thus ensure a finer geometric semiconductor structure would. For example, emitters could be extremely narrow lines and, accordingly, the base be made narrower. Also the ideal geometrical formation of a resistor with a high resistance value in the form of an infinitely thin and long line be approximated further and further. To achieve this goal, have been repeatedly Attempts have been made with the emitters being fingers shaped and resistors in shape thin lines or narrow lines were formed in double layers one above the other to reduce the length of the resistors. The individual fingers have to However, the resistance lines are relatively far apart be disproportionately wide, because of the geometric tolerances in manufacture are too large for a very finely structured geometry.

Das Das angesprochene Problem tritt auch bei der Herstellung von monolithischen Halbleiterstrukturen auf, die eine Vielzahl von Diffusionsschritten benötigen und deshalb zumindest drei Maskiervorgänge für die Ausbildung aktiver und passiver Eomponenten ohne die Maskierung für die Metallisation erfordern. Bei dem damit verbundenen Herstellungsverfahren sind extreme Anforderungen an die Ausrichtung der einzelnen Masken und Xtzschritte zu stellen, wobei eine Ausrichtung der Masken,um eine sehr feine geometrische Strukturierung zu schaffen, eine beliebige Verkleinerung der Abmessungen nicht zulässt. Ausserdem sind die üblichen Herstellungsverfahren nicht dazii in der Lage, durch die Maske bedingte Ungenauigkeiten zu vermeiden bzw. zu kompensieren.That The problem addressed also occurs during manufacture of monolithic semiconductor structures that involve a large number of diffusion steps need and therefore at least three masking processes for training more active and passive components without the masking for metallization. at The associated manufacturing process places extreme demands on the alignment of the individual masks and Xtz steps, with an alignment of the masks in order to to create a very fine geometric structure, any reduction in size the dimensions do not allow. In addition, the usual manufacturing processes not able to avoid or avoid inaccuracies caused by the mask. to compensate.

Der Erfindung liegt die Aufgabe zugrunde, diese Nachteile zu überwinden und ein Verfahren zu schaffen, mit dem es möglich ist, sehr feine geometrische Halbleiterstrukturen herzustellen, die sich während der Herstellung selbst aufeinander ausrichten Ausgehend von dem eingangs erwähnten Verfahren wird diese Aufgabe erfindungsgemäss dadurch gelöst, dass durch eine kontrollierte Ätzung eine der Schichten des mehrschichtigen Aufbaus derart in ihrer geometrischen Ausgestaltung verändert wird, dass ein neuer, für eine nachfolgende Diffusion definierter Bereich geschaffen wird, der höheren geometrischen Goleranzanforderungen bezüglich der zuerst angebrachten Öffnungen genügt.The invention is based on the object of overcoming these disadvantages and to create a method with which it is possible to produce very fine geometric semiconductor structures that align themselves with each other during manufacture This object is achieved according to the invention by the method mentioned at the beginning solved that through a controlled etching one of the layers of the multilayer Structure is changed in their geometric design in such a way that a new, for a subsequent diffusion defined area is created, the higher geometric tolerance requirements with regard to the openings made first enough.

Eine Ausgestaltung der Erfindung besteht darin, dass eine Vielzahl von drei Schichten aufgebaut wird, die aus Siliciumnitrid, polykristallinem Silicium und Siliciumdioxyd bestehen.One embodiment of the invention is that a plurality is made up of three layers, which are made of silicon nitride, polycrystalline silicon and silica.

Es ist auch vorgesehen, dass das Substrat aus monokristallinem Silicium (111-Orientierung) besteht und darüber eine erste und zweite Schicht sandwich-artig aus Siliciumnitrid und Kieselerde ausgebildet wird, Bei Bei einer besonders vorteilhaften Ausführung der Erfindung ist auf einem geeigneten Substrat sandwich-artig eine Vielzahl von Schichten angeordnet, in welchen Öffnungen vorgesehen sind, die die Substratoberfläche freilegen. Dabei bestehen die sandwich-artig aufgebauten Schichten aus dielektrischen Substanzen, die bei der Verwendung entsprechender Ätzmittel unterschiedliche Ätzgeschwindigkeiten haben. Die Öffnungen werden in den mehrschichtigen Aufbau mit Hilfe eines herkömmlichen lithografischen Verfahrens eingeschnitten. Anschliessend findet durch diese Öffnungen eine Diffusion zur Festlegung der gewünschten Diffusionsbereiche statt, die in bekannter Weise unter die mehrschichtige Maske sich erstrecken. Dadurch ergibt sich eine Überlappun der Xandbereiche der Öffnungen und des diffundierten Bereiches. Daran anschliessend wird die erste über dem Substrat liegende Schicht durch ein Ätzmittel im Bereich der Überschneidung weggeätzt. Dadurch ergeben sich Restbereiche aus der ersten Schicht, die sehr genau zu der ersten Diffusion benachbarte Bereiche für eine nachfolgende Diffusion begrenzen und definieren. Nach einer ersten Diffusion werden die einzelnen schichten mit Ausnahme der ersten Schicht des mehrschichtigen Aufbaus von der Halbleiteranordnung entfernt. Anschliessend wird eine Oxydschicht über dem freigelegten Substrat aufgebaut und die Restteile der ersten ccht durch Ätzung entfernt. Damit wird der unter diesen Restbereichen liegende Yeil des Substrats freigelegt und gibt die Möglichkeit der Diffusion dieser genau begrenzten Bereiche, wobei die aufgebrachte Oxydschicht als Maske ohne weitere Vorbereitungen verwendet werden kann.It is also contemplated that the substrate will be made of monocrystalline silicon (111-orientation) and on top of that a first and second layer in a sandwich-like manner is formed from silicon nitride and silica, Bei At a particularly advantageous embodiment of the invention is on a suitable substrate sandwich-like a plurality of layers arranged in which openings are provided which expose the substrate surface. The sandwich-like structures exist Layers of dielectric substances, when using the appropriate etchant have different etching speeds. The openings are in the multilayer Structure cut using a conventional lithographic process. Diffusion then takes place through these openings to establish the desired Diffusion areas take place in a known manner under the multilayer mask extend. This results in an overlap of the Xand areas of the openings and the diffused area. The first is then over the substrate lying layer is etched away by an etchant in the area of the intersection. Through this residual areas result from the first layer that correspond very precisely to the first diffusion Limit and define adjacent areas for subsequent diffusion. To the individual layers with the exception of the first layer are subjected to a first diffusion of the multilayer structure removed from the semiconductor device. Afterward an oxide layer is built up over the exposed substrate and the remaining parts the first ccht removed by etching. This becomes the one among these remaining areas lying part of the substrate exposed and gives the possibility of diffusion of this precisely delimited areas, with the applied oxide layer as a mask without any further Preparations can be used.

Damit las sich benachbarte Diffusionen mit einer Linienbreit£ in der Grössenordnung von etwa 1 lZum erstellen. Es lassen sich nicht nur l.albleiteranordnungen durch die Verwendung der ifffindung vorteilhaft mit sehr feinen geometrischen Strukturen aufbauen, die nur zwei Diffusionen benötigen, vielmehr können Anordnungen, die eine Vielzahl von Diffusionen Diffusionen benötigen, grundsätzlich in derselben Weise hergestellt werden, wobei sich gleichartig feine geometrische Strukturen ausbilden. Der Vorteil der Erfindung wird insbe sondere darin gesehen-, dass gegenüber bisher üblichen Verfahren,die Linienbreiten von etwa 4 bis 5Xum ermöglichen, nunmehr Linienbreiten mit etwa µm mit sehr hoher Zuverlässigkeit erzielbar sind. Auch lassen sich Abstandstoleranzen bei Transistoren für die Wiederholung von Mustern sehr leicht in der Grössenordnung von )/um einhalten.Neighboring diffusions with a line width £ in the In the order of about 1 liter. Not only can semiconductor arrangements be made by using the iffinding advantageous with very fine geometric structures build that only need two diffusions, rather arrangements that one Variety of diffusions Diffusions need, in principle, in can be produced in the same way, with similar fine geometrical structures form. The advantage of the invention is seen in particular in that compared to previously common methods that allow line widths of about 4 to 5Xum, now Line widths of around µm can be achieved with a very high level of reliability. Let too Distance tolerances in transistors for the repetition of patterns are very easy in the order of magnitude of) / um.

Die Erfindung erweist sich auch als besonders vorteilhaft bei der herstellung von Oberflächen-Feldeffekttransistoren mit extrem schmalem Torbereich, wobei keine Überlappung der auellen- und Senkenbereiche entsteht. Zur Herstellung solcher Oberflächen-Feldeffekttransistoren wird durch kontrolliertes ätzen in der ersten Schicht über dem Substrat eine genau festgelegte Torbreite geschaffen. Nach dem Oxydieren der freiliegenden Substratoberflächen über den Quellen- und Senkenbereichen wird die erste Schicht über dem Torbereich entfernt, womit eine Öffnung entsteht, die die Torelektrode genau begrenzt. Auch hier wird zum Festlegen der Geometrie keine weitere Maskierung benötigt, so dass sich aufgrund der sehr feinen strukturellen Möglichkeiten des Aufbaus Feldeffekttransistoren schaffen lassen, die mit sehr viel grösserer ;Mnsprechgeschwindigkeit arbeiten und in der Anwendung zu vorteilhaften Ergebnissen führen. l,leitere Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispieles in Verbindung mit den Ansprüchen und der Zeichnung. Es zeigen: Fig. 1 bis 7 Halbleiterstrukturen im Schnitt, wobei ein Substrat aus monokristllinem Silicium durch verschiedene Verfahrensschritte modifiziert wird; Fig. 8 eine Draufsicht, woraus die Eigenschaften des Verfahrens mit der komplementären Selbstausrichtung hervorgehen, wobei die unterschnittene Grenzlinie gestrichelt angedeutet und die Schnittlinie 4-4 für die Darstellung gemäss Fig. 4 erkennbar ist; Fig. 9 bis 13 die Anwendung der Erfindung bei der Herstellung eines Oberflächen-Feldeffekttransistors.The invention also proves to be particularly advantageous in production of surface field effect transistors with an extremely narrow gate area, there is no overlap of the source and sink areas. For the production such surface field effect transistors are etched in the controlled manner The first layer above the substrate creates a precisely defined gate width. To oxidizing the exposed substrate surfaces over the source and drain areas the first layer over the door area is removed, creating an opening, which precisely delimits the gate electrode. Here, too, is used to define the geometry no further masking is required, so that due to the very fine structural Possibilities of building field effect transistors can be created with a great deal greater speed of speech and advantageous in the application Lead to results. l, head Other advantages and features of the Invention emerge from the following description of an exemplary embodiment in connection with the claims and the drawing. They show: FIGS. 1 to 7 semiconductor structures in section, with a substrate made of monocrystalline silicon through various process steps is modified; Fig. 8 is a plan view showing the characteristics of the method emerge with the complementary self-alignment, with the undercut Boundary line indicated by dashed lines and the section line 4-4 for the illustration according to FIG Fig. 4 can be seen; Figures 9 to 13 illustrate the use of the invention in manufacture a surface field effect transistor.

Durch die Erfindung ergibt sich eine Haibleiterstruktur mit einer sehr feinen gemome trischen Musterung und einer automatischen Ausrichtung komplementärer P- und N-Diffusionen. Eine Linienbreite von l/um bei einer der Diffusionen lässt sich kann leicht herstellen, und die komplementäre Diffusion/ in beliebidurch ger Nähe dazu angeordnet werden, da die beiden Bereiche durch/ Ätzung ausgelöste Muster definiert sind, welche das ursprünglieh durch die Maske erzeugte fluster schützen bzw. erhalten.The invention results in a semiconductor structure with a very fine geometrical pattern and an automatic alignment of complementary P and N diffusions. A line width of 1 / µm for one of the diffusions leaves can easily be produced, and the complementary diffusion / in any by ger Be placed close to it as the two areas are triggered by / etching patterns are defined, which protect the fluster originally generated by the mask or received.

Das Atzmittel wirkt gleichmässig auf das zu ätzende Material ein, wodurch das ursprüngliche komplementäre Verhältnis des Musters erhalten bleibt. Geringe Unvollkommenheiten bleiben dadurch ohne Einfluss. Das Merkmal der automatischen Ausrichin tung stellt sicher, dass die Diffusionen/exakt demselben Abstand voneinander an allen Stellen eriolgen, da sie von derselben Linie auf der Fotoresistmaske ausgehend hergestellt werden. Eine Linienbreite von 1µm lässt sich bei der Halbleiteranordnung erhalten, indem ein Fotoresistmuster Verwendung findet, das nicht feiner als 2,5µm ist.The etchant acts evenly on the material to be etched, whereby the original complementary relationship of the pattern is preserved. Small imperfections remain without influence. The characteristic of the automatic Alignment ensures that the diffusions are exactly the same distance from each other in all places since they start from the same line on the photoresist mask getting produced. A line width of 1 µm can be achieved with the semiconductor arrangement obtained by using a photoresist pattern that is no finer than 2.5 µm is.

Das Das nachfolgend beschriebene Herstellungsverfahren ist für die Schaffung eine$ NPN-Transistors mit sehr feiner geometrischer Struktur geeignet, jedoch kann das Verfahren immer dann Verwendung finden, wenn zwei Diffusionen sehr genau aufeinander ausgerichtet und sehr nah beieinanderliegend ausgeführt werden müssen.That The manufacturing process described below is for creating a $ NPN transistor with a very fine geometric structure suitable, but the method can always be used when two diffusions very precisely aligned and very close together have to.

Bei dem beschriebenen Ausführungsbeispiel ist das dargestellte und IJ-leitende Siliciumsubstrat 10 ein Teil einer grösseren Halbleiterscheibe, auf der tausende von sich wiederholenden Mustern gleichzeitig ausgebildet werden. Das Substrat ist mit einer Siliciumdioxydschicht 12 bedeckt, über welcher eine Fotoresistschicht 14 angebracht wird. Hit üblichen fotolithografischen Massnahmen wird eine Öffnung 16 in den beiden Schicht ten angebracht, die die Oberfläche 18 des Substrats 10 freilegt. Anschliessend wird die Fotoresistschicht 14 chemisch entfernt. Durch diese erste Öffnung 16 wird eine Basisdiffusion vorgenommen, wie in Fig. 2 dargestellt, wobei Bor als Störstellen für eine P-Leitfähigkeit in diesem Bereich Vemiendung findet. Wach dieser Basisdiffusion werden Schichten 22, 24 und 26 aus Siliciumnitrid, polykristallinem Silicium und Siliciumoxyd auf der Substratoberfläche und der verbleibenden Siliciumdioxydschicht 12 angebracht. anstelle des dreischichtigen Aufbaus kann auch ein zweischichtiger Aufbau Verwendung finden, wobei nur Siliciumnitrid und Siliciumoxyd nacheinander auf dem Substrat angebracht werden ist auch möglich, ein widerstandsfähiges Metall anstelle des Siliciumnitrids zu verwenden Als Bedingung ist dabei nur zu beachten, dass die erste Schicht 22 aus einer Substanz bestehen muss, die bei hohen Temperaturen nicht oxydiert, wogegen das Substrat diese Eigenschaft nicht zueigen haben darf.In the embodiment described, this is shown and IJ conductive silicon substrate 10 is part of a larger semiconductor wafer of the thousands of repeating patterns being formed at the same time. That The substrate is covered with a silicon dioxide layer 12 over which a photoresist layer 14 is attached. Hit usual photolithographic measures will be an opening 16 in the two layers that form the surface 18 of the substrate 10 exposed. The photoresist layer 14 is then removed chemically. Through this first opening 16, a base diffusion is made, as shown in Fig. 2, whereby boron serves as an impurity for a P conductivity in this area finds. After this base diffusion, layers 22, 24 and 26 made of silicon nitride, polycrystalline silicon and silicon oxide on the substrate surface and the remaining Silica layer 12 attached. instead of the three-layer structure can also a two-layer structure can be used, with only silicon nitride and silicon oxide to be applied one after the other on the substrate is also possible, a resistant To use metal instead of silicon nitride The only condition here is to note that the first layer 22 must consist of a substance that is at high Temperatures does not oxidize, whereas the substrate does not have this property may have.

Vorzugsweise wird eine Dreifachschicht verwendet, da man beobachten kann, dass die Siliciumnitridschicht nach einer P+-Diffusion oder einer anderen Diffusion bei hoher Temperatur etwas etwas aushärtet und daher nicht mehr gleichförmig ätzbar ist.Preferably a triple layer is used because one can observe can that the silicon nitride layer after a P + diffusion or another Diffusion at high temperature somewhat something hardens and therefore not is more uniformly etchable.

Es besteht auch eine tendenz, dass das Siliciumnitrid und das Siliciumoxyd an ihren Oberflächen ungünstig aufeinander einwirken. Anstelle der angegebenen Substanzen sowohl für das Substrat als auch für die Oxydschicht stehen dem Fachmann auch andere Materialien zur Verfügung, wenn er die angegebenen 13edingungen im Auge behält.There is also a tendency that the silicon nitride and the silicon oxide have an unfavorable effect on one another on their surfaces. Instead of the specified substances For the person skilled in the art, there are also others for both the substrate and the oxide layer Materials available if he keeps an eye on the specified conditions.

Zweite Öffnungen 28, die sich ebenfalls bis zur Oberfläche 18 des Substrats erstrecken, werden in einem weiteren fotolithografischen Verfahrensschritt vorgesehen. Die neue, nicht dargestellte Fotoresistschicht wird abgezogen und die polykristalline Siliciumschicht 24 unterschnitten, um durch Ätzen mit Kaliumhydroxyd einen 1µm-Inselbereich 30 zu schaffen. Second openings 28, which also extend to the surface 18 of the Substrate extend, are in a further photolithographic process step intended. The new, not shown photoresist layer is peeled off and the polycrystalline silicon layer 24 undercut by etching with potassium hydroxide to create a 1 µm island area 30.

Diesem Zweck dient das Isolieren der ersten und dritten Schicht 22 und 26, um das gegenseitige Heagieren zu verhindern, und ermöglicht das gleichförmige Ätzen zur Erzielung eines bestimmten musters mit bestimmten Dimensionen, das später als Maske für die Atzung mit Siliciumnitrid dient. Es liegt innerhalb der Fähigkeiten des Fachmannes, die Ätzung durch die Handhabung der Parameter, wie Konzentration, Zeit der Einwirkung und Temperatur derart zu überwachen und zu steuern, dass entsprechend dem ausgewählten Ätzmittel das gewünschte Ziel erreicht wird. Dieser Verfahrensschritt muss verhältnismässig sorgfältig ausgeführt werden wegen des Verhältnisses der durch die Inselbereiche 30 definierten Flächenbereiche nach der Ätzung und der zu diffundierenden Bereiche 34.The first and third layers 22 are insulated for this purpose and 26 to prevent the heaving and enable the uniform Etching to achieve a certain pattern with certain dimensions, which is later serves as a mask for etching with silicon nitride. It's within the ability of the skilled person, the etching by handling the parameters, such as concentration, Time of exposure and temperature to be monitored and controlled in such a way that accordingly the selected etchant achieves the desired goal. This procedural step must be carried out relatively carefully because of the relationship between the the island regions 30 define surface regions after the etching and those to be diffused Areas 34.

Anschliessend wird eine zweite Bordiffusion vorgenommen, um einen tieferen n und stärker dotierten zweiten Bereich 32 mit P+-Leitfähigkeit zu schaffen. Dabei wird eine Technik vorzugsweise angewandt, die eine flache Vorablagerung und eine hohe Eindringtemperatur umfasst. Jegliche Oxydbildung bei der zweiten Diffusion, welche aufgrund der hohen Temperatur und der P+-Dotierung möglich ist, wird mit einer wässrigen Fluorwasserstoffsäure stoffsäure ausgewaschen, die auch einen dünnen unwichtigen Oberflächenfilm de usseren Oxydschicht mitnimmt. Die Mittel, um die genaue Tiefe und die seitliche Erstreckung der diffundierten Bereiche 32, bezogen auf die Oberfläche des Substrates 10, und um den Umfang der Öffnungen 28 festzulegen, sind allgemein bekannt. So müssen z.B. zur Erzeugung eines Bereiches gewiinschter Dicke und Breite die Störstellenkonzentration, die Zeit der einwirkung und die Verfahrenstemperatur in geeigneter Weise eingestellt sein.A second boron diffusion is then carried out to remove one to create deeper n and more heavily doped second region 32 with P + conductivity. A technique that involves shallow pre-deposition and includes a high penetration temperature. Any oxide formation during the second diffusion, which is possible due to the high temperature and the P + doping, is shown with an aqueous hydrofluoric acid chemical acid washed out, which also takes away a thin, unimportant surface film of our oxide layer. The means to the exact depth and the lateral extent of the diffused Areas 32, based on the surface of the substrate 10, and around the circumference of the Define openings 28 are well known. For example, to generate a Range of desired thickness and width, the impurity concentration, the time of the exposure and the process temperature must be set in a suitable manner.

Bei dem siclt nunmehr ergebenden Verfahrens zustand greifen die zweiten diffundierten Bereiche unter die sandwich-artig aufgebaute Nase, wobei der Umfang der Überlappung sowie die Tiefe der Diffusion wegen der genauen überwachung der Diffusion bekannt sind.In the case of the procedural status that is now resulting, the second apply diffused areas under the sandwich-like built-up nose, with the circumference the overlap as well as the depth of the diffusion because of the precise monitoring of the Diffusion are known.

Im Anschluss an die P+-Diffusion wird die erste Schicht 22 unter Verwendung der zweiten Schicht 24 als Maske einer Ätzung unterzogen. Anschliessend wird die dritte Schicht 26 abgezogen und die zweite polykristalline Siliciumschicht 24 mit Kaliumhydroxyd weggeätzt. Dabei wird das monokristalline Silicium und das Siliciumnitrid nicht nennenswert angegriffen.Following the P + diffusion, the first layer 22 is used the second layer 24 as a mask subjected to etching. Then the third layer 26 peeled off and the second polycrystalline silicon layer 24 with Potassium hydroxide etched away. Thereby the monocrystalline silicon and the silicon nitride not significantly attacked.

Im Anschluss daran wird eine Oxydschicht 36 auf der freiliegenden Oberfläche des Substrates 10 aufgewachsen, wobei dieses auf eine erhöhte Temperatur gebracht wird. Danach wird die erste Schicht 22 entfernt, wobei vorzugsweise heisse phosphorige bäure Verwendung findet,und eine Emitterdiffusion in den Bereich 34 vorgenommen, welcher durch das Entfernen der ersten Schicht 22 auf der Oberfläche des Substrates 10 freigelegt wird. Dabei wird das Oxyd 36 als Maske für den nicht zu diffundierenden Teil des Substrates verwendet. Daran anschliessend wird eine Schicht 38 aus polykristallinem Silicium auf der freiliegenden Oberfläche des Substrates 10 autgewachsen.Subsequently, an oxide layer 36 is applied to the exposed Surface of the substrate 10 grown, this at an elevated temperature is brought. The first layer 22 is then removed, preferably hot Phosphorous acid is used, and an emitter diffusion in the area 34 made by removing the first layer 22 on the surface of the substrate 10 is exposed. The oxide 36 is used as a mask for the not used to diffuse part of the substrate. This is followed by a Layer 38 of polycrystalline silicon on the exposed surface of the substrate 10 grown naturally.

Anschliessend Anschliessend wird in herkömmlicher Weise ein Vorbereitungsschritt für die Basiskontaktierung (base preohmic) durchgeführt, dem eine Ätzung des polykristallinen Siliciums und eine anschliessende Metallisierung folgt. Der übereinanderliegende geometrische Aufbau gemäss Fig. 7 hat den nicht datgestellten Basiskontakt am Ende der Emitterfinger. Der metallische Emitteranschluss 40 steht in elektrischer Kontaktverbindung mit dem hochdotierten polykristallinen Silicium. Bei dem voraussteigend beschriebenen Verfahren ergibt sie eine Wiederholungsbreite für das Muster von etwa 5µm- I)er Emitter ist etwa ut breit, wogegen die Basiskontaktdiffusion etwa 3 1/2µm breit ist und der Abstand zwischen dem emitter und dem Basiskontakt etwa 0,5µm beträgt. Der Basis-Emitterabstand ist gleichförmig entlang der gesamten Peripherie der Halbleiteranordnung, unabhängig von Maskierungsfehlern oder Ungenauigkeiten bei dem Fotoresistverfahren.Afterward This is followed by a conventional Way, a preparatory step for the base preohmic is carried out, followed by an etching of the polycrystalline silicon and a subsequent metallization follows. The superimposed geometric structure according to FIG. 7 does not have this Base contact at the end of the emitter finger. The metallic emitter connection 40 is in electrical contact with the highly doped polycrystalline Silicon. In the method described above, it gives a repetition width for the pattern of about 5 μm- I) the emitter is about ut wide, whereas the base contact diffusion is about 3 1/2 µm wide and the distance between the emitter and the base contact is about 0.5 µm. The base-emitter spacing is uniform along the entire length Peripherals of the semiconductor device, regardless of masking errors or inaccuracies in the photoresist process.

Die Fig. 9 bis 13 beziehen sich auf ein zweites Ausführungsbeispiel der Erfindung, wonach ein in geeigneter Weise vorbereiteter Halbleiterkörper 102 ein Substrat 10 aus einem monokristallinen Silicium (111) umfasst, das P-leitend dotiert ist.FIGS. 9 to 13 relate to a second embodiment of the invention, according to which a suitably prepared semiconductor body 102 a substrate 10 made of a monocrystalline silicon (111) which is P-type is endowed.

Auf diesem Substrat wird entsprechend dem nachfolgend beschriebenen Verfahren ein Oberflächen-Feldeffekttransistor ausgebildet. Wenn ein Feldeffekttransistor mit N-leitender Kanalstrecke erwünscht ist, wird das Ausgangsmaterial N-leitend dotiert. Auf dem Substrat 110 wird eine erste schickt 112 aus Siliciumnitrid und über dieser eine zweite Schicht 114 aus Kieselerde angebracht. Die chemische Zusammensetzung dieser beiden Schichten ermöglicht eine bevorzugte Schichtätzung, da Siliciumnitrid z.B. bevorzugt von phosphoriger Säure geätzt wird, wogegen die Kieselerde z.B. bevorzugt von Ammoniumbifluorid geätzt wird. Die beiden Schichten können in herkömmlicher Weise aufgebracht werden.On this substrate is according to what is described below Method formed a surface field effect transistor. If a field effect transistor with an N-conductive channel section is desired, the starting material becomes N-conductive endowed. On the substrate 110 a first layer 112 made of silicon nitride and above this a second layer 114 of silica is applied. The chemical composition these two layers enable a preferred layer etching, as silicon nitride e.g. is etched by ammonium bifluoride. The two layers can be used in conventional Way to be applied.

Unter unter Verwendung eines lithografischen Verfahrens werden Offnungen 116 in die Schichten 112 und 114 eingeschnitten, um die Oberfläche 118 des Substrats 110 für die Diffusion der enken- und Quellenbereiche 120 und 122 freizulegen. Diese Senken- und Quellenbereiche werden in herkömmlicher Weise durch Diffusion ausgebildet und sind N+-leitend für das vorliegende Beispiel. Aufgrund der allseitigen ausdehnung der Diffusion im Halbleiterkörper dringt der diffundierte Bereich von der freiliegenden Oberfläche in der Öffnung 116 aus unter die Schichten 112 und 114 vor, so dass eine Überlappung 124 entsteht. Es ist wichtig, den genauen Umfang der Überlappung zu kennen, da dies für die nachfolgenden Schritte von Bedeutung ist. Deshalb müssen die einzelnen Parameter dieses Diffusionsvorganges sorgfältig überwacht und gesteuert werden, damit der Betrag der Überlappung daraus abgeleitet werden kann.Under using a lithographic process Openings 116 are cut in layers 112 and 114 around the surface 118 of the substrate 110 for the diffusion of the core and source regions 120 and 122 to expose. These sink and source areas are processed in a conventional manner Diffusion formed and are N + -conductive for the present example. Because of The diffusion penetrates the all-round expansion of the diffusion in the semiconductor body Area from the exposed surface in opening 116 under the layers 112 and 114, so that an overlap 124 arises. It is important to know the exact Know the extent of the overlap, as this is important for the subsequent steps is. Therefore, the individual parameters of this diffusion process must be carefully considered monitored and controlled so that the amount of overlap is derived from it can be.

Es handelt sich dabei im wesentlichen um die Einstellung der Störstellenkonzentration, die Zeit der Diffusionseinwirkung und die hierbei herrschende temperatur, Nach dieser Diffusion der Senken- und Quellenbereiche 120 und 122 wird die erste Schicht 112 einer bevorzugten Ätzung unterzogen, wobei diese Siliciumnitridschicht an Umfang der Öffnungen 116 mit heisser phosphoriger Säure behandelt wird, die sowohl das Silicium als auch das Siliciumoxyd nur unwesentlich angreift. Mit diesem Verfahrensschritt wird die Siliciumnitridschicht 112 gerade soweit weggeätzt, dass die Öffnung 116 in der ersten Schicht 112 soweit vergrössert wird, dass ein neues Fenster 116a geschaffen wird, dessen Jmfangslinie entlang der Diffusionsgrenze des Senken- bzw.It is essentially a matter of setting the impurity concentration, the time of diffusion and the temperature prevailing here, according to this Diffusion of the well and source regions 120 and 122 becomes the first layer 112 subjected to a preferred etching, this silicon nitride layer on the periphery of the openings 116 is treated with hot phosphorous acid which contains both the Both silicon and silicon oxide are only insignificantly attacked. With this process step the silicon nitride layer 112 is etched away just enough that the opening 116 in the first layer 112 is enlarged to such an extent that a new window 116a is created whose boundary line is along the diffusion boundary of the sink or

Quellenbereiches verläuft Da der Umfang der Überlappung 124 genau bekannt ist, kann dieser Ätzvorgang ebenfalls insoweit genau überwacht werden, dass nur soviel von der ersten Schicht am Umfang der Öffnui 116 entfernt wird, wi# für die gewünschte Grösse der neuen Öffnung -ll6a notwendig ist.Since the source area runs the extent of the overlap 124 exactly is known, this etching process can also be precisely monitored to the extent that only as much of the first layer on the periphery of the opening 116 is removed as for the desired size of the new opening -ll6a is necessary.

Nach Nach diesem Ätzvorgang wird die zweite Schicht 114 mit dem Ätzmittel f.mmoniumbifluorid entfernt, wobei dieses Ätzmittel das Silicium und das Siliciumnitrid nicht angreift.To After this etching process, the second layer is created 114 removed with the etchant f.mmoniumbifluorid, this etchant the silicon and does not attack the silicon nitride.

Daran anschliessend wird eine dicke Oxydschicht 126 über der freiliegenden Oberfläche 118 des Substrats 110 über den Senken-und Quellenbereichen aufgewachsen. Diese Oxydschicht 126 bereitet einen Schutz gegen parasitäre Kapazitäten zwischen dem Tor und Quellenbereich bzw. dem or und Senkenbereich. Diese Oxydschicht sollte ein um oder mehr dick sein. Die Siliciumnitridschicht wird nunmehr mit heisser phosphoriger Säure entfernt, wodurch die Oberfläche 118 des Substrats 110 über dem Eanalbereich 128 freigelegt wird. teine Oxydschicht gewünschter Dicke wird darm über dem Kanalbereich 128 und dabei gleichzeitig auch iiber den Oxydschichten 126 aufgewachsen. Diese Oxydschicht 130 dient als Isolationsschicht zwischen der Torelektrode 13c, und dem Kanalbereich 120. ißin hervorstechender Vorteil des bisher beschriebenen Verfahrens besteht in der Tatsache, dass bis zu diesem Verfahrensschritt nur eine einzige lithografische Maskierung notwendig ist, um den Quellen- und Senkenbereich sowie das Tor auszubilden. Damit entfällt die exakte Ausrichtung mehrerer nacheinander anzubringender Masken.This is followed by a thick layer of oxide 126 over the exposed Surface 118 of substrate 110 is grown over the drain and source areas. This oxide layer 126 provides protection against parasitic capacitances between the gate and source area or the or and sink area. This oxide layer should to be around or more thick. The silicon nitride layer is now phosphorous with hot Acid removed, leaving surface 118 of substrate 110 over the anal area 128 is exposed. A layer of oxide of the desired thickness is then placed over the canal area 128 and at the same time also grown over the oxide layers 126. These Oxide layer 130 serves as an insulating layer between the gate electrode 13c and the Channel area 120. is a prominent advantage of the method described so far consists in the fact that up to this step only a single lithographic Masking is necessary to form the source and sink area as well as the gate. This means that the exact alignment of several masks to be attached one after the other is no longer necessary.

Im Anschluss an das soweit durchgeführte Verfahren kann nun bequem die tietallisation zur ohmischen Kontaktierung des Quellen- und Senkenbereiches sowie des Tores vorgenommen werden. Zu diesem Zweck werden lithografisch Öffnungen 132 in die Oxydschichten über den Quellen- und Senkenbereichen eingeschnitten, und die Oberfläche 118 des Substrats freigelegt.Following the procedure carried out so far, you can now comfortably the tietallization for ohmic contacting of the source and sink area as well as the gate. For this purpose, openings are made lithographically 132 cut into the oxide layers over the source and sink areas, and the surface 118 of the substrate is exposed.

Das Ausrichten dieser hierfür notwendigen Maske ist unkritisch, da sehr grosse Toleranzbereiche zur Verfügung stehen.The alignment of this mask required for this is not critical, since very large tolerance ranges are available.

Anschliessend wird über der Oberfläche des Halbleiteraufbaus eine Aluminiumschicht niedergeschlagen und die Ausbildung der Elektroden Elektroden 139, 138 und 140 in herkömmlicher Weise vorgenommen.Then a Deposited aluminum layer and the formation of the electrodes Electrodes 139, 138 and 140 made in a conventional manner.

Die Erfindung hat auch den Vorteil, dass die Ausrichtung der Maske zur Ausbildung der Torelektrode 138 die Berücksichtigung keiner besonderen Toleranzanforderungen notwendig macht.The invention also has the advantage that the alignment of the mask for the formation of the gate electrode 138, no special tolerance requirements are taken into account makes necessary.

Wenn die Maske leicht verschoben ist, wird die Halbleiteranordnung trotzdem gegen parasitäre Kapazitäten durch die verhältnismässig dicke dielektrische Oxydschicht 126 geschützt.When the mask is shifted slightly, the semiconductor device becomes nevertheless against parasitic capacitances due to the relatively thick dielectric Oxide layer 126 protected.

Die erfindung kann in vorteilhafter Weise zur Herstellung von Qberflächen-Feldeffekttransistoren Verwendung finden, bei denen die Tore bis zu 0,25µm schmal sind, wobei gleichzeitig die Torkapazität um eine Grössenordnung im Vergleich zu herkommlichen Verfahren verringert werden kann.The invention can advantageously be used to manufacture surface field effect transistors Find use in which the goals are up to 0.25µm narrow, and at the same time the gate capacity by an order of magnitude compared to conventional methods can be reduced.

Patent ansprüchePatent claims

Claims (4)

P a t e n t a n s p r ü c h e 1. Verfahren zur Herstellung von Halbleiteranordnungen mit bei der Herstellung sich selbst ausrichtenden Strukturen auf einem Substrat, wobei auf dem Substrat eine Vielzahl von Schichten übereinander angeordnet und zumindest eine erste und zweite schicht unterschiedlicher chemischer Zusammensetzung vorgesehen werden und jede dieser Schichten gegenüber den übrigen Schichten und dem Substrat mit einem geeigneten Ätzmittel bevorzugt ätzbar ist, wobei ferner in den mehrschichtigen Aufbau Öffnungen zur Begrenzung erster biffusionsbereiche bis zur Oberfläche des Substrats eingeschnitten werden, um durch diese Öffnungen diese Bereiche zu diffundieren, dadurch g e k e n n -z e i c h n e -t, dass durch eine kontrollierte Atzung eine der schichten des mehrschichtigen Aufbaus derart in ihrer geometrischen Ausgestaltung verändert wird, dass ein neuer, für eine nachfolgende Diffusion definierter Bereich geschaffen wird, der höheren geometrischen Toleranzanforderungen bezüglich der zuerst angebrachten Öffnungen genügt. P a t e n t a n s p r ü c h e 1. Process for the production of semiconductor arrangements with self-aligning structures on a substrate during manufacture, wherein a plurality of layers are arranged one above the other on the substrate and at least a first and second layer of different chemical composition are provided and each of these layers against the remaining layers and the substrate is preferably etchable with a suitable etchant, furthermore in the multi-layer Structure openings to limit the first diffusion areas up to the surface of the Cut into the substrate in order to diffuse these areas through these openings, as a result, a controlled etching creates a the layers of the multilayer structure in their geometric configuration is changed that a new area defined for a subsequent diffusion is created, the higher geometric tolerance requirements with respect to the first made openings is sufficient. 2. Verfahren nach Anspruch 1, dadurch g e k e ii n z e i c hii e t, dass eine Vielztl von drei chichten aufgebaut wird, die aus Siliciumnitrid, polykristallinem Silicium und Siliciumdioxyd bestehen.2. The method according to claim 1, characterized in that g e k e ii n z e i c hii e t, That a multitude of three layers is built up, made of silicon nitride, polycrystalline Silicon and silica are made. 3. Verfahren nach Anspruch 1 oder 2, dadurch g e k e n n -z e i c h n e t, dass das Substrat aus monokristallinem Silicium (111-Orientierung) besteht und darüber eine erste und zweite Schicht sandwich-artig aus Siliciumnitrid und Kieselerde ausgebildet wird.3. The method according to claim 1 or 2, characterized in that g e k e n n -z e i c Note that the substrate consists of monocrystalline silicon (111 orientation) and thereover a first and second sandwich-like layer made of silicon nitride and Silica is formed. 4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch g e k e n n z e i c h n e t, dass die Überlappung des diffundierten Bereiches mit der ersten Schicht zur Begrenzung des Torbereiches eines Oberflächen-Feldeffekttransistors mit einer Torabmessung von näherungsweise 0,25µm dient.4. The method according to one or more of claims 1 to 3, characterized it is not noted that the overlap of the diffused area with the first layer to delimit the gate area of a surface field effect transistor with a gate size of approximately 0.25 µm. L e e r s e i t eL e r s e i t e