DE2451486C2 - Verfahren zum Herstellen von integrierten Halbleiteranordnungen - Google Patents

Verfahren zum Herstellen von integrierten Halbleiteranordnungen

Info

Publication number
DE2451486C2
DE2451486C2 DE2451486A DE2451486A DE2451486C2 DE 2451486 C2 DE2451486 C2 DE 2451486C2 DE 2451486 A DE2451486 A DE 2451486A DE 2451486 A DE2451486 A DE 2451486A DE 2451486 C2 DE2451486 C2 DE 2451486C2
Authority
DE
Germany
Prior art keywords
layer
insulating layer
slot
photoresist
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2451486A
Other languages
English (en)
Other versions
DE2451486A1 (de
Inventor
Ingrid Emese Magdo
Steven Hopewell Junction N.Y. Magdo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2451486A1 publication Critical patent/DE2451486A1/de
Application granted granted Critical
Publication of DE2451486C2 publication Critical patent/DE2451486C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/113—Nitrides of boron or aluminum or gallium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von integrierten Halbleiteranordnungen, bei dem auf einem Halbleitersubstrat eine erste Isolierschicht aus einem ersten elektrisch isolierenden Material und auf dieser eine zweite Isolierschicht aus einem zweiten elektrisch isolierenden Material und eine sich durch die Isolierschichten hindurch erstreckende kleine Öffnung durch Maskieren und selektives chemisches Ätzen gebildet wird. Solche Verfahren sind z. B. aus den US-PS 88 000 und 33 90 025 bekannt
Auf dem Gebiet der integrierten Halbleiteranordnungen ist man bestrebt, die Dichte der Schaltkreise in hochintegrierten Schaltungen ständig zu erhöhen. Wegen dieser hohen Verdichtung der Schaltkreise benötigt man Verfahren zum Herstellen außergewöhnlieh kleiner Öffnungen in Isolierschichten, wobei diese Öffnungen entweder dazu dienen, daß durch sie den Leitfähigkeitstyp bestimmende Störstoffe in das Halbleitersubstrat eingeführt oder daß metallische Kontakte durch die Isolierschichten hindurch hergestellt werden können.
Das Herstellen von benötigten kleinen Öffnungen mit Seitenabmessungen, die in der Größenordnung von 0,0025 mm oder weniger liegen, bereitet jedoch Schwierigkeiten, denn die Grenzen des optischen Auflösungsvermögens in üblichen Photolackmasken können Unregelmäßigkeiten in Form und Größe der Öffnungen zur Folge haben. Insbesondere können bei Öffnungen, die rechteckig oder quadratisch sein sollen, die Ecken abgerundet werden, und dadurch zu Nachteilen der integrierten Halbleiteranordnungen führen.
Um diese bekannten Schwierigkeiten, vgl. z. B. die US-PS 33 88 000 und 33 90 025, auszuräumen, sind in
den beiden genannten US-PS zwei Wege angegeben worden, wo in beiden Verfahren unter Verwendung üblicher Photolack-Ätzverfahren ein Paar sich kreuzender Schlitze in zwei Isolierschichten angebracht wird. Diese Schlitze haben eine Breite, die e.wa gleich der gewünschten Breite der herzustellenden Öffnung ist. Dadurch, daß die beiden Schlitze über Kreuz angeordnet sind, entsteht eine Öffnung durch die zwei Isolierschichten nur in den beiden Schlitzen gemeinsamen Abschnitten. Da das Verhältnis von Länge zu Breite dieser Schlitze relativ groß ist, hat man erkannt, daß man ein Paar solcher Schlitze mit einem hohen Auflösungsgrad miteinander zum Schnitt bringen kann. Demgemäß sollten also Verzerrungen und Unregelmäßigkeiten einer auf diese Weise hergestellten Öffnung beseitigt werden. Bei dem aus der US-Patentschrift 33 90 025 bekannten Verfahren wird zunächst eine relativ dicke Schicht aus Siliciumdioxid auf einem Halbleitersubstrat gebildet, und es wird durch die dicke SiOrlsolierschicht ein schmaler Schlitz geätzt Anschließend wird eine zweite dünne Schicht aus Siliciumdioxid über der gesamten Oberfläche, einschließlich des Schlitzes aufgebracht Dann wird wiederum mit üblichen Photolack-Ätzverfahren ein ähnlicher, schmaler Schlitz in der zweiten SiO2-Isolierschicht hergestellt, der den ersten Schlitz schneidet. Die Ätzzeit soll dabei jedoch nur ausreichen, durch die dünne Schicht aus Siliciumdioxid hindurchzuätzen. Somit wird die entgültig herzustellende Öffnung nur durch den Teil der dünnen Siliciumdioxid-Schicht in dem Schlitz vollständig hindurchgeätzt, der sich an dem Schnittpunkt der beiden langgestreckten Schlitze befindet Während durch dieses Verfahren mit einer dicken und einer dünnen Siliciumdioxidschicht das Problem der nicht ausreichend guten Auflösung bei kleinsten Öffnungen zumindest teilweise gelöst wird, gibt es immer noch einige Schwierigkeiten. Wegen der geringen Größe der Öffnung ist es zwingend erforderlich, daß die Siliciumdioxidschicht von dem Bereich der Öffnung vollständig entfernt wird. Zu diesem Zweck benötigt man eine entsprechend ausgedehnte Ätzzeit, damit sichergestellt wird, daß die dünne Siliciumdioxid-Schicht vollständig entfernt wird. Wegen einer solchen ausgedehnten Ätzzeit können die an die Öffnung angrenzenden Bereiche der dicken Siliciumdioxid-Schicht nachteilig beeinflußt werden, d. h. man wird an den Rändern der herzustellenden Öffnung einige Unregelmäßigkeiten erhalten.
Das zweite bekannte Verfahren, bei dem ebenfalls sich kreuzende Schlitze benutzt werden, durch welches aber die oben beschriebenen Schwierigkeiten des Verfahrens nach der US-PS 33 90 025 vermieden werden, die sich aus dem Übereinanderliegen einer dicken und einer dünnen Siliciumdioxidschicht ergeben, ist in der US-Patentschrift 33 88 000 beschrieben. Bei dieser Lösung des Problems wird zunächst ein schmaler Schlitz in einem untenliegenden isolierenden Material, wie z. B. Siliciumdioxid hergestellt. Anschließend wird eine zweite Schicht eines anderen Isoliermaterials mit anderen Ätzeigenschaften auf der gesamten Oberfläche aufgebracht und demgemäß auch in dem zuerst angebrachten Schlitz. Wenn der zweite, den ersten Schlitz schneidenden Schlitz durch die zweite Isolierschicht hindurch gebildet wird, wird ein Ätzmittel verwandt, das nur die zweite Isolierschicht abätzt, das erste Isoliermaterial dabei aber nicht merklich abträgt. Das hat zur Folge, daß die erste Isolierschicht nicht angegriffen wird, so daß die Schwierigkeiten, die bei einer Folge einer dicken und dünnen, jedoch gleichartigen Oxidschicht auftreten können, vermieden werden. Aus der US-PS 34 79 237 ist ein Verfahren zum Ätzen einer auf der Oberfläche eines Halbleitersubstrat angebrachten Isolierschicht aus z. B. S13N4 bekannt, die durch eine als Maske wirkende SiO2-Schicht geätzt wird, in welcher zuvor das zu ätzende Muster in einem photolithographischen Verfahrensschritt mit einer Maske aus Photolack hergestellt wurde. Dabei wird ein Ätzmittel verwendet, das Si3N4 angreift, nicht aber SiO2. Bei den der Erfindung zugrundeliegenden Untersuchungen, ist nun festgestellt worden, daß auch das zweite Verfahren Schwierigkeiten ergibt Bei dem zweiten Verfahren erhält man am Ende einen Schichtenaufbau, bei dem zwei verschiedene Arten elektrisch isolierender Materialien in unmittelbarer Berührung mit dem Halbleitersubstrat sind, d. h. man hat eine Kombination von Siliciumdioxid und Aluminiumdioxid in Berührung mit dem Halbleitersubstrat. Um die mechanische Beanspruchung von Halbleitersubstrat und Isolierschicht auf dem Halbleitersubstrat möglichst klein zu halten, wäre es von großem Vorteil, wenn nur ein und dasselbe Isoliermaterial in Berührung mit dem gesamten Halbleitersubstrat wäre und dies gälte ganz besonders, wenn das Isoliermaterial Siliciumdioxid ist Wegen der strukturellen Verträglichkeit von Siliciumdioxid mit dem darunterliegenden Halbleitersubstrat werden nämlich mechanische Beanspruchungen dann besonders gering sein, da dann das Halbleitersubstrat über seine gesamte Oberfläche nur mit Siliciumdioxid in Kontakt kommt.
Der Erfindung liegt also die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zum Herstellen von integrierten Halbleiteranordnungen anzugeben, bei dem kleinste Öffnungen mit Hilfe von zwei Isolierschichten durch einander sich kreuzende Schlitze in der Weise gebildet werden, daß nur ein einziges Isoliermaterial mit der gesamten Halbleiteroberfläche der integrierten Halbleiteranordnung in Berührung kommt. Dies wird gemäß der Erfindung dadurch erreicht, daß zuerst die zwei Isolierschichten nacheinander aufgebracht werden, daß dann auf der zweiten Isolierschicht eine erste Maskierungsschicht aufgebracht, in dieser ein Schlitz gebildet und durch chemisches Ätzen mit einem Ätzmittel, das selektiv das Material der zweiten Isolierschicht abträgt, unter Verwendung der ersten Maskierungsschicht ein sich durch die zweite Isolierschicht erstreckender Schlitz geätzt wird, daß danach auf die Oberfläche eine zweite Maskierungsschicht aus Photolack aufgebracht und in dieser ein Schlitz gebildet wird, der den Schlitz in der zweiten Isolierschicht kreuzt, und daß anschließend durch chemisches Ätzen mit einem Ätzmittel, das selektiv das Material der ersten Isolierschicht abträgt, unter Verwendung der zweiten Maskierungsschicht aus Photolack eine kleine Öffnung durch die erste Isolierschicht hindurchgeätzt wird, die durch die sich kreuzenden Abschnitte des Schlitzes in der zweiten Isolierschicht und des Schlitzes in der zweiten Maskierungsschicht aus Photolack bestimmt wird.
Ausgestaltungen des Verfahrens nach der Erfindung sind in den Unteransprüchen angegeben.
Mit dem Verfahren nach der Erfindung werden die bei Verwendung durch zwei ungleich starke, d. h. einer dicken und einer dünnen, aber aus dem gleichen Material bestehenden Oxidschichten auftretenden Schwierigkeiten vermieden. Außerdem wird dadurch erreicht, daß die erste untenliegende Isolierschicht, die
vorzugsweise aus Siliciumdioxid besteht, mit dem gesamten Halbleiter-Substrat in Berührung bleibt. Das Isoliermaterial der zweiten Isolierschicht, ist an keiner Stelle mit dem Halbleitersubstrat irgendwie in Berührung.
Das Verfahren nach der Erfindung wird nunmehr anhand von Ausführungsbeispielen und in Verbindung mit der Zeichnung näher erläutert. In der Zeichnung zeigt
F i g. 1 eine Schnittansicht eines Teils eines Halbleitersubstrats, auf dessen Oberfläche isolierende Schichten aufgebracht sind, in denen eine sehr kleine öffnung durch die Anwendung von zwei sich kreuzenden Schlitzen hergestellt werden soll, die hier gestrichelt eingezeichnet sind,
F i g. 1A — 1D Schnittansichten längs der Linie 1A-1A in Fig.] nach den verschiedenen Verfahrensschritten eines ersten Ausführungsbeispiels des Verfahrens nach der Erfindung,
Fig.2A —E ähnliche Schnittansichten wie die der Fig. IA-ID, jedoch bei der Herstellung nach einem zweiten Ausführungsbeispiel.
Das im Zusammenhang mit F i g. 1 zu beschreibende Verfahren betrifft die Bildung einer Öffnung mit den Seitenabmessungen von 0,025 mm durch ein Verfahren, das von zwei sich überkreuzenden in F i g. 1 gestrichelt dargestellten Schlitzen 10 und 11 in einer Maske Gebrauch macht. Die öffnung 12, die an dem Schnittpunkt der Schlitze 10 und 11 hergestellt werden soll, wird durch eine Isolierschicht 14 hindurch hergestellt, die gegen das Siliciumsubstrat 13 durch eine strichpunktierte Linie abgegrenzt ist. Die Fig. IA bis ID zeigen die einzelnen Verfahrensschritte bei der Herstellung dieser öffnung in den Isolierschichten auf einem Siliciumsubstrat längs einer Schniltansichl entsprechend der Linie \A-\A in Fig. 1. In Fig. IA soll eine öffnung mit Seitenabmessungen in der Größenordnung von 0,025 mm durch eine Isolierschicht, die zu einem Emitterbereich 15 in einem eine integrierte Halbleiteranordnung enthaltenden Halbleitersubstrat 13 führt, hergestellt werden. In derjenigen Stufe des Verfahrens zum Herstellen der integrierten Halbleiteranordnung, in der die sehr kleine Öffnung hergestellt werden soll, wird eine durchgehende Isolierschicht 16 aus Siliciumdioxid über der gesamten Oberfläche des die integrierte Halbleiteranordnung tragenden Siliciumsubstrats aufgebracht Diese Siliciumdioxidschicht 16 kann beispielsweise durch thermische Oxidation der Oberfläche des Siliciumsubtrats 13 in üblicher Weise hergestellt werden. Die Siliciumdioxidschicht 16 hat eine Stärke in der Größenordnung von 250 nm.
Eine Isolierschicht 17 aus elektrisch isolierendem Material mit gegenüber der Siüciurndicxidschicht 15 verschiedener Ätzfestigkeit wird auf der Siliciumdioxidschicht 16 niedergeschlagen. In dem Ausführungsbeispiel besteht die Isolierschicht 17 aus Siliciumnitrid. Es kann statt dessen auch Aluminiumoxid benutzt werden. Die Siliciumnitridschicht 17 kann durch pyrolytische Zersetzung oder durch Kathodenzerstäubung in bekannter Weise aufgebracht werden. Die Siliciumnitridschicht 17 hat eine Stärke in der Größenordnung von 160 nm.
Als nächster Schritt wird nach einem üblichen photolithographischen Verfahren eine erste Maskierungsschicht 18 aus Photolack mit einem Schlitz 19, der in seinem Ort und seinen Abmessungen von 0,075 χ 0,025 mm dem Schlitz 10 entspricht, auf der SBiciummtridschicht 17 gebildet Für das Ausführungsbeispiel sei angenommen, daß die Photolackmaske 18 ein bekannter positiver Photolack ist. Anstelle eines positiven kann auch ein negativer Photolack benutzt werden.
Unter Benutzung der Photolackmaske 18 als eine die Ätzung verhindernde Maske, wird ein Schlitz 20, der in Ort und Abmessungen dem Schlitz 19 entspricht, durch die Siliciumnitridschicht 17, vgl. Fig. IB, mit einem Ätzmittel geätzt, das das Siliciumnitrid selektiv abträgt,
ίο die darunterliegende Isolierschicht 16 aus Siliciumdioxid jedoch wenig oder gar nicht beeinflußt. Ein geeignetes Ätzmittel dieser Art ist ein heißes Salz der Phosphorsäure, das die Zusammensetzung (NH^HPOi hat und in diesem Ausführungsbeispiel bei einer Temperatur von über 8500C eingesetzt wird. Die Abmessungen des Schlitzes 20 sind 0,025 mm χ 0,1 mm.
in dem Verfahrensstand nach Fig. ίC ist eine zweite aus Photolack bestehende Maskierungsschicht 21 mit einem Schlitz 22 am Ort und mit den Abmessungen des Schlitzes 11 über der Siliciumnitridschicht 17 in der Weise aufgebracht, daß der Schlitz 22 den Schlitz 20 kreuzt. Die Photolackmaske 21 wird nach einem bekannten photolithographischen Verfahren hergestellt Man wird zweckmäßigerweise das gleiche Photolackmaterial verwenden, wie für die Photolackmaske 18. Der Schlitz 22 hat im wesentlichen die gleichen Abmessungen wie Schlitz 20. Verwendet man dann ein Ätzmittel, das selektiv Siliciumdioxid abätzt, aber relativ wenig oder gar keine Einwirkung auf
Siliciumnitrid hat, dann wird damit die öffnung 23 durch die Siliciumdioxidschicht 16, vgl. Fig. ID, in dem Bereich geätzt, in dem sich die Schlitze 20 und 22 kreuzen. Ein für diesen Zweck geeignetes Ätzmittel ist gepufferte Fluorwasserstoffsäure. Die öffnung 23 hat demgemäß die Abmessungen 0,025 χ 0,025 mm. Nur die Siliciumdioxidschicht 16 kommt und bleibt in Berührung mit dem Siliciumsubstrat 13. An keinem Punkt ist die Siliciumnitridschicht 17 in Berührung mit
■ dem Siliciumsubstrat 13. Wenn Siliciumnitrid (S13N4) in Berührung mit Silicium kommt, können Materialspannungen auftreten, die zu einer Versetzung der Isolierschicht Anlaß geben können.
In Zusammenhang mit den F i g. 2A bis 2E soii nun ein weiteres Ausführungsbeispiel des Verfahrens zum
Herstellen einer sehr kleinen öffnung beschrieben werden, das gleichartig durchgeführt wird, wie das im Zusammenhang mit den Fig. IA bis ID beschriebene Verfahren, jedoch mit der Ausnahme, daß ein weiterer Maskierungsschritt vorgesehen wird, bei dem eine
Siliciumdioxidschicht als Maske für das Ätzen des Schlitzes durch die darunterliegende Siliciumnitridschicht verwendet wird. Der Schichtenaufbau in F i g. 2A entspricht im wesentlichen dem in der F i g. 1A mit der Ausnahme, daß eine zusätzliche Isolierschicht 24 aus Siliciumdioxid zwischen die Siliciumnitridschicht 25 und die erste Photolackmaske, nunmehr eine Photolackschicht 26 eingeschoben ist Im übrigen entspricht die erste untenliegende Isolierschicht aus Siliciumdioxid 27 der Isolierschicht 16 in F i g. IA und das Siliciumsubstrat 28 entspricht dem Siliciumsubstrat 13. Die Siliciumdioxidschicht 24 kann auf der Siliciumnitridschicht 25 in üblicher Weise, einschließlich Kathodenzerstäubung oder pyrolytische Zersetzung, aufgebracht werden. Die Sflicrumdioxidschicht 24 hat eine Dicke in der Größenordnung von 100 nm.
Unter Verwendung der Photolackmaske 26 wird ein Schlitz 30, dessen Abmessungen den Abmessungen des Schlitzes 29 in der Photolackmaske 26 entsprechen,
durch die Siliciumdioxidschicht 24 vgl. Fig.2B, hindurchgeätzt. Das hier verwendete Ätzmittel ätzt selektiv Siliciumdioxid, ohne im wesentlichen die darunterliegende Siliciumnitridschicht 25 anzugreifen. Ein für diesen Zweck geeignetes Ätzmittel ist eine gepufferte Fluorwasserstoffsäurelösung, die in üblicher Weise zum Ätzen von Siliciumdioxid benutzt wird.
Verwendet man anschließend die Siliciumdioxidschicht 24 als Maske, dann wird ein dem Schlitz 30 entsprechender Schlitz 31 durch die Siliciumnitridschicht 25 mit einem Ätzmittel hindurchgeätzt, das selektiv Siliciumnitrid ätzt, ohne die darüber- und darunterliegenden Schichten 24 bzw. 27 aus Siliciumdioxid anzugreifen. Dafür brauchbare Ätzmittel sind heiße Phosphorsäure oder heiße Phosphorsäuresalze.
Wie aus Fig.2D zu erkennen, wird dann eine Photolackmaske 32, die im wesentlichen mit der Photolackmaske 21, Fig. IC äquivalent ist, mit einem Schlitz 33 hergestellt, der den Schlitz 31 überkreuzt.
Anschließend wird in einem, dem im Zusammenhang mit Fig. IC beschriebenen Verfahren entsprechenden Verfahren ein Ätzmittel angewandt, das Siliciumdioxid ätzt, ohne dabei in irgendeiner Form Siliciumnitrid anzugreifen, um eine Öffnung 34, wie in F i g. 2E gezeigt, zu bilden, welche der Öffnung 23 in F i g. ID entspricht. Eine geeignete Ätzlösung ist die bereits erwähnte gepufferte Fluorwasserstoffsäurelösung. Dieses Ätzmittel entfernt auch die Abschnitte 35 der obenliegende Siliciumdioxidschicht 24, die innerhalb des Schlitzes 33 frei liegen. Die darunterliegende Schicht 25 aus Siliciumnitrid verhindert jedoch ein weiteres Ätzen unterhalb der Abschnitte 35.
ίο In bezug auf den im Zusammenhang mit F i g. 2D beschriebenen Verfahrensschritt soll darauf hingewiesen werden, daß der Schlitz 33 nicht an allen vier Seiten geschlossen sein muß. Es ist lediglich erforderlich, daß der Schlitz 33 an den zwei Seiten abgeschlossen ist, die zur Bestimmung des Schnittpunktes zwischen den Schlitzen 33 und 31 erforderlich sind. Man kann daher den in Fig.2D dargestellten Verfahrensschritt anstelle des in F i g. 2D gezeigten Verahrensschrittes anwenden. Dieser Verfahrensschritt ist indes identisch mit der Ausnahme, daß die Photolackschicht 32A den Schlitz 33Λ nicht an allen vier Seiten umgibt, denn der Schlitz 33/4 ist nur an den beiden Seiten begrenzt, die den Schlitz 31 kreuzen.
Hierzu 2 Blatt Zeichnungen
130 214/203

Claims (8)

Patentansprüche:
1. Verfahren zum Herstellen von integrierten Halbleiteranordnungen, bei dem auf einem Halbleitersubstrat eine erste Isolierschicht aus einem ersten elektrisch isolierenden Material und auf dieser eine zweite Isolierschicht aus einem zweiten elektrisch isolierenden Material und eine sich durch die Isolierschichten hindurch erstreckende kleine Öffnung durch Maskieren und selektives chemisches Ätzen gebildet wird, dadurch gekennzeichnet,
daß zuerst die zwei Isolierschichten (16, 17) nacheinander aufgebracht werden,
daß dann auf der zweiten Isolierschicht eine erste Maskierungsschicht (18) aufgebracht, in dieser ein Schlitz (19) gebildet und durch chemisches Ätzen mit einem Ätzmittel, das selektiv das Material der zwsiten Isolierschicht abträgt, unter Verwendung der ersten Maskierungsschicht ein sich durch die zweite Isolierschicht erstreckender Schlitz (20) geätzt wird,
daß danach auf die Oberfläche eine zweite Maskierungsschicht (21) aus Photolack aufgebracht und in dieser ein Schlitz (22) gebildet wird, der den Schlitz (20) in der zweiten Isolierschicht (17) kreuzt, und daß anschließend durch chemisches Ätzen mit einem Ätzmittel, das selektiv das Material der ersten Isolierschicht (16) abträgt, unter Verwendung der zweiten Maskierungsschicht (21) aus Photolack eine kleine Öffnung (23) durch die erste Isolierschicht (16) hindurch geätzt wird, die durch die sich kreuzenden Abschnitte des Schlitzes (20) in der zweiten Isolierschicht (17) und des Schlitzes (22) in der zweiten Maskierungsschicht (21) aus Photolack bestimmt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als erste Maskierungsschicht (18) eine Schicht aus einem elektrisch isolierenden Material verwendet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß als erste Maskierungsschicht (18) eine Photolackschicht verwendet wird.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß als erste Maskierungsschicht (18) und als erste Isolierschicht (16) Schichten aus dem gleichen elektrisch isolierenden Material verwendet werden.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß als erste elektrisch isolierendes Material Siliciumdioxid und als zweites elektrisch isolierendes Material Siliciumnitrid verwendet werden.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
däß zunächst die erste (27) und die zweite (25) Isolierschicht und auf der zweiten Isolierschicht (25) eine dritte Isolierschicht (24) aus dem gleichen elektrisch isolierenden Material wie das der ersten Isolierschicht (27) aufgebracht werden,
daß dann auf der dritten Isolierschicht (24) eine erste Maskierungsschicht (26) aus Photolack aufgebracht, in dieser ein Schlitz (29) gebildet und durch chemisches Ätzen mit einem Ätzmittel, das selektiv das Material der dritten Isolierschicht (24) abträgt, unter Verwendung der ersten Photolack-Maskierungsschicht (26) ein sich durch die dritte Isolierschicht (24) erstreckender Schlitz (30) geätzt wird,
daß danach durch chemisches Ätzen mit einem Ätzmittel das selektiv das Material der zweiten Isolierschicht (25) abträgt, unterhalb des Schlitzes
(30) in der dritten Isolierschicht (24) ein sich durch die zweite Isolierschicht (25) erstreckenden Schlitz
(31) geätzt wird,
daß danach auf die Oberfläche eine zweite Maskierungsschicht (32) aus Photolack aufgebracht und in dieser ein Schlitz (33) gebildet wird, der den Schlitz (31) in der zweiten Isolierschicht (25) kreuzt, und
daß anschließend durch chemisches Ätzen mit einem Ätzmittel, das selektiv das Material der ersten Isolierschicht (27) abträgt, unter Verwendung der zweiten Photolackmaskierungsschicht (32) eine kleine Öffnung (34) durch die erste Isolierschicht (27) hindurch geätzt wird, die durch die sich kreuzenden Abschnitte des Schlitzes (31) in der zweiten Isolierschicht (Z1S) und des Schlitzes (33) in der zweiten Photoiack-Maskierungsschicht (32) bestimmt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die erste Photolack-Maskierungsschicht (26) vor der Bildung der zweiten Photolack-Maskierungsschicht (32) entfernt wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß als erstes elektrisch isolierendes Material Siliciumdioxid und als zweites elektrisch isolierendes Material Siliciumnitrid verwendet werden.
DE2451486A 1973-12-26 1974-10-30 Verfahren zum Herstellen von integrierten Halbleiteranordnungen Expired DE2451486C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US427888A US3904454A (en) 1973-12-26 1973-12-26 Method for fabricating minute openings in insulating layers during the formation of integrated circuits

Publications (2)

Publication Number Publication Date
DE2451486A1 DE2451486A1 (de) 1975-07-10
DE2451486C2 true DE2451486C2 (de) 1982-04-08

Family

ID=23696709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2451486A Expired DE2451486C2 (de) 1973-12-26 1974-10-30 Verfahren zum Herstellen von integrierten Halbleiteranordnungen

Country Status (7)

Country Link
US (1) US3904454A (de)
JP (1) JPS5230831B2 (de)
CA (1) CA1048331A (de)
DE (1) DE2451486C2 (de)
FR (1) FR2256536B1 (de)
GB (1) GB1435670A (de)
IT (1) IT1025190B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1548520A (en) * 1976-08-27 1979-07-18 Tokyo Shibaura Electric Co Method of manufacturing a semiconductor device
US4233337A (en) * 1978-05-01 1980-11-11 International Business Machines Corporation Method for forming semiconductor contacts
US4326332A (en) * 1980-07-28 1982-04-27 International Business Machines Corp. Method of making a high density V-MOS memory array
US4481263A (en) * 1982-05-17 1984-11-06 Raytheon Company Programmable read only memory
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
US5244837A (en) * 1993-03-19 1993-09-14 Micron Semiconductor, Inc. Semiconductor electrical interconnection methods
US6498088B1 (en) * 2000-11-09 2002-12-24 Micron Technology, Inc. Stacked local interconnect structure and method of fabricating same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3388000A (en) * 1964-09-18 1968-06-11 Texas Instruments Inc Method of forming a metal contact on a semiconductor device
USB311264I5 (de) * 1964-12-31 1900-01-01
US3479237A (en) * 1966-04-08 1969-11-18 Bell Telephone Labor Inc Etch masks on semiconductor surfaces
US3660735A (en) * 1969-09-10 1972-05-02 Sprague Electric Co Complementary metal insulator silicon transistor pairs
US3717514A (en) * 1970-10-06 1973-02-20 Motorola Inc Single crystal silicon contact for integrated circuits and method for making same
US3728167A (en) * 1970-11-16 1973-04-17 Gte Sylvania Inc Masking method of making semiconductor device
US3800412A (en) * 1972-04-05 1974-04-02 Alpha Ind Inc Process for producing surface-oriented semiconducting devices

Also Published As

Publication number Publication date
FR2256536B1 (de) 1977-05-20
JPS5230831B2 (de) 1977-08-10
US3904454A (en) 1975-09-09
CA1048331A (en) 1979-02-13
DE2451486A1 (de) 1975-07-10
JPS5098280A (de) 1975-08-05
IT1025190B (it) 1978-08-10
GB1435670A (en) 1976-05-12
FR2256536A1 (de) 1975-07-25

Similar Documents

Publication Publication Date Title
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
DE4138842C2 (de) Gateelektrode und Verfahren zu deren Herstellung
DE2611158A1 (de) Verfahren zum herstellen von oeffnungen in siliciumkoerpern
DE2229457A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE2641752C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2054571A1 (de) Integrierte Halbleiterstruktur und Verfahren zum Herstellen dieser Halbleiterstruktur
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE3706127A1 (de) Diskontinuierliches aetzverfahren
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2740757C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2039988A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2451486C2 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
DE3151630A1 (de) Feuchtigkeitsfuehler und verfahren zu seiner herstellung
EP0001038A1 (de) Herstellung einer Siliciummaske und ihre Verwendung
DE2931825B2 (de) Magnetblasen-Speichervorrichtung
DE2721452A1 (de) Integrierte magnetkopfstruktur und verfahren zu ihrer herstellung
DE2823881B2 (de) Verfahren zur Herstellung von elektrischen Dünnschichtschaltungen für die Herstellung integrierter Leiterbahnüberkreuzungen
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE2157633A1 (de) Verfahren zur planaren diffusion von zonen einer monolithisch integrierten festkoerperschaltung
DE1639241A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE3117083C2 (de) Verfahren zur Herstellung von Halbleiterelementen
DE2453528C2 (de) Maskierungsverfahren
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist

Legal Events

Date Code Title Description
OD Request for examination
8126 Change of the secondary classification

Ipc: H01L 21/72

D2 Grant after examination
8339 Ceased/non-payment of the annual fee