DE2336908B2 - Integrierte Halbleiteranordnung mit Mehrlagen-Metallisierung- - Google Patents

Integrierte Halbleiteranordnung mit Mehrlagen-Metallisierung-

Info

Publication number
DE2336908B2
DE2336908B2 DE2336908A DE2336908A DE2336908B2 DE 2336908 B2 DE2336908 B2 DE 2336908B2 DE 2336908 A DE2336908 A DE 2336908A DE 2336908 A DE2336908 A DE 2336908A DE 2336908 B2 DE2336908 B2 DE 2336908B2
Authority
DE
Germany
Prior art keywords
semiconductor
layer
insulation layer
holes
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2336908A
Other languages
English (en)
Other versions
DE2336908A1 (de
DE2336908C3 (de
Inventor
Harry Charles Wappingers Falls Calhoun
Larry Ernest Poughkeepsie Freed
Carl Lee Wappingers Falls Kaufman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2336908A1 publication Critical patent/DE2336908A1/de
Publication of DE2336908B2 publication Critical patent/DE2336908B2/de
Application granted granted Critical
Publication of DE2336908C3 publication Critical patent/DE2336908C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/98Utilizing process equivalents or options

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft eine integrierte Halbleiteran-Ordnung mit Mehrlagen-Metallisierung, bei der die Halbleiteroberfläche eine erste isolierende Schicht mit aufgebrachten Leitungsverbindungen und darüber eine zweite isolierende Schicht mit aufgebrachten metallischen Leitungsverbindungen trägt, wobei die zweite Schicht Durehgangslöcher aufweist, durch die eine Leitung der zweiten Ebene mi! einer Leitung der ersten Ebene verbunden ist.
Integrierte planare Halbleiterschaltungen enthalten im allgemeinen mehrere aktive und passive Schaltelemente in der Oberfläche eines Halbleitersubstrats. Bei konventioneller Bauart befindet sich auf einem Halbleitersubstrat eine epitaktische Schicht, welche die planare Fläche bildet. Da sich alle PN-Übergänge in dieser Schicht befinden, wird dieselbe vollständig mit einer Isolationsschicht aus z. B. SiO? überzogen, um die PN-Übergänge zu schützen und um die aktiven und passiven Elemente der Schaltung gegen die sich auf der Isolationsschicht befindlichen metallischen Leiterzüge zu isolieren. Diese Leiterzüge verbinden die einzelnen Schaltelemente und verteilen Versorgungsspannungen. Die metallisierten Leiterzüge werden mittels elektrischer Kontakte, die durch eine erste Isolationsschicht hindurchführen, mit den einzelnen Schaltelementen verbunden. Integrierte Schaltungen dieser Art und deren Herstellungsverfahren werden im schweizerischen Patent. 483 127 eingehend beschrieben.
Bei vielen integrierten Schaltungen ist es erforderlich, auf der ersten Isolationsschicht eine zweite anzubringen. 3ei einfacheren integrierten Schaltungen wird die zweite Isolationsschicht vorwiegend als Schutz und zur Abdeckung der metallischen Leiterzüge vorgesehen. Bei komplizierteren Schaltungen mit größerer Packungsdichte wird oft eine zweite Schicht metallischer Leiterzüge benötigt, um alle erforderlichen Verbindungen herstellen zu können. Dabei wird gleichzeitig das Erstellen von Querverbindungen ermöglicht
Sowohl bei einfacheren integrierten Schaltungen, wo die zweite Isolationsschicht hauptsächlich eine Schutzfunktion hat, wie auch bei komplizierter;·?! Schaltungen, bei welchen die zweite Isolationsschicht auch eine zweite Schicht metallischer Leiterzüge aufweist, werden Kontaktlöcher durch die zweite Isolationsschicht benötigt. Bei den einfacheren integrierten Schaltungen werden durch diese Kontaktlöcher die Außenanschlüs· se geführt. Bei den komplizierteren Schaltungen werden aber eine große Zahl Kontaktlöcher gebraucht, um Schallungsverbindungen in der ersten Schicht metallischer Leiterzüge mit entsprechenden Verbindungen in der zweiten Schicht der metallischen Leiterzüge herzustellen (vgl. zum Beispiel die DT-OS 2 021 809).
Die Kontaktlöcher durch die zweite Isolationsschicht werden meistens durch Ätzen hergestellt. Der Ätzprozeß kann durch Hochfrequenz-Kathodenzerstäubung erfolgen oder aber vorzugsweise durch konventionelles chemisches Ätzen.
Dieses Verfahren ist im genannten Patent erläutert, ebenso der photolithographische Prozeß zur Festlegung der Kontaktlöcher mit Hilfe einer lichtempfindlichen Schicht sowie das Ätzen u. B. mittels gepufferter Flußsäure.
Weil für die erste wie für die zweite Isolationsschicht meist das gleiche Material verwendet wird, kommt dem Problem des Überätzens besondere Bedeutung zu. Das Ätzmittel für die obere Isolationsschicht greift auch die untere Isolationsschicht an, und zwar selbst dann, wenn es sich um unterschiedliches Isolationsmaterial handelt. Verschiedene Glas-Ätzmittel greifen auch andere Isolationsmaterialien mehr oder weniger an. Wenn das Ätzmittel bei einem Kontaktloch durch die erste Isolationsschicht bis zum Halbleitersubstrat vordringt, entstehen unerwünschte Kurzschlüsse zu den metallischen Leiterzügen auf der ersten Isolationsschicht. Mit zunehmender Miniaturisierung der integrierten Schaltungen werden auch die Isolationsschichten dünner. Entsprechend schwieriger wird es, den Ätzprozeß so zu steuern, daß nur die obere Isolationsschicht beim Herstellen der Kontaktlöcher durchgeätzt wird, und daß dabei die untere Isolationsschicht unbeschädigt bleibt. Selbst bei der Kathodenzerstäubung, wo der Abtrag besser überwacht werden kann, bleibt die Gefahr bestehen, daß die untere Isolationsschicht durchbrochen wird. Beim nur schwer kontrollierbaren chemischen Ätzprozeß ist die Gefahr des Durchätzens besonders groß.
Es wurden schon viele Versuche gemacht, um das Durchätzen der ersten Isolationsschicht zu verhindern. Beispielsweise wurde für die untere Isolationsschicht ein Material gewählt, das dem Ätzmittel einen wesentlich größeren Widerstand bietet als das Material der oberen Isolationsschicht. So hat man für die obere Iso-
lationsschicht Silizium-Dioxid und für die untere Schicht Silizium-Nitrid gewählt, weil Silizium-Nitrid gegen manche Ätzmittel für Silizium-Dioxid resistent ist (DT-OS 1 948 923). Ein Nachteil des Silizium-Nitrids ist aber dessen mangelhafte Adhäsion auf Halbleiter·Substraten aus Silizium. Das bedingt eine zusätzliche Schicht aus Silizium-Dioxid zwischen Silizium-Nitrid und Halbleitersubstrat. Wenn Silizium-Nitrid/Silraum-Dioxid-Zusammensetzungen aus schaltungstechnischen Gründen erforderlich sind, um die untere Isolations- ίο schicht zu bilden, oder wenn dafür andere zwingende Umstände, wie Passivation, bestimmend sind, dann ist ihre Verwendung eine ausgezeichnete Lösung, und das Durchätzen der ersten Isolierschicht beim Herstellen der Kontaktlöcher wird verhindert Falls aber die: Art der integrierten Schaltung eine solche Isolationsschicht weder aus schaltungstechnischen noch aus andleren Gründen erforderlich macht, verursacht eine zusätzliche aus Silizium-Nitrid bestehende Isolationsschicht, die lediglich ein Durchätzen verhindern soll, einen unverhältnismäßig großen Fabrikationsaufwr.id.
Ein anderes Verfahren zur Verhinderung des Durchätzens der unteren Isolationsschicht beim Anbringen der Kontaktlöcher ist in F i g. 1 und IA dargestellt (vgl. »IBM Technical Disclosure Bulletin«, Vol. 15(1972), Nr. 2, S. 656 und 657). Dabei sind die metallischen Leiterzüge auf der ersten Isolationsschicht unmittelbar unter den Kontdktlöchern wesentlich breiter ausgebildet und erweiteren sich dort zu einer metallischen Fläche. Auch wenn durch eine leicht verschobene Maske die Kontaktlöcher versetzt angebracht werden, wird ein Durchätzen bis auf das Halbleitersubstrat verhindert, weil der unter dem Kontaktloch liegende breitere Teil des metallischen Leiterzugs resistent gegen das Ätzmittel ist. In Fig. 1 und IA besteht die untere Isolations- .?ί schicht 10 wie auch die obere Isolationsschicht Hi aus Silizium-Dioxid. Der breitere Teil 14 der metallischen Leitung Ij befindet sich unterhalb des Kontaktlochs 15. Diese Anordnung befriedigt aber nur bei Schaltungen mit verhältnismäßig geringer Packungsdichte. Bei erhöhter Packungsdichte mit entsprechend zahlreichen Verbindungsleitungen und vielen Kontaktlöchern beansprucht die Verbreiterung der Leiterzüge unter jedem Kontaktloch einen zu großen Teil der Nutzfläche and verhindert eine kompakte Anordnung der Verbindungsleitungen auf der unteren Isolationsschicht.
Die der vorliegenden Erfindung zugrunde liegende Aufgabe ist es, eine pl&nare integrierte Halbleiterschaltung mit mehreren Isolationsschichten und Kontaktlöchern anzugeben, wobei ein Durchätzen der unteren Isolationsschicht bei der Herstellung von Kontaktlöchern durch die obere Isolationsschicht die Funktion der integrierten Schaltung nicht beeinträchtigt, die auch dann einwandfrei funktionieren soll, wenn die Kontaktlöcher nicht genau auf die darunterliegend metallischen Leiterzüge ausgerichtet sind, dies gilt auch für den Fall, daß die Leiterzüge in größtmöglicher Dichte verlegt sind. Die genannte Aufgabe soll erreicht werden, ohne daß die Packungsdichte der metallischen Leiterzüge reduziert werden muß.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß die Durchgangslöcher über einer Halbleiterzone angebracht sind, mit deren Material das Metali der Leitungen der zweiten Ebene einen Schottky-Kontakt bildet.
Die Erfindung löst das Problem des unerwünschten Durchätzens einer Isolationsschicht nicht mit einer zusätzlichen Absperrung gegen das Ätzmittel, es werden im Gegenteil keinerlei Maßnahmen gegen ein versehentliches Durchätzen getroffen.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen niedergelegt.
Eine ausführliche Beschreibung erfolgt anschließend unter Bezugnahme auf die nachstehend aufgeführten Zeichnungen.
F i g. 1 und IA zeigen eine behelfsmäßige Anordnung gegen das Durchätzen mittels verbreitertem Leiterzug unterhalb des Kontaktloches;
F i g. 2 ist die Schnittdarstellung einer integrierten Schaltung im Sinn der vorliegenden Erfindung;
F i g. 3 und 3A veranschaulichen ein Kontaktloch mit einer Leitungsverbindung.
Wie bereits erwähnt, stellen die F i g. 1 und IA eine behelfsmäßige Maßnahme gegen das Durchätzen der ersten Isolationsschicht dar. Substrat 16 mit Schaltelementzonen 17 und 18 befindet sich unter einer eiston Isolationsschicht 10. Darauf s;nd die metallisch .-n Leiterzüge 13 angeordnet, deren Verbindungen ην; dem Halbleitersubstrat indessen nicht dargestellt ^iikI. Um Kurzschlüssen zwischen den oberen .-ich aui der zweiten Isolationsschicht befindlichen Leiterzügen nut dem Halbleitersubstrat zu verhindern, sind die L.eitcrzüge unterhalb der Kontaktlöcher 15 zu einer Fläche 14 so weit verbreitert, daß selbst ungenau angebrachte Kontaktlöcher durch diese Fläche 14 vollständig abgeschirmt werden. Da das Metali der Fläche 14 resistent gegen das chemische Ätzmittel für die Kontaktlöcher ist, besteht keine Gefahr, daß die Isolationsschicht 10 durchgeätzt wird. Das in F i g. IA dargestellte Substrat besteht aus Silizium und die Isolationsschichten 10 und 11 aus Silizium-Dioxid.
Die in F i g. 1 und IA dargestellte Bauart verhindert wohl ein Durchätzen der ersten Isolationsschicht. Hingegen verunmöglicht die große Ausdehnung der !lache 14 eine kompakte Anordnung der Leilerzügc 13 auf der ersten Isolationsschicht, weil sie einen großen Teil des nutzbaren Raumes beansprucht, ein Umstand, der sich besonders bei Schaltungen mit vielen Kontaktlöchern bemerkbar macht.
Eine erfindungsgemäße Ausführung ist in F i g. 2 gezeichnet. Auf einem P-Ieitenden Substrat 20 befindet sich eine N-leitende epitaktische Schicht 21. Aktive und passive Schaltelemente werden in die Schicht eindiffundiert und durch P-leitende Zonen 22 voneinander isoliert. Ein Transistor besteht z. B. aus Emitter-Zone 23. Basis-Zone 24 und Subkollektor-Zone 25. Die P-leitende Zone 26 bildet mit den Anschlüssen 27 und 28 den Widerstand Al. Eine andere Ausführungsart ergibt Widerstand R2, bestehend aus Anschlüssen 31 und 32 mit N-Ieitender Zone 29, umgeben von der P-Ieitenden Isolationszone 30.
Die Fläche 34 der integrierten Schaltung ist mit einer ersten Isolationsschicht 33 überzogen. Darauf angeordnet befindet jich eine erste Schicht metallischer Leitungszüge 35 mit Kontaktverbindimgen 36 zu den ver schiedenen aktiven und passiven Schaltelementen irr: Halbleitersubstrat. Eine zweite Isolationsschicht 37 aus Silizium-Dioxid wird über der Schicht 33 gebildet. Durch die Isolationsschicht 37 hindurch werden mittels Kontaktlöchern 39 Verbindungen zu den metallischen Leiterzügen 35 hergestellt.
Die Kontaktlöcher werden durch chemisches Ätzen der Isolationsschicht 37 hergestellt. Die zweite Isolationsschicht 37 aus Silizium-Dioxid kann beispielsweise im Kathodenzerstäubungsverfahren aufgetragen wer den. Mit Hilfe geeigneter Maskierungstechniken kon-
neu die Konlaktlöcher unter Verwundung gepufferter FhiDsaiire geätzt werden. Wie aus l·' i g. 2 ersichtlich, werden die Kontaktlöcher 38 so ungeordnet, daß sie sich über den N-Ieitendcn Zonen der epitnxiaicn Schichl 21 befinden.
i)as Metall 39 in den Kontaktlöchern 38 bildet mit der epitaktischen Schichl 21 einen Schottky-Kontakt. Für das vorliegende Ausführungsbuispicl eignen sich Aluminium- oder Plalin-Silizide. Schottky-Kontakte können aber auch mit einer ganzen Anzahl anderer Metalle gebildet werden, z. B. Platin, Palladium, Chrom, Molybdän und Nickel.
Auf die Isolationsschicht 37 wird nun eine weitere Schicht metallischer Leiterzüge 40 aufgedampft und durch Konlaktlöcher 38 mit den weiter unten liegenden l.eitcrzügen 35 verbunden. Mit großer Wahrscheinlichkeit erfolgt schon bei geringer Abweichung von der Soll-Lage, entsprechend der Darstellung bei Punkt 41, ein Durchätzen Her unteren Isolationsschicht 33. An dieser Stelle entsteht auf der epitaktischen Schicht 21 die Kontaktstelle 42, die einen Schottky-Kontakt bildet, dessen Sperrschicht Kurzschlüsse zwischen den Leiterzügcn und dem Halbleitersubstrat verhindert. Zur Sicherstellung der Sperrwirkung muß allerdings eine genügend große Spannungsdifferenz vorhanden sein, um die erforderliche Sperrspannung des Schottky-Kontakts zu erzeugen. Wie allgemein üblich, wird auch bei der vorliegenden integrierten Schaltung an die N-Ieitende epitaktische Schicht 21 eine positive Spannung f V angelegt. Wenn nun die mit den Kontaktlöchern verbundenen metallischen Leiterzüge eine negative Spannung —V führen, ist der Schottky-Kontakt gesperrt. In F i g. 2 sind die Anschlüsse für das positive wie auch für das negative Spannungspotential mit +V respektive - V angedeutet. In der Praxis erfolgt die Zuführung dieser Spannungen über geeignete Kontaktsteil π durch die ohnehin vorhandenen metallischen Leiterzüge.
Bei Punkt 41 der F i g. 2 ist ersichtlich, daß bei einer Abweichung der Kontaktlöcher von ihrer Soll-Lage eine entsprechende Verkleinerung der Kontaktfläche mit dem metallischen Leiterzug resultiert. Bei einfacheren integrierten Schaltungen kann dieser Umstand vernachlässig! werden. Bei komplexeren Schaltungen hingegen wird eine reduzierte Kontaktfläche ein Widerstandselement darstellen, welches die einwandfreie Funktion der integrierten Schaltung in Frage stellt.
In den F i g. 3 und 3A wird eine Ausführung gezeigt die einen vollständigen Kontakt des Anschlusses 57 gewährleistet. Über dem metallischen Leiterzug 50 befin det sich das Kontaktmetall 51 im Durchführungslocr 52, dessen Durchmesser d größer ist als die Breite des Leiterzugs 50. Bei der Herstellung des Durchführungslochs 52 wird die Isolationsschicht 55 aus Silizium-Di oxid durchgeätzt, wobei Öffnung 54 entsteht, die ihrerseits die Bildung eines Schottky-Kontakts 56 ermög licht. Wie bereits erwähnt, verhindert die Schottky Sperrschicht einen Kurzschluß zwischen Metallkontak 57 und Substrat. Der Vorteil dieser Lösung ist darin zi sehen, daß der Leiterzug 50 in seiner ganzen Breit« vom Anschluß 57 überdeckt wird, und daß dadurch eine vollständige und nicht bloß partielle Kontaktierung er folgt.
Es ist selbstverständlich, daß bei Verwendung eine; P-Ieitenden Substrats geeignete Metalle wie Gold Kupfer oder Nickel zur Bildung der Schottky-Kontakt« benutzt werden müssen.
Hierzu t Blatt Zeichnungen
■ ν

Claims (5)

Patentansprüche:
1. Integriert«" Halbleiteranordnung mit Mehrlagen-Metallisierung, bei der die Halbleiteroberfläche eine erste isolierende Schicht mit aufgebrachten Leitungsverbindungen und darüber eine zweite isolierende Schicht mit aufgebrachten metallischen Leitungsverbindungen trägt, wobei die zweite Schicht Durchgangslöcher aufweist, durch die eine ι ο Leitung der zweiten Ebene mit einer Leitung der enten Ebene verbunden ist, dadurch gekennzeichnet, daß die Durchgangslöcher über einer Halbleiterzone angebracht sind, mit deren Material das Metall der Leitungen der zweiten Ebene einen Schottky-Kontakt bildet
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Durchgangslöcher oberhalb von Zonen im Halbleiterkörper angeordnet sind, die so dotiert sind, daß das Metall der Verbindungsleitungen bei Berührung Schottky-Kontakte bildet.
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß deren Oberfläche von einer epitaktischen Halbleiterschicht (21) gebildet ist, welche N-leitende sowie P-leitende Zonen aufweist, und daß die Durchgangslöcher (38) oberhalb von N-Ieitenden Zonen angebracht sind.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzr'chnet, daß der Durchmesser des Durchgangs'oches (52) größer ist, als die Breite der anzuschließenden Leitungsverbindung der unteren Schicht (50).
5. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch eine derartige Anordnung der Zonen im Halbleiterkörper sowie der Leitungsverbindungen, daß beim Betrieb die auf den Leitungen der oberen Ebene vorhandenen elektrischen Spannungen die in den Durchgangslöchern gebildeten Schottky-Kontakte sperren.
DE2336908A 1972-10-18 1973-07-20 Integrierte Halbleiteranordnung mit Mehrlagen-Metallisierung Expired DE2336908C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US298729A US3877051A (en) 1972-10-18 1972-10-18 Multilayer insulation integrated circuit structure
US05/527,572 US3982316A (en) 1972-10-18 1974-11-27 Multilayer insulation integrated circuit structure

Publications (3)

Publication Number Publication Date
DE2336908A1 DE2336908A1 (de) 1974-05-09
DE2336908B2 true DE2336908B2 (de) 1974-09-26
DE2336908C3 DE2336908C3 (de) 1975-05-07

Family

ID=26970844

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2336908A Expired DE2336908C3 (de) 1972-10-18 1973-07-20 Integrierte Halbleiteranordnung mit Mehrlagen-Metallisierung

Country Status (8)

Country Link
US (2) US3877051A (de)
BE (1) BE805040A (de)
CA (1) CA978279A (de)
CH (1) CH564849A5 (de)
DE (1) DE2336908C3 (de)
FR (1) FR2204044B1 (de)
GB (1) GB1421270A (de)
NL (1) NL7313827A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
JPS57177553A (en) * 1981-04-24 1982-11-01 Toshiba Corp Semiconductor
JPS5874084A (ja) * 1981-10-29 1983-05-04 Fujitsu Ltd 半導体装置
US5084414A (en) * 1985-03-15 1992-01-28 Hewlett-Packard Company Metal interconnection system with a planar surface
US4808552A (en) * 1985-09-11 1989-02-28 Texas Instruments Incorporated Process for making vertically-oriented interconnections for VLSI devices
JPS6450443A (en) * 1987-08-20 1989-02-27 Toshiba Corp Semiconductor device
US5081561A (en) * 1988-02-19 1992-01-14 Microelectronics And Computer Technology Corporation Customizable circuitry
US4888665A (en) * 1988-02-19 1989-12-19 Microelectronics And Computer Technology Corporation Customizable circuitry
US5084404A (en) * 1988-03-31 1992-01-28 Advanced Micro Devices Gate array structure and process to allow optioning at second metal mask only
US5023701A (en) * 1988-03-31 1991-06-11 Advanced Micro Devices, Inc. Gate array structure and process to allow optioning at second metal mask only
JP3104232B2 (ja) * 1988-03-31 2000-10-30 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 第2の金属マスクのみでの選択を可能にするゲートアレイ構造および方法
US5629837A (en) * 1995-09-20 1997-05-13 Oz Technologies, Inc. Button contact for surface mounting an IC device to a circuit board

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3547604A (en) * 1963-08-08 1970-12-15 Ibm Functional components
US3463975A (en) * 1964-12-31 1969-08-26 Texas Instruments Inc Unitary semiconductor high speed switching device utilizing a barrier diode
US3615929A (en) * 1965-07-08 1971-10-26 Texas Instruments Inc Method of forming epitaxial region of predetermined thickness and article of manufacture
US3419765A (en) * 1965-10-01 1968-12-31 Texas Instruments Inc Ohmic contact to semiconductor devices
US3452219A (en) * 1966-07-28 1969-06-24 Motorola Inc Voltage controlled digital circuits
US3434020A (en) * 1966-12-30 1969-03-18 Texas Instruments Inc Ohmic contacts consisting of a first level of molybdenum-gold mixture of gold and vanadium and a second level of molybdenum-gold
US3536965A (en) * 1968-05-10 1970-10-27 Texas Instruments Inc Metallic contact and interconnection system for semiconductor devices
US3558992A (en) * 1968-06-17 1971-01-26 Rca Corp Integrated circuit having bonding pads over unused active area components
US3506893A (en) * 1968-06-27 1970-04-14 Ibm Integrated circuits with surface barrier diodes
US3634929A (en) * 1968-11-02 1972-01-18 Tokyo Shibaura Electric Co Method of manufacturing semiconductor integrated circuits
US3573490A (en) * 1968-12-30 1971-04-06 Texas Instruments Inc Capacitor pull-up reigister bit
US3575732A (en) * 1969-06-06 1971-04-20 Microwave Ass Method of fabricating small-area semiconductor devices
US3648340A (en) * 1969-08-11 1972-03-14 Gen Motors Corp Hybrid solid-state voltage-variable tuning capacitor

Also Published As

Publication number Publication date
DE2336908A1 (de) 1974-05-09
DE2336908C3 (de) 1975-05-07
FR2204044B1 (de) 1978-06-30
GB1421270A (en) 1976-01-14
NL7313827A (de) 1974-04-22
CA978279A (en) 1975-11-18
US3982316A (en) 1976-09-28
BE805040A (fr) 1974-01-16
US3877051A (en) 1975-04-08
CH564849A5 (de) 1975-07-31
FR2204044A1 (de) 1974-05-17

Similar Documents

Publication Publication Date Title
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1614872C3 (de) Halbleiteranordnung
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE1967363C2 (de)
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE1266406B (de) Verfahren zum Herstellen mechanisch halternder und elektrisch leitender Anschluesse an kleinen Plaettchen, insbesondere an Halbleiterplaettchen
DE2040180B2 (de) Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2531927A1 (de) Polykristallines silizium-widerstandselement fuer integrierte schaltungen
DE2336908B2 (de) Integrierte Halbleiteranordnung mit Mehrlagen-Metallisierung-
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2707843B2 (de) Schutzschaltungsanordnung für einen Feldeffekttransistor
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2453279C3 (de) Halbleiteranordnung
DE1764378B2 (de) Integrierte randschichtdiodenmatrix und verfahren zu ihrer herstellung
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE1614829C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1589076B2 (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE1289188B (de) Metallbasistransistor
DE19756409A1 (de) Verfahren zum Herstellen einer Halbleiterkomponente
DE2105164C2 (de) Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung
DE2453528A1 (de) Maskierungsverfahren
DE3780580T2 (de) Herstellungsverfahren fuer einen mos-baustein.
DE2253001A1 (de) Verfahren zur herstellung von halbleiteranordnungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee