DE19929677A1 - Verfahren zur Ansteuerung von Flüssigkristallanzeigen und Vorrichtung dafür - Google Patents
Verfahren zur Ansteuerung von Flüssigkristallanzeigen und Vorrichtung dafürInfo
- Publication number
- DE19929677A1 DE19929677A1 DE19929677A DE19929677A DE19929677A1 DE 19929677 A1 DE19929677 A1 DE 19929677A1 DE 19929677 A DE19929677 A DE 19929677A DE 19929677 A DE19929677 A DE 19929677A DE 19929677 A1 DE19929677 A1 DE 19929677A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- liquid crystal
- scan
- lines
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
Verfahren zur Ansteuerung von Flüssigkristallanzeigen und Vorrichtung dazu, um eine Bildverzerrung und eine Ungleichförmigkeit der Lichtdurchlässigkeit infolge der Verzögerungszeit in der Abtastleitung der Flüssigkristallanzeige zu verhindern. Datensignalspannungen werden an eine Signalleitung mit einem vorbestimmten Zeitintervall in Übereinstimmung mit einer Verzögerungscharakteristik des Abtastsignals an die Abtastleitung angelegt. Daraus folgt, daß selbst wenn das Abtastsignal in der Abtastleitung verzögert wird, die Datensignalspannungen korrekt an die Flüssigkristallzellen angelegt werden und daher ein auf der Flüssigkristallanzeige angezeigtes Bild nicht verzerrt wird.
Description
Die Erfindung betrifft eine matrix-artige
Flüssigkristallanzeigevorrichtung, insbesondere ein Verfahren
zur Ansteuerung einer Dünnschicht-Transistoren aufweisenden
Flüssigkristallanzeige und eine Vorrichtung dafür.
Im allgemeinen werden die Dünnschichttransistoren in einer
matrix-artigen Flüssigkristallanzeigevorrichtung in einem
Flüssigkristallanzeigepaneel bereitgestellt. Diese matrix
artige Flüssigkristallanzeigevorrichtung kann eine hohe
Kontrastanzeige erzeugen, selbst wenn sie mit niedriger
relativer Einschaltdauer oder niedrigem Tastverhältnis oder in
einem Mehrfach-Leitungs-Multiplex-Ansteuermodus angesteuert
wird. Wie aus Fig. 1 ersichtlich, weist die matrix-artige
Flüssigkristallanzeigevorrichtung eine Flüssigkristallanzeige
10 mit einer Mehrzahl von Dünnschicht-Transitoren und einer
Mehrzahl von Flüssigkristallzellen, einen Abtastseiten-
Ansteuerschaltkreis 12 und einen Signalseiten-
Ansteuerschaltkreis 14 auf, welche mit der
Flüssigkristallanzeige 10 verbunden sind. Der Abtastseiten-
Ansteuerschaltkreis 12 versorgt eine Abtastverdrahtung 11 in
der Flüssigkristallanzeige 10 mit einer Abtastspannung. Die
Abtastverdrahtung 11 weist Abtastelektroden auf, welche mit den
Gateelektroden der Dünnschicht-Transistoren verbunden sind.
Ferner kreuzt die Abtastverdrahtung 11 eine Signalverdrahtung
13, welche Signalelektroden aufweist. Jede dieser
Signalelektroden ist mit den Drainelektroden der Dünnschicht-
Transistoren verbunden. Indes wandelt der Signalseiten-
Ansteuerschaltkreis 14 Anzeigedaten, welche über eine
Anzeigedaten-Eingabeleitung 15 eingegeben werden, in eine
Signalspannung um, welche an die Flüssigkristallzellen angelegt
wird und versorgt die Signalverdrahtung 13 mit der
Signalspannung. Die Einschalt- und Ausschalt-Operationen der
Dünnschicht-Transistoren werden über die Abtastspannung
gesteuert. Wenn der Dünnschicht-Transistor eingeschaltet wird,
wird jede Flüssigkristallzelle über die Drain- und
Sourceelektroden der Dünnschicht-Transistoren mit einer von der
Signalverdrahtung 13 eingegeben Signalspannung geladen. Ferner
hält jede Flüssigkristallzelle die gespeicherte Spannung
während der Periode, während der der Dünnschicht-Transistor
ausgeschaltet ist.
Fig. 2 stellt die Abtastverdrahtung 11 der
Flüssigkristallanzeige für eine Leitung dar. Die Gateelektrode
des Dünnschicht-Transistors 16 jeder Flüssigkristallzelle ist
mit der Abtastverdrahtung 11 verbunden, und die Drainelektrode
des Dünnschicht-Transistors 16 ist mit der Signalverdrahtung,
welche die Abtastverdrahtung 11 kreuzt, verbunden. Wenn die
Abtastverdrahtung für eine Leitung durch einen elektrisch
äquivalenten Schaltkreis dargestellt wird, so kann dies durch
Widerstände 18 geschehen, welche den Widerstandswert der
Abtastleitung 11 aufweisen und deren Wert durch das Material,
aus dem die Verdrahtung besteht, und der Form der Verdrahtung,
wie beispielsweise der Breite, der Länge, des Durchmessers
usw., bestimmt wird. Kondensatoren 20 weisen einen Wert auf,
der durch Addieren der Kapazität der Gateelektroden der
Dünnschicht-Transitoren, der Kapazität zwischen der
Signalverdrahtung 13 und der Abtastverdrahtung 11 und der
Streukapazität um die Abtastverdrahtung herum usw., bestimmt
wird. Wenn die Abtastspannung, welche eine rechteckige
Kurvenform aufweist, deren Anstiegszeit tr und Abfallszeit tf
sehr kurz ist, an den Abtastspannungs-Eingabeanschluß angelegt
wird, vergrößern die Widerstände 18 und die Kondensatoren 20
die Anstiegszeit tr und Abfallszeit tf der an den
Gateelektroden der Dünnschicht-Transistoren 16 anliegende
Abtastspannung, welche physikalisch von dem Abtastspannungs-
Eingabeanschluß (d. h. welcher in dem rechten Abschnitt in Fig.
3 angeordnet ist) getrennt angeordnet ist. Anders gesagt wird
die Abtastspannung proportional zu dem Verzögerungsabstand
zwischen dem Abtastspannungs-Eingabeanschluß und dem jeweiligen
Abschnitt der Abtastverdrahtung 11 verzögert. Dies resultiert
in einer Verzerrung der Spannung in dem rechten Abschnitt der
Abtastverdrahtung 11, welcher weit von dem Abtastspannungs-
Eingabeanschluß entfernt ist.
Fig. 4 stellt die Verzerrung einer durch die Abtastverdrahtung
verzögerten Kurvenform der Abtastspannung GS dar. Die
Abtastspannung GS wird an den Abtastspannungs-Eingabeanschluß
während der Periode angelegt, während der die Signalspannung DS
angelegt ist. Zu dieser Zeit erscheint in dem rechten Bereich
der Abtastverdrahtung 11 eine verzögerte Abtastspannung DGS,
welche sich langsam aus der ansteigenden Flanke der
Abtastspannung GS erhöht. Der in dem rechten Bereich der
Abtastverdrahtung 11 angeordnete Dünnschicht-Transistor,
welcher durch die verzögerte Gatespannung DGS angesteuert wird,
wird eingeschaltet, wenn die verzögerte Gatespannung größer als
ihre Schwellenspannung Vth wird. Anders gesagt, die verzögerte
Gatespannung DGS ist zu der effektiven um τ1 verzögerten
Gatespannung EGS äquivalent, welche dem Produkt aus dem
Widerstandswert der Widerstände 18 und dem Kapazitätswert der
Kondensatoren 20, die in Fig. 3 dargestellt werden,
entspricht. Die verzögerte Abtastspannung DGS verringert sich
langsam während der abfallenden Flanke der Abtastspannung GS.
Der in dem rechten Bereich der Abtastverdrahtung 11 angeordnete
Dünnschicht-Transistor 16 wird ausgeschaltet, wenn die
verzögerte Gatespannung DGS kleiner als ihre Schwellenspannung
Vth wird. Folglich wird die effektive Gatespannung BGS, welche
um eine Zeit entsprechend der Zeitkonstanten τ1 verzögert wird,
an die Gateelektrode des Dünnschicht-Transistors 16 angelegt.
Mit der effektiven Abtastspannung EGS, lädt die in dem rechten
Bereich der Abtastverdrahtung 11 angeordnete
Flüssigkristallzelle die Signalspannung DS, während der
Zeitperiode, die sich von dem Zeitpunkt nach der ansteigenden
Flanke der Signalspannung DS um die Zeitkonstante τ1 der
Abtastverdrahtung 11 bis zu dem Zeitpunkt nach der abfallenden
Flanke der Signalspannung DS um die Zeitkonstante τ1 der
Abtastverdrahtung 11 erstreckt. Anders gesagt, lädt die
Flüssigkristallzelle die Signalspannung der nächsten Leitung
während eines Intervalls der Zeitkonstanten der abfallenden
Flanke der Abtastspannung GS. Dementsprechend kann die in der
Flüssigkristallzelle gespeicherte effektive Ladungsspannung
ECDS es unterlassen, die Signalspannung DS aufrechtzuerhalten
und ändert sich durch unterschiedliche Spannungen ΔVPIXEL und
eine an der nächsten Flüssigkristallzelle anliegende
Signalspannung.
Fig. 5 und 6 stellen Kurvendiagramme dar, welche eine an den
Gateelektroden der Dünnschicht-Transistoren auftretende
Spannungsänderung darstellen, wenn die Abtastspannung GS an die
Abtastverdrahtung 11 der Flüssigkristallanzeige 10 angelegt
wird. Fig. 5 stellt eine Spannungsänderung jeder Gateelektrode
der Dünnschicht-Transistoren 16 während der ansteigenden Flanke
der Abtastspannung GS dar. Fig. 6 stellt eine
Spannungsänderung jeder Gateelektrode der Dünnschicht-
Transistoren 16 während der abfallenden Flanke der
Abtastspannung GS dar. Wie aus den Fig. 5 und 6 ersichtlich,
ändern sich die Spannungen der Gateelektroden der Dünnschicht-
Transistoren 16, welche mit der Abtastverdrahtung 11 verbunden
sind, langsam. Es kann daraus ersehen werden, daß die
Verzögerungszeit der Abtastspannung GS in der Abtastverdrahtung
11 groß ist. Infolge dieser Verzögerungszeit, wird die in den
Flüssigkristallzellen gespeicherte Signalspannung DS verzerrt.
Daraus folgt, daß das auf der Flüssigkristallanzeige angezeigte
Bild verzerrt wird. Außerdem kann die Lichtdurchlässigkeit in
dem rechten und dem linken Bereich der Flüssigkristallanzeige
10 unterschiedlich sein. Die Auswirkung dieser Nachteile erhöht
sich, wenn die Länge der Abtastverdrahtung 11 vergrößert wird.
Ein Verfahren, um die oben beschriebenen Nachteile zu
überwinden, wurde in dem U. S. Patent No. 4,649,383 von Makoto
und anderen am 10. März 1987 offenbart. Dieses Vorabtast-
Verfahren verbessert die Zeitpunkte des Einschaltens und
Ausschaltens der mit der Abtastverdrahtung verbundenen
Dünnschicht-Transistoren durch einmaliges Anlegen einer
Vorabtastspannung PGS bevor die Signalspannung DS an die
Signalverdrahtung angelegt wird, wie aus Fig. 7 ersichtlich.
Dementsprechend wird die in der Flüssigkristallzelle
gespeicherte Spannung nicht durch die für die
Flüssigkristallzelle der nächsten Leitung anliegende
Signalspannung DS beeinflußt. Folglich kann das Freiabtast-
Verfahren eine Verzerrung des auf der Flüssigkristallanzeige
angezeigten Bildes verhindern und Gleichförmigkeit der
Lichtdurchlässigkeit der Flüssigkristallanzeige zu erreichen.
Bei dem Vorabtast-Verfahren wird jedoch, da die ansteigende
Flanke und die abfallende Flanke der an dem Abtastspannung-
Eingabeanschluß anliegende Abtastspannung PGS im voraus mit der
Signalspannung DS verglichen wird, eine Ladungszeit SWGS der
Signalspannung der Flüssigkristallzelle in der
Abtastverdrahtung, welche nahe dem Abtastspannung-
Eingabeanschluß angeordnet ist, reduziert, wie aus Fig. 7
ersichtlich. Ebenso wird die Ladungscharakteristik der
Flüssigkristallzelle nahe dem Abtastspannung-Eingabeanschluß
unterschiedlich zu der der Flüssigkristallzelle, welche von dem
Abtastspannung-Eingabeanschluß weit entfernt ist. Daraus folgt
eine Verzerrung des auf der Flüssigkristallanzeige angezeigten
Bildes sowie ein Ungleichförmigkeit der Lichtdurchlässigkeit
der Flüssigkristallanzeige.
Demzufolge ist es ein Ziel der Erfindung, ein Verfahren zur
Ansteuerung einer Flüssigkristallanzeige bereitzustellen,
welches eine Verzerrung eines Bildes sowie eine
Ungleichförmigkeit der Lichtdurchläsigkeit infolge der
Verzögerungszeit in der Abtastverdrahtung verhindert, und eine
Vorrichtung dafür.
Es ist ein weiteres Ziel der Erfindung, ein Verfahren zur
Ansteuerung einer Flüssigkristallanzeige und eine Vorrichtung
bereitzustellen, welche eine Gleichförmigkeit der Ladungszeit
der Flüssigkristallzellen der Flüssigkristallanzeige
sicherstellt.
Um die Ziele der Erfindung zu erreichen, weist ein Verfahren
zur Ansteuerung einer Flüssigkristallanzeige gemäß eines
erfindungsgemäßen Aspekts die Schritte auf: Anlegen einer
Abtastsignalspannung an-die Abtastverdrahtung; und Anlegen von
Datensignalspannungen an die Signalverdrahtung für eine einem
vorbestimmten Zeitintervall entsprechende Zeit.
Ein Verfahren zur Ansteuerung einer Flüssigkristallanzeige
gemäß eines weiteren erfindungsgemäßen Aspekts weist die
Schritte auf: Anlegen einer Abtastsignalspannung an die
Abtastverdrahtung; Anlegen einer Datensignalspannung an die
Signalverdrahtung; und Verzögern einer Datensignalspannung, die
an die Signalverdrahtung angelegt wird, welche sich mit dem
Endabschnitt der Abtastverdrahtung kreuzt.
Ein Verfahren zur Ansteuerung einer Flüssigkristallanzeige
gemäß eines weiteren erfindungsgemäßen Aspekts weist die
Schritte auf: Anlegen einer Abtastsignalspannung an die
Abtastverdrahtung; wobei die Datensignalspannungen derart an
die Signalverdrahtung angelegt werden, daß sie eine vergrößerte
Breite (oder Singnaldauer) in Übereinstimmung mit einer
Position auf der Abtastverdrahtung aufweisen.
Ein Verfahren zur Ansteuerung einer Flüssigkristallanzeige
gemäß eines weiteren erfindungsgemäßen Aspekts weist die
Schritte auf: Anlegen von Abtastsignalspannungen an die
Abtastverdrahtung, wobei jede Abtastsignalspannung eine
vergrößerte Breite in Übereinstimmung mit einer Position auf
der Signalverdrahtung aufweist; und Anlegen einer
Datensignalspannung an die Signalverdrahtung.
Ein Verfahren zur Ansteuerung einer Flüssigkristallanzeige
gemäß eines weiteren erfindungsgemäßen Aspekts weist die
Schritte auf: Anlegen von Abtastsignalspannungen an die
Abtastverdrahtung, wobei jede Abtastsignalspannung eine
vergrößerte Breite in Übereinstimmung mit einer Position auf
der Signalverdrahtung aufweist; und Anlegen von
Datensignalspannungen an die Signalverdrahtung, wobei jede
Datensignalspannung eine vergrößerte Breite in Übereinstimmung
mit einer Position auf der Abtastverdrahtung aufweist.
Eine Vorrichtung für die Ansteuerung einer
Flüssigkristallanzeige gemäß eines weiteren erfindungsgemäßen
Aspekts weist ferner: ein Abtastseiten-Ansteuermittel, um eine
Abtastsignalspannung an die Abtastverdrahtung anzulegen; und
ein Signalseiten-Ansteuermittel auf, um Datensignalspannungen
an die Signalverdrahtung für eine einem vorbestimmten Intervall
entsprechenden Zeit anzulegen.
Eine Vorrichtung für die Ansteuerung einer
Flüssigkristallanzeige gemäß eines weiteren erfindungsgemäßen
Aspekts weist: ein Abtastseiten-Ansteuermittel, um eine
Abtastsignalspannung an die Abtastverdrahtung anzulegen; ein
Signalseiten-Ansteuermittel, um Datensignalspannungen an die
Signalverdrahtung anzulegen; und ein Zeitsteuermittel auf, um
eine Datensignalspannung zu verzögern, die an die
Signalverdrahtung angelegt wird, welche sich mit dem
Endabschnitt der Abtastverdrahtung kreuzt.
Eine Vorrichtung für die Ansteuerung einer
Flüssigkristallanzeige gemäß eines weiteren erfindungsgemäßen
Aspekts weist: ein Abtastseiten-Ansteuermittel, um eine
Abtastsignalspannung an die Abtastverdrahtung anzulegen; und
ein Signalseiten-Ansteuermittel auf, um Datensignalspannungen
an die Signalverdrahtung anzulegen, wobei die
Datensignalspannnungen eine vergrößerte Breite in
Übereinstimmung mit der Position auf der Abtastverdrahtung
aufweisen.
Eine Vorrichtung für die Ansteuerung einer
Flüssigkristallanzeige gemäß eines weiteren erfindungsgemäßen
Aspekts weist: ein Abtastseiten-Ansteuermittel, um eine
Abtastsignalspannung an die Abtastverdrahtung anzulegen; ein
Signalseiten-Ansteuermittel, um Datensignalspannungen an die
Signalverdrahtung anzulegen; und ein Breitensteuermittel, sodaß
die an die Signalverdrahtung anzulegenenden
Datensignalspannungen unterschiedliche Breiten entsprechend
einer Position auf der Abtastverdrahtung aufweisen.
Eine Vorrichtung für die Ansteuerung einer
Flüssigkristallanzeige gemäß eines weiteren erfindungsgemäßen
Aspekts weist: ein Abtastseiten-Ansteuermittel, um eine
Abtastsignalspannung an die Abtastverdrahtung anzulegen; ein
Signalseiten-Ansteuermittel, um Datensignalspannungen an die
Signalverdrahtung anzulegen; und ein Breitensteuermittel, sodaß
die an die Abtastverdrahtung anzulegenenden
Abtastsignalspannungen unterschiedliche Breiten entsprechend
einer Position auf der Signalverdrahtung aufweisen.
Eine Vorrichtung für die Ansteuerung einer
Flüssigkristallanzeige gemäß eines weiteren erfindungsgemäßen
Aspekts weist: ein Abtastseiten-Ansteuermittel, um
Abtastsignalspannungen an die Abtastverdrahtung anzulegen;
wobei die Abtastsignalspannungen eine vergrößerte Breite in
Übereinstimmung mit einer Position auf der Signalverdrahtung
aufweisen; und ein Signalseiten-Ansteuermittel auf, um
Datensignalspannungen an die Signalverdrahtung anzulegen, wobei
die Datensignalspannungen eine vergrößerte Breite in
Übereinstimmung mit einer Position auf der Abtastverdrahtung
aufweisen.
Diese und andere Ziele der Erfindung werden anhand der
nachfolgenden Beschreibung der erfindungsgemäßen
Ausführungsformen mit Hilfe der Zeichnung näher erläutert. In
der Zeichnung zeigen:
Fig. 1 ein Blockschaltbild einer Konfiguration einer
herkömmlichen Ansteuervorrichtung für eine
Flüssigkristallanzeige;
Fig. 2 ein Schaltbild einer Abtastverdrahtung für die in Fig.
1 dargestellte Leitung;
Fig. 3 einen äquivalenten Schaltkreis einer Abtastverdrahtung
für die in Fig. 1 dargestellte Leitung;
Fig. 4 die Graphen von Signalen, welche an eine
Abtastverdrahtung und eine Signalverdrahtung einer
Flüssigkristallanzeige gemäß des herkömmlichen
Ansteuerverfahrens für eine Flüssigkristallanzeige angelegt
werden;
Fig. 5 eine Frequenzkurve der Abtastverdrahtung während der
ansteigenden Flanke der Abtastspannung gemäß des herkömmlichen
Ansteuerverfahrens für eine Flüssigkristallanzeige;
Fig. 6 eine Frequenzkurve der Abtastverdrahtung während der
abfallenden Flanke der Abtastspannung gemäß des herkömmlichen
Ansteuerverfahrens für eine Flüssigkristallanzeige;
Fig. 7 die Graphen von Signalen, welche an eine
Abtastverdrahtung und eine Signalverdrahtung einer
Flüssigkristallanzeige gemäß des herkömmlichen
Vorabtastungsverfahren angelegt werden;
Fig. 8 ein Blockschaltbild einer Konfiguration einer
Ansteuervorrichtung für eine Flüssigkristallanzeige gemäß einer
ersten erfindungsgemäßen Ausführungsform;
Fig. 9 ein Zeitdiagramm von Ausgang-Freigabesignalen, welche
an jeden in Fig. 8 dargestellten Datentreiber-IC-Chip angelegt
werden;
Fig. 10 ein detailliertes Schaltbild einer ersten
Ausführungsform des in Fig. 8 dargestellten
Verzögerungsschaltkreises;
Fig. 11 ein detailliertes Schaltbild einer zweiten
Ausführungsform des in Fig. 8 dargestellten
Verzögerungsschaltkreises;
Fig. 12 ein detailliertes Schaltbild einer dritten
Ausführungsform des in Fig. 8 dargestellten
Verzögerungsschaltkreises;
Fig. 13 ein Blockschaltbild einer Konfiguration einer
Ansteuervorrichtung für eine Flüssigkristallanzeige gemäß einer
zweiten erfindungsgemäßen Ausführungsform;
Fig. 14 ein Blockschaltbild einer Konfiguration einer
Ansteuervorrichtung für eine Flüssigkristallanzeige gemäß einer
dritten erfindungsgemäßen Ausführungsform;
Fig. 15 ein Zeitdiagramm von Ausgang-Freigabesignalen, welche
an jeden in Fig. 14 dargestellten Datentreiber-IC-Chip
angelegt werden;
Fig. 16 ein Blockschaltbild einer Konfiguration einer
Ansteuervorrichtung für eine Flüssigkristallanzeige gemäß einer
vierten erfindungsgemäßen Ausführungsform;
Fig. 17 ein Blockschaltbild einer Konfiguration einer
Ansteuervorrichtung für eine Flüssigkristallanzeige gemäß einer
fünften erfindungsgemäßen Ausführungsform;
Fig. 18 ein Zeitdiagramm von Ausgang-Freigabesignalen, welche
an jeden in Fig. 17 dargestellten Datentreiber-IC-Chip
angelegt werden;
Fig. 19 ein Zeitdiagramm der von der in Fig. 17 dargestellten
zweiten Steuereinheit ausgegebenen Gateausgang-Freigabesignale;
Fig. 20 ein Zeitdiagramm der Abtastsignale, welche an jede in
Fig. 17 dargestellte Abtastleitung angelegt werden;
Fig. 21 ein Zeitdiagramm, welches die Ladungszeit jeder
Flüssigkristallzelle auf einer in Fig. 17 dargestellten
Datenleitung anzeigt;
Fig. 22 eine Ansicht der Flüssigkristallanzeige, welche für
die Simulation in eine Mehrzahl von Blöcken unterteilt wird;
Fig. 23A und Fig. 23B ein Zeitdiagramm von Abtastsignalen,
welche an die Abtastleitung der in Fig. 22 dargestellten
Flüssigkristallanzeige angelegt werden;
Fig. 24A und Fig. 24B ein Zeitdiagramm eines Datenausgang-
Freigabesignals und eines Datensignals, welches an den in Fig.
22 dargestellte Datentreiber-IC-Chip bzw. an die in Fig. 22
dargestellte Signalleitungen angelegt wird;
Fig. 25 ein Zeitdiagramm des Abtastsignals und des
Datensignals, welche an jeden der in Fig. 22 dargestellten
Blöcke angelegt werden;
Fig. 26A bis 26D Zeitdiagramme, die einen Teil der in Fig. 24
dargestellten Datenausgang-Freigabesignale anzeigen;
Fig. 27A bis 27D Zeitdiagramme, die einen Teil der in Fig.
23 dargestellten Gateausgang-Freigabesignale anzeigen;
Fig. 28A bis 28D Zeitdiagramme der Abtast- und Datensignale,
welche an einen Teil der Blöcke der in Fig. 22 dargestellten
Flüssigkristallanzeige angelegt werden;
Fig. 29 ein detailliertes Schaltbild der in Fig. 17
dargestellten zweiten Steuereinheit.
In Fig. 8 ist eine Ansteuervorrichtung für eine
Flüssigkristallanzeige gemäß einer ersten erfindungsgemäßen
Ausführungsform dargestellt. Wie aus Fig. 8 ersichtlich, weist
die Ansteuervorrichtung für eine Flüssigkristallanzeige
Gatetreiber-IC-Chips (IC, Integrated Circuit, integrierter
Schaltkreis) 32A bis 32E zur Ansteuerung einer
Abtastverdrahtung GL einer Flüssigkristallanzeige 30 und
Datentreiber-IC-Chips 34A bis 34H zur Ansteuerung einer
Signalverdrahtung DL einer Flüssigkristallanzeige 30 auf. Die
Abtastverdrahtung GL weist eine Mehrzahl von Abtastleitungen,
d. h. m Abtastleitungen GL1 bis GLm, auf. Die Gateelektroden
einer Mehrzahl von nicht dargestellten Dünnschicht-Transistoren
sind mit jeder der Abtastleitungen GL1 bis GLm verbunden. Die
Gatetreiber-IC-Chips 32A bis 32E steuern die Abtastleitungen
GL1 bis GLm teilweise (divisionally) an. Der Gatetreiber-IC-
Chip 32A legt ein Gatesignal nacheinander an die erste bis
(m/5)te Gateleitung GL1 bis GLm/5 an, wenn über eine
Gateübertragungsleitung 31 ein Gatestartimpuls GSP daran
angelegt wurde. Demzufolge werden die erste bis (m/5)te
Gateleitung GL1 bis GLm/5 nacheinander angesteuert, wenn ein
Abtastsignal von dem ersten Gatetreiber-IC-Chip 32A sequentiell
angelegt wird. Ferner legt der erste Gatetreiber-IC-Chip 32A
eine spezifische Logik des Gateübertragungsimpulses GCP an den
Übertragungsanschluß des zweiten Gatetreiber-IC-Chips 32B an,
wenn die (m/5)te Gateleitung GLm/5 angesteuert wird. Der zweite
Gatetreiber-IC-Chip 32B spricht auf den Gateübertragungsimpuls
GCP des ersten Gatetreiber-IC-Chip 32A an, um das Abtastsignal
sequentiell an die (m/5+1)te bis (2m/5)te Gateleitung
GL{(m/5)+1} bis GL2m/5 anzulegen. Die (m/5+1)te bis (2m/5)te
Gateleitung GL{(m/5)+1} bis GL2m/5 werden durch das von dem
zweiten Gatetreiber-IC-Chip 32B sequentiell angelegte
Abtastsignal sequentiell angesteuert. Ferner erzeugt der zweite
Gatetreiber-IC-Chip 32B den Gateübertragungsimpuls GCP wie der
erste Gatetreiber-IC-Chip 32A, nachdem die m-te Gateleitung GLm
angesteuert wurde, und legt diesen an den dritten Gatetreiber-
IC-Chip 32C an. Ähnlich dem zweiten Gatetreiber-IC-Chip 32B,
sprechen die dritten bis fünften Gatetreiber-IC-Chips 32C-32E
auf den Gateübertragungsimpuls GCP an und steuern die
Abtastleitungen GL{(2m/5)+1} bis GLm für m/5 sequentiell an.
Indes weist die Abtastverdrahtung DL eine Mehrzahl von
Datenleitungen auf, d. h. n Datenleitungen DL1 bis DLn, welche
parallel angeordnet sind und sich mit den Gateleitungen GL1 bis
GLm kreuzen. Die Sourceanschlüsse einer Mehrzahl von
Dünnschicht-Transistoren sind mit jeder der Datenleitungen DL1
bis DLn verbunden. Die Datenleitungen DL1 bis DLn
teilweise (divisionally) durch die K-Einheit der Datentreiber-
IC-Chips 34A bis 34H angesteuert. Anders gesagt, werden k
Datenleitungen DL1 bis DLk, welche innerhalb eines ersten
Bereichs der Flüssigkristallanzeige 30 angeordnet sind, über
den erste Datentreiber-IC-Chip 34A angesteuert; und k
Datenleitungen DLk+1 bis DL2k, DL2k+1 bis DL3k, DL3k+1 bis
DL4k, DL4k+1 bis DL5k, DLSk+1 bis DL6k, DL6k+1 bis DL7k und D7k
bis DLn, welche innerhalb des zweiten bis achten Bereichs der
Flüssigkristallanzeige 30 angeordnet sind, werden über den
entsprechenden zweiten bis achten Datentreiber-IC-Chip 34B-34H
angesteuert. Die ersten bis achten Datentreiber-IC-Chips 34A-
34H erhalten von einem Datenbus 35 sequentiell Daten für k
Datenleitungen. Die ersten bis achten Datentreiber-IC-Chips
34A-34H sind in Reihe mit einer Startleitung 33 und
gleichzeitig parallel mit dem Datenbus 35 und einer
Taktsignalleitung 37 verbunden. Der Dateneingabe-Prozeß der
ersten bis achten Datentreiber-IC-Chips 34A-34H wird
nachfolgend detailliert beschrieben. Wenn ein Datenstartimpuls
DSP an die Datenstartleitung 33 angelegt wird, empfängt der
erste Datentreiber-IC-Chip 34A Daten für k Datenleitungen von
dem Datenbus 35 in Übereinstimmung mit einem Datentaktsignal
DLCK von der Taktsignalleitung 37. Wenn die Daten für k
Datenleitungen eingegeben sind, erzeugt der erste Datentreiber-
IC-Chip 34A einen Datenübertragungsimpuls DCP und legt den
Datenübertragungsimpuls DCP an den zweiten Datentreiber-IC-Chip
34B an. Der zweite Datentreiber-IC-Chip 34B empfängt unter
Verwenden des Datentaktsignals DLCK von der Taktsignalleitung
37 Daten für k Datenleitungen, wenn der Datenübertragungsimpuls
DCP von dem ersten Datentreiber-IC-Chip 34A angelegt. Nachdem
die Daten für k Datenleitungen eingegeben sind, legt der zweite
Datentreiber-IC-Chip 34B den Datenübertragungsimpuls DCP an den
dritten Datentreiber-IC-Chip 34C an. Die in Reihe mit dem
zweiten Datentreiber-IC-Chip 34B verbundenen dritten bis achten
Datentreiber-IC-Chips 34C-34H werden ähnlich dem zweiten
Datentreiber-IC-Chip 34B sequentiell angesteuert und empfangen
jeweils Daten für k Datenleitungen. Außerdem legt jeder der
ersten bis achten Datentreiber-IC-Chips 34A-34H ein Datensignal
an jede der k Datenleitungen an, wenn ein Ausgang-
Freigabesignal OE anliegt. Das an jede der Datenleitungen DL1
bis DLn angelegte Datensignal wird durch Konvertieren der Daten
in Analogsignale und Korrigieren derselben erzeugt.
Die Ansteuervorrichtung für eine Flüssigkristallanzeige weist
ferner sieben Verzögerungsschaltkreise 36A bis 36G auf, die in
Reihe über eine Freigabeleitung 39 dem ersten bis siebten
Datentreiber-IC-Chip 34A-34G zwischengeschaltet sind. Wie aus
Fig. 9 ersichtlich, verzögert der erste
Verzögerungsschaltkreis 36A das Ausgang-Freigabesignal OE der
Freigabeleitung 39 zuerst um ein vorbestimmtes Zeitintervall
und legt das in Fig. 9 ersichtliche erste verzögerte Ausgang-
Freigabesignal DOE1 an den zweiten Datentreiber-IC-Chip 34B und
den zweiten Verzögerungsschaltkreis 36B an. Der zweite
Verzögerungsschaltkreis 36B verzögert dann das erste verzögerte
Ausgang-Freigabesignal DOE1 um das vorbestimmte Zeitintervall
und legt das in Fig. 9 ersichtliche zweite verzögerte Ausgang-
Freigabesignal DOE2 an das dritte Datentreiber-IC-Chip 34C und
den dritten Verzögerungsschaltkreis 36C an. Der dritte
Verzögerungsschaltkreis 36C verzögert dann das zweite
verzögerte Ausgang-Freigabesignal DOE2 um das vorbestimmte
Zeitintervall und legt das in Fig. 9 ersichtliche dritte
verzögerte Ausgang-Freigabesignal DOE3 an den vierten
Datentreiber-IC-Chip 34D und den vierten
Verzögerungsschaltkreis 36D an. Der vierte
Verzögerungsschaltkreis 36D verzögert dann das dritte
verzögerte Ausgang-Freigabesignal DOE3 um das vorbestimmte
Zeitintervall und legt das in Fig. 9 ersichtliche vierte
verzögerte Ausgang-Freigabesignal DOE4 an das fünfte
Datentreiber-IC-Chip 34E und den fünften
Verzögerungsschaltkreis 36E an. Der fünfte
Verzögerungsschaltkreis 36E verzögert dann das vierte
verzögerte Ausgang-Freigabesignal DOE4 um das vorbestimmte
Zeitintervall und legt das in Fig. 9 ersichtliche fünfte
verzögerte Ausgang-Freigabesignal DOE5 an den sechsten
Datentreiber-IC-Chip 34F und den sechsten,
Verzögerungsschaltkreis 36F an. Der sechste
Verzögerungsschaltkreis 36F verzögert dann das fünfte
verzögerte Ausgang-Freigabesignal DOE um das vorbestimmte
Zeitintervall und legt das in Fig. 9 ersichtliche sechste
verzögerte Ausgang-Freigabesignal DOE6 an den siebten
Datentreiber-IC-Chip 34G und den siebten
Verzögerungsschaltkreis 36G an. Der siebte
Verzögerungsschaltkreis 36G verzögert dann das sechste
verzögerte Ausgang-Freigabesignal DOE6 um das vorbestimmte
Zeitintervall und legt das in Fig. 9 ersichtliche siebte
verzögerte Ausgang-Freigabesignal DOE7 an den achten
Datentreiber-IC-Chip 34H an. Die sequentiell unter Verwenden
der ersten bis siebten Verzögerungsschaltkreise 36A bis 36G
freigegebenen acht Ausgang-Freigabesignale OE und DOE1 bis DOE7
werden entsprechend an den ersten bis achten Datentreiber-IC-
Chip 34A bis 34H angelegt. Der entsprechende erste bis achte
Datentreiber-IC-Chip 34A bis 34H gibt k Datensignale in
Übereinstimmung mit dem vorbestimmten Zeitintervall unter
Verwenden der acht Ausgang-Freigabesignale OE und DOE1 bis DOE7
aus. In jedem Verzögerungsschaltkreis 36A bis 36G wird eine
Verzögerungszeit entsprechend eines Zeitintervalls gesetzt,
während dem ein von der Gateleitung übertragenes Abtastsignal
die in einem Abstand angeordneten k Datenleitungen passiert.
Dementsprechend werden die Datensignale derart an die
Datenleitungen angelegt, daß diese mit dem verzögerten
Abtastsignal synchron sind, selbst wenn ein von dem
Anfangspunkt der Gateleitung GL (d. h. dem Anfangsbereich des
ersten Abschnitts) zu dem Endpunkt der Gateleitung GL (d. h. dem
Endbereich des sechsten Abschnitts) übertragenes Abtastsignal
verzögert wird. Folglich wird ein korrektes Datensignal an jede
in der Flüssigkristallanzeige 30 enthaltene Zelle angelegt und
daher wird ein auf der Flüssigkristallanzeige 30 angezeigtes
Bild nicht verzerrt.
Fig. 10 ist ein detailliertes Schaltbild einer ersten
Ausführungsform der in Fig. 8 dargestellten
Verzögerungsschaltkreise 36A bis 36G. Wie aus Fig. 10
ersichtlich, weist jeder Verzögerungsschaltkreis 36A bis 36G
einen Widerstand R1, welcher zwischen einen Eingangsanschluß
und einen Ausgangsanschluß geschaltet ist, und einen
veränderlichen Kondensator CVC auf, welcher zwischen den
Eingangsanschluß und eine Masseleitung GNDL geschaltet ist. Der
Widerstand R1 weist einen konstanten Widerstandswert auf,
während der veränderliche Kondensator CVC unterschiedliche
Kapazitätswerte aufweist, welche von dem Hersteller oder dem
Anwender eingestellt werden. Das an den Eingangsanschluß
angelegte Ausgang-Freigabesignal OE wird für eine Zeit, welche
dem Produkt aus dem Kapazitätswert des veränderlichen
Kondensators CVC und dem Widerstandswert des Widerstands R1
entspricht, verzögert. Die derart angeordneten
Verzögerungsschaltkreise 36A bis 36G reagieren korrekt auf die
Variationen der Verzögerungscharakteristik der Gateleitung GL.
Fig. 11 ist ein detailliertes Schaltbild einer weiteren
Ausführungsform des in Fig. 8 dargestellten
Verzögerungsschaltkreises 36A bis 36G. Wie aus Fig. 11
ersichtlich, weist jeder Verzögerungsschaltkreis 36A bis 36G
einen veränderlichen Widertand VR, welcher zwischen den
Eingangsanschluß und den Ausgangsanschluß geschaltet ist, und
einen Kondensator C1 auf, welcher zwischen den Eingangsanschluß
und die Masseleitung GNDL geschaltet ist. Der Kondensator C1
weist einen konstanten Kapazitätswert auf, während der
veränderliche Widertand VR unterschiedliche Widertandswerte
aufweist, welche von dem Hersteller oder dem Anwender-
eingestellt werden. Das an den Eingangsanschluß angelegte
Ausgang-Freigabesignal OE wird für eine Zeit, welche dem Produkt
aus dem Kapazitätswert des Kondensators C1 und dem
Widerstandswert des veränderlichen Widerstands VR entspricht,
verzögert. Da der Widerstandswert des veränderlichen
Widerstands VR variiert, wird dadurch die Verzögerungszeit des
Ausgang-Freigabesignals OE gesteuert. Folglich reagieren die
Verzögerungsschaltkreise 36A bis 36G korrekt auf die
Variationen der Verzögerungscharakteristik der Gateleitung GL.
Fig. 12 ist ein detailliertes Schaltbild einer weiteren
Ausführungsform des in Fig. 8 dargestellten
Verzögerungsschaltkreises 36A bis 36G. Wie aus Fig. 12
ersichtlich, weist jeder Verzögerungsschaltkreis 36A bis 36G
einen Widerstand R2, der zwischen den Eingangsanschluß und den
Ausgangsanschluß geschaltet ist, und einen Kondensator C2 auf,
welcher zwischen den Eingangsanschluß und die Masseleitung GNDL
geschaltet ist. Der Widerstand R2 und der Kondensator C2 weisen
einen konstanten Widerstandswert bzw. einen konstanten
Kapazitätswert auf. Die durch den Kondensator C2 und den
Widerstand R2 verursachte Verzögerungszeit des Ausgang-
Freigabesignals OE ist immer gleich. Die Verzögerungszeit des
Ausgang-Freigabesignals OE wird ebenso durch die
Verzögerungszeit des Abtastsignals, welche in einem Abstand zu
den k Datenleitungen DL angeordnet ist, in Übereinstimmung mit
dem Produkt aus dem Widerstandswert des Widerstands R2 und dem
Kapazitätswert des Kondensators C2 bestimmt.
Bezugnehmend auf Fig. 13 ist eine Ansteuervorrichtung für eine
Flüssigkristallanzeige gemäß einer zweiten erfindungsgemäßen
Ausführungsform dargestellt. Wie aus Fig. 13 ersichtlich,
weist die Ansteuervorrichtung für eine Flüssigkristallanzeige
eine Schaltkreiskonfiguration auf, bei welcher die in Fig. 8
dargestellten ersten bis siebten Verzögerungsschaltkreise 36A
bis 36G durch einen einzigen Verzögerungsschaltkreis 36 ersetzt
werden und die Freigabeleitung 39 an jeden der ersten bis
achten Datentreiber-IC-Chips 34A bis 34H angeschlossen ist. Der
Verzögerungsschaltkreis 36 verzögert das Ausgang-Freigabesignal
OE der Freigabeleitung 39 um die Verzögerungszeit des
Abtastsignals der Gateleitung GL und legt das verzögerte
Ausgang-Freigabesignal OE an den achten Datentreiber-IC-Chip
34H an. Folglich legen die ersten bis siebten Datentreiber-IC-
Chips 34A bis 34G gleichzeitig k Datensignale an die
Flüssigkristallanzeige 30 an, während der achte Datentreiber-
IC-Chip 34H k Datensignale nach der Verzögerungszeit der
Gateleitung GL an die Flüssigkristallanzeige 30 anlegt.
Entsprechend dieser Operation wird ein Datensignal an jede in
der Flüssigkristallanzeige 30 enthaltene Flüssigkristallzelle
korrekt angelegt. Folglich wird das auf der
Flüssigkristallanzeige 30 angezeigte Bild nicht verzerrt. Die
Ansteuervorrichtung für eine Flüssigkristallanzeige gemäß einer
weiteren Ausführungsform gemäß der oben beschriebenen Erfindung
weist eine einfachere Schaltkreiskonfiguration verglichen mit
der in Fig. 8 dargestellten Ansteuervorrichtung für eine
Flüssigkristallanzeige auf. Auch wenn eine in Fig. 10 oder
Fig. 11 dargestellte veränderliche
Verzögerungsschaltkreiskonfiguration in dem
Verzögerungsschaltkreis 36 verwendet wird, kann eine
Ansteuervorrichtung für eine Flüssigkristallanzeige gemäß einer
weiteren erfindungsgemäßen Ausführungsform adaptiv auf die
Variationen der Verzögerungscharakteristik der Gateleitung
reagieren.
Bezugnehmend auf Fig. 14 ist eine Ansteuervorrichtung für eine
Flüssigkristallanzeige gemäß einer dritten erfindungsgemäßen
Ausführungsform dargestellt. Wie aus Fig. 14 ersichtlich,
weist die Ansteuervorrichtung für eine Flüssigkristallanzeige
Gatetreiber-IC-Chips 32A bis 32E zur Ansteuerung einer
Abtastverdrahtung GL der Flüssigkristallanzeige 30 und
Datentreiber-IC-Chips 34A bis 34H zur Ansteuerung einer
Signalverdrahtung DL der Flüssigkristallanzeige 30 auf. Die
Abtastverdrahtung GL weist eine Mehrzahl von Abtastleitungen,
d. h. m Abtastleitungen GL1 bis GLm, auf. Die Gateelektroden
einer Mehrzahl von nicht dargestellten Dünnschicht-Transistoren
sind mit jeder der Abtastleitungen GL1 bis GLm verbunden. Die
Gatetreiber-IC-Chips 32A bis 32E steuern die Abtastleitungen
GL1 bis GLm teilweise (divisionally) an. Der Gatetreiber-IC-Chip
32A legt ein Gatesignal nacheinander an die erste bis (m/5)te
Gateleitung GL1 bis GLm/5 an, wenn über eine
Gateübertragungsleitung 31 ein Gate-Startimpuls GSP daran
angelegt wird. Demzufolge wird die erste bis (m/5)te
Gateleitung GL1 bis GLm/5 nacheinander durch ein Abtastsignal
angesteuert, wenn dieses von dem ersten Gatetreiber-IC-Chip 32A
sequentiell angelegt wird. Ferner legt der erste Gatetreiber-
IC-Chip 32A eine spezifische Logik des Gateübertragungsimpulses
GCP an den Übertragungsanschluß des zweiten Gatetreiber-IC-Chip
32B an, wenn die (m/5)te Gateleitung GLm/5 angesteuert wird.
Der zweite Gatetreiber-IC-Chip 32B spricht auf den
Gateübertragungsimpuls GCP des ersten Gatetreiber-IC-Chips 32A
an, um das Abtastsignal sequentiell an die (m/5+1)te bis
(2m/5)te Gateleitung GL{(m/5)+1} bis GL2m/5 anzulegen. Die (m/5
+1)te bis (2m/5)te Gateleitung GL{(m/5)+1} bis GL2m/5 werden
durch das von dem zweiten Gatetreiber-IC-Chip 32B sequentiell
angelegte Abtastsignal sequentiell angesteuert. Ferner erzeugt
der zweite Gatetreiber-IC-Chip 32B den Gateübertragungsimpuls
GCP wie der erste Gatetreiber-IC-Chip 32A, nachdem die m-te
Gateleitung GLm angesteuert wurde, und legt diesen an dem
dritten Gatetreiber-IC-Chip 32C an. Ähnlich dem zweiten
Gatetreiber-IC-Chip 32B, sprechen die dritten bis fünften
Gatetreiber-IC-Chips 32C-32E auf den Gateübertragungsimpuls GCP
an und steuern die Abtastleitungen GL{(2m/5)+1} bis GLm für m/5
sequentiell an. Indes weist die Abtastverdrahtung DL eine
Mehrzahl von Datenleitungen auf, d. h. n Datenleitungen DL1 bis
DLn, welche parallel angeordnet sind und sich mit den
Gateleitungen GL1 bis GLm kreuzen. Die Sourceanschlüsse einer
Mehrzahl von Dünnschicht-Transistoren sind mit jeder der
Datenleitungen DL1 bis DLn verbunden. Die Datenleitungen DL1
bis DLn werden teilweise (divisionally) durch die K-Einheit der
Datentreiber-IC-Chips 34A bis 34H angesteuert. Anders gesagt,
werden k Datenleitungen DL1 bis DLk, welche innerhalb eines
ersten Bereichs der Flüssigkristallanzeige 30 angeordnet sind,
über den ersten Datentreiber-IC-Chip 34A angesteuert; und k
Datenleitungen DLk+1 bis DL2k, DL2k+1 bis DL3k, DL3k+1 bis
DL4k, DL4k+1 bis DL5k, DL5k+1 bis DL6k, DL6k+1 bis DL7k und D7k
bis DLn, welche innerhalb des zweiten bis achten Bereichs der
Flüssigkristallanzeige 30 angeordnet sind, werden über den
zweiten bis achten Datentreiber-IC-Chip 34B-34H angesteuert.
Die ersten bis achten Datentreiber-IC-Chips 34A-34H erhalten
von einem Datenbus 35 sequentiell Daten für k Datenleitungen.
Die ersten bis achten Datentreiber-IC-Chips 34A-34H sind in
Reihe mit einer Startleitung 33 und gleichzeitig parallel mit
dem Datenbus 35 und einer Taktsignalleitung 37 verbunden. Der
Dateneingabe-Prozeß der ersten bis achten Datentreiber-IC-Chips
34A-34H wird nachfolgend detailliert beschrieben. Wenn ein
Datenstartimpuls DSP an die Datenstartleitung 33 angelegt wird,
empfängt der erste Datentreiber-IC-Chip 34A Daten für k
Datenleitungen von dem Datenbus in Übereinstimmung mit einem
Datentaktsignal DLCK von der Taktsignalleitung 37. Wenn die
Daten für k Datenleitungen eingegeben sind, erzeugt der erste
Datentreiber-IC-Chip 34A einen Datenübertragungsimpuls DCP und
legt den Datenübertragungsimpuls DCP an den zweiten
Datentreiber-IC-Chip 34B an. Wird der Datenübertragungsimpuls
DCP von dem ersten Datentreiber-IC-Chip 34A angelegt, so
empfängt der zweite Datentreiber-IC-Chip 34B unter Verwenden
des Datentaktsignals DLCK von der Taktsignalleitung 37 Daten
für k Datenleitungen. Nachdem die Daten für k Datenleitungen
eingegeben sind, legt der zweite Datentreiber-IC-Chip 34B den
Datenübertragungsimpuls DCP an den dritten Datentreiber-IC-Chip
34C an. Die in Reihe mit dem zweiten Datentreiber-IC-Chip 34B
verbundenen dritten bis achten Datentreiber-IC-Chips 34C-34H
werden ähnlich dem zweiten Datentreiber-IC-Chip 34B sequentiell
angesteuert und empfangen jeweils Daten für k Datenleitungen.
Außerdem legt jeder der ersten bis achten Datentreiber-IC-Chips
34A-34H ein Datensignal an jede der k Datenleitungen an, wenn
eine Ausgang-Freigabesignal OE anliegt. Das an jede der
Datenleitungen DL1 bis DLn angelegte Datensignal wird durch
Konvertieren der Daten in Analogsignale und Korrigieren
derselben erzeugt.
Die Ansteuervorrichtung für eine Flüssigkristallanzeige weist
ferner sieben Mittel für die Vergrößerung der Breiten 38A bis
38G auf, welche zwischen der Freigabeleitung 39 und den zweiten
bis achten Datentreiber-IC-Chips 34B bis 34H geschaltet sind.
Die Freigabeleitung 39 überträgt das Ausgang-Freigabesignal OE
an den ersten Datentreiber-IC-Chip 34A sowie an die ersten bis
siebten Mittel für die Vergrößerung der Breite 38A bis 38G. Das
erste Mittel für die Vergrößerung der Breite 38A verändert die
Breite des Ausgang-Freigabesignals OE der Freigabeleitung 39
für ein vorbestimmtes Intervall, wie aus Fig. 15 ersichtlich,
und legt das in Fig. 15 ersichtliche erste verbreiterte
Ausgang-Freigabesignal EOE1 an den zweiten Datentreiber-IC-Chip
34B und das zweite Mittel für die Vergrößerung der Breite 38B
an. Das zweite Mittel für die Vergrößerung der Breite 38B
verändert dann die Breite des ersten verbreiterten Ausgang-
Freigabesignals EOE1 der Freigabeleitung 39 für das
vorbestimmte Intervall und legt das in Fig. 15 dargestellte
zweite verbreiterte Ausgang-Freigabesignal EOE2 an den dritten
Datentreiber-IC-Chip 34C und das dritte Mittel für die
Vergrößerung der Breite 38C an. Das dritte Mittel für die
Vergrößerung der Breite 38C verändert dann die Breite des
zweiten verbreiterten Ausgang-Freigabesignals EOE2 der
Freigabeleitung 39 für das vorbestimmte Intervall und legt das
in Fig. 15 ersichtliche dritte verbreiterte Ausgang-
Freigabesignal EOE3 an den vierten Datentreiber-IC-Chip 34D und
das vierte Mittel für die Vergrößerung der Breite 38D an. Das
vierte Mittel für die Vergrößerung der Breite 38D verändert
dann die Breite des dritten verbreiterte Ausgang-
Freigabesignals EOE3 der Freigabeleitung 39 für das
vorbestimmte Intervall und legt das in Fig. 15 dargestellte
vierte verbreiterte Ausgang-Freigabesignal EOE4 an den fünften
Datentreiber-IC-Chip 34E und das fünfte Mittel für die
Vergrößerung der Breite 38E an. Das fünfte Mittel für die
Vergrößerung der Breite 38E verändert dann die Breite des
vierten verbreiterten Ausgang-Freigabesignals EOE4 der
Freigabeleitung 39 für das vorbestimmte Intervall und legt das
in Fig. 15 ersichtliche fünfte verbreiterte Ausgang-
Freigabesignal EOE5 an den sechsten Datentreiber-IC-Chip 34F
und das sechste Mittel für die Vergrößerung der Breite 38F an.
Das sechste Mittel für die Vergrößerung der Breite 38F
verändert dann die Breite des fünften verbreiterten Ausgang-
Freigabesignals EOE5 der Freigabeleitung 39 für das
vorbestimmte Intervall und legt das in Fig. 15 ersichtliche
sechste verbreiterte Ausgang-Freigabesignal EOE6 an den siebten
Datentreiber-IC-Chip 34G und das siebte Mittel für die
Vergrößerung der Breite 38G an. Das siebte Mittel für die
Vergrößerung der Breite 38G verändert dann die Breite des
sechsten verbreiterte Ausgang-Freigabesignals EOE6 der
Freigabeleitung 39 für das vorbestimmte Intervall und legt das
in Fig. 15 ersichtliche siebte verbreiterte Ausgang-
Freigabesignal EOE7 an den achten Datentreiber-IC-Chip 34H an.
Die acht Ausgang-Freigabesignale OE und EOE1 bis EOE7, welche
eine um das vorbestimmte Intervall mit Hilfe der ersten bis
siebten Mittel für die Vergrößerung der Breite 38A bis 38G
erweiterte Breite aufweisen, werden an den entsprechenden
ersten bis achten Datentreiber-IC-Chip 34A bis 34H angelegt.
Die auf jedes der acht Ausgang-Freigabesignale OE und EOE1 bis
EOE7 reagierenden ersten bis achten Datentreiber-IC-Chips 34A
bis 34H geben k-Einheit Datensignale während eines Intervalls
aus, welches der Breite jedes Ausgang-Freigabesignals OE und
EOE1 bis EOE7 entspricht. Anders gesagt, der erste
Datentreiber-IC-Chip 34A legt k Datensignale an k
Datenleitungen der Flüssigkristallanzeige 30 während eines
Zeitintervalls an, welches der Breite des Ausgang-
Freigabesignals OE entspricht. Die zweiten bis achten
Datentreiber-IC-Chips 34B bis 34H legen jeweils k Datensignale
an die entsprechenden k Datenleitungen DLk+1 bis DLn der
Flüssigkristallanzeige 30 während eines Zeitintervalls an,
welcher der um eine vorbestimmte Breite stufenweise erweiterte
Breite verglichen mit der Breite des Ausgang-Freigabesignals OE
entspricht. Die durch jedes der ersten bis siebten Mittel für
die Vergrößerung der Breite 38A bis 38G erweiterte Breite wird
derart eingestellt, daß ein über die Gateleitung übertragenes
Abtastsignal einem Zeitinterval entspricht, während dem ein
Abstand passiert wird, in welchem die k Datenleitungen
angeordnet sind. Dementsprechend werden die Datensignale
korrekt an die Datenleitungen angelegt, selbst wenn ein von dem
Anfangspunkt der Gateleitung GL (d. h. dem Anfangsbereich des
ersten Abschnitts) zu dem Endpunkt der Gateleitung GL (d. h. dem
Endbereich des sechsten Abschnitts) übertragenes Abtastsignal
verzögert wird. Folglich wird ein genaues Datensignal an jede
in der Flüssigkristallanzeige 30 enthaltene
Flüssigkristallzelle (nicht dargestellt) angelegt und daher
wird das auf der Flüssigkristallanzeige 30 angezeigte Bild
nicht verzerrt. Das erste bis achte Mittel für die Vergrößerung
der Breite 38A bis 38G kann die Breite des Ausgang-
Freigabesignals unter Verwenden eines Monostabilen
Multivibrators erweitern.
Aus Fig. 16 ist eine Ansteuervorrichtung für eine
Flüssigkristallanzeige gemäß einer vierten erfindungsgemäßen.
Ausführungsform ersichtlich. Wie aus Fig. 16 ersichtlich,
weist die Ansteuervorrichtung für eine Flüssigkristallanzeige
eine Schaltkreiskonfiguration auf, bei welcher die in Fig. 14
dargestellten ersten bis siebten Mittel für die Vergrößerung
der Breite 38A bis 3 8G durch ein einziges Mittel für die
Vergrößerung der Breite 38 ersetzt werden und die
Freigabeleitung 39 an jeden der ersten bis siebten
Datentreiber-IC-Chips 34A bis 34G angeschlossen ist. Das Mittel
für die Vergrößerung der Breite 38 vergrößert die Breite des
Ausgang-Freigabesignals OE der Freigabeleitung 39 um eine
Breite, welcher der Verzögerungszeit des Abtastsignals an der
Gateleitung entspricht und legt dieses verbreiterte Ausgang-
Freigabesignal an den achten Datentreiber-IC-Chip 34H an.
Dementsprechend legen die ersten bis siebten Datentreiber-IC-
Chips 34A bis 34G k-Einheit Datensignale an die
Flüssigkristallanzeige 30 an; während den achten Datentreiber-
IC-Chip 34H k Datensignale an die Flüssigkristallanzeige 30
während einer durch die Verzögerungszeit der Gateleitung GL
längeren Zeit als das Freigabeintervall des Ausgang-
Freigabesignals OE anlegt. Gemäß dieser Operation, wird ein
Datensignal korrekt an jede in der Flüssigkristallanzeige 30
enthaltene Flüssigkristallzelle angelegt. Folglich wird das auf
der Flüssigkristallanzeige 30 angezeigte Bild nicht verzerrt.
Die Ansteuervorrichtung für eine Flüssigkristallanzeige gemäß
der oben beschriebenen vierten erfindungsgemäßen
Ausführungsform weist eine einfachere Schaltkreiskonfiguration
verglichen mit der in Fig. 14 dargestellten
Ansteuervorrichtung für eine Flüssigkristallanzeige auf.
Fig. 17 ist eine Ansteuervorrichtung für eine
Flüssigkristallanzeige gemäß einer fünften erfindungsgemäßen
Ausführungsform. Wie aus Fig. 17 ersichtlich, weist die
Ansteuervorrichtung für eine Flüssigkristallanzeige
Gatetreiber-IC-Chips 32A bis 32E zur Ansteuerung einer
Abtastverdrahtung GL einer Flüssigkristallanzeige 30 und
Datentreiber-IC-Chips 34A bis 34H zur Ansteuerung einer
Signalverdrahtung DL einer Flüssigkristallanzeige 30 auf. Die
Abtastverdrahtung GL weist eine Mehrzahl von Abtastleitungen,
d. h. m Abtastleitungen GL1 bis GLm, auf. Die Gateelektroden
einer Mehrzahl von nicht dargestellten Dünnschicht-Transistoren
sind mit jeder der Abtastleitungen GL1 bis GLm verbunden. Die
Gatetreiber-IC-Chips 32A bis 32E steuern die Abtastleitungen
GL1 bis GLm teilweise (divisionally) an. Der Gatetreiber-IC-
Chip 32A legt ein Gatesignal nacheinander an die erste bis
(m/5)te Gateleitung GL1 bis GLm/5 an, wenn über eine
Gateübertragungsleitung 31 ein Gate-Startimpuls GSP daran
angelegt wird. Demzufolge wird die erste bis (m/5)te
Gateleitung GL1 bis GLm/5 nacheinander von dem Abtastsignal
angesteuert, wenn dieses von dem ersten Gatetreiber-IC-Chip 32A
sequentiell angelegt wird. Ferner legt der erste Gatetreiber-
IC-Chip 32A eine spezifische Logik des Gateübertragungsimpulses
GCP an den Übertragungsanschluß des zweiten Gatetreiber-IC-Chip
32B an, wenn die (m/5)te Gateleitung GLm/5 angesteuert wird.
Der zweite Gatetreiber-IC-Chip 32B spricht auf den
Gateübertragungsimpuls GCP des ersten Gatetreiber-IC-Chip 32A
an, um das Abtastsignal sequentiell an die (m/5+1)te bis
(2m/5)te Gateleitung GL{(m/5)+1} bis GL2m/5 anzulegen. Die (m/5
+1)te bis (2m/5)te Gateleitung GL{(m/5)+1} bis GL2m/5 wird
durch das von dem zweiten Gatetreiber-IC-Chip 32B sequentiell
angelegte Abtastsignal sequentiell angesteuert. Ferner erzeugt
der zweite Gatetreiber-IC-Chip 32B den Gateübertragungsimpuls
GCP wie der erste Gatetreiber-IC-Chip 32A, nachdem die m-te
Gateleitung GLm angesteuert wurde, und legt diesen an den
dritten Gatetreiber-IC-Chip 32C. Ähnlich dem zweiten
Gatetreiber-IC-Chip 32B, sprechen die dritten bis fünften
zweiten Gatetreiber-IC-Chip 32C-32E auf den
Gateübertragungsimpuls GCP an und steuern die Abtastleitungen
GL{(2m/5)+1} bis GLm für m/5 sequentiell an. Indes weist die
Abtastverdrahtung DL eine Mehrzahl von Datenleitungen auf, d. h.
n Datenleitungen DLl bis DLn, welche parallel angeordnet sind
und sich mit den Gateleitungen GL1 bis GLm kreuzen. Die
Sourceanschlüsse einer Mehrzahl von Dünnschicht-Transistoren
sind mit jeder der Datenleitungen DL1 bis DLn verbunden. Die
Datenleitungen DL1 bis DLn werden teilweise(divisionally) durch
die K-Einheit der Datentreiber-IC-Chips 34A bis 34H
angesteuert. Anders gesagt, werden k Datenleitungen DL1 bis
DLk, welche innerhalb eines ersten Bereichs der
Flüssigkristallanzeige 30 angeordnet sind, über den ersten
Datentreiber-IC-Chip 34A angesteuert; und k Datenleitungen
DLk+1 bis DL2k, DL2k+1 bis DL3k, DL3k+1 bis DL4k, DL4k+1 bis
DL5k, DL5k+1 bis DL6k, DL6k+1 bis DL7k und D7k bis DLn, welche
innerhalb des zweiten bis achten Bereichs der
Flüssigkristallanzeige 30 angeordnet sind, werden über den
zweiten bis achten Datentreiber-IC-Chip 34B-34H angesteuert.
Die ersten bis achten Datentreiber-IC-Chips 34A-34H erhalten
von einem Datenbus 35 sequentiell Daten für k Datenleitungen.
Die ersten bis achten Datentreiber-IC-Chips 34A-34H sind in
Reihe mit einer Startleitung 33 und gleichzeitig parallel mit
dem Datenbus 35 und der Taktsignalleitung 37 verbunden. Der
Dateneingabe-Prozeß der ersten bis achten Datentreiber-IC-Chips
34A-34H wird nachfolgend detailliert beschrieben. Wenn der
Datenstartimpuls DSP an die Datenstartleitung 33 angelegt wird,
empfängt der erste Datentreiber-IC-Chip 34A Daten für k
Datenleitungen von dem Datenbus in Übereinstimmung mit dem
Datentaktsignal DLCK von der Taktsignalleitung 37. Wenn die
Daten für k Datenleitungen eingegeben sind, erzeugt der erste
Datentreiber-IC-Chip 34A einen Datenübertragungsimpuls DCP und
legt den Datenübertragungsimpuls DCP an den zweiten
Datentreiber-IC-Chip 34B an. Wird der Datenübertragungsimpuls
DCP von dem ersten Datentreiber-IC-Chip 34A angelegt, so
empfängt der zweite Datentreiber-IC-Chip 34B unter Verwenden
des Datentaktsignals DLCK von der Taktsignalleitung 37 Daten
für k Datenleitungen. Nachdem die Daten für k Datenleitungen
eingegeben sind, legt der zweite Datentreiber-IC-Chip 34B den
Datenübertragungsimpuls DCP an den dritten Datentreiber-IC-Chip
34C an. Die in Reihe mit dem zweiten Datentreiber-IC-Chip 34B
verbundenen dritten bis achten Datentreiber-IC-Chips 34C-34H
werden ähnlich dem zweiten Datentreiber-IC-Chip 34B sequentiell
angesteuert und empfangen jeweils Daten für k Datenleitungen.
Außerdem legt jeder der ersten bis achten Datentreiber-IC-Chips
34A-34H ein Datensignal an jede der k Datenleitungen an, wenn
ein Ausgang-Freigabesignal OE anliegt. Das an jede der
Datenleitungen DL1 bis DLn angelegte Datensignal wird durch
Konvertieren der Daten in Analogsignale und Korrigieren
derselben erzeugt.
Die Ansteuervorrichtung für eine Flüssigkristallanzeige weist
ferner eine erste Steuereinheit 40, welche an die ersten bis
achten Datentreiber-IC-Chips 34 bis 34H angeschlossen ist, und
eine zweite Steuereinheit 42 auf, welche an die ersten bis
fünften Gatetreiber-IC-Chips 32A bis 32E angeschlossen ist. Die
erste Steuereinheit 40 erzeugt die in Fig. 18 ersichtlichen
ersten bis achten Ausgang-Freigabesignale DOE1 bis DOE8. Das
zweite Ausgang-Freigabesignal DOE2 ist um ein vorbestimmtes
Intervall in der Breite größer als das erste Ausgang-
Freigabesignal DOE1. Ebenso sind die dritten bis achten
Ausgang-Freigabesignale DOE3-DOE8 um ein vorbestimmtes
Intervall in der Breite größer als die entsprechenden zweiten
bis siebten Ausgang-Freigabesignale DOE2-DOE7. Die acht
Ausgang-Freigabesignale DOE1-DOE8, welche in der Breite um ein
vorbestimmtes Intervall vergrößert sind, werden an die
entsprechenden ersten bis achten Datentreiber-IC-Chips 34A bis
34H angelegt. Die auf die acht Datenausgang-Freigabesignale
DOE1 bis DOE8 reagierenden entsprechenden ersten bis achten
Datentreiber-TC-Chips 34A bis 34H geben k Einheit Datensignale
während eines Intervalls aus, welches der Breite jedes
Datenausgang-Freigabesignale DOE1 bis DOE8 entspricht. Anders
gesagt, legt der erste Datentreiber-IC-Chip 34A k Datensignale
an k Datenleitungen DL1 bis DLk der Flüssigkristallanzeige 30
während eines Zeitintervalls an, welches der Breite des ersten
Datenausgang-Freigabesignal DOE1 entspricht. Die zweiten bis
achten Datentreiber-IC-Chips 34B bis 34H legen jeweils k
Datensignale an die entsprechenden k Datenleitungen DLk+1 bis
DLn der Flüssigkristallanzeige 30 während eines Zeitintervalls
an, welches der um eine vorbestimmte Breite stufenweise
vergrößerten Breite verglichen mit der Breite des ersten
Datenausgang-Freigabesignals DOE1 entspricht. Die vorbestimmte
Breite wird derart eingestellt, daß ein über die Gateleitung
übertragenes Abtastsignal einem Zeitinterval entspricht,
während dem ein Abstand passiert wird, in welchem die k
Datenleitungen angeordnet sind. Dementsprechend werden die
Datensignale korrekt an die Datenleitungen angelegt, selbst
wenn ein von dem Anfangspunkt der Gateleitung GL (d. h. dem
Anfangsbereich des ersten Abschnitts) zu dem Endpunkt der
Gateleitung GL (d. h. dem Endbereich des achten Abschnitts)
übertragenes Abtastsignal verzögert wird. Folglich wird ein
genaues Datensignal an jede in der Flüssigkristallanzeige 30
enthaltene Flüssigkristallzelle (nicht dargestellt) angelegt
und daher wird das auf der Flüssigkristallanzeige 30 angezeigte
Bild nicht verzerrt. Um die ersten bis achten Datenausgang-
Freigabesignale DOE1 bis DOE8 zu erzeugen, kann die erste
Steuereinheit 40 aus den in Fig. 14 dargestellten ersten bis
siebten Mittel für die Vergrößerung der Breite 38A bis 38E
zusammengesetzt werden. Andererseits kann die erste
Steuereinheit 40 das Datentaktsignal DCLK der Taktsignalleitung
37 und ein horizontales Synchronierungssignal von einer zweiten
Synchronierungsleitung 43 empfangen. Die erste Steuereinheit 40
kann die ersten bis achten Datenausgang-Freigabesignale DOE1
bis DOEB ebenso auf der Basis des Datentaktsignals DCLK und des
horizontalen Synchronierungssignals HS erzeugen.
Indes reagiert die zweite Steuereinheit 42 auf ein vertikales
Synchronierungssignal VS einer ersten Synchronierungsleitung
41, das horizontale Synchronierungssignal HS der zweiten
Synchronierungsleitung 43 und das Datentaktsignal DCLK der
Taktsignalleitung 37. Die zweite Steuereinheit 42 erzeugt auf
der Basis des Datentaktsignals DCLK und der horizontalen und
der vertikalen Synchronierungssignale HS bzw. VS ein
Gateausgang-Freigabesignal GOE, in Fig. 19 dargestellt, und
legt dieses Gateausgang-Freigabesignal GOE an die ersten bis
fünften Gatetreiber-IC-Chips 32A bis 32E an. Das Gateausgang-
Freigabesignal GOE weist eine Freigabe-Breite auf, welche
während der vertikalen Sychronsierungsperiode stufenweise bei
jeder horizontalen Sychronsierungsperiode um ein vorbestimmtes
Intervall erhöht wird. Die auf das Gateausgang-Freigabesignal
GOE der zweiten Steuereinheit 42 gemeinsam reagierenden ersten
bis fünften Gatetreiber-IC-Chips 32a bis 32E erzeugen m
Abtastsignale GSS1 bis GSSm, welche eine Breite aufweisen, die
stufenweise um ein vorbestimmtes Intervall erhöht wird, wie aus
Fig. 20 ersichtlich. Die m Abtastsignale GSS1 bis GSSm werden
an m Gateleitungen derart angelegt, daß die
Signalladungsperiode jeder mit einer Datenleitung DL
verbundenen Flüssigkristallzelle stufenweise um ein
vorbestimmtes Intervall vergrößert wird. Anders gesagt, die
Signalladungsperiode jeder Flüssigkristallzelle erscheint als
in Fig. 21 dargestelltes Zeitsignal CSS1 bis CSSm. Die
vorbestimmte Breite wird derart eingestellt, daß ein über die
Datenleitung übertragenes Datensignal einem Zeitintervall
entspricht, welcher für das Passieren der in Abstand
angeordneten zwei Gateleitungen benötigt wird. Dementsprechend
werden die Datensignale korrekt an die Flüssigkristallzelle auf
den Gateleitungen angelegt, selbst wenn ein von dem Anfangspunkt
der Datenleitung DL (d. h. dem oberen Abschnitt) zu dem Endpunkt
der Datenleitung DL (d. h. dem unteren Abschnitt) übertragenes
Datensignal verzögert wird. Ebenso ist die Ladungszeit jeder
Flüssigkristallzelle auf der Flüssigkristallanzeige
einheitlich. Folglich wird ein korrektes Datensignal an jede in
der Flüssigkristallanzeige 30 enthaltene Flüssigkristallzelle
angelegt und daher wird ein auf der Flüssigkristallanzeige 30
angezeigtes Bild nicht verzerrt.
Diese Gleichmäßigkeit der Ladungszeit der Flüssigkristallzellen
wird durch eine Simulation für eine Flüssigkristallanzeige mit
1024 Datenleitungen und 768 Abtastleitungen identifiziert. Bei
der Simulation werden die 1024 Datenleitungen in 8 Gate-
Unterblöcke GSB1 bis GSB8 unterteilt und die 768
Abtastleitungen in 8 Daten-Unterblöcke DSB1 bis DSB8
unterteilt. Anders gesagt wird die Flüssigkristallanzeige mit
1024 × 768 Bildelementen (d. h. Pixeln) in 8 × 8 Unterblöcke
unterteilt, wie aus Fig. 22 ersichtlich. Jedes Abtastsignal
GSS1 bis GSS768 weist eine in Übereinstimmung mit den Gate-
Unterblöcken GSB1 bis GSB8 stufenweise vergrößerte Breite auf.
Die Breite jedes Abtastsignals GSS1 bis GSSm wird stufenweise
von der Breite reduziert, welche der Periode des horizontalen
Synchronierungssignals HS in Übereinstimmung mit dem Verlauf
des oberen Gate-Unterblocks GSB1 zu dem unteren Gate-Unterblock
GSB8 entspricht, wie aus den Fig. 23A und 23B ersichtlich.
Danach wird die Sperrperiode (d. h. das "High"-Logikintervall)
des Gateausgang-Freigabesignals GOE in Übereinstimmung mit dem
Verlauf des oberen Gate-Unterblocks GSB1 zu dem unteren Gate-
Unterblock GSB8 stufenweise erhöht, wie aus den Fig. 23A und
23B ersichtlich. Ähnlich dazu weist das Datensignal DS
unterschiedliche Breiten entsprechend der Daten-Unterblöcke
DSB1 bis DSB8 auf. Die Breite der Datenleitung DS wird
stufenweise von der Breite, die der Periode des horizontalen
Synchronisierungssignals HS entspricht, in Übereinstimmung mit
dem Verlauf der rechten Seite des Daten-Unterblocks DSB1 zu der
linken Seite des Daten-Unterblock DSB8 reduziert, wie aus den
Fig. 24A und 24B ersichtlich. Das an die rechte Seite des
Daten-Unterblocks DSB1 anzulegende Datensignal DS weist eine
Breite auf die beinahe gleich der Breite der entsprechenden
Periode des horizontalen Synchronisierungssignals HS ist. Die
Sperrperiode (d. h. der "High"-Logikintervall) des Datenausgang-
Freigabesignals /DOE wird in Übereinstimmung mit dem Verlauf
der rechten Seite des Daten-Unterblocks DSB1 zu der linken
Seite des Daten-Unterblock DSB8 stufenweise erhöht, wie aus den
Fig. 24A und 24B ersichtlich. Da die Daten- und
Abtastsignale DS und GSS entlang der Unterblöcke DSB1 bis DSB8
und GSB1 bis GSB8 variiert werden, empfängt jeder der 8 × 8
Unterblöcke auf der Flüssigkristallanzeige das Datensignal DS1
bis DS8 und das Abtastsignal GSS1 bis GSS8, wie aus Fig. 25
ersichtlich.
Fig. 26A bis 26D stellen die Datenausgang-Freigabesignale
für die ersten, dritten, fünften und achten Daten-Unterblöcke
DSB1, DSB3, DSB5 und DSB8 detailliert dar. In den Fig. 26A
bis 26D stellt eine Kurvenform TDOE die durch das herkömmliche
Ansteuerverfahren einer Anzeige erzeugten Datenausgang-
Freigabesignale und eine weitere Kurvenform PDOE die durch das
erfindungsgemäße Ansteuerverfahren einer Anzeige erzeugte
Datenausgang-Freigabesignal dar. Das Datenausgang-
Freigabesignal TDOE gemäß der herkömmlichen Art weist eine
konstante, von der Position der Datenleitung DL unabhängige,
Sperrperiode auf. Während die Sperrperiode des Datenausgang-
Freigabesignals PDOE gemäß der Erfindung in Übereinstimmung mit
dem Verlauf der Datenleitung DL1 auf der linken Seite zu der,
Datenleitung DL1024 auf der rechten Seite stufenweise
vergrößert wird.
Aus den Fig. 27A bis 27D ist die Sperrperiode jedes
Gateausgang-Freigabesignals für die ersten, dritten, fünften
und achten Gate-Unterblöcke GSB1, GSB3, GSB5 und GSB8
detailliert ersichtlich. In den Fig. 27A bis 27D stellt eine
Kurvenform TGOE die durch das herkömmliche Verfahren erzeugten
Gateausgang-Freigabesignale und eine weitere Kurvenform PGOE
die durch das erfindungsgemäße Ansteuerverfahren für eine
Anzeige erzeugten Gateausgang-Freigabesignale dar. Die
Gateausgang-Freigabesignale entsprechend der herkömmlichen Art
weisen eine konstante, von der Position der Gateleitung GL
unabhängige Sperrperiode auf. Während die Sperrperiode des
Gateausgang-Freigabesignals PDOE gemäß der Erfindung mit dem
Verlauf der oberen Gateleitung GL1 zu der unteren Gateleitung
GL768 stufenweise vergrößert wird. Die Freigabe-Breite jedes
der Daten- und Abtastsignale DS1 bis DS8 und GSS1 bis GSS8 wird
mit der Position der Daten- und Abtastleitungen GL und DL
variiert, sodaß die an den Eckbereichen der
Flüssigkristallanzeige angeordneten Unterblöcke die Daten- bzw.
Abtastsignale DS und GSS empfangen, wie aus den Fig. 28A bis
28D ersichtlich. In Fig. 28A wird die Kurvenform jedes von dem
Unterblock in dem linken oberen Eckbereich anliegenden Daten-
und Abtastsignal DS1 und GSS1 dargestellt. In Fig. 28B wird
die Kurvenform jedes von dem Unterblock in dem rechten oberen
Eckbereich anliegenden Daten- und Abtastsignals DS8 und GSS1
dargestellt. Ebenso wird in Fig. 28C die Kurvenform jedes von
dem Unterblock in dem linken unteren Eckbereich anliegenden
Daten- und Abtastsignals DS1 und GSS8 dargestellt und in Fig.
28D wird die Kurvenform jedes von dem Unterblock in dem rechten
unteren Eckbereich anliegenden Daten- und Abtastsignals DS8 und
GSS8 dargestellt. Wie aus den Fig. 28A bis 28D ersichtlich,
wird das Datensignal DS mit dem Abtastsignal GSS jeder in der
Flüssigkristallanzeige enthaltenen Flüssigkristallzelle
synchronisiert. Das Datensignal wird korrekt an die in der
Flüssigkristallanzeige enthaltenen Flüssigkristallzellen
angelegt. In den Fig. 28A bis 28B wird ebenso dargestellt,
daß die Ladungszeit aller Flüssigkristallzellen der
Flüssigkristallanzeige einheitlich wird. Folglich wird das auf
der Flüssigkristallzelle angezeigte Bild nicht verzerrt.
Die Resultate der oben beschriebenen Simulation werden in den
Tabellen 1 und 2 dargestellt. In den Tabellen 1 und 2 sind
"CL1" bis "CL4" die entsprechenden Flüssigkristallzellen der
Eckbereich-Unterblöcke der Flüssigkristallanzeige 30. Ebenso
stellen "Vci" und "ΔVp" eine an jeder der Flüssigkristallzellen
CL1 bis CL4 ermittelten Pixelspannung bzw.
Durchführungsspannung dar. Ferner weisen Tabelle 1 und 2 eine
"Ladungsperiode" auf, in welcher die Flüssigkristallzellen CL1
bis CL4 das Laden der Datensignalspannung ausführen. Die
Pixelspannung Vci der Tabellen 1 und 2 stellen die maximale
Spannung dar, mit der jede Flüssigkristallzelle CL1 bis CL4
geladen wird, für den Fall, daß die Daten- und Abtastsignale DS
und GSS 7 V bzw. 20 V sind. Die Durchführungsspannung ΔVp ist die
Schwankung der Pixelspannung wenn die Daten- und Abtastsignale
DS und GSS ausgeschaltet sind.
Um die Pixelspannung Vci, die Durchführungsspannung ΔVp und die
Ladungsperiode in Tabelle 1 und 2 zu ermitteln, wird die in
Tabelle 3 dargestellte Simulationsbedingung festgelegt.
Flüssigkristallanzeige | SXGA mit 18.1 Zoll |
Horizontale Synchronperiode | 16 µs |
Verzögerungszeit der Datenleitung | 4,0 µs |
Verzögerungszeit der Abtastleitung | 5,3 µs |
Datensignalspannung | -5 ~ +20 V |
Abtastsignalspannung | +3 ~ +7 V |
Gemeinsame Spannung | +5 V (DC) |
Tabelle 1 stellt die Pixelspannung Vci, die
Durchführungsspannung ΔVp und die Ladungsperiode für den Fall
dar, daß die Flüssigkristallanzeige durch eine herkömmliche
Ansteuervorrichtung für Anzeigen angesteuert wird. Bei der
herkömmlichen Ansteuervorrichtung für Anzeigen wird ein
Datensignal mit einer Breite von 16 µs an alle Datenleitungen
DL1 bis DL1024 angelegt und ein Abtastsignal mit einer Breite
von 13,35 µs = 16 µs - (τg/2) an alle Abtastleitungen GL1 bis
GL768 angelegt. Indes stellt Tabelle 2 die Pixelspannung Vci,
die Durchführungsspannung ΔVp und die Ladungsperiode für den
Fall dar, daß die Flüssigkristallanzeige durch die
erfindungsgemäße Ansteuervorrichtung für Anzeigen angesteuert
wird. Bei der erfindungsgemäßen Ansteuervorrichtung für
Anzeigen wird ein Datensignal mit einer Breite, welche
stufenweise von einer Breite von 14 µs = 16 µs - (τg/2)
reduziert wird, an alle Datenleitungen DL1 bis DL1024 angelegt
und ein Abtastsignal mit einer Breite, welche stufenweise von
einer Breite von 13,35 µs reduziert wird, an alle
Abtastleitungen GL1 bis GL768 angelegt. Wie aus den Tabellen 1
und 2 ersichtlich, weist die durch die herkömmliche
Ansteuervorrichtung für Anzeigen erzeugte Durchführungsspannung
ΔVp eine Abweichung von 68 mV auf, während die durch die in
Fig. 17 dargestellte Ansteuervorrichtung für Anzeigen erzeugte
Durchführungsspannung ΔVp eine reduzierte Abweichung von 31 mV
aufweist. Folglich verringert sich die Abweichung der durch die
erfindungsgemäße Ansteuervorrichtung für Anzeigen erzeugte
Durchführungsspannung ΔVp auf die Hälfte der Abweichung der
durch die herkömmliche Ansteuervorrichtung für Anzeigen
erzeugten Durchführungsspannung ΔVp.
Fig. 29 stellt ein detailliertes Blockschaltbild der in Fig.
17 dargestellten zweiten Steuereinheit 42 dar. Wie aus Fig. 29
ersichtlich, weist die zweite Steuereinheit 42 einen ersten
Zähler 44, welcher das vertikale Synchronisierungssignal VS von
der ersten Synchronisierungsleitung 41 und das horizontale
Synchronisierungssignal HS von der zweiten
Synchronisierungsleitung 43 empfängt, und einen zweiten Zähler
46 auf, welcher das Datentaktsignal DCLK von der
Taktsignalleitung 37 eingibt. Der erste Zähler 44 setzt einen
Ausgangswert bei der Austastperiode des vertikalen
Synchronisierungssignals VS auf "0" und zählt das horizontale
Synchronisierungssignal HS während der Abtastperiode des
vertikalen Synchronisierungssignals VS. Der durch den ersten
Zähler 44 gezählte Wert wird mit Hilfe eines Addierers 48 zu
einem Anfangswert hinzuaddiert. Der Addierer 48 erzeugt dann
einen Referenzwert, welcher von dem Anfangswert IV für jede
Periode des horizontalen Synchronisierungssignals HS um "1"
erhöht wird. Der Referenzwert wird an einen Vergleicher 50
angelegt. Der zweite Zähler setzt einen Ausgangswert bei der
Austastperiode des horizontalen Synchronisierungssignals HS auf
"0" und zählt das Datentaktsignal DCLK während der
Abtastperiode des horizontalen Synchronisierungssignals HS. Der
durch den zweiten Zähler 46 gezählte Wert wird mit dem an dem
Vergleicher 50 anliegenden Referenzwert verglichen, um das
Gate-Freigabesignal GOE zu erzeugen. Das Gate-Freigabesignal
GOE weist einen High-Logikwert auf, wenn der Referenzwert
größer als der von dem zweiten Zähler 46 gezählte Wert ist. Ist
der Referenzwert kleiner als der von dem zweiten Zähler 46
gezählte Wert, so weist das Gate-Freigabesignal GOE einen Low-
Logikwert auf. In dem Vergleicher 50 wird das Gate-
Freigabesignal GOE mit einem Low-Logikintervall erzeugt,
welches stufenweise durch die Periode des Datentaktsignals DCLK
jeder Periode des horizontalen Synchronisierungssignals HS
während der Abtastperiode des vertikalen
Synchronisierungssignals Synchronsignals HS erhöht wird.
Wie oben beschrieben, werden gemäß der Erfindung die an die
Signalverdrahtung angelegten Datensignale in Übereinstimmung
mit der Verzögerungscharakteristik der Abtastverdrahtung
verzögert, um dadurch zu verhindern, daß die in den
Flüssigkristallzellen geladene Spannung verzerrt wird.
Alternativ dazu wird ein Zeitintervall, bei dem an die
Signalverdrahtung angelegte Datensignale der
Verzögerungscharakteristik der Abtastverdrahtung entsprechen,
vergrößert, um dadurch zu verhindern, daß die in den
Flüssigkristallzellen geladene Spannung verzerrt wird. Folglich
ist es bei den erfindungsgemäßen Ausführungsformen möglich, ein
unverzerrtes Bild auf der Flüssigkristallanzeige anzuzeigen
sowie eine einheitliche Lichtdurchlässigkeit der
Flüssigkristallanzeige zu erhalten.
32
A bis
32
E Gatetreiber-IC-Chip
34
A bis
34
H Datentreiber-IC-Chip
32
A bis
32
E Gatetreiber-IC-Chip
34
A bis
34
H Datentreiber-IC-Chip
32
A bis
32
E Gatetreiber-IC-Chip
34
A bis
34
H Datentreiber-IC-Chip
32
A bis
32
E Gatetreiber-IC-Chip
43
A bis
34
H Datentreiber-IC-Chip
40
Erste Steuereinheit
42
Zweite Steuereinheit
32
A bis
32
E Gatetreiber-IC-Chip
34
A bis
34
H Datentreiber-IC-Chip
Claims (22)
1. Verfahren zur Ansteuerung einer matrix-artigen
Flüssigkristallanzeige mit einer Mehrzahl von Dünnschicht-
Transistoren, welche mit Abtastleitungen und Signalleitungen
verbunden sind, und einer Mehrzahl von Flüssigkristallzellen an
den Kreuzungspunkten der Abtastleitungen und der
Signalleitungen, das Verfahren mit den Schritten:
Anlegen einer Abtastsignalspannung an die Abtastleitungen; und
Anlegen von Datensignalspannungen an die Signalleitungen mit einer einem vorbestimmten Intervall entsprechenden Zeit.
Anlegen einer Abtastsignalspannung an die Abtastleitungen; und
Anlegen von Datensignalspannungen an die Signalleitungen mit einer einem vorbestimmten Intervall entsprechenden Zeit.
2. Verfahren zur Ansteuerung einer matrix-artigen
Flüssigkristallanzeige mit einer Mehrzahl von Dünnschicht-
Transistoren, welche mit Abtastleitungen und Signalleitungen
verbunden sind, und einer Mehrzahl von Flüssigkristallzellen an
den Kreuzungspunkten der Abtastleitungen und der
Signalleitungen, das Verfahren mit den Schritten:
Anlegen einer Abtastsignalspannung an die Abtastleitung;
Anlegen von Datensignalspannungen an die Signalleitung; und
Verzögern einer Datensignalspannung, die an die Signalleitung angelegt wird, welche sich mit dem Endabschnitt der Abtastleitung kreuzt.
Anlegen einer Abtastsignalspannung an die Abtastleitung;
Anlegen von Datensignalspannungen an die Signalleitung; und
Verzögern einer Datensignalspannung, die an die Signalleitung angelegt wird, welche sich mit dem Endabschnitt der Abtastleitung kreuzt.
3. Verfahren zur Ansteuerung einer matrix-artigen
Flüssigkristallanzeige mit einer Mehrzahl von Dünnschicht-
Transistoren, welche mit Abtastleitungen und Signalleitungen
verbunden sind, und einer Mehrzahl von Flüssigkristallzellen an
den Kreuzungspunkten der Abtastverdrahtungen und der
Signalleitungen, das Verfahren mit den Schritten:
Anlegen einer Abtastsignalspannung an die Abtastleitung;
Anlegen von Datensignalspannungen an die Signalleitung, wobei die Datensignalspannungen eine vergrößerte Breite in Übereinstimmung mit einer Position auf der Abtastleitung aufweisen.
Anlegen einer Abtastsignalspannung an die Abtastleitung;
Anlegen von Datensignalspannungen an die Signalleitung, wobei die Datensignalspannungen eine vergrößerte Breite in Übereinstimmung mit einer Position auf der Abtastleitung aufweisen.
4. Verfahren zur Ansteuerung einer matrix-artigen
Flüssigkristallanzeige mit einer Mehrzahl von Dünnschicht-
Transistoren, welche mit Abtastleitungen und Signalleitungen
verbunden sind, und einer Mehrzahl von Flüssigkristallzellen an
den Kreuzungspunkten der Abtastverdrahtungen und der
Signalleitungen, das Verfahren mit den Schritten:
Anlegen eines Abtastsignalspannungsstoß an die Abtastleitung;
Anlegen von Datensignalspannungen an die Signalleitung; und
Ermöglichen unterschiedlicher Breiten von an die Signalleitung anzulegenden Datensignalspannungen in Übereinstimmung mit einer Position an den Abtastleitungen aufweisen.
Anlegen eines Abtastsignalspannungsstoß an die Abtastleitung;
Anlegen von Datensignalspannungen an die Signalleitung; und
Ermöglichen unterschiedlicher Breiten von an die Signalleitung anzulegenden Datensignalspannungen in Übereinstimmung mit einer Position an den Abtastleitungen aufweisen.
5. Verfahren zur Ansteuerung einer matrix-artigen
Flüssigkristallanzeige mit einer Mehrzahl von Dünnschicht-
Transistoren, welche mit Abtastleitungen und Signalleitungen
verbunden sind, und einer Mehrzahl von Flüssigkristallzellen an
den Kreuzungspunkten der Abtastleitungen und der
Signalleitungen, das Verfahren mit den Schritten:
Anlegen von Datensignalspannungen an die Signalleitungen; und
Anlegen einer Abtastsignalspannung an die Abtastleitung, wobei die Abtastsignalspannung eine vergrößerte Breite in Übereinstimmung mit einer Position auf der Signalleitung aufweist.
Anlegen von Datensignalspannungen an die Signalleitungen; und
Anlegen einer Abtastsignalspannung an die Abtastleitung, wobei die Abtastsignalspannung eine vergrößerte Breite in Übereinstimmung mit einer Position auf der Signalleitung aufweist.
6. Verfahren zur Ansteuerung einer matrix-artigen
Flüssigkristallanzeige mit einer Mehrzahl von Dünnschicht-
Transistoren, welche mit Abtastleitungen und Signalleitungen
verbunden sind, und einer Mehrzahl von Flüssigkristallzellen an
den Kreuzungspunkten der Abtastleitungen und der
Signalleitungen, das Verfahren mit den Schritten:
Anlegen einer Abtastsignalspannung an die Abtastleitung, wobei die Abtastsignalspannung eine in Übereinstimmung mit einer Position auf der Signalleitung vergrößerte Breite aufweist; und
Anlegen von Datensignalspannungen an die Signalleitungen, wobei die Datensignalspannungen eine in Übereinstimmung mit einer Position auf der Abtastleitung vergrößerte Breite aufweisen.
Anlegen einer Abtastsignalspannung an die Abtastleitung, wobei die Abtastsignalspannung eine in Übereinstimmung mit einer Position auf der Signalleitung vergrößerte Breite aufweist; und
Anlegen von Datensignalspannungen an die Signalleitungen, wobei die Datensignalspannungen eine in Übereinstimmung mit einer Position auf der Abtastleitung vergrößerte Breite aufweisen.
7. Vorrichtung für die Ansteuerung einer matrix-artigen
Flüssigkristallanzeige mit einer Mehrzahl von Dünnschicht-
Transistoren, welche mit Abtastleitungen und Signalleitungen
verbunden sind, und einer Mehrzahl von Flüssigkristallzellen an
den Kreuzungspunkten der Abtastleitungen und der
Signalleitungen, die Vorrichtung mit:
einem Abtastseiten-Ansteuermittel, um eine Abtastsignalspannung an die Abtastleitung anzulegen; und
einem Signalseiten-Ansteuermittel, um Datensignalspannungen an die Signalleitungen mit einer einem vorbestimmten Intervall entsprechenden Zeit anzulegen.
einem Abtastseiten-Ansteuermittel, um eine Abtastsignalspannung an die Abtastleitung anzulegen; und
einem Signalseiten-Ansteuermittel, um Datensignalspannungen an die Signalleitungen mit einer einem vorbestimmten Intervall entsprechenden Zeit anzulegen.
8. Vorrichtung nach Anspruch 7, bei dem das Signalseiten-
Ansteuermittel aufweist:
eine Mehrzahl von Signalleitungs-Ansteuerzellen, um die Signalleitungen in bestimmte Bereiche zu unterteilen und um Datensignalspannungen an die unterteilten Bereiche anzulegen; und
Steuermittel, um die Signalleitungs-Ansteuerzellen derart anzusteuern, daß die Signalleitungs-Ansteuerzellen sequentiell die Datensignalspannungen an die Signalleitungen anlegen.
eine Mehrzahl von Signalleitungs-Ansteuerzellen, um die Signalleitungen in bestimmte Bereiche zu unterteilen und um Datensignalspannungen an die unterteilten Bereiche anzulegen; und
Steuermittel, um die Signalleitungs-Ansteuerzellen derart anzusteuern, daß die Signalleitungs-Ansteuerzellen sequentiell die Datensignalspannungen an die Signalleitungen anlegen.
9. Vorrichtung nach Anspruch 8 oder 9, bei dem das Steuermittel
einen Verzögerungsschaltkreis zum Anlegen eines Ausgang-
Freigabesignals an die Signalleitungs-Ansteuerzellen mit einer
einem vorbestimmten Zeitintervall entsprechenden Zeit aufweist,
wobei das Ausgang-Freigabesignal Ausgang-Anfangspunkte der
Datensignalspannungen steuert.
10. Vorrichtung für die Ansteuerung einer matrix-artigen
Flüssigkristallanzeige mit einer Mehrzahl von Dünnschicht-
Transistoren, welche mit Abtastleitungen und Signalleitungen
verbunden sind, und einer Mehrzahl von Flüssigkristallzellen an
den Kreuzungspunkten der Abtastleitungen und der
Signalleitungen, die Vorrichtung mit:
einem Abtastseiten-Ansteuermittel, um eine Abtastsignalspannung an die Abtastleitung anzulegen;
einem Signalseiten-Ansteuermittel, um Datensignalspannungen an die Signalleitung mit einer einem vorbestimmten Intervall entsprechende Zeit anzulegen; und
einem Zeitsteuermittel, um eine Datensignalspannung zu verzögern, die an die Signalleitung angelegt wird, welche sich mit dem Endabschnitt der Abtastleitung kreuzt.
einem Abtastseiten-Ansteuermittel, um eine Abtastsignalspannung an die Abtastleitung anzulegen;
einem Signalseiten-Ansteuermittel, um Datensignalspannungen an die Signalleitung mit einer einem vorbestimmten Intervall entsprechende Zeit anzulegen; und
einem Zeitsteuermittel, um eine Datensignalspannung zu verzögern, die an die Signalleitung angelegt wird, welche sich mit dem Endabschnitt der Abtastleitung kreuzt.
11. Vorrichtung nach Anspruch 10, bei der das Signalseiten-
Ansteuermittel eine Mehrzahl von Signalleitungs-Ansteuerzellen
aufweist, um die Signalleitungen in bestimmte Bereiche zu
unterteilen und Datensignalspannungen an die unterteilten
Bereiche anzulegen.
12. Vorrichtung nach Anspruch 10 oder 11, bei der das
Zeitsteuermittel einen Verzögerungsschaltkreis zum Anlegen
eines Ausgang-Freigabesignal an die Signalleitungs-
Ansteuerzelle nach einem vorbestimmten Intervall, welche am
Endabschnitt der Abtastleitung angeordnet ist, aufweist, wobei
das Ausgang-Freigabesignal Ausgang-Anfangspunkte der
Datensignalspannungen steuert.
13. Vorrichtung für die Ansteuerung einer matrix-artigen
Flüssigkristallanzeige mit einer Mehrzahl von Dünnschicht-
Transistoren, welche mit Abtastleitungen und Signalleitungen
verbunden sind, und einer Mehrzahl von Flüssigkristallzellen an
den Kreuzungspunkten der Abtastleitungen und der
Signalleitungen, die Vorrichtung mit:
einem Abtastseiten-Ansteuermittel, um eine Abtastsignalspannung an die Abtastleitung anzulegen;
einem Signalseiten-Ansteuermittel, um Datensignalspannungen an die Signalleitung anzulegen; und
einem Steuermittel für die Breite, von welchem die Abtastsignalspannung in unterschiedlichen Breiten in Übereinstimmung mit einer Position auf der Signalleitung ermöglichbar ist.
einem Abtastseiten-Ansteuermittel, um eine Abtastsignalspannung an die Abtastleitung anzulegen;
einem Signalseiten-Ansteuermittel, um Datensignalspannungen an die Signalleitung anzulegen; und
einem Steuermittel für die Breite, von welchem die Abtastsignalspannung in unterschiedlichen Breiten in Übereinstimmung mit einer Position auf der Signalleitung ermöglichbar ist.
14. Vorrichtung nach Anspruch 13, bei der das Signalseiten-
Ansteuermittel eine Mehrzahl von Signalleitungs-Ansteuerzellen
aufweist, um die Signalleitungen in bestimmte Bereiche zu
unterteilen und Datensignalspannungen an die unterteilten
Bereiche anzulegen.
15. Vorrichtung nach Anspruch 13 oder 14, bei der das
Steuermittel für die Breite ein Ausgang-Freigabesignal an das
Abtastseiten-Ansteuermittel anlegt, wobei das Ausgang-
Freigabesignal eine in Übereinstimmung mit dem Fortschreiten
von dem Anfangspunkt zu dem Endpunkt der Signalleitung
vergrößerte Breite aufweist.
16. Vorrichtung für die Ansteuerung einer matrix-artigen
Flüssigkristallanzeige mit einer Mehrzahl von Dünnschicht-
Transistoren, welche mit Abtastleitungen und Signalleitungen
verbunden sind, und einer Mehrzahl von Flüssigkristallzellen an
den Kreuzungspunkten der Abtastleitungen und der
Signalleitungen, die Vorrichtung mit:
einem Abtastseiten-Ansteuermittel, um eine Abtastsignalspannung an die Abtastleitung anzulegen; und
einem Signalseiten-Ansteuermittel, um Datensignalspannungen an die Signalleitung anzulegen, wobei die Datensignalspannungen eine in Übereinstimmung mit einer Position auf der Abtastleitung vergrößerte Breite aufweisen.
einem Abtastseiten-Ansteuermittel, um eine Abtastsignalspannung an die Abtastleitung anzulegen; und
einem Signalseiten-Ansteuermittel, um Datensignalspannungen an die Signalleitung anzulegen, wobei die Datensignalspannungen eine in Übereinstimmung mit einer Position auf der Abtastleitung vergrößerte Breite aufweisen.
17. Vorrichtung nach Anspruch 16, bei der das Signalseiten-
Ansteuermittel aufweist:
eine Mehrzahl von Signalleitungs-Ansteuerzellen, um die Signalleitungen in bestimmte Bereiche zu unterteilen und Datensignalspannungen an die unterteilten Bereiche anzulegen; und
ein Steuermittel, um die Signalleitungs-Ansteuerzellen derart anzusteuern, daß die Breite der Datensignalspannung, welche von jeder Signalleitungs-Ansteuerzelle an jede Signalleitung übertragen wird, schrittweise vergrößert wird.
eine Mehrzahl von Signalleitungs-Ansteuerzellen, um die Signalleitungen in bestimmte Bereiche zu unterteilen und Datensignalspannungen an die unterteilten Bereiche anzulegen; und
ein Steuermittel, um die Signalleitungs-Ansteuerzellen derart anzusteuern, daß die Breite der Datensignalspannung, welche von jeder Signalleitungs-Ansteuerzelle an jede Signalleitung übertragen wird, schrittweise vergrößert wird.
18. Vorrichtung nach Anspruch 16 oder 17, bei der das
Steuermittel einen Mittel für die Vergrößerung der Breite
aufweist, um die Breite eines Ausgang-Freigabesignals um ein
vorbestimmtes Intervall zu vergrößern, wobei das Ausgang-
Freigabesignal Ausgang-Anfangspunkte jeder Signalleitungs-
Ansteuerzelle steuert.
19. Vorrichtung für die Ansteuerung einer matrix-artigen
Flüssigkristallanzeige mit einer Mehrzahl von Dünnschicht-
Transistoren, welche mit Abtastleitungen und Signalleitungen
verbunden sind, und einer Mehrzahl von Flüssigkristallzellen an
den Kreuzungspunkten der Abtastleitungen und der
Signalleitungen, die Vorrichtung mit:
einem Abtastseiten-Ansteuermittel, um eine Abtastsignalspannung an die Abtastleitung anzulegen;
einem Signalseiten-Ansteuermittel, um Datensignalspannungen an die Signalleitung anzulegen; und
einem Steuermittel für die Breite, von welchem die an die Signalleitung anzulegenenden Datensignalspannungen in Übereinstimmung mit einer Position auf der Abtastleitung in unterschiedlichen Breiten ermöglichbar sind.
einem Abtastseiten-Ansteuermittel, um eine Abtastsignalspannung an die Abtastleitung anzulegen;
einem Signalseiten-Ansteuermittel, um Datensignalspannungen an die Signalleitung anzulegen; und
einem Steuermittel für die Breite, von welchem die an die Signalleitung anzulegenenden Datensignalspannungen in Übereinstimmung mit einer Position auf der Abtastleitung in unterschiedlichen Breiten ermöglichbar sind.
20. Vorrichtung nach Anspruch 19, bei der das Signalseiten-
Ansteuermittel eine Mehrzahl von Signalleitungs-Ansteuerzellen
aufweist, um die Signalleitungen in bestimmte Bereiche zu
unterteilen und Datensignalspannungen an die unterteilten
Bereiche anzulegen.
21. Vorrichtung nach Anspruch 19 oder 20, bei der das
Steuermittel für die Breite einen Mittel für die Vergrößerung
der Breite aufweist, von welchem die Breite eines Ausgang-
Freigabesignals um ein vorbestimmtes Intervall vergrößerbar
ist, wobei das Ausgang-Freigabesignal das Ausgangsintervall
jeder Signalleitungs-Ansteuerzelle steuert.
22. Vorrichtung für die Ansteuerung einer matrix-artigen
Flüssigkristallanzeige mit einer Mehrzahl von Dünnschicht-
Transistoren, welche mit Abtastleitungen und Signalleitungen
verbunden sind, und einer Mehrzahl von Flüssigkristallzellen an
den Kreuzungspunkten der Abtastleitungen und der
Signalleitungen, die Vorrichtung mit:
einem Abtastseiten-Ansteuermittel, um eine Abtastsignalspannung an die Abtastleitung anzulegen, wobei die Abtastsignalspannung eine in Übereinstimmung mit einer Position auf der Signalleitung vergrößerte Breite aufweist; und
einem Signalseiten-Ansteuermittel, um Datensignalspannungen an die Signalleitung anzulegen, wobei die Datensignalspannung eine in Übereinstimmung mit einer Position auf der Abtastleitung vergrößerte Breite aufweist.
einem Abtastseiten-Ansteuermittel, um eine Abtastsignalspannung an die Abtastleitung anzulegen, wobei die Abtastsignalspannung eine in Übereinstimmung mit einer Position auf der Signalleitung vergrößerte Breite aufweist; und
einem Signalseiten-Ansteuermittel, um Datensignalspannungen an die Signalleitung anzulegen, wobei die Datensignalspannung eine in Übereinstimmung mit einer Position auf der Abtastleitung vergrößerte Breite aufweist.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1998-0024626A KR100430093B1 (ko) | 1998-06-27 | 1998-06-27 | 액정패널구동방법및장치 |
KR98-24626 | 1998-06-27 | ||
KR19980036335 | 1998-09-03 | ||
KR98-36335 | 1998-09-03 | ||
KR1019990016409A KR100326201B1 (ko) | 1998-09-03 | 1999-05-07 | 액정패널 구동방법 및 장치 |
KR99-16409 | 1999-05-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19929677A1 true DE19929677A1 (de) | 1999-12-30 |
DE19929677B4 DE19929677B4 (de) | 2012-10-04 |
Family
ID=27349771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19929677A Expired - Fee Related DE19929677B4 (de) | 1998-06-27 | 1999-06-28 | Verfahren zur Ansteuerung von Flüssigkristallanzeigen und Vorrichtung dafür |
Country Status (5)
Country | Link |
---|---|
US (1) | US7164405B1 (de) |
JP (1) | JP3333470B2 (de) |
DE (1) | DE19929677B4 (de) |
FR (1) | FR2780541B1 (de) |
GB (1) | GB2339952B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005069261A1 (en) * | 2004-01-06 | 2005-07-28 | Koninklijke Philips Electronics N.V. | Display device and driving method |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100666317B1 (ko) * | 1999-12-15 | 2007-01-09 | 삼성전자주식회사 | 구동 신호 인가시점 결정모듈, 이를 포함한 액정표시패널어셈블리 및 액정표시패널 어셈블리의 구동 방법 |
KR100729778B1 (ko) * | 2000-08-17 | 2007-06-20 | 삼성전자주식회사 | 충전 불량 방지 기능을 갖는 액정 표시 장치 |
KR20040028421A (ko) * | 2002-09-30 | 2004-04-03 | 엘지전자 주식회사 | 디스플레이 소자 구동장치 |
TWI298867B (en) * | 2005-01-21 | 2008-07-11 | Chi Mei Optoelectronics Corp | Liquid crystal display and driving method thereof |
US7880693B2 (en) * | 2006-07-20 | 2011-02-01 | Sony Corporation | Display |
JP4337897B2 (ja) * | 2007-03-22 | 2009-09-30 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
KR100884998B1 (ko) * | 2007-08-29 | 2009-02-20 | 엘지디스플레이 주식회사 | 액정 표시 장치의 데이터 구동 장치 및 방법 |
TWI389071B (zh) | 2008-01-25 | 2013-03-11 | Au Optronics Corp | 平面顯示裝置、控制電路及其控制方法 |
TWI467552B (zh) * | 2008-05-09 | 2015-01-01 | Au Optronics Corp | 驅動電路及可調整內部阻抗的驅動控制器 |
TWI408655B (zh) * | 2008-12-29 | 2013-09-11 | Innolux Corp | 影像顯示系統與顯示面板及其閘極線電路 |
US11024252B2 (en) | 2012-06-29 | 2021-06-01 | Novatek Microelectronics Corp. | Power-saving driving circuit for display panel and power-saving driving method thereof |
US10403225B2 (en) | 2012-06-29 | 2019-09-03 | Novatek Microelectronics Corp. | Display apparatus and driving method thereof |
TWI473056B (zh) * | 2012-06-29 | 2015-02-11 | Novatek Microelectronics Corp | 平板顯示器的省電驅動電路與方法 |
KR20140035613A (ko) | 2012-09-14 | 2014-03-24 | 삼성전자주식회사 | 디스플레이패널 및 이를 포함하는 디스플레이장치 |
KR20140078231A (ko) * | 2012-12-17 | 2014-06-25 | 삼성디스플레이 주식회사 | 액정표시패널의 구동방법 및 이를 수행하는 액정표시장치 |
KR102328841B1 (ko) | 2014-12-24 | 2021-11-19 | 엘지디스플레이 주식회사 | 유기 발광 다이오드 표시장치와 그 구동 방법 |
TWI567724B (zh) * | 2015-06-22 | 2017-01-21 | 矽創電子股份有限公司 | 用於顯示裝置的驅動模組及相關的驅動方法 |
CN105139826B (zh) * | 2015-10-22 | 2017-09-22 | 重庆京东方光电科技有限公司 | 信号调整电路和显示面板驱动电路 |
CN105629539A (zh) * | 2016-03-31 | 2016-06-01 | 京东方科技集团股份有限公司 | 一种显示装置的驱动方法、驱动电路及显示装置 |
CN106875905B (zh) * | 2017-01-04 | 2019-03-26 | 京东方科技集团股份有限公司 | 一种显示面板的驱动方法、驱动电路和显示装置 |
DE112018000392T5 (de) * | 2017-01-16 | 2019-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
KR102645899B1 (ko) * | 2017-02-15 | 2024-03-11 | 삼성디스플레이 주식회사 | 표시 장치 |
TWI642305B (zh) * | 2017-05-10 | 2018-11-21 | 友達光電股份有限公司 | 顯示面板 |
JP6768724B2 (ja) * | 2018-01-19 | 2020-10-14 | 株式会社Joled | 表示装置および表示パネルの駆動方法 |
CN109119045B (zh) * | 2018-11-01 | 2024-05-28 | 惠科股份有限公司 | 显示驱动装置以及显示装置、显示模组 |
CN110379382A (zh) * | 2019-06-06 | 2019-10-25 | 惠科股份有限公司 | 一种显示面板及其驱动方法和显示装置 |
CN114974126A (zh) * | 2022-06-29 | 2022-08-30 | 武汉天马微电子有限公司 | 显示面板及其驱动方法、显示装置 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5331698Y2 (de) * | 1973-05-19 | 1978-08-07 | ||
US3883778A (en) * | 1973-12-03 | 1975-05-13 | Hitachi Ltd | Driving apparatus for display element |
JPS53105317A (en) * | 1977-02-25 | 1978-09-13 | Hitachi Ltd | Luminance adjusting circuit |
FR2493012B1 (fr) * | 1980-10-27 | 1987-04-17 | Commissariat Energie Atomique | Procede de commande d'une caracteristique optique d'un materiau |
JPS59123884A (ja) | 1982-12-29 | 1984-07-17 | シャープ株式会社 | 液晶表示装置の駆動方法 |
JPS62147223A (ja) | 1985-12-19 | 1987-07-01 | Matsushita Electric Ind Co Ltd | 加熱調理器 |
US4750813A (en) * | 1986-02-28 | 1988-06-14 | Hitachi, Ltd. | Display device comprising a delaying circuit to retard signal voltage application to part of signal electrodes |
US5442370A (en) * | 1987-08-13 | 1995-08-15 | Seiko Epson Corporation | System for driving a liquid crystal display device |
JPS6451989U (de) | 1987-09-26 | 1989-03-30 | ||
US4845482A (en) * | 1987-10-30 | 1989-07-04 | International Business Machines Corporation | Method for eliminating crosstalk in a thin film transistor/liquid crystal display |
US4922240A (en) * | 1987-12-29 | 1990-05-01 | North American Philips Corp. | Thin film active matrix and addressing circuitry therefor |
DE3850964T2 (de) * | 1988-06-07 | 1995-02-09 | Sharp Kk | Verfahren und Einrichtung zum Steuern eines kapazitiven Anzeigegeräts. |
SG63562A1 (en) | 1990-06-18 | 1999-03-30 | Seiko Epson Corp | Flat display device and display body driving device |
JPH04120591A (ja) | 1990-09-11 | 1992-04-21 | Oki Electric Ind Co Ltd | 液晶表示装置 |
JP3339696B2 (ja) * | 1991-02-20 | 2002-10-28 | 株式会社東芝 | 液晶表示装置 |
JP2639763B2 (ja) * | 1991-10-08 | 1997-08-13 | 株式会社半導体エネルギー研究所 | 電気光学装置およびその表示方法 |
JPH05210089A (ja) | 1992-01-31 | 1993-08-20 | Sharp Corp | アクティブマトリクス表示装置及びその駆動方法 |
JPH05313135A (ja) | 1992-05-08 | 1993-11-26 | Canon Inc | 液晶表示装置 |
KR0171233B1 (ko) * | 1993-08-10 | 1999-03-20 | 쯔지 하루오 | 화상표시장치 및 그의 구동방법 |
DE69415903T2 (de) | 1993-08-30 | 1999-07-22 | Sharp K.K., Osaka | Datensignalleitungsstruktur in einer Flüssigkristallanzeigeeinrichtung mit aktiver Matrix |
JP2671772B2 (ja) * | 1993-09-06 | 1997-10-29 | 日本電気株式会社 | 液晶ディスプレイとその駆動方法 |
JP2850728B2 (ja) * | 1993-11-15 | 1999-01-27 | 株式会社デンソー | El表示装置の駆動装置及び駆動方法 |
JP3286078B2 (ja) | 1994-05-24 | 2002-05-27 | 株式会社日立製作所 | アクティブマトリクス型液晶表示装置およびその駆動方法 |
TW354380B (en) * | 1995-03-17 | 1999-03-11 | Hitachi Ltd | A liquid crystal device with a wide visual angle |
JPH08262994A (ja) | 1995-03-20 | 1996-10-11 | Fujitsu General Ltd | 表示パネル |
JP3428786B2 (ja) * | 1995-10-05 | 2003-07-22 | シャープ株式会社 | 表示装置の駆動方法および液晶表示装置 |
JPH09127483A (ja) * | 1995-11-06 | 1997-05-16 | Sharp Corp | 液晶表示装置 |
KR100212286B1 (ko) * | 1996-03-15 | 1999-08-02 | 윤종용 | 표시 장치 |
TW394917B (en) * | 1996-04-05 | 2000-06-21 | Matsushita Electric Ind Co Ltd | Driving method of liquid crystal display unit, driving IC and driving circuit |
JPH10293564A (ja) | 1997-04-21 | 1998-11-04 | Toshiba Corp | 表示装置 |
JP3501939B2 (ja) * | 1997-06-04 | 2004-03-02 | シャープ株式会社 | アクティブマトリクス型画像表示装置 |
JP3338849B2 (ja) | 1997-07-17 | 2002-10-28 | シャープ株式会社 | アクティブマトリクス型液晶表示装置およびその駆動方法 |
JPH11231287A (ja) | 1998-02-19 | 1999-08-27 | Sharp Corp | 強誘電性液晶表示素子の駆動方法および駆動回路 |
-
1999
- 1999-06-04 US US09/327,282 patent/US7164405B1/en not_active Expired - Fee Related
- 1999-06-23 JP JP17669899A patent/JP3333470B2/ja not_active Expired - Fee Related
- 1999-06-25 FR FR9908137A patent/FR2780541B1/fr not_active Expired - Lifetime
- 1999-06-25 GB GB9914982A patent/GB2339952B/en not_active Expired - Fee Related
- 1999-06-28 DE DE19929677A patent/DE19929677B4/de not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005069261A1 (en) * | 2004-01-06 | 2005-07-28 | Koninklijke Philips Electronics N.V. | Display device and driving method |
Also Published As
Publication number | Publication date |
---|---|
JP2000035561A (ja) | 2000-02-02 |
US7164405B1 (en) | 2007-01-16 |
JP3333470B2 (ja) | 2002-10-15 |
FR2780541B1 (fr) | 2005-08-05 |
GB2339952B (en) | 2000-11-08 |
DE19929677B4 (de) | 2012-10-04 |
FR2780541A1 (fr) | 1999-12-31 |
GB2339952A (en) | 2000-02-09 |
GB9914982D0 (en) | 1999-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19929677A1 (de) | Verfahren zur Ansteuerung von Flüssigkristallanzeigen und Vorrichtung dafür | |
DE69216656T2 (de) | Flüssigkristallanzeigesystem | |
DE69314921T2 (de) | Flüssigkristallanzeigevorrichtung | |
DE69322308T2 (de) | Flüssigkristallanzeigegerät | |
DE3885026T2 (de) | Treiberschaltung. | |
DE3519794C2 (de) | ||
DE69314507T2 (de) | Horizontal-Treiberschaltung mit Eliminierungsfunktion fixer Muster | |
DE3851927T2 (de) | Flüssigkristall-Anzeigegerät. | |
DE69520915T2 (de) | Als Zeilenwahlabtaster für LCD verwenbares Schieberegister | |
DE3346271C2 (de) | ||
DE3650454T2 (de) | Rasteranzeigetafel | |
DE69415903T2 (de) | Datensignalleitungsstruktur in einer Flüssigkristallanzeigeeinrichtung mit aktiver Matrix | |
DE3709086C2 (de) | ||
DE3326517A1 (de) | Fluessigkristall-bilddisplay | |
DE3212863A1 (de) | Fluessigkristall-anzeigeeinrichtung | |
DE68920239T2 (de) | Methode zum Betrieb einer Flüssigkristallanzeige. | |
DE69220322T2 (de) | Verfahren und Vorrichtung zum Steuern eines Flüssigkristallanzeigegeräts mit aktiver Matrix | |
DE3205653A1 (de) | Verfahren und schaltungsanordnung zur ansteuerung einer duennfilm-el-anzeigetafel | |
DE3851519T2 (de) | Verfahren zur Steuerung einer passiven ferroelektrischen Flüssigkristallwiedergabeanordnung und ferroelektrische Flüssigkristallwiedergabeanordnung. | |
DE69218296T2 (de) | Steuerschaltung für ein Anzeigegerät | |
DE112014007139T5 (de) | Flüssigkristall-Anzeigevorrichtung | |
DE3621524C2 (de) | ||
DE3645160C2 (de) | ||
DE69416807T2 (de) | Steuersystem für eine Flüssigkristallanzeigetafel | |
DE3608419A1 (de) | Aktive matrix-fluessigkristallanzeige mit steuereinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR |
|
8127 | New person/name/address of the applicant |
Owner name: LG DISPLAY CO., LTD., SEOUL, KR |
|
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20130105 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |