TWI642305B

TWI642305B - 顯示面板

Info

Publication number: TWI642305B
Application number: TW106115490A
Authority: TW
Inventors: 連翔琳; 李玫憶; 郭豫杰
Original assignee: 友達光電股份有限公司
Priority date: 2017-05-10
Filing date: 2017-05-10
Publication date: 2018-11-21
Also published as: TW201902208A; CN107093397A; CN107093397B; US10410600B2; US20180330690A1

Abstract

一種顯示面板包含訊號產生電路、畫素陣列與數個閘極驅動電路。畫素陣列相鄰訊號產生電路設置，數個閘極驅動電路相鄰訊號產生電路與畫素陣列設置。訊號產生電路用以提供數個時脈訊號與數個資料訊號。閘極驅動電路用以將時脈訊號轉換為數個閘極訊號並傳送至畫素陣列。畫素陣列用以接收閘極訊號與資料訊號以進行顯示。閘極訊號之延遲現象沿第一方向增加，資料訊號之延遲現象沿第二方向增加，第二方向與第一方向相反。訊號產生電路更用以校準閘極訊號與資料訊號。

Description

顯示面板

本揭示內容是一種顯示技術，且特別是有關於一種顯示面板。

於顯示面板中，提供閘極訊號與資料訊號的電路通常位於面板顯示區的一側。然而，由於閘極訊號傳輸於匯流線上與資料訊號傳輸於資料線上產生的電阻電容延遲現象，波形嚴重失真的閘極訊號與資料訊號均發生於靠近電路相對側的面板顯示區，進而產生畫素錯充的問題。此外，由於閘極訊號與資料訊號的波形均失真，並且需同時考量到顯示面板各位置影像品質與充電問題，因此更難以達成精確的校準。

本揭示內容之一態樣是提供一種顯示面板，其包含訊號產生電路、畫素陣列與數個閘極驅動電路。畫素陣列相鄰訊號產生電路設置，數個閘極驅動電路相鄰訊號產生電路與畫素陣列設置。訊號產生電路用以提供數個時脈訊號與數個資料訊號。閘極驅動電路用以將時脈訊號轉換為數個閘極訊號並傳送至畫素陣列。畫素陣列用以接收閘極訊號與資料訊號以進行顯示。閘極訊號之延遲現象沿第一方向增加，資料訊號之延遲現象沿第二方向增加，第二方向與第一方向相反。訊號產生電路更用以校準閘極訊號與資料訊號。

本揭示內容之另一態樣是提供一種顯示面板，其具有第一側邊與第二側邊，第一側邊相對於第二側邊。顯示面板包含資料訊號產生電路、閘極訊號產生電路與畫素陣列。資料訊號產生電路沿第一側邊設置，閘極訊號產生電路沿第二側邊設置，並且畫素陣列設置於資料訊號產生電路與閘極訊號產生電路之間。資料訊號產生電路用以提供數個資料訊號。閘極訊號產生電路用以提供數個閘極訊號。畫素陣列用以接收閘極訊號與資料訊號以進行顯示。閘極訊號之延遲現象沿第一方向增加，資料訊號之延遲現象沿第二方向增加，第二方向與第一方向相反，第一方向與該第二方向垂直第一側邊與第二側邊。閘極訊號產生電路更用以校準閘極訊號與資料訊號。

綜上所述，本揭示內容可調整閘極訊號之延遲現象與資料訊號之延遲現象沿相反方向(例如第一方向、第二方向)增加，因此可容易地校準閘極訊號與資料訊號。

以下將以實施方式對上述之說明作詳細的描述，並對本揭示內容之技術方案提供更進一步的解釋。

100、200、300‧‧‧顯示面板

110‧‧‧訊號產生電路

121~126‧‧‧閘極驅動電路

130‧‧‧畫素陣列

140、L1、L2、L6、240‧‧‧匯流線

141、U1、U2、U6‧‧‧U形部

E1‧‧‧第一側邊

E2‧‧‧第二側邊

D1‧‧‧第一方向

D2‧‧‧第二方向

A、B‧‧‧點

212‧‧‧資料訊號與直流位準產生電路

214‧‧‧時脈訊號產生電路

250‧‧‧線路

312‧‧‧資料訊號產生電路

314‧‧‧閘極訊號產生電路

G1、Gn‧‧‧閘極訊號

Data、Data’‧‧‧資料訊號

為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖示之說明如下：第1圖係繪示本揭示內容一實施例之顯示面板之示意圖；第2圖係繪示本揭示內容一實施例之顯示面板之示意圖；第3圖係繪示本揭示內容一實施例之顯示面板之示意圖；第4A圖係繪示本揭示內容一實施例中對應第1~3圖顯示面板內的資料訊號與閘極訊號之波形示意圖；以及第4B圖係繪示本揭示內容一實施例之對應第1~3圖顯示面板內的資料訊號與閘極訊號之波形示意圖。

以下揭示提供許多不同實施例或例證用以實施本發明的特徵。本揭示在不同例證中可能重複引用數字符號且/或字母，這些重複皆為了簡化及闡述，其本身並未指定以下討論中不同實施例且/或配置之間的關係。

於實施方式與申請專利範圍中，除非內文中對於冠詞有所特別限定，否則「一」與「該」可泛指單一個或複數個。將進一步理解的是，本文中所使用之「包含」、「包括」、「具有」及相似詞彙，指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件，但不排除其所述或額外的其一個或多個其它特徵、區域、整數、步驟、操作、元件、組件，與/或其中之群組。

當一元件被稱為「連接」或「耦接」至另一元件時，它可以為直接連接或耦接至另一元件，又或是其中有一額外元件存在。相對的，當一元件被稱為「直接連接」或「直接耦接」至另一元件時，其中是沒有額外元件存在。

關於本文中所使用之「約」、「大約」或「大致約」一般通常係指數值之誤差或範圍約百分之二十以內，較好地是約百分之十以內，而更佳地則是約百分五之以內。文中若無明確說明，其所提及的數值皆視作為近似值，即如「約」、「大約」或「大致約」所表示的誤差或範圍。

請參考第1圖。第1圖係繪示本揭示內容一實施例之顯示面板100之示意圖。顯示面板100包含訊號產生電路110、畫素陣列130與數個閘極驅動電路121~126。畫素陣列130相鄰訊號產生電路110設置，閘極驅動電路121~126相鄰訊號產生電路110與畫素陣列130設置。

訊號產生電路110用以提供數個時脈訊號與數個資料訊號，並傳送時脈訊號至閘極驅動電路121~126。閘極驅動電路120用以將時脈訊號轉換為數個閘極訊號並傳送至畫素陣列130。畫素陣列130用以接收閘極訊號與資料訊號以進行顯示。須說明的是，由於傳輸路徑的電阻電容延遲現象，閘極訊號與資料訊號的波形可能隨著傳輸路徑的增加而發生失真。閘極訊號之延遲現象沿第一方向D1增加，資料訊號之延遲現象沿第二方向D2增加，第二方向 D2與該第一方向D1相反。換言之，閘極訊號波形的失真沿第一方向D1變嚴重，而資料訊號波形的失真沿相反於第一方向D1的第二方向D2變嚴重。接著，訊號產生電路110更用以校準上述沿著相反方向延遲的閘極訊號與資料訊號以避免畫素陣列130錯充，進而提升顯示效果。

具體而言，閘極驅動電路121~126包含沿第一方向D1排列的閘極驅動電路121與閘極驅動電路122。時脈訊號包含傳送至閘極驅動電路121的第一時脈訊號與傳送至閘極驅動電路122的第二時脈訊號。須說明的是，第一時脈訊號之傳送路徑短於第二時脈訊號之傳送路徑，因此第二時脈訊號的延遲現象較第一時脈訊號嚴重。關於校準方式，訊號產生電路110可將時脈訊號分群分時輸出至閘極驅動電路121~126以校準閘極訊號與資料訊號。

如此一來，本揭示內容可改變閘極訊號與資料訊號的延遲現象增加的方向(亦即波形失真變嚴重的方向)，因此訊號產生電路110可進一步校準閘極訊號與資料訊號以提升顯示面板100的顯示效果。

以下說明沿著相反方向延遲的閘極訊號與資料訊號的實現方式。於一實施例中，如第1圖所示，顯示面板100更包含數個匯流線140(例如閘極驅動陣列高低頻線路)以將時脈訊號由訊號產生電路110傳送至閘極驅動電路121~126。具體而言，匯流線L1電性耦接訊號產生電路110與閘極驅動電路121，匯流線L2電性耦接訊號產生電路110與閘極驅動電路122。匯流線L1用以傳送第一時脈訊號至閘極驅動電路121，而匯流線L2用以傳送第二時脈訊號至閘極驅動電路122。須說明的是，匯流線L1之總長度短於匯流線L2之總長度，因此第二時脈訊號的延遲現象較第一時脈訊號嚴重。以此類推，於第1圖內，由於匯流線L6之總長度最長，而匯流線L1之總長度最短。因此，傳送至閘極驅動電路126的時脈訊號的傳遞路徑最長，而傳送至閘極驅動電路121的時脈訊號的傳遞路徑最短，造成傳送至閘極驅動電路121~126的時脈訊號當中，傳送至閘極驅動電路126的時脈訊號的延遲現象最嚴重，而傳送至閘極驅動電路121的時脈訊號的延遲現象最輕，換言之，時脈訊號的延遲現象沿第一方向D1增加。因此，閘極驅動電路121~126根據上述時脈訊號所轉換的閘極訊號之延遲現象亦沿第一方向D1增加。

於一實施例中，匯流線140包含U形部141。具體而言，匯流線L1包含U形部U1，匯流線L2包含U形部U2，並且U形部U1設置於U形部U2內側，因此匯流線L1之總長度短於匯流線L2之總長度。以此類推，由於匯流線L6的U形部U6設置於最外側，匯流線L1的U形部U1設置於最內側，因此匯流線L6之總長度(亦即傳送第六時脈訊號至閘極驅動電路126的傳輸路徑)最長，而匯流線L1之總長度(亦即傳送第一時脈訊號至閘極驅動電路121的傳輸路徑)最短。

關於U形部的設置方式，舉例而言，訊號產生電路110設置於顯示面板100的第一側邊E1，U形部141(包含U形部U1、U2、U6)靠近顯示面板100的第二側邊E2設置，第一側邊E1相對於第二側邊E2，第一方向D1與第二方向D2垂直第一側邊E1與第二側邊E2。

如此一來，本揭示內容透過匯流線140的佈局，閘極訊號之延遲現象沿第一方向D1增加，資料訊號之延遲現象沿相反於第一方向D1的第二方向D2增加，因此閘極訊號與資料訊號可容易地校準以提升顯示面板100的顯示效果。

或者，於另一實施例中，如第2圖所示，訊號產生電路包含資料訊號與直流位準產生電路212與時脈訊號產生電路214。資料訊號與直流位準產生電路212沿顯示面板200的第一側邊E1設置，時脈訊號產生電路214設置於顯示面板200的第二側邊E2。

資料訊號與直流位準產生電路212用以提供資料訊號至畫素陣列130，以及經由線路250提供直流位準至時脈訊號產生電路214。時脈訊號產生電路214用以接收直流位準以產生時脈訊號，並經由數個匯流線240傳送時脈訊號至閘極驅動電路121~126。如上述，傳送至閘極驅動電路121的第一時脈訊號之傳送路徑短於傳送至閘極驅動電路122的第二時脈訊號之傳送路徑，因此第二時脈訊號的延遲現象較第一時脈訊號嚴重。以此類推，於第1圖內，由於傳送至閘極驅動電路126的時脈訊號之傳送路徑最長，而傳送至閘極驅動電路121的時脈訊號之傳送路徑最短，因此傳送至閘極驅動電路121~126的時脈訊號當中，傳送至閘極驅動電路126的時脈訊號的延遲現象最嚴重，而傳送至閘極驅動電路121的時脈訊號的延遲現象最小，換言之，時脈訊號的延遲現象沿第一方向D1增加。因此，閘極驅動電路121~126根據上述時脈訊號所轉換的閘極訊號之延遲現象亦沿第一方向D1增加。

如此一來，本揭示內容透過設置於顯示面板200第二側邊E2的時脈訊號產生電路214提供時脈訊號至閘極驅動電路121~126，以及設置於顯示面板200第一側邊E1的資料訊號與直流位準產生電路212提供資料訊號至畫素陣列130，因此閘極訊號與資料訊號可容易地校準以提升顯示面板200的顯示效果。

或者，於另一實施例中，產生資料訊號與閘極訊號的電路可分開設置，請參考第3圖。第3圖係繪示本揭示內容一實施例之顯示面板300之示意圖。顯示面板300包含資料訊號產生電路312、閘極訊號產生電路314與畫素陣列130。資料訊號產生電路312沿顯示面板300的第一側邊E1設置，閘極訊號產生電路314沿顯示面板300的第二側邊E2設置，畫素陣列130設置於資料訊號產生電路312與閘極訊號產生電路314之間。

設置於第一側邊E1的資料訊號產生電路312用以提供數個資料訊號至畫素陣列130。設置於第二側邊E2的閘極訊號產生電路314用以提供數個閘極訊號至畫素陣列130。畫素陣列130用以接收閘極訊號與資料訊號以進行顯示。須說明的是，由於閘極訊號產生電路314與資料訊號產生電路312分別由畫素陣列130的相對側提供閘極訊號與資料訊號，因此閘極訊號之延遲現象沿第一方向D1增加，並且資料訊號之延遲現象沿相反於第一方向D1的第二方向D2增加。接著，閘極訊號產生電路314更用以校準閘極訊號與資料訊號以避免畫素陣列130錯充，進而提升顯示效果。具體而言，閘極訊號產生電路314更用以將閘極訊號分群分時輸出以校準閘極訊號與資料訊號。

為了說明上述訊號產生電路110、閘極訊號產生電路314將閘極訊號分群分時輸出以校準閘極訊號與該些資料訊號的方式，請參考第1~3、4A、4B圖。如第1~3圖所示，於畫素陣列130內A點，閘極訊號G1波形近似方波，而資料訊號Data’波形有失真情形。因此，訊號產生電路110、時脈訊號產生電路214、閘極訊號產生電路314調整閘極訊號G1的時序以對準資料訊號Data’，進而避免畫素陣列130發生錯充的情況。

另一方面，於畫素陣列130的B點，資料訊號Data波形近似方波，而閘極訊號Gn波形有失真情形。因此，訊號產生電路110、時脈訊號產生電路214、閘極訊號產生電路314調整閘極訊號Gn的時序以對準資料訊號Data，進而避免畫素陣列130錯充的情況發生。

須說明的是，由於閘極訊號之延遲現象與資料訊號之延遲現象沿相反方向(例如第一方向D1、第二方向D2)增加，因此畫素陣列130內每個位置的閘極訊號與資料訊號至少一者具有不失真(例如近似方波)的波形，因此可容易地校準閘極訊號與資料訊號。

於一些實施例中，訊號產生電路110、資料訊號與直流位準產生電路212、資料訊號產生電路312與閘極訊號產生電路314可由印刷電路板集合(Printed circuit board assembly，PCBA)實現，時脈訊號產生電路214可由時脈產生器晶片實現。

綜上所述，本揭示內容可調整閘極訊號之延遲現象與資料訊號之延遲現象沿相反方向(例如第一方向D1、第二方向D2)增加，因此可容易地校準閘極訊號與資料訊號。

雖然本案已以實施方式揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種顯示面板，包含：一訊號產生電路，用以提供複數個時脈訊號與複數個資料訊號；一畫素陣列，相鄰該訊號產生電路設置；複數個閘極驅動電路，相鄰該訊號產生電路與該畫素陣列設置並用以將該些時脈訊號轉換為複數個閘極訊號並傳送至該畫素陣列；其中該畫素陣列用以接收該些閘極訊號與該些資料訊號以進行顯示，該些閘極訊號之延遲現象沿一第一方向增加，該些資料訊號之延遲現象沿一第二方向增加，該第二方向與該第一方向相反，該訊號產生電路更用以校準該些閘極訊號與該些資料訊號。
如請求項1所述之顯示面板，其中該些閘極驅動電路包含沿該第一方向排列之一第一閘極驅動電路與一第二閘極驅動電路，該些時脈訊號包含傳送至該第一閘極驅動電路之一第一時脈訊號與傳送至該第二閘極驅動電路之一第二時脈訊號，該第一時脈訊號之傳送路徑短於該第二時脈訊號之傳送路徑。
如請求項2所述之顯示面板，其中該顯示面板具有一第一側邊與一第二側邊，該第一側邊相對於該第二側邊，該第一方向與該第二方向垂直該第一側邊與該第二側邊，該訊號產生電路包含：一資料訊號與直流位準產生電路，沿該第一側邊設置並用以提供該些資料訊號至該畫素陣列以及提供一直流位準；一時脈訊號產生電路，設置於該第二側邊並用以接收該直流位準以產生該些時脈訊號，並經由複數個匯流線傳送該些時脈訊號至該些閘極驅動電路。
如請求項3所述之顯示面板，其中該時脈訊號產生電路為一時脈產生器晶片。
如請求項2所述之顯示面板，更包含：一第一匯流線，電性耦接該訊號產生電路與該第一閘極驅動電路並用以傳送該第一時脈訊號至該第一閘極驅動電路；以及一第二匯流線，電性耦接該訊號產生電路與該第二閘極驅動電路並用以傳送該第二時脈訊號至該第二閘極驅動電路，其中該第一匯流線之總長度短於該第二匯流線之總長度。
如請求項5所述之顯示面板，其中該第一匯流線包含一第一U形部，該第二匯流線包含一第二U形部，該第一U形部設置於該第二U形部內側。
如請求項6所述之顯示面板，其中該顯示面板具有一第一側邊與一第二側邊，該第一側邊相對於該第二側邊，該第一方向與該第二方向垂直該第一側邊與該第二側邊，該訊號產生電路設置於該第一側邊，該第一U形部與該第二U形部靠近該第二側邊設置。
如請求項1所述之顯示面板，其中該訊號產生電路更用以將該些時脈訊號分群分時輸出至該些閘極畫素驅動電路以校準該些閘極訊號與該些資料訊號。
一種顯示面板，具有一第一側邊與一第二側邊，該第一側邊相對於該第二側邊，該顯示面板包含：一資料訊號產生電路，沿該第一側邊設置並用以提供複數個資料訊號；以及一閘極訊號產生電路，沿該第二側邊設置並用以提供複數個閘極訊號；以及一畫素陣列，設置於該資料訊號產生電路與該閘極訊號產生電路之間並用以接收該些閘極訊號與該些資料訊號以進行顯示；其中該些閘極訊號之延遲現象沿一第一方向增加，該些資料訊號之延遲現象沿一第二方向增加，該第二方向與該第一方向相反，該第一方向與該第二方向垂直該第一側邊與該第二側邊，該閘極訊號產生電路更用以校準該些閘極訊號與該些資料訊號。
如請求項9所述之顯示面板，其中該閘極訊號產生電路更用以將該些閘極訊號分群分時輸出以校準該些閘極訊號與該些資料訊號。